WO2016099197A1 - 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법 - Google Patents

정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법 Download PDF

Info

Publication number
WO2016099197A1
WO2016099197A1 PCT/KR2015/013939 KR2015013939W WO2016099197A1 WO 2016099197 A1 WO2016099197 A1 WO 2016099197A1 KR 2015013939 W KR2015013939 W KR 2015013939W WO 2016099197 A1 WO2016099197 A1 WO 2016099197A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
current
input current
output voltage
semiconductor
Prior art date
Application number
PCT/KR2015/013939
Other languages
English (en)
French (fr)
Inventor
마병진
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority claimed from KR1020150181480A external-priority patent/KR101869804B1/ko
Publication of WO2016099197A1 publication Critical patent/WO2016099197A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Definitions

  • the present invention relates to a method and an apparatus for inspecting a semiconductor device, and more particularly, to a junction temperature for inspecting defects of a chip bonding portion formed in a semiconductor device by using the dynamic characteristics of the junction temperature of the semiconductor device.
  • An inspection apparatus and method for a semiconductor device using the dynamic characteristics of the present invention are particularly preferred.
  • a semiconductor device manufactured by a semiconductor device manufacturing process undergoes various tests such as an electrical property test, a function test, and a reliability test before shipment.
  • voids may be generated in an adhesive layer formed between the substrate and the semiconductor chip.
  • the pores formed in the adhesive layer may delay the time that the heat generated during the operation of the semiconductor device escapes to the outside to give thermal stress to the semiconductor chip due to the temperature rise of the semiconductor chip, and the thermal stress is repeatedly degraded. Or cracks in the adhesive layer.
  • the pores, cracks formed in the adhesive layer, and cracks formed in the metal bumps bonded to the flip chip act as a factor that degrades the bonding properties of the semiconductor device, but existing electrical property tests or functional tests limit the rapid detection of such defects. There is.
  • the semiconductor device In the electrical property test or functional test of the semiconductor device, even if the semiconductor device is judged to be good, it is formed between the substrate and the semiconductor chip during the reliability test process of applying stress such as heat and humidity to the semiconductor device. Cracks may occur in the adhesive layer.
  • the pores formed in the adhesive layer may cause cracks in the adhesive layer even by thermal stress applied during the reliability test.
  • the pores and cracks formed in the adhesive layer act as a factor of deteriorating the bonding characteristics of the semiconductor device, but there is a limit in detecting such defects by the existing reliability test.
  • an object of the present invention is to provide an apparatus and method for inspecting a semiconductor device using a dynamic characteristic of junction temperature that can inspect the defects of chip bonding portions formed in the semiconductor device.
  • the present invention provides an application step of applying an input current to a semiconductor device having a chip bonding portion, and after the application of the input current, a change in temperature occurs in the chip bonding portion at a certain point of time.
  • a method for inspecting a device is provided.
  • the predetermined time point may be a time point at which heat transfer occurs to the junction part after the input current is applied.
  • the predetermined time point may be determined through thermal time constant analysis of the semiconductor device.
  • the applying step includes applying a first current to the semiconductor device, and applying an input current different from the intensity of the first current to the semiconductor device. can do.
  • the input current may be a sensing current.
  • the input current may be a driving current
  • the change amount of the reference voltage may be a change amount of the output voltage output from the semiconductor device of good quality at the predetermined time with respect to the input current.
  • the method of inspecting a semiconductor device according to the present invention may further include classifying the semiconductor device into good and defective according to the determination result, which is performed after the determination step.
  • the applying step may include applying a stress such as heat or humidity while applying a driving current to the semiconductor device, and the strength of the driving current to the semiconductor device under stress application. It may include an application step of switching to apply a different input current.
  • the present invention also provides a current applying unit for applying an input current to a semiconductor device having a chip bonding portion, and the semiconductor device with respect to the input current at a point in time where a change in temperature occurs in the chip bonding portion after application of the input current. And a measuring unit measuring a change amount of the output voltage output from the control unit, and a control unit comparing the change amount of the output voltage and the change amount of the reference voltage to determine whether the chip bonding portion of the semiconductor element is defective. to provide.
  • the apparatus for inspecting a semiconductor device according to the present invention may further include a classification unit classifying the semiconductor device into good or bad according to the evaluation result of the controller.
  • the apparatus for inspecting a semiconductor device may further include a stress applying unit for applying a stress such as heat or humidity while applying a driving current to the semiconductor device.
  • the current applying unit may switch and apply the driving current to the input current to the semiconductor device under stress application.
  • the defect of the chip bonding portion formed in the semiconductor device can be inspected using the dynamic characteristics of the junction temperature of the semiconductor device.
  • the bonding characteristics of the chip bonding portions of the semiconductor device can be easily and easily evaluated. That is, when an input current is applied to the semiconductor device, heat is generated at the junction of the semiconductor chip, and the generated heat is discharged to the outside through the chip adhesive part. However, when there are pores or cracks in the chip bonding portion, the time for the heat to escape is delayed. As a result, when there are pores or cracks in the chip bonding portion, the junction temperature is further increased and the output voltage is inversely proportional to the junction temperature than when pores or cracks are not present.
  • the reliability of the chip bonding portion of the semiconductor device may be easily and easily evaluated by monitoring the amount of change in the output voltage with respect to the input current applied to the semiconductor device at a specific point in time during the stress applying process to the semiconductor device. .
  • pores or cracks may be generated in the chip bonding portion of the semiconductor chip during repeated application of stress.
  • the chip bonding reliability of the semiconductor device can be easily and easily evaluated by checking the amount of change in the output voltage with respect to the input current at a certain point in time during the stress applying test.
  • the measurement of the change in the output voltage is measured by measuring the amount of change in the output voltage output from the semiconductor element with respect to the input current at a point in time when a change in temperature occurs in the junction after the input current is applied, thereby determining whether the junction is defective or not. You can measure more accurately. That is, the inspection apparatus of the semiconductor device according to the present invention does not measure the amount of change in the output voltage at any time after the input current is applied, but rather at the time when the temperature change occurs at the junction in the semiconductor device. By measuring the amount of change, it is possible to more accurately measure whether or not there is a defect in the joint portion.
  • FIG. 1 is a cross-sectional view illustrating a state in which a semiconductor chip is bonded to a substrate.
  • FIG. 2 is a cross-sectional view illustrating a state in which a semiconductor chip is flip chip bonded to a substrate.
  • FIG. 3 is a diagram illustrating an inspection apparatus of a semiconductor device for evaluating bonding characteristics of the semiconductor device according to the first exemplary embodiment of the present invention.
  • FIG. 4 is a flowchart illustrating a bonding characteristic test method of a semiconductor device according to a first exemplary embodiment of the present invention.
  • FIG. 5 is a graph illustrating a change in junction temperature with time according to the bonding property checking method of FIG. 4.
  • FIG. 6 is a graph illustrating a change in output voltage corresponding to a change in junction temperature over time according to the bonding characteristic checking method of FIG. 4.
  • FIG. 7 is a view showing a semiconductor device used to evaluate the bonding characteristics of the semiconductor device according to the present invention.
  • FIG. 8 is a view illustrating a state in which a bonding property test is performed on the semiconductor device of FIG. 7 according to the bonding property evaluation method of the semiconductor device according to the first exemplary embodiment.
  • FIG. 9 is a photograph showing a shear test result of a semiconductor device according to an exemplary embodiment.
  • FIG. 10 is a photograph showing a shear test result of a semiconductor device according to Comparative Example 1.
  • FIG. 10 is a photograph showing a shear test result of a semiconductor device according to Comparative Example 1.
  • Example 11 is a photograph showing a comparison of the shear test results of Example, Comparative Example 1 and Comparative Example 2.
  • FIG. 12 is a photograph showing an X-ray observation result of the semiconductor device of the embodiment.
  • FIG. 15 is a photograph showing comparison of X-ray observation results of semiconductor devices of Examples, Comparative Example 1, and Comparative Example 2.
  • FIG. 15 is a photograph showing comparison of X-ray observation results of semiconductor devices of Examples, Comparative Example 1, and Comparative Example 2.
  • 16 is a graph illustrating output voltages in a state in which a driving current is applied to semiconductor devices according to example and comparative examples.
  • FIG. 17 is a graph illustrating output voltages measured at specific time points in a state in which input currents of semiconductor devices according to embodiments and comparative examples are applied.
  • FIG. 18 is a graph illustrating a change in output voltage measured at a specific time point after applying input currents of semiconductor devices according to Examples, Comparative Examples 1, and 2;
  • FIG. 19 is a graph comparing normalized changes in output voltages of semiconductor devices according to the exemplary embodiments and the comparative examples of FIG. 18.
  • FIG. 19 is a graph comparing normalized changes in output voltages of semiconductor devices according to the exemplary embodiments and the comparative examples of FIG. 18.
  • 20 is a graph illustrating thermal time constant analysis results of a semiconductor device according to an embodiment.
  • FIG. 21 is a graph illustrating thermal time constant analysis results of a semiconductor device according to Comparative Example 1.
  • FIG. 22 is a graph illustrating thermal time constant analysis results of a semiconductor device according to Comparative Example 2.
  • FIG. 22 is a graph illustrating thermal time constant analysis results of a semiconductor device according to Comparative Example 2.
  • FIG. 23 is a graph showing overlapping thermal analysis results of FIGS. 20 to 22.
  • FIG. 24 is a diagram illustrating an inspection apparatus of a semiconductor device for evaluating junction reliability of the semiconductor device according to the second exemplary embodiment of the present invention.
  • 25 is a flowchart illustrating a method for checking reliability of a semiconductor device in accordance with a second embodiment of the present invention.
  • FIG. 26 is a graph illustrating a change in junction temperature with respect to time according to the reliability test method of FIG. 25.
  • FIG. 27 is a graph illustrating a change in output voltage corresponding to a change in junction temperature with respect to time according to the reliability test method of FIG. 25.
  • FIG. 28 is a graph illustrating a change in output voltage with respect to time according to a specific example of the reliability test method of FIG. 25.
  • FIG. 29 is a graph illustrating a change in output voltage difference with respect to time according to the reliability checking method of FIG. 25.
  • the inspection of the semiconductor device is performed by applying an input current to the semiconductor device to perform one of a cooling mode and a heating mode.
  • the cooling mode is a mode in which the semiconductor device is inspected by applying an input current lower than the current applied to the semiconductor device.
  • the heating mode is a mode in which the semiconductor device is inspected by applying an input current higher than the current currently applied to the semiconductor device.
  • the heating mode includes a case in which an input current is applied while the semiconductor device is turned off.
  • the sensing current may be used as the input current in the cooling mode
  • the driving current may be used as the input current in the heating mode. That is, in the cooling mode, the semiconductor device may be inspected by applying a driving current required for driving the semiconductor device and heating the same, and then switching to a sensing current of 1 mA to 10 mA. In the heating mode, the semiconductor device may be inspected by switching to the driving current while the semiconductor device is turned off or a sensing current of 1 mA to 10 mA is input.
  • the semiconductor chip may be bonded to the substrate in the same manner as in FIGS. 1 and 2.
  • FIG. 1 is a cross-sectional view illustrating a state in which a semiconductor chip is bonded to a substrate.
  • a semiconductor chip 13 may be bonded onto an adhesive in a state where an adhesive is applied on a substrate 11.
  • the adhesive is formed as an adhesive layer 15 through curing or soldering to bond the semiconductor chip 13 onto the substrate 11.
  • the back surface of the semiconductor chip 13 is bonded onto the substrate 11.
  • an epoxy-based liquid adhesive or solder may be used as the adhesive.
  • the adhesive layer 15 may be formed by a curing process, and when the solder is used as the adhesive, the adhesive layer 15 may be formed through a soldering process.
  • FIG. 2 is a cross-sectional view illustrating a state in which a semiconductor chip is flip chip bonded to a substrate.
  • the semiconductor chip 13 is bonded to the substrate 11 through a metal bump 17 by a flip chip bonding method. At this time, the semiconductor chip 13 is bonded with the active surface facing the substrate 11.
  • the semiconductor chip 13 is an active device having an operating (driving) voltage according to an input current applied thereto, and may be, for example, a diode, a transistor, an LED, an integrated circuit (IC) device, or the like. Alternatively, a passive element may be used as the semiconductor chip 13.
  • the semiconductor device may include a semiconductor chip bonded in a manner of the chip bonding method of FIGS. 1 and 2.
  • FIG. 3 is a view illustrating an inspection apparatus 20 (hereinafter, referred to as a “bonding characteristic evaluation device”) of a semiconductor device for evaluating the bonding property of the semiconductor device according to the first exemplary embodiment of the present invention.
  • the bonding property evaluation apparatus 20 may bond the chip after or after completing the manufacturing process of the semiconductor device 10 using thermal properties of the semiconductor device 10. The bonding property of is evaluated.
  • the thermal characteristic refers to a characteristic in which the output voltage falls in inverse proportion to the temperature rise when the temperature of the semiconductor element 10 rises due to an input current input to the semiconductor element 10.
  • the thermal characteristic refers to a characteristic in which the output voltage rises in inverse proportion to the temperature drop when the temperature of the semiconductor element 10 decreases due to an input current input to the semiconductor element 10. That is, the thermal characteristic refers to a characteristic of changing the output voltage according to the input current input to the semiconductor device 10.
  • Bonding property evaluation of the semiconductor device 10 by the bonding property evaluation device 20 may be performed on the entire semiconductor device 10 during or after the manufacturing process is completed.
  • the bonding characteristic evaluation apparatus 20 may include a current applying unit 21, a measuring unit 23, and a control unit 25, and may further include a classification unit 27.
  • the current applying unit 21 applies an input current to the semiconductor element 10.
  • the current applying unit 21 is a means for applying a current required for driving the semiconductor chip of the semiconductor device 10, and may be a conventional power supply device.
  • the current applying unit 21 applies an input current to the semiconductor element 10 under the control of the controller 25.
  • the measurement unit 23 measures an amount of change in the output voltage output from the semiconductor device 10 with respect to the input current at a predetermined time after the input current is applied. In addition, the measurement unit 23 may measure an amount of change in the junction temperature of the semiconductor device 10 with respect to the input current at a predetermined time after the input current is applied.
  • a predetermined time point is a time point at which heat transfer occurs to the chip bonding part of the semiconductor device 10 after the input current is applied. That is, a certain time point is a time point at which a temperature change occurs according to the junction temperature according to the application of the input current, and thus a change in the output voltage occurs.
  • a predetermined time point may be determined by analyzing a thermal time constant (tau function) of the semiconductor device 10.
  • the measuring unit 23 may include a voltmeter for measuring an amount of change in the output voltage corresponding to the change in the junction temperature.
  • the measurement unit 23 may calculate the junction temperature through Equation 1 below by using the output voltage measured by the voltmeter. The calculation of the junction temperature through Equation 1 may be performed by the controller 25. Description related to Equation 1 will be described later.
  • the controller 25 includes a microprocess that performs the overall control operation of the bonding characteristic evaluation apparatus 20.
  • the controller 25 evaluates the bonding characteristics of the chip bonding by using the thermal characteristics of the semiconductor device 10. That is, the controller 25 evaluates the bonding characteristics of the chip bonding of the semiconductor device 10 by using the measured value of the voltage or temperature received from the measuring unit 23.
  • the controller 25 evaluates the bonding characteristics of the chip bonding of the semiconductor device 10 by comparing the change amount of the output voltage with the change amount of the reference voltage.
  • the control unit 25 determines that the difference between the amount of change in the output voltage and the amount of change in the reference voltage is less than or equal to the reference value, and when it exceeds, determines that it is defective.
  • the change amount of the reference voltage may be a change amount of the output voltage output from the semiconductor device of good quality at a certain time with respect to the input current.
  • the reference value may be set by reflecting a defect tendency of chip bonding of the semiconductor element 10, or may be set according to the type of semiconductor chip embedded in the semiconductor element 10.
  • control unit 25 measures the amount of change in the junction temperature of the semiconductor element 10 through the measuring unit 23.
  • the controller 25 evaluates the bonding characteristics of the chip bonding of the semiconductor device 10 by comparing the change amount of the junction temperature with the change amount of the reference temperature.
  • the control unit 25 determines that the difference between the amount of change in the junction temperature and the amount of change in the reference temperature is less than or equal to the reference value.
  • the change amount of the reference temperature may be a change amount of the junction temperature of the good semiconductor device at a predetermined time with respect to the input current.
  • the controller 25 may evaluate the bonding characteristics of the chip bonding of the semiconductor device 10 by reflecting the difference between the change in the output voltage and the change in the reference voltage and the difference in the junction temperature and the change in the reference temperature.
  • the controller 25 may easily evaluate the bonding characteristics of the chip bonding portion of the semiconductor device 10 by checking the amount of change in junction temperature or the amount of change in output voltage with respect to the input current.
  • the controller 25 may calculate the junction temperature using Equation 1 below by using the output voltage measured by the voltmeter as described above.
  • Equation 1 exemplifies a case where the semiconductor chip is an LED.
  • T a Ambient temperature (junction temperature) before current is applied
  • V 1 -V 2 [V 1 (voltage value measured at time t1 for input current), V 2 (voltage value measured at time t2 after t1 for input current)]
  • k rate of change of operating voltage with respect to junction temperature change (k-factor; k-factor)
  • the junction temperature may be accurately calculated using Equation 1 if the voltage can be measured accurately.
  • the measuring unit 23 measures the voltage values V 1 and V 2 for a predetermined time while the input current is supplied. At a given time, V 1 is the voltage value at the start point (t1 time), and V 2 is the voltage value at the end point (t2 time).
  • the relationship between temperature and voltage is commonly referred to as a k-factor, which can be measured by commonly known methods.
  • the approximate value of the K-factor is known as -2 to -1.5 mV / ° C.
  • control unit 25 may calculate the junction temperature of the semiconductor chip by substituting the difference value ⁇ V, the ambient temperature T a and the k-factor k into the equation (1).
  • the junction temperature of the semiconductor chip is changed according to the state of the adhesive layer and the metal bumps. For example, when there are pores in the adhesive layer, the measured junction temperature is increased compared to the junction temperature of the good product without pores. In addition, even when there is a crack in the metal bump, the measured junction temperature rises compared to the junction temperature of the good product.
  • the controller 25 may evaluate the bonding characteristics of the chip bonding of the semiconductor device 10 by comparing the calculated change in junction temperature with the change in reference junction with time. At this time, the change amount of the reference junction is a change amount of the junction temperature calculated by the semiconductor device of good quality.
  • the classification unit 27 classifies the semiconductor device 10 as good or defective according to the evaluation result of the semiconductor device 10 of the control unit 25.
  • FIGS. 1 to 4. 4 is a flowchart illustrating a method of evaluating a junction characteristic of a semiconductor device 10 according to an embodiment of the present invention.
  • the bonding characteristic evaluation starts with the semiconductor element 10 to which the bonding characteristic evaluation is to be performed in the bonding characteristic evaluation apparatus 20 loaded.
  • the semiconductor elements 10 may be loaded into the bonding characteristic evaluation apparatus 20 one by one, but the bonding characteristic evaluation may be performed. Can be loaded into.
  • the bonding characteristic evaluation apparatus 20 applies an input current to the semiconductor element 10 through the current applying unit 21.
  • the junction characteristic evaluation apparatus 20 determines whether a predetermined time has passed after applying the input current.
  • the predetermined time point is a time point at which the output voltage or the junction temperature is measured through the measuring unit 23.
  • the predetermined time point is a time point at which heat transfer occurs to the chip bonding portion of the semiconductor device 10 after the input current is applied. Such a predetermined time point may be determined through thermal time constant analysis of the semiconductor device 10.
  • step S55 the bonding characteristic evaluation apparatus 20 measures the change amount of the output voltage of the semiconductor element 10 or the change amount of the junction temperature through the measuring unit 23.
  • the amount of change in output voltage or the amount of change in junction temperature is measured at a time point (t2-t1).
  • the measurement points are t1 and t2.
  • the bonding characteristic evaluation apparatus 20 evaluates the bonding characteristics of the chip bonding of the semiconductor device 10 based on the measured variation in the output voltage or the variation in junction temperature. For example, the bonding characteristic evaluation apparatus 20 may evaluate the bonding characteristics of the chip bonding of the semiconductor device 10 by comparing the variation of the output voltage with the variation of the reference voltage. Alternatively, the bonding characteristic evaluation apparatus 20 may evaluate the bonding characteristics of the chip bonding of the semiconductor device 10 by comparing the variation in junction temperature with the variation in reference temperature. Alternatively, the bonding characteristic evaluation apparatus 20 may evaluate the bonding characteristics of the chip bonding of the semiconductor device 10 by reflecting the difference between the variation in the output voltage and the variation in the reference voltage and the variation in the junction temperature and the variation in the reference temperature. Can be.
  • the bonding characteristic evaluation apparatus 20 classifies the semiconductor device 10 as good or defective according to the bonding characteristic evaluation result.
  • 5 is a graph showing a change in junction temperature with time according to the bonding characteristic evaluation method of FIG. 4. 5 illustrates a case where the bonding characteristics of the semiconductor device are evaluated by using the dynamic characteristics of the junction temperature while heating the semiconductor device.
  • the temperature of the semiconductor device increases. For example, in the state where the semiconductor device is turned off, 350 mA as the driving current is input as the input current.
  • the temperature is further increased as compared with good semiconductor devices.
  • the junction temperature of the semiconductor device with pores or cracks is higher than the change amount ( ⁇ T ref ) of the reference temperature of the good semiconductor device. Is measured. I.e. to measure the amount of change ( ⁇ T) of the junction temperature in a predetermined time (t 2 -t 1) for the semiconductor device evaluation device.
  • the joining characteristic evaluation apparatus determines a good product when the difference value ( ⁇ T- ⁇ T ref ) between the change amount ⁇ T of the junction temperature and the change amount ⁇ T ref of the reference temperature is equal to or less than the reference value, and determines a defective product when the reference value is exceeded.
  • FIG. 6 is a graph showing a change in output voltage corresponding to a change in junction temperature with time according to the bonding characteristic evaluation method of FIG. 4.
  • the output voltage due to the temperature rise of the semiconductor device is lowered compared to the output voltage of the good semiconductor device.
  • the amount of change ( ⁇ V) of the output voltage of the semiconductor device is measured at a time point (t 1 , t 2 )
  • the amount of change of the reference voltage ( ⁇ V ref which is the output voltage of the good semiconductor device is the output voltage of the semiconductor device with pores or cracks. It is measured lower than).
  • the change amount ⁇ V of the output voltage at a predetermined time t 2 -t 1 is measured for the semiconductor element serving as the evaluation element.
  • the junction characteristic evaluation apparatus determines a good product when the difference value ⁇ V- ⁇ V ref of the change amount ⁇ V of the output voltage and the change amount ⁇ V ref of the reference voltage is equal to or less than the reference value, and determines a defective product when the reference value is exceeded.
  • a heating mode for inputting a driving current of a semiconductor device as an input current but the present invention is not limited thereto.
  • a cooling mode in which a current lower than the driving current, for example, a sensing current of 1 mA, is input as the input current, and then the amount of change in the output voltage is measured.
  • the temperature-time graph at a point in time at which the change in output voltage is measured is represented by a negative slope
  • the voltage-time graph is represented by a positive slope. That is, the junction characteristics of the semiconductor device may be evaluated by using the dynamic characteristics of the junction temperature while cooling the semiconductor device.
  • the semiconductor devices according to the embodiments were flip chip bonded on the ceramic substrate by a eutectic bonding method at 300 ° C. as a good sample.
  • the semiconductor devices according to Comparative Example 1 are usually a sample, and the semiconductor chip was flip chip bonded onto the ceramic substrate in a utero bonding manner at 280 ° C.
  • the semiconductor devices according to Comparative Example 2 were flip chip bonded on the ceramic substrate by a utero bonding method at 270 ° C. as a defective sample.
  • FIG. 7 is a view showing a semiconductor device used to evaluate the bonding characteristics of the semiconductor device according to the present invention.
  • the semiconductor device 10 includes a substrate 11, a semiconductor chip 13, and a resin encapsulation unit 19.
  • the semiconductor chip 13 is bonded to the substrate 11 through the metal bumps 17 by a flip chip bonding method.
  • the portion of the flip chip bonded semiconductor chip 13 on the substrate 11 has a structure sealed by the resin sealing portion 19. Solder was used as a material of the metal bump 17.
  • the substrate 11 is a substrate made of a ceramic material, and a substrate pad 12 on which a metal bump 17 of a semiconductor chip 13 is bonded is formed on an upper surface thereof, and a substrate pad 12 and a via 14 are formed on a lower surface thereof.
  • the external connection pad 16 is electrically connected through the ().
  • the resin encapsulation unit 19 seals the upper surface of the substrate 11 on which the semiconductor chip 13 is flip chip bonded.
  • resin which has a light transmittance is used as a raw material which forms the resin sealing part 19.
  • the semiconductor device 10 according to the embodiment, the comparative example 1 and the comparative example 2 was subjected to the evaluation of the bonding characteristics in the state of being mounted on the stage 22.
  • 8 is a view showing a state in which the bonding property test is performed on the semiconductor device 10 of FIG. 7 according to the bonding property evaluation method of the semiconductor device according to the first embodiment of the present invention.
  • the printed circuit board 40 is mounted on the stage 22 via a thermal interface material (TIM).
  • TIM thermal interface material
  • the semiconductor device 10 is electrically connected to the printed circuit board 40.
  • the printed circuit board has a connection pattern 41 on the top surface of which the external connection pads 16 of the semiconductor device 10 are electrically connected.
  • the external connection pads 16 on the connection pattern 41 may be electrically connected by mechanical contact or bonding.
  • connection pattern 41 is connected to a junction characteristic evaluation device for inputting and outputting signals required for the junction characteristic evaluation through the electrical connection member 50.
  • the wire is disclosed as the electrical connection member 50, but is not limited thereto.
  • a connection pin, a pogo pin, or the like may be used as the electrical connection member 50.
  • FIG. 9 is a photograph showing a shear test result of a semiconductor device according to an exemplary embodiment.
  • 10 is a photograph showing a transfer test result of a semiconductor device according to Comparative Example 1.
  • FIG. And 11 is a photograph showing a comparison of the shear test results of Example, Comparative Example 1 and Comparative Example 2.
  • the shear test of FIGS. 9 to 11 was performed in a state in which a semiconductor chip was flip chip bonded to a substrate. In order to see the shear plane where the semiconductor chip fell off the substrate, the shear test was performed manually.
  • 9 and 10 show samples according to Example and Comparative Example 1;
  • Example 9 to 11 in the case of Example and Comparative Example 1, it can be seen that a part of the substrate pad of the substrate is peeled off together with the semiconductor chip at the fracture surface. In particular, in the case of the embodiment it can be seen that the substrate pad portion of the substrate is peeled off corresponding to the size of the semiconductor chip. In Comparative Example 1, it can be seen that the substrate pad portion corresponding to 30 to 40% is peeled off based on the size of the semiconductor chip. On the other hand, in Comparative Example 2, it can be seen that the semiconductor pad is not peeled off from the substrate pad portion at the flip chip bonding portion.
  • FIG. 12 is a photograph showing an X-ray observation result of the semiconductor device of the embodiment.
  • 13 is a photograph showing an X-ray observation result of the semiconductor device of Comparative Example 1.
  • 14 is a photograph showing an X-ray observation result of the semiconductor device of Comparative Example 2.
  • FIG. 15 is a photograph showing a comparison of X-ray observation results of semiconductor devices of Examples, Comparative Example 1, and Comparative Example 2.
  • the evaluation of the bonding characteristics of the semiconductor device through FIG. 8 was performed.
  • the semiconductor device was heated by applying a driving current of 350 mA to the semiconductor device for 30 seconds and then proceeded to a cooling mode in which the output voltage was measured for 30 seconds by applying an input current of 10 mA.
  • the measurement result is shown by the graph of FIGS. 16-23.
  • FIG. 16 is a graph illustrating output voltages in a state in which a driving current is applied to semiconductor devices according to example and comparative examples. Portions indicated by A01 to A09 on the right side of the graph are samples of the semiconductor device according to the embodiment. In the graph, portions indicated by B02 to B10 in the middle are samples of the semiconductor device according to Comparative Example 1. And portions indicated by C01 to C09 on the right side of the graph are samples of semiconductor devices according to Comparative Example 2. Ten samples were used, ten samples of Comparative Example 1, and eight samples of Comparative Example 2 were used.
  • FIG. 17 is a graph illustrating output voltages measured at specific time points in a state in which input currents of semiconductor devices according to embodiments and comparative examples are applied.
  • the junction characteristics of the semiconductor device may be evaluated by using the dynamic characteristics of the junction temperature while cooling the semiconductor device. That is, after the driving current was input, the input current lower than the driving current intensity was input as the input current, and then the amount of change in the output voltage was checked to evaluate the bonding characteristics of the semiconductor device.
  • FIG. 18 is a graph illustrating a change in output voltage measured at a specific time point after applying input currents of semiconductor devices according to Examples, Comparative Examples 1, and 2;
  • blue is the semiconductor device of Example
  • red is the semiconductor device of Comparative Example 1
  • green is the semiconductor device of Comparative Example 2.
  • a change of the output voltage was detected by applying 10 mA as the input current while the driving current of 350 mA was being applied.
  • the measured data is measured and displayed according to time after a certain time.
  • the output voltage was expressed in 0.01V units at 2.55 to 2.61V.
  • the output voltage was expressed in units of 0.001V at 2.556 to 2.570V, as illustrated in FIG. 19.
  • 19 is a graph comparing normalized changes in output voltages of semiconductor devices according to the exemplary embodiments and the comparative examples of FIG. 18.
  • the output voltage changes for a predetermined time after applying the input current, but does not change after a predetermined time. Therefore, a certain time point for measuring the amount of change in the output voltage is important, and this time point may be determined through thermal time constant analysis of the semiconductor device as shown in FIGS. 20 to 23.
  • FIG. 20 is a graph illustrating thermal time constant analysis results of a semiconductor device according to an embodiment.
  • 21 is a graph illustrating thermal time constant analysis results of a semiconductor device according to Comparative Example 1.
  • FIG. 22 is a graph illustrating thermal time constant analysis results of a semiconductor device according to Comparative Example 2.
  • FIG. 23 is a graph showing overlapping thermal analysis results of FIGS. 20 to 22.
  • peaks such as A, B, C, and D may be identified.
  • Four peaks are related to the conditions under which the semiconductor device of FIG. 8 is inspected. Where A is related to the portion where the semiconductor chip is flip chip bonded, B is related to the substrate, C is related to the printed circuit board, and D is related to the fruit medium.
  • FIG. 24 is a diagram illustrating an inspection apparatus 120 (hereinafter, referred to as a "reliability evaluation apparatus") of a semiconductor device for evaluating junction reliability of the semiconductor device according to the second exemplary embodiment of the present invention.
  • the reliability evaluation apparatus 120 evaluates the reliability of chip bonding after completing the manufacturing process of the semiconductor device 10 using thermal characteristics of the semiconductor device 10. do.
  • the thermal characteristic refers to a characteristic in which the output voltage falls in inverse proportion to the temperature rise when the temperature of the semiconductor element 10 rises due to an input current input to the semiconductor element 10.
  • the thermal characteristic refers to a characteristic in which the output voltage rises in inverse proportion to the temperature drop when the temperature of the semiconductor element 10 decreases due to an input current input to the semiconductor element 10. That is, the thermal characteristic refers to a characteristic of changing the output voltage according to the input current input to the semiconductor device 10.
  • the reliability evaluation of the semiconductor device 10 by the reliability evaluation device 120 may be performed on the entire semiconductor device 10 in which a manufacturing process is completed, but is performed on a sampled semiconductor device among manufactured semiconductor devices.
  • the reliability evaluation apparatus 120 includes a stress applying unit 29, a current applying unit 21, a measuring unit 23, and a control unit 25, and further includes a classification unit 27. It may include.
  • the stress applying unit 29 applies stress such as heat and humidity while applying a driving current to the semiconductor device 10.
  • the stress applying unit 29 may have a chamber shape for applying heat or humidity.
  • the current applying unit 21 applies a current to the semiconductor device 10, but applies a driving current or an input current.
  • the current applying unit 21 is a means for applying a current required for driving the semiconductor chip of the semiconductor device 10, and may be a conventional power supply device.
  • the current applying unit 21 applies an input current to the semiconductor device 10 to which stress is applied under the control of the controller 25.
  • the measuring unit 23 switches the driving current to the input current at a specific point in time during stress application, and then measures the change amount of the output voltage output from the semiconductor element 10 with respect to the input current at a certain point in time.
  • the measurement unit 23 may switch the driving current to the input current at a specific time during stress application, and then measure the amount of change in the junction temperature of the semiconductor device 10 with respect to the input current at a certain time.
  • the measuring unit 23 may be performed at least once in a time when the reliability evaluation is performed. For example, the reliability evaluation can be performed for more than 1000 hours.
  • the input current has a lower current value than the driving current, for example, may have a value of 10 mA or less, preferably a value of 1 mA or less It is.
  • a change amount of the output voltage may be measured by applying a current higher than the driving current to the semiconductor device 10.
  • the output voltage according to the input current may be a life operating voltage.
  • the measuring unit 23 may include a voltmeter for measuring an amount of change in the output voltage corresponding to the change in the junction temperature.
  • the measuring unit 23 may calculate the junction temperature through Equation 1 using the output voltage measured by the voltmeter. The calculation of the junction temperature through Equation 1 may be performed by the controller 25.
  • the controller 25 includes a microprocess that performs the overall control operation of the reliability evaluation apparatus 120.
  • the controller 25 performs reliability evaluation of chip bonding by using thermal characteristics of the semiconductor device 10. That is, the control unit 25 evaluates the reliability of chip bonding of the semiconductor device 10 by using the measured value of the voltage or temperature received from the measuring unit 23.
  • the controller 25 evaluates the chip bonding reliability of the semiconductor device 10 by comparing the variation of the output voltage with the variation of the reference voltage at a specific time point during the reliability evaluation.
  • the control unit 25 determines that the difference between the amount of change in the output voltage and the amount of change in the reference voltage is less than or equal to the reference value, and when it exceeds, determines that it is defective.
  • the change amount of the reference voltage may be a change amount of the output voltage output from the semiconductor device of good quality at a certain time with respect to the input current.
  • the reference value may be set by reflecting a defect tendency of chip bonding of the semiconductor element 10, or may be set according to the type of semiconductor chip embedded in the semiconductor element 10.
  • control unit 25 measures the amount of change in the junction temperature of the semiconductor element 10 through the measuring unit 23.
  • the controller 25 compares the change amount of the junction temperature with the change amount of the reference temperature to evaluate the reliability of the chip bonding of the semiconductor device 10.
  • the control unit 25 determines that the difference between the amount of change in the junction temperature and the amount of change in the reference temperature is less than or equal to the reference value.
  • the change amount of the reference temperature may be a change amount of the junction temperature of the good semiconductor device at a predetermined time with respect to the input current.
  • the controller 25 may evaluate the reliability of chip bonding of the semiconductor device 10 by reflecting the difference between the change in the output voltage and the change in the reference voltage and the difference in the junction temperature and the change in the reference temperature.
  • the controller 25 may easily evaluate the reliability of chip bonding of the semiconductor device 10 by checking the amount of change in junction temperature or the amount of change in output voltage with respect to the input current.
  • the controller 25 may calculate the junction temperature using Equation 1 by using the output voltage measured by the voltmeter as described above.
  • Equation 1 exemplifies a case where the semiconductor chip is an LED.
  • the junction temperature may be accurately calculated using Equation 1 if the voltage can be measured accurately.
  • the measuring unit 23 measures the voltage values V 1 and V 2 for a predetermined time while the input current is supplied. At a given time, V 1 is the voltage value at the start point (t1 time), and V 2 is the voltage value at the end point (t2 time).
  • the relationship between temperature and voltage is commonly referred to as a k-factor, which can be measured by commonly known methods.
  • the approximate value of the K-factor is known as -2 to -1.5 mV / ° C.
  • control unit 25 may calculate the junction temperature of the semiconductor chip by substituting the difference value ⁇ V, the ambient temperature T a and the k-factor k into the equation (1).
  • the junction temperature of the semiconductor chip is changed according to the state of the adhesive layer and the metal bumps. For example, when there are pores in the adhesive layer, the measured junction temperature is increased compared to the junction temperature of the good product without pores. In addition, even when there is a crack in the metal bump, the measured junction temperature rises compared to the junction temperature of the good product.
  • the controller 25 may evaluate the reliability of chip bonding of the semiconductor device 10 by comparing the calculated change in junction temperature of the semiconductor device 10 with the change in reference junction. At this time, the change amount of the reference junction is a change amount of the junction temperature calculated by the semiconductor device of good quality.
  • the classification unit 27 classifies the semiconductor element 10 as good or defective according to the evaluation result of the semiconductor element 10 of the control unit 25.
  • FIGS. 1, 2, 24, and 25 is a flowchart illustrating a method for evaluating the reliability of the semiconductor device 10 according to the second embodiment of the present invention.
  • the reliability evaluation starts with the semiconductor device 10 loaded with the reliability evaluation process in the reliability evaluation apparatus 120 loaded.
  • a plurality of semiconductor devices 10 may be loaded in the reliability evaluation apparatus 120 in a shape of a plurality of semiconductor devices 10 housed in a test tray.
  • the reliability evaluation apparatus 120 applies the stress to the semiconductor device 10 through the stress applying unit 29.
  • the stress may be heat or humidity.
  • the reliability evaluation apparatus 120 applies a driving current to the semiconductor device 10 through the current applying unit 21.
  • the reliability evaluation apparatus 120 switches the driving current to the input current and applies the driving current to the semiconductor element 10 through the current applying unit 21 at a specific time during the reliability evaluation.
  • the reliability evaluation apparatus 120 determines whether a predetermined time has passed after applying the input current.
  • the predetermined time point is a time point at which the output voltage or the junction temperature is measured through the measuring unit 23, and may be at least one or more times from which the entire reliability evaluation is performed.
  • step S55 the reliability evaluation apparatus 120 measures the change amount of the output voltage or the change in junction temperature of the semiconductor device 10 through the measuring unit 23.
  • the reliability evaluation apparatus 120 evaluates the reliability of chip bonding of the semiconductor device 10 based on the measured variation in the output voltage or the variation in junction temperature. For example, the reliability evaluation apparatus 120 may evaluate the reliability of chip bonding of the semiconductor device 10 by comparing the variation of the output voltage with the variation of the reference voltage. Alternatively, the reliability evaluation apparatus 120 may evaluate the reliability of chip bonding of the semiconductor device 10 by comparing the change amount of the junction temperature with the change amount of the reference temperature. Alternatively, the reliability evaluation apparatus 120 may evaluate the reliability of chip bonding of the semiconductor device 10 by reflecting the difference between the variation in the output voltage and the variation in the reference voltage and the variation in the junction temperature and the variation in the reference temperature. .
  • step S58 the reliability evaluation apparatus 120 determines whether the reliability evaluation has ended.
  • step S58 If the determination result in step S58 is not the end time, the reliability evaluation apparatus 120 performs the operation again from step S53. That is, the reliability evaluation apparatus 120 may evaluate the reliability of the chip bonding at least once during the reliability evaluation.
  • step S59 the reliability evaluation apparatus 120 classifies the semiconductor device 10 as good or defective according to the reliability evaluation result.
  • FIG. 26 is a graph illustrating a change in junction temperature over time according to the reliability evaluation method of FIG. 25. 26 illustrates a heating mode.
  • the temperature is further increased as compared with good semiconductor devices.
  • the junction temperature of the semiconductor device with pores or cracks is higher than the change amount ( ⁇ T ref ) of the reference temperature of the good semiconductor device. Is measured. I.e. to measure the amount of change ( ⁇ T) of the junction temperature in a predetermined time (t 2 -t 1) for the semiconductor device evaluation device.
  • the reliability evaluation apparatus determines a good product when the difference value ⁇ T- ⁇ T ref between the change amount ⁇ T of the junction temperature and the change amount ⁇ T ref of the reference temperature is equal to or less than the reference value, and determines a defective product when the reference value is exceeded.
  • FIG. 27 is a graph illustrating a change in output voltage corresponding to a change in junction temperature over time according to the reliability evaluation method of FIG. 25.
  • FIG. 27 illustrates a heating mode.
  • the output voltage due to the temperature rise of the semiconductor device is lowered compared to the output voltage of the good semiconductor device.
  • the amount of change ( ⁇ V) of the output voltage of the semiconductor device is measured at a time point (t 1 , t 2 )
  • the amount of change of the reference voltage ( ⁇ V ref which is the output voltage of the good semiconductor device is the output voltage of the semiconductor device with pores or cracks. It is measured lower than).
  • the change amount ⁇ V of the output voltage at a predetermined time t 2 -t 1 is measured for the semiconductor element serving as the evaluation element.
  • the reliability evaluation device determines that the difference between the change amount ⁇ V of the output voltage and the change amount ⁇ V ref of the reference voltage ⁇ V- ⁇ V ref is a good value or less, and when it exceeds the reference value, it determines a defective product.
  • FIG. 28 is a graph showing a change in output voltage with respect to time according to a specific example of the reliability evaluation method of FIG. 26.
  • FIG. 24 an example of evaluating chip bonding reliability by measuring an amount of change in output voltage at two predetermined time points t 1 , t 2 (t 3 , t 4 ) of the time at which the reliability evaluation is performed is disclosed. It doesn't happen.
  • the semiconductor device at a first specific time point during a process of applying driving current and stress to a semiconductor device, switching to an input (sensing) current of 1 mA is performed.
  • the semiconductor device since the semiconductor device does not have time to cool even when switched to the input current, the semiconductor device has a turn-off voltage value lower than the expected voltage value for the input current and then rises to the expected voltage value as the semiconductor device is cooled.
  • the first specific time may be 1000 hours, but the present invention is not limited thereto. 28 illustrates a cooling mode.
  • the reliability evaluation apparatus measures the change amount ⁇ V of the output voltage of the semiconductor device at the first predetermined time point t 1 and t 2 between the time of rising from the turn-off voltage value to the expected voltage value.
  • the reliability evaluation apparatus determines that the difference between the change amount ⁇ V a of the output voltage and the change amount ⁇ V ref of the reference voltage ⁇ V a - ⁇ V ref is less than or equal to the reference value, and determines that it is a defective product when the reference value is exceeded. Reliability evaluation of the primary chip bonding is performed.
  • a driving current is applied to the semiconductor device to continuously evaluate the reliability of the semiconductor device.
  • the change amount ⁇ V b of the output voltage of the semiconductor element is measured at the second predetermined time points t 3 and t 4 .
  • the second specific time may be 2,000 hours, but the present invention is not limited thereto.
  • the reliability evaluation device determines that the difference between the change amount ⁇ V b of the output voltage and the change amount ⁇ V ref of the reference voltage ( ⁇ V b - ⁇ V ref ) is equal to or less than the reference value, and determines that the defective product is defective. Reliability assessment of secondary chip bonding is performed.
  • the reliability evaluation apparatus may determine the semiconductor device as a good product only when both of the chip evaluations determine that the chip is good.
  • FIG. 29 is a graph illustrating a change in output voltage difference with respect to time according to the reliability evaluation method of FIG. 25.
  • the reliability evaluation apparatus may determine whether the semiconductor device is a good or defective product by measuring a change in the output voltage difference V 6 -V 5 over time.
  • V 5 is the output voltage at t5 hours and V 6 is the output voltage at t6 hours.
  • the reliability evaluation apparatus can determine whether the semiconductor element is a good product or a defective product by measuring a change in the output voltage difference of the semiconductor element over time of the reliability evaluation or according to the number of cycles of the reliability evaluation.
  • the output voltage difference V 6 -V 5 was measured at 1000 hours (t5) and 2000 hours (t6), respectively.
  • the reliability evaluation apparatus determines the semiconductor element as good quality.
  • the reliability evaluation apparatus determines the semiconductor element as defective.

Abstract

본 발명은 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법에 관한 것으로, 반도체 소자가 갖는 정션 온도의 동적특성을 이용하여 반도체 소자에 형성되는 접합 부분의 양불량을 검사하기 위한 것이다. 본 발명에 따르면, 접합 부분을 갖는 반도체 소자에 입력 전류를 인가한다. 입력 전류의 인가 후 접합 부분에 온도의 변화가 발생되는 일정 시점에서 입력 전류에 대해서 반도체 소자에서 출력되는 출력 전압의 변화량을 측정한다. 그리고 출력 전압의 변화량과 기준 전압의 변화량을 비교하여 반도체 소자의 접합 부분의 양불량을 판단한다.

Description

정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법
본 발명은 반도체 소자의 검사 방법 및 장치에 관한 것으로, 더욱 상세하게는 반도체 소자가 갖는 정션 온도의 동적특성을 이용하여 반도체 소자에 형성되는 칩 본딩(chip bonding) 부분의 양불량을 검사하는 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법에 관한 것이다.
일반적으로 반도체 소자 제조 공정에 의해 제조된 반도체 소자는 출하되기 전에 전기적 특성 검사, 기능 검사(function test), 신뢰성 평가 등과 같은 다양한 검사를 거치게 된다.
하지만 기존의 검사는 반도체 소자의 전기적 특성이나 기능에 초점이 맞추어져 있기 때문에, 반도체 소자의 제조 과정에서 발생되는 문제로 인한 특성 불량을 검사하는 데는 한계가 있다.
예컨대 반도체 소자의 제조 공정 중, 기판에 반도체 칩을 본딩하는 칩 본딩 공정에 있어서, 기판과 반도체 칩 사이에 형성되는 접착층에 기공(void)이 발생될 수 있다.
이러한 접착층에 형성된 기공은 반도체 소자의 동작 중 발생되는 열이 외부로 빠져나가는 시간을 지연하여 반도체 칩의 온도 상승에 따른 반도체 칩에 열적 스트레스를 줄 수 있고, 이러한 열적 스트레스가 반복되면서 반도체 칩의 열화나 접착층에 크랙을 발생시킬 수 있다.
이러한 접착층에 형성된 기공이나 크랙, 플립 칩 본딩된 금속 범프에 형성된 크랙은 반도체 소자의 접합 특성을 떨어뜨리는 요인으로 작용하지만, 기존의 전기적 특성 검사나 기능 검사로는 이러한 불량을 신속하게 검출하는 데 한계가 있다.
그리고 반도체 소자에 대한 전기적 특성 검사나 기능 테스트에서는 양품으로 판정된 반도체 소자라 하더라도, 반도체 소자에 열, 습도 등의 스트레스를 인가하는 신뢰성 검사 공정을 진행하는 과정에서, 예컨대 기판과 반도체 칩 사이에 형성되는 접착층에 크랙이 발생될 수 있다.
또한 접착층에 형성된 기공은 신뢰성 검사를 하는 과정에서 인가되는 열적 스트레스에 의해서도 접착층에 크랙을 발생시킬 수 있다.
이러한 접착층에 형성된 기공이나 크랙은 반도체 소자의 접합 특성을 떨어뜨리는 요인으로 작용하지만, 기존의 신뢰성 검사로 이러한 불량을 검출하는 데 한계가 있다.
[선행기술문헌]
[특허문헌]
한국등록특허 제10-1261761호(2013.04.30.)
따라서 본 발명의 목적은 반도체 소자에 형성되는 칩 본딩 부분의 양불량을 검사할 수 있는 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 칩 본딩 부분을 갖는 반도체 소자에 입력 전류를 인가하는 인가 단계, 상기 입력 전류의 인가 후 상기 칩 본딩 부분에 온도의 변화가 발생되는 일정 시점에서 상기 입력 전류에 대해서 상기 반도체 소자에서 출력되는 출력 전압의 변화량을 측정하는 측정 단계, 및 상기 출력 전압의 변화량과 기준 전압의 변화량을 비교하여 상기 반도체 소자의 칩 본딩 부분의 양불량을 판단하는 판단 단계를 포함하는 반도체 소자의 검사 방법을 제공한다.
본 발명에 따른 반도체 소자의 검사 방법에 있어서, 상기 측정 단계에서, 상기 일정 시점은 상기 입력 전류의 인가 후 상기 접합 부분으로 열이동이 발생하는 시점일 수 있다.
본 발명에 따른 반도체 소자의 검사 방법에 있어서, 상기 측정 단계에서, 상기 일정 시점은 상기 반도체 소자의 열시정수분석을 통해서 결정할 수 있다.
본 발명에 따른 반도체 소자의 검사 방법에 있어서, 상기 인가 단계는 상기 반도체 소자에 제1 전류를 인가하는 단계와, 상기 반도체 소자에 제1 전류의 세기와 차이가 있는 입력 전류를 인가하는 단계를 포함할 수 있다.
본 발명에 따른 반도체 소자의 검사 방법에 있어서, 상기 제1 전류가 상기 반도체 소자의 구동 전류라면, 상기 입력 전류는 센싱 전류일 수 있다.
본 발명에 따른 반도체 소자의 검사 방법에 있어서, 상기 제1 전류가 센싱 전류라면, 상기 입력 전류는 구동 전류일 수 있다.
본 발명에 따른 반도체 소자의 검사 방법에 있어서, 상기 기준 전압의 변화량은 상기 입력 전류에 대해서 상기 일정 시점에서 양품의 반도체 소자에서 출력되는 출력 전압의 변화량일 수 있다.
본 발명에 따른 반도체 소자의 검사 방법은 상기 판단 단계 이후에 수행되는, 상기 판단 결과에 따라 상기 반도체 소자를 양품과 불량품으로 분류하는 단계를 더 포함할 수 있다.
본 발명에 따른 반도체 소자의 검사 방법에 있어서, 상기 인가 단계는 상기 반도체 소자에 구동 전류를 인가하면서 열 또는 습도와 같은 스트레스를 인가하는 단계, 및 상기 스트레스 인가 중인 반도체 소자에 상기 구동 전류의 세기와 차이가 있는 입력 전류로 스위칭하여 인가하는 인가 단계를 포함할 수 있다.
본 발명은 또한, 칩 본딩 부분을 갖는 반도체 소자에 입력 전류를 인가하는 전류 인가부, 상기 입력 전류의 인가 후 상기 칩 본딩 부분에 온도의 변화가 발생되는 일정 시점에서 상기 입력 전류에 대해서 상기 반도체 소자에서 출력되는 출력 전압의 변화량을 측정하는 측정부, 및 상기 출력 전압의 변화량과 기준 전압의 변화량을 비교하여 상기 반도체 소자의 칩 본딩 부분의 양불량을 판단하는 제어부를 포함하는 반도체 소자의 검사 장치를 제공한다.
본 발명에 따른 반도체 소자의 검사 장치는 상기 제어부의 평가 결과에 따라 상기 반도체 소자를 양품과 불량품으로 분류하는 분류부를 더 포함할 수 있다.
그리고 본 발명에 따른 반도체 소자의 검사 장치는 상기 반도체 소자에 구동 전류를 인가하면서 열 또는 습도와 같은 스트레스를 인가하는 스트레스 인가부를 더 포함할 수 있다. 이때 상기 전류 인가부는 스트레스 인가 중인 상기 반도체 소자에 상기 구동 전류를 상기 입력 전류로 스위칭하여 인가할 수 있다.
본 발명에 따르면, 반도체 소자가 갖는 정션 온도의 동적특성을 이용하여 반도체 소자에 형성되는 칩 본딩 부분의 양불량을 검사할 수 있다.
예컨대 반도체 소자에 인가되는 입력 전류에 대한 시간에 따른 출력 전압의 변화량을 모니터링함으로써, 반도체 소자의 칩 본딩 부분의 접합 특성을 간편하면서 쉽게 평가할 수 있다. 즉 반도체 소자에 입력 전류가 인가되면 반도체 칩의 정션에서 열이 발생되고, 발생된 열은 칩 접착부를 통해서 외부로 빠져나가게 된다. 그런데 칩 접착부에 기공이나 크랙이 있는 경우, 열이 빠져나가는 시간을 지연시킨다. 이로 인해 칩 접착부에 기공이나 크랙이 있는 경우, 기공이나 크랙이 없는 경우 보다 정션 온도는 더욱 올라가고, 정션 온도에 반비례하게 출력 전압은 떨어진다.
따라서 입력 전류에 대한 시간에 따른 출력 전압의 변화량을 체크함으로써, 반도체 소자의 칩 접착부의 접합 특성을 간편하면서 쉽게 평가할 수 있다.
또는 반도체 소자에 대한 스트레스를 인가하는 공정 중 특정 시점에, 반도체 소자에 인가되는 입력 전류에 대한 시간에 따른 출력 전압의 변화량을 모니터링함으로써, 반도체 소자의 칩 본딩 부분의 신뢰성을 간편하면서 쉽게 평가할 수 있다.
그리고 전기적 특성 검사나 기능 테스트에서 양품으로 판정된 반도체 소자라 하더라도, 스트레스를 반복적으로 인가하는 과정에서 반도체 칩의 칩 접착부에 기공이나 크랙이 발생될 수 있다.
따라서 스트레스를 인가하는 검사 중 일정 시점에서, 입력 전류에 대한 시간에 따른 출력 전압의 변화량을 체크함으로써, 반도체 소자의 칩 본딩 신뢰성을 간편하면서 쉽게 평가할 수 있다.
여기서 출력 전압의 변화량 측정은 입력 전류의 인가 후 접합 부분에 온도의 변화가 발생되는 일정 시점에서, 입력 전류에 대해서 반도체 소자에서 출력되는 출력 전압의 변화량을 측정함으로써, 해당 접합 부분의 양불량 여부를 보다 정확하게 측정할 수 있다. 즉 본 발명에 따른 반도체 소자의 검사 장치는 입력 전류를 인가한 이후에 임의의 시간 때에서 출력 전압의 변화량을 측정하는 것이 아니라, 반도체 소자 내의 접합 부분에서 온도 변화가 발생되는 시간 때에서 출력 전압의 변화량을 측정함으로써, 해당 접합 부분에서의 양불량 여부를 보다 정확히 측정할 수 있다.
도 1은 기판에 반도체 칩이 본딩된 상태를 보여주는 단면도이다.
도 2는 기판에 반도체 칩이 플립 칩 본딩된 상태를 보여주는 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 반도체 소자의 접합 특성을 평가하는 반도체 소자의 검사 장치를 보여주는 도면이다.
도 4는 본 발명의 제1 실시예에 따른 반도체 소자의 접합 특성 검사 방법에 따른 흐름도이다.
도 5는 도 4의 접합 특성 검사 방법에 따른 시간에 따른 정션 온도의 변화를 보여주는 그래프이다.
도 6은 도 4의 접합 특성 검사 방법에 따른 시간에 따른 정션 온도의 변화에 대응하는 출력 전압의 변화를 보여주는 그래프이다.
도 7은 본 발명에 따른 반도체 소자의 접합 특성을 평가하는 데 사용된 반도체 소자를 보여주는 도면이다.
도 8은 도 7의 반도체 소자를 본 발명의 제1 실시예에 따른 반도체 소자의 접합 특성 평가 방법에 따라 접합 특성 검사가 이루어지는 상태를 보여주는 도면이다.
도 9는 실시예에 따른 반도체 소자의 전단 검사 결과를 보여주는 사진이다.
도 10은 비교예 1에 따른 반도체 소자의 전단 검사 결과를 보여주는 사진이다.
도 11는 실시예, 비교예 1 및 비교예 2의 전단 검사 결과를 비교하여 보여주는 사진이다.
도 12는 실시예의 반도체 소자의 X-선 관찰 결과를 보여주는 사진이다.
도 13은 비교예 1의 반도체 소자의 X-선 관찰 결과를 보여주는 사진이다.
도 14는 비교예 2의 반도체 소자의 X-선 관찰 결과를 보여주는 사진이다.
도 15는 실시예, 비교예 1 및 비교예 2의 반도체 소자의 X-선 관찰 결과를 비교하여 보여주는 사진이다.
도 16은 실시예 및 비교예에 따른 반도체 소자에 구동 전류를 인가한 상태에서의 출력 전압을 보여주는 그래프이다.
도 17은 실시예 및 비교예에 따른 반도체 소자의 입력 전류를 인가한 상태에서의 특정 시점에서 측정한 출력 전압을 보여주는 그래프이다.
도 18은 실시예, 비교예 1 및 비교예 2에 따른 반도체 소자의 입력 전류를 인가한 후 일정 시점에서 측정한 출력 전압의 변화를 보여주는 그래프이다.
도 19는 도 18의 실시예 및 비교예에 따른 반도체 소자의 출력 전압의 변화를 정규화 하여 비교한 그래프이다.
도 20은 실시예에 따른 반도체 소자의 열시정수분석 결과를 보여주는 그래프이다.
도 21은 비교예 1에 따른 반도체 소자의 열시정수분석 결과를 보여주는 그래프이다.
도 22는 비교예 2에 따른 반도체 소자의 열시정수분석 결과를 보여주는 그래프이다.
도 23은 도 20 내지 도 22의 열시정수분석 결과를 중첩하여 보여주는 그래프이다.
도 24는 본 발명의 제2 실시예에 따른 반도체 소자의 접합 신뢰성을 평가하는 반도체 소자의 검사 장치를 보여주는 도면이다.
도 25는 본 발명의 제2 실시예에 따른 반도체 소자의 신뢰성 검사 방법에 따른 흐름도이다.
도 26은 도 25의 신뢰성 검사 방법에 따른 시간에 대한 정션 온도의 변화를 보여주는 그래프이다.
도 27은 도 25의 신뢰성 검사 방법에 따른 시간에 대한 정션 온도의 변화에 대응하는 출력 전압의 변화를 보여주는 그래프이다.
도 28의 도 25의 신뢰성 검사 방법의 구체적인 일 예에 따른 시간에 대한 출력 전압의 변화를 보여주는 그래프이다.
도 29는 도 25의 신뢰성 검사 방법에 따른 시간에 대한 출력 전압차의 변화를 보여주는 그래프이다.
하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
여기서 반도체 소자의 검사는 반도체 소자에 입력 전류를 인가하여 쿨링 모드(cooling mode) 및 히팅 모드(heating mode) 중에 하나를 수행한다. 쿨링 모드는 반도체 소자에 현재 인가된 전류 보다 낮은 입력 전류를 인가하여 반도체 소자를 검사하는 모드이다. 히팅 모드는 반도체 소자에 현재 인가된 전류 보다 높은 입력 전류를 인가하여 반도체 소자를 검사하는 모드이다. 히팅 모드는 반도체 소자가 꺼진 상태에서 입력 전류를 인가하는 경우를 포함한다.
예컨대 쿨링 모드에서 입력 전류로 센싱 전류가 사용되고, 히팅 모드에서 입력 전류로 구동 전류가 사용될 수 있다. 즉 쿨링 모드에서, 반도체 소자의 구동에 필요한 구동 전류를 인가하여 가열한 후 1mA 내지 10mA의 센싱 전류로 스위칭하여 반도체 소자를 검사할 수 있다. 히팅 모드에서, 반도체 소자가 꺼진 상태 또는 1mA~10mA의 센싱 전류가 입력된 상태에서 구동 전류로 스위칭하여 반도체 소자를 검사할 수 있다.
반도체 소자의 제조 공정 중, 기판에 반도체 칩은 도 1 및 도 2와 같은 방식으로 본딩될 수 있다.
도 1은 기판에 반도체 칩이 본딩된 상태를 보여주는 단면도이다.
도 1을 참조하면, 기판(11) 위에 접착제가 도포된 상태에서 접착제 위에 반도체 칩(13)이 본딩될 수 있다. 접착제는 경화 또는 솔더링 과정을 통해서 접착층(15)으로 형성되어 반도체 칩(13)을 기판(11) 위에 접합한다. 이때 반도체 칩(13)은 배면이 기판(11) 위에 접합된다. 이때 접착제로는 에폭시 계열의 액상 접착제 또는 솔더가 사용될 수 있다. 접착제로 에폭시 계열의 액상 접착제가 사용되는 경우 경화 공정으로 접착층(15)을 형성하고, 접착제로 솔더를 사용하는 경우 솔더링 공정을 통해서 접착층(15)을 형성할 수 있다.
도 2는 기판에 반도체 칩이 플립 칩 본딩된 상태를 보여주는 단면도이다.
도 2를 참조하면, 기판(11) 위에 금속 범프(17)를 매개로 반도체 칩(13)이 플립 칩 본딩 방식으로 접합된다. 이때 반도체 칩(13)은 활성면이 기판(11) 위를 향하게 접합된다.
도 1 및 도 2에서 반도체 칩(13)은 인가되는 입력 전류에 따른 동작(구동) 전압을 갖는 능동 소자로서, 예컨대 다이오드, 트랜지스터, LED, 집적회로(IC) 소자 등이 될 수 있다. 또는 반도체 칩(13)으로 수동 소자가 사용될 수 있다.
반도체 소자는 도 1 및 도 2의 칩 본딩 방식 중의 방식으로 본딩된 반도체 칩을 구비할 수 있다.
[제1 실시예 : 접합 특성 평가 장치]
이와 같은 칩 본딩 구조를 갖는 반도체 소자의 접합 특성을 평가하는 반도체 소자의 검사 장치에 대해서 도 3을 참조하여 설명하면 다음과 같다. 도 3은 본 발명의 제1 실시예에 따른 반도체 소자의 접합 특성을 평가하는 반도체 소자의 검사 장치(20; 이하 '접합 특성 평가 장치'라 함)를 보여주는 도면이다.
도 3을 참조하면, 제1 실시예에 따른 접합 특성 평가 장치(20)는 반도체 소자(10)가 갖는 열특성을 이용하여 반도체 소자(10)의 제조 공정을 완료한 이후에 또는 중간에 칩 본딩의 접합 특성을 평가한다.
여기서 열특성은 반도체 소자(10)에 입력되는 입력 전류에 의해 반도체 소자(10)의 온도가 상승하면, 온도 상승에 반비례하게 출력 전압이 떨어지는 특성을 말한다. 또한 반대로 열특성은 반도체 소자(10)에 입력되는 입력 전류에 의해 반도체 소자(10)의 온도가 하강하면, 온도 하강에 반비례하게 출력 전압이 상승하는 특성을 말한다. 즉 열특성은 반도체 소자(10)에 입력되는 입력 전류에 따른 출력 전압의 변화하는 특성을 말한다.
접합 특성 평가 장치(20)에 의한 반도체 소자(10)의 접합 특성 평가는 제조 공정이 진행 중 또는 완료된 전체의 반도체 소자(10)에 대해서 수행될 수 있다.
이와 같은 제1 실시예에 따른 접합 특성 평가 장치(20)는 전류 인가부(21), 측정부(23) 및 제어부(25)를 포함하며, 분류부(27)를 더 포함할 수 있다.
전류 인가부(21)는 반도체 소자(10)에 입력 전류를 인가한다. 전류 인가부(21)는 반도체 소자(10)의 반도체 칩 구동에 필요한 전류를 인가하는 수단으로서, 통상적인 전원 공급 장치일 수 있다. 전류 인가부(21)는 제어부(25)의 제어에 따라 반도체 소자(10)에 입력 전류를 인가한다.
측정부(23)는 입력 전류 인가 후 일정 시점에서 입력 전류에 대해서 반도체 소자(10)에서 출력되는 출력 전압의 변화량을 측정한다. 또한 측정부(23)는 입력 전류 인가 후 일정 시점에서 입력 전류에 대해서 반도체 소자(10)의 정션 온도의 변화량을 측정할 수 있다.
이때 일정 시점은 입력 전류의 인가 후 반도체 소자(10)의 칩 접착부로 열이동이 발생하는 시점이다. 즉 일정 시점은 입력 전류의 인가에 따라 칩 접착부에 정션 온도에 따른 온도 변화가 발생되고, 이로 인해 출력 전압의 변화가 발생하는 시점이다. 예컨대 이러한 일정 시점은 반도체 소자(10)의 열시정수(타우함수)분석을 통해서 결정할 수 있다.
측정부(23)는 정션 온도 변화에 대응하는 출력 전압의 변화량을 측정하기 위한 전압계를 포함할 수 있다. 또한 측정부(23)는 전압계에서 측정되는 출력 전압을 활용하여 아래의 수학식 1을 통해 정션 온도를 산출할 수 있다. 수학식 1을 통한 정션 온도의 산출은 제어부(25)가 수행할 수 있다. 수학식 1과 관련된 설명은 후술하도록 하겠다.
그리고 제어부(25)는 접합 특성 평가 장치(20)의 전반적인 제어 동작을 수행하는 마이크로프로세스를 포함한다. 제어부(25)는 반도체 소자(10)가 갖는 열특성을 이용하여 칩 본딩의 접합 특성 평가를 수행한다. 즉 제어부(25)는 측정부(23)에서 수신되는 전압 또는 온도의 측정값을 활용하여 반도체 소자(10)의 칩 본딩의 접합 특성을 평가한다.
예컨대 제어부(25)는 출력 전압의 변화량과 기준 전압의 변화량을 비교하여 반도체 소자(10)의 칩 본딩의 접합 특성을 평가한다. 제어부(25)는 출력 전압의 변화량과 기준 전압의 변화량의 차이값이 기준값 이하인 경우 양품으로 판정하고, 초과하는 경우 불량품으로 판정한다. 이때 기준 전압의 변화량은 입력 전류에 대해서 일정 시점에서 양품의 반도체 소자에서 출력되는 출력 전압의 변화량일 수 있다. 기준값은 반도체 소자(10)의 칩 본딩의 불량 경향을 반영하여 설정하거나, 반도체 소자(10)에 내장되는 반도체 칩의 종류에 따라 설정할 수 있다.
또는 제어부(25)는 측정부(23)를 통하여 반도체 소자(10)의 정션 온도의 변화량을 측정한다. 제어부(25)는 정션 온도의 변화량과 기준 온도의 변화량을 비교하여 반도체 소자(10)의 칩 본딩의 접합 특성을 평가한다. 제어부(25)는 정션 온도의 변화량과 기준 온도의 변화량의 차이값이 기준값 이하인 경우 양품으로 판정하고, 초과하는 경우 불량품으로 판정한다. 이때 기준 온도의 변화량은 입력 전류에 대해서 일정 시점에서 양품의 반도체 소자의 정션 온도의 변화량일 수 있다.
또는 제어부(25)는 출력 전압의 변화량과 기준 전압의 변화량의 차이와, 정션 온도의 변화량과 기준 온도의 변화량 차이를 함께 반영하여 반도체 소자(10)의 칩 본딩의 접합 특성을 평가할 수 있다.
즉 반도체 소자(10)에 입력 전류가 인가되면 반도체 칩의 구동에 따라 열이 발생되고, 발생된 열은 칩 본딩된 부분을 통해서 외부로 빠져나가게 된다. 그런데 칩 본딩된 부분에 기공이나 크랙이 있는 경우, 열이 빠져나가는 시간을 지연시킨다. 이로 인해 칩 본딩된 부분에 기공이나 크랙이 있는 경우, 정션 온도는 기준 온도에 비해서 올라가고, 정션 온도에 반비례하게 출력 전압은 떨어진다.
따라서 제어부(25)는 입력 전류에 대한 시간에 따른 정션 온도의 변화량 또는 출력 전압의 변화량을 체크함으로써, 반도체 소자(10)의 칩 본딩 부분의 접합 특성을 쉽게 평가할 수 있다.
한편 제어부(25)는 전술된 바와 같이 전압계에서 측정되는 출력 전압을 활용하여 아래의 수학식 1을 이용하여 정션 온도를 산출할 수도 있다. 수학식 1은 반도체 칩이 LED인 경우를 예시하였다.
[수학식 1]
Figure PCTKR2015013939-appb-I000001
Tj : 반도체 소자의 정션 온도
Ta : 전류가 인가되기 전의 주변 온도(정션 온도)
ΔV : V1-V2[V1(입력된 전류에 대해 t1 시점에 측정된 전압값), V2(입력된 전류에 대해 t1 이후 t2 시점에 측정된 전압값)]
k : 정션 온도 변화에 대한 동작 전압의 변화율(케이-인자; k-factor)
LED와 같은 반도체 칩은 열이 발생하면 점차 전압이 떨어지는 현상이 발생하게 된다. 일반적으로 반도체 칩에서는 pn 정션 온도는 전압과 상관 관계가 있기 때문에, 전압을 정확히 측정할 수 있다면 정션 온도를 수학식 1을 이용하여 정확히 산출할 수 있다.
측정부(23)는 입력 전류가 공급되는 상태에서, 일정 시간 동안의 전압값인 V1과 V2을 측정한다. 일정 시간에 있어서, V1은 시작점(t1 시각)의 전압값이고, V2은 종착점(t2 시각)의 전압값이다.
LED에서는 일반적으로 온도와 전압의 관계 값을 케이-인자(k-factor)라고 하며, 통상적으로 알려진 방법으로 측정이 가능하다. 일반적으로 케이-인자의 대략적인 값은 -2 내지 -1.5 mV/℃으로 알려져 있다.
따라서 측정한 전압값의 차이값(ΔV), 주변 온도(Ta) 및 케이-인자(k)를 수학식 1에 대입함으로써, 제어부(25)는 반도체 칩의 정션 온도를 산출할 수 있다.
이때 반도체 칩의 정션 온도는 접착층과 금속 범프의 상태에 따라 변하게 된다. 예컨대 접착층에 기공이 있는 경우, 기공이 없는 양품의 정션 온도에 비해서 측정된 정션 온도는 상승하게 된다. 또한 금속 범프에 크랙이 있는 경우에도, 측정된 정션 온도는 양품의 정션 온도에 비해서 상승하게 된다.
따라서 제어부(25)는 산출한 반도체 소자(10)의 시간에 따른 정션 온도의 변화량과 기준 정션의 변화량을 비교하여 반도체 소자(10)의 칩 본딩의 접합 특성을 평가할 수 있다. 이때 기준 정션의 변화량은 양품의 반도체 소자에서 산출되는 정션 온도의 변화량이다.
그리고 분류부(27)는 제어부(25)의 반도체 소자(10)에 대한 평가 결과에 따라 반도체 소자(10)를 양품과 불량품으로 분류한다.
이와 같은 제1 실시예에 따른 접합 특성 평가 장치(20)를 이용하여 반도체 소자(10)의 접합 특성 평가 방법을 도 1 내지 도 4를 참조하여 설명하면 다음과 같다. 여기서 도 4는 본 발명의 실시예에 따른 반도체 소자(10)의 접합 특성 평가 방법에 따른 흐름도이다.
먼저 접합 특성 평가는 접합 특성 평가 장치(20)에 접합 특성 평가를 진행할 반도체 소자(10)가 로딩된 상태에서 시작한다. 이때 반도체 소자(10)는 하나씩 접합 특성 평가 장치(20)에 로딩되어 접합 특성 평가가 이루어질 수도 있지만, 일반적인 경우 반도체 소자(10)는 복수 개가 테스트 트레이에 수납된 형태로 접합 특성 평가 장치(20)에 로딩될 수 있다.
S51단계에서 접합 특성 평가 장치(20)는 전류 인가부(21)를 통하여 반도체 소자(10)에 입력 전류를 인가한다.
다음으로 S53단계에서 접합 특성 평가 장치(20)는 입력 전류를 인가 후 일정 시점이 되었는 지의 여부를 판단한다. 이때 일정 시점은 측정부(23)를 통하여 출력 전압 또는 정션 온도를 측정하는 시점이다. 일정 시점은 입력 전류의 인가 후 반도체 소자(10)의 칩 접착부로 열이동이 발생하는 시점이다. 이러한 일정 시점은 반도체 소자(10)의 열시정수분석을 통해서 결정할 수 있다.
S53단계의 판단 결과 일정 시점이 된 경우, S55단계에서 접합 특성 평가 장치(20)는 측정부(23)를 통하여 반도체 소자(10)의 출력 전압의 변화량 또는 정션 온도의 변화량을 측정한다. 즉 일정 시점에서 (t2-t1)의 시간에서 출력 전압의 변화량 또는 정션 온도의 변화량을 측정한다. 측정하는 시점은 t1과 t2 이다.
다음으로 S57단계에서 접합 특성 평가 장치(20)는 측정된 출력 전압의 변화량 또는 정션 온도의 변화량을 기반으로 반도체 소자(10)의 칩 본딩의 접합 특성을 평가한다. 예컨대 접합 특성 평가 장치(20)는 출력 전압의 변화량과 기준 전압의 변화량을 비교하여 반도체 소자(10)의 칩 본딩의 접합 특성을 평가할 수 있다. 또는 접합 특성 평가 장치(20)는 정션 온도의 변화량과 기준 온도의 변화량을 비교하여 반도체 소자(10)의 칩 본딩의 접합 특성을 평가할 수 있다. 또는 접합 특성 평가 장치(20)는 출력 전압의 변화량과 기준 전압의 변화량의 차이, 및 정션 온도의 변화량과 기준 온도의 변화량의 차이를 함께 반영하여 반도체 소자(10)의 칩 본딩의 접합 특성을 평가할 수 있다.
그리고 S59단계에서 접합 특성 평가 장치(20)는 접합 특성 평가 결과에 따라 반도체 소자(10)을 양품과 불량품으로 분류한다.
도 5는 도 4의 접합 특성 평가 방법에 따른 시간에 따른 정션 온도의 변화를 보여주는 그래프이다. 여기서 도 5는 반도체 소자를 가열하면서 정션 온도의 동적특성을 이용하여 반도체 소자의 접합 특성을 평가한 경우이다.
도 5를 참조하면, 반도체 소자의 접합 특성 평가가 상온(25℃)에서 진행된다고 가정했을 때, 평가 소자인 반도체 소자에 입력 전류가 인가되면 반도체 소자의 온도가 상승하게 된다. 예컨대 반도체 소자가 꺼진 상태에서, 입력 전류로 구동 전류인 350mA를 입력하는 경우이다.
그리고 반도체 소자의 접착층에 기공 또는 크랙이 있는 경우, 양품의 반도체 소자에 비해서 온도가 더 상승하게 된다.
일정 시점(t1,t2)에서 반도체 소자의 정션 온도의 변화량(ΔT)을 측정하면, 기공 또는 크랙이 있는 반도체 소자의 정션 온도가 양품의 반도체 소자의 기준 온도의 변화량(ΔTref)보다 높게 측정된다. 즉 평가 소자인 반도체 소자에 대해서 일정 시간(t2-t1)에서의 정션 온도의 변화량(ΔT)을 측정한다.
접합 특성 평가 장치는 정션 온도의 변화량(ΔT)과 기준 온도의 변화량(ΔTref)의 차이값(ΔT-ΔTref)이 기준값 이하인 경우 양품으로 판정하고, 기준값을 초과하는 경우 불량품으로 판정한다.
도 6은 도 4의 접합 특성 평가 방법에 따른 시간에 따른 정션 온도의 변화에 대응하는 출력 전압의 변화를 보여주는 그래프이다.
도 6을 참조하면, 반도체 소자의 접합 특성 평가가 상온(25℃)에서 진행된다고 가정했을 때, 반도체 소자에 입력 전류가 인가되면 반도체 소자의 온도가 상승하게 된다.
그리고 반도체 소자의 접착층에 기공 또는 크랙이 있는 경우, 양품의 반도체 소자에 비해서 온도가 상승하게 된다. 반도체 소자의 온도 상승으로 인해 출력되는 출력 전압은 양품의 반도체 소자의 출력 전압과 비교했을 때 떨어지게 된다.
일정 시점(t1,t2)에서 반도체 소자의 출력 전압의 변화량(ΔV)을 측정하면, 기공 또는 크랙이 있는 반도체 소자의 출력 전압이 양품의 반도체 소자의 출력 전압인 기준 전압의 변화량(ΔVref)보다 낮게 측정된다. 즉 평가 소자인 반도체 소자에 대해서 일정 시간(t2-t1)에서의 출력 전압의 변화량(ΔV)을 측정한다.
접합 특성 평가 장치는 출력 전압의 변화량(ΔV)과 기준 전압의 변화량(ΔVref)의 차이값(ΔV-ΔVref)이 기준값 이하인 경우 양품으로 판정하고, 기준값을 초과하는 경우 불량품으로 판정한다.
한편 도 5 및 도 6에서는 입력 전류로 반도체 소자의 구동 전류를 입력하는 히팅 모드를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 구동 전류를 입력한 후, 입력 전류로 구동 전류보다 낮은 전류, 예컨대 1mA의 센싱 전류를 입력한 후 출력 전압의 변화량을 측정하는 쿨링 모드를 수행할 수 있다. 쿨링 모드의 경우, 출력 전압의 변화량을 측정하는 일정 시점에서의 온도-시간 그래프는 (-) 기울기로 표시되고, 전압-시간 그래프는 (+) 기울기로 표시된다. 즉 반도체 소자를 냉각하면서 정션 온도의 동적특성을 이용하여 반도체 소자의 접합 특성을 평가할 수 있다.
이와 같은 제1 실시예에 따른 접합 특성 평가 장치를 이용한 반도체 소자의 접합 특성 방법을 통하여 칩 본딩 부분의 양불량을 검사할 수 있음을 실시예 및 비교예에 따른 반도체 소자들을 사용하여 확인하였다.
여기서 실시예에 따른 반도체 소자들은 양품 시료로서, 반도체 칩을 300℃에서 유테틱 본딩(eutetic bonding) 방식으로 세라믹 기판 위에 플립 칩 본딩하였다.
비교예 1에 따른 반도체 소자들은 보통 시료로서, 반도체 칩을 280℃에서 유테틱 본딩 방식으로 세라믹 기판 위에 플립 칩 본딩하였다.
비교예 2에 따른 반도체 소자들은 불량품 시료로서, 반도체 칩을 270℃에서 유테틱 본딩 방식으로 세라믹 기판 위에 플립 칩 본딩하였다.
실시예, 비교예 1 및 비교예 2에 따른 반도체 소자는 도 7에 따른 구조를 갖는다. 여기서 도 7은 본 발명에 따른 반도체 소자의 접합 특성을 평가하는 데 사용된 반도체 소자를 보여주는 도면이다.
도 7을 참조하면, 반도체 소자(10)는 기판(11), 반도체 칩(13) 및 수지 봉합부(19)를 포함한다. 기판(11) 위에 금속 범프(17)를 매개로 반도체 칩(13)이 플립 칩 본딩 방식으로 접합된다. 그리고 기판(11) 위의 플립 칩 본딩된 반도체 칩(13) 부분은 수지 봉합부(19)에 의해 봉합된 구조를 갖는다. 금속 범프(17)의 소재로 솔더를 사용하였다.
이때 기판(11)은 세라믹 소재의 기판으로서, 상부면에 반도체 칩(13)의 금속 범프(17)가 접합되는 기판 패드(12)가 형성되고, 하부면에 기판 패드(12)와 비아(14)를 통하여 전기적으로 연결된 외부 접속 패드(16)가 형성되어 있다.
반도체 칩(13)으로는 LED 칩을 사용하였다.
그리고 수지 봉합부(19)는 반도체 칩(13)이 플립 칩 본딩된 기판(11)의 상부면을 봉합한다. 반도체 칩(13)에서 출력되는 광을 수지 봉합부(19)를 통하여 외부로 출력할 수 있도록, 수지 봉합부(19)를 형성하는 소재로는 광투과성을 갖는 수지를 사용한다.
이와 같은 실시예, 비교예 1 및 비교예 2에 따른 반도체 소자(10)는, 도 8에 도시된 바와 같이, 스테이지(22)에 탑재한 상태에서 접합 특성 평가를 수행하였다. 여기서 도 8은 도 7의 반도체 소자(10)를 본 발명의 제1 실시예에 따른 반도체 소자의 접합 특성 평가 방법에 따라 접합 특성 검사가 이루어지는 상태를 보여주는 도면이다.
도 7 및 도 8을 참조하면, 스테이지(22) 위에 열매개물질(30; thermal interface material; TIM)을 매개로 인쇄회로기판(40)이 탑재된다.
인쇄회로기판(40) 위에 반도체 소자(10)가 전기적으로 연결된다. 이때 인쇄회로기판은 상부면에 반도체 소자(10)의 외부 접속 패드(16)가 전기적으로 연결되는 연결 패턴(41)이 형성되어 있다. 연결 패턴(41) 위에 외부 접속 패드(16)은 기계적인 접촉 또는 접합에 의해 전기적으로 연결될 수 있다.
그리고 연결 패턴(41)은 전기적 연결 부재(50)를 매개로 접합 특성 평가에 필요한 신호를 입출력하는 접합 특성 평가 장치에 연결된다. 이때 전기적 연결 부재(50)로 와이어를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 전기적 연결 부재(50)로 접속 핀, 포고 핀 등을 사용할 수 있다.
도 8을 통한 반도체 소자의 접합 특성 평가를 수행하기 전에, 도 9 내지 11에 도시된 바와 같이, 실시예, 비교예 1 및 2에 따른 반도체 소자에 대한 전단 검사(shear test)를 수행하였다.
도 9는 실시예에 따른 반도체 소자의 전단 검사 결과를 보여주는 사진이다. 도 10은 비교예 1에 따른 반도체 소자의 전달 테스트 결과를 보여주는 사진이다. 그리고 도 11는 실시예, 비교예 1 및 비교예 2의 전단 검사 결과를 비교하여 보여주는 사진이다. 여기서 도 9 내지 도 11의 전단 검사는 기판에 반도체 칩을 플립 칩 본딩한 상태에서 수행하였다. 기판에서 반도체 칩이 떨어져 나간 전단면을 보기 위해서, 전단 검사는 수동 방식으로 수행하였다. 도 9 및 도 10에서 ① 내지 ⑩은 실시예 및 비교예 1에 따른 시료들을 나타낸다.
도 9 내지 11을 참조하면, 실시예 및 비교예 1의 경우 파단면에서 반도체 칩과 함께 기판의 기판 패드의 일부가 벗겨진 것을 확인할 수 있다. 특히 실시예의 경우 반도체 칩의 크기에 대응되게 기판의 기판 패드 부분이 벗겨진 것을 확인할 수 있다. 비교예 1의 경우 반도체 칩의 크기를 기준으로 30~40%에 해당되는 기판 패드 부분이 벗겨진 것을 확인할 수 있다. 반면에 비교예 2의 경우 반도체 칩이 플립 칩 본딩 부분에서 기판 패드 부분이 벗겨지지 않은 것을 확인할 수 있다.
이와 같은 전단 검사를 통하여, 기본적으로 실시예가 비교예 1 및 2에 비해서 양호한 접합 특성을 가지고 있음을 확인할 수 있다.
다음으로 실시예, 비교예 1 및 비교예 2의 반도체 소자에 대해서, 도 12 내지 도 15에 도시된 바와 같이, X-선 검사를 수행하였다. X-선 검사를 통하여 플립 칩 본딩 부분의 내부에 어느 정도의 기공이 발생되어 있는 지를 확인할 수 있다.
도 12는 실시예의 반도체 소자의 X-선 관찰 결과를 보여주는 사진이다. 도 13은 비교예 1의 반도체 소자의 X-선 관찰 결과를 보여주는 사진이다. 도 14는 비교예 2의 반도체 소자의 X-선 관찰 결과를 보여주는 사진이다. 그리고 도 15는 실시예, 비교예 1 및 비교예 2의 반도체 소자의 X-선 관찰 결과를 비교하여 보여주는 사진이다.
도 12 내지 도 15를 참조하면, 플립 칩 본딩 부분의 내부에 기공이 형성되어 있는 것을 확인할 수 있다. 실시예의 경우 10% 미만의 기공이 형성되어 있는 것을 확인할 수 있다. 비교예 1의 경우 30 내지 50%의 기공이 형성되어 있는 것을 확인할 수 있다. 그리고 비교예 2의 경우 100%에 가까운 기공이 형성되어 있는 것을 확인할 수 있다. 한편 이러한 X-선 검사는 인-라인(in-line)에서 빠른 속도로 전수 검사로 수행하는 데는 한계가 있다.
다음으로 도 8을 통한 반도체 소자의 접합 특성 평가를 수행하였다. 반도체 소자의 접합 특성 평가는 반도체 소자에 350mA의 구동 전류를 30초 인가하여 반도체 소자를 가열한 후, 10mA의 입력 전류를 인가하여 30초 동안 출력 전압을 측정하는 쿨링 모드로 진행하였다. 측정 결과는 도 16 내지 도 23의 그래프로 표시하였다.
도 16은 실시예 및 비교예에 따른 반도체 소자에 구동 전류를 인가한 상태에서의 출력 전압을 보여주는 그래프이다. 그래프에서 오른쪽의 A01 내지 A09로 표시된 부분은 실시예에 따른 반도체 소자의 시료들이다. 그래프에서 중간에 B02 내지 B10로 표시된 부분은 비교예 1에 따른 반도체 소자의 시료들이다. 그리고 그래프에서 오른쪽에 C01 내지 C09로 표시된 부분은 비교예 2에 따른 반도체 소자들의 시료들이다. 실시예는 10개, 비교예 1은 10개, 비교예 2는 8개의 시료를 사용하였다.
도 16을 참조하면, 구동 전류를 인가한 상태에서 출력 전압을 검출할 경우, 비교예 2의 반도체 소자들 중 일부에 불량품이 있음을 확인할 수 있다.
하지만 실시예 및 비교예 1에 따른 반도체 소자는 양불량 구분이 어려움을 알 수 있다.
즉 구동 전류를 인가한 상태에서, 특정 시점에 출력 전압을 검출하는 것으로는 해당 반도체 소자가 양품인지 불량품인지를 구분할 수 없음을 알 수 있다.
도 17은 실시예 및 비교예에 따른 반도체 소자의 입력 전류를 인가한 상태에서의 특정 시점에서 측정한 출력 전압을 보여주는 그래프이다.
도 17을 참조하면, 10mA의 입력 전류를 인가한 경우, 실시예, 비교예 1 및 비교예 2 모두 출력 전압의 검출 만으로는 양품인지 불량품인지 구분할 수 없음을 알 수 있다.
즉 입력 전류를 인가한 상태에서, 특정 시점에 출력 전압을 검출하는 것으로는 해당 반도체 소자가 양품인지 불량품인지를 구분할 수 없음을 알 수 있다.
하지만 본 실시예와 같이, 입력 전류를 인가한 후 일정 시점에서 출력 전압의 변화량을 비교함으로써, 해당 반도체 소자가 양품인지 불량품인지의 여부를 정확히 구분할 수 있다. 도 18 내지 도 23에는 반도체 소자를 냉각하면서 정션 온도의 동적특성을 이용하여 반도체 소자의 접합 특성을 평가할 수 있다. 즉 구동 전류를 입력한 후, 입력 전류로 구동 전류의 세기 보다 낮은 입력 전류를 입력한 후 출력 전압의 변화량을 확인하여 반도체 소자의 접합 특성을 평가하였다.
도 18은 실시예, 비교예 1 및 비교예 2에 따른 반도체 소자의 입력 전류를 인가한 후 일정 시점에서 측정한 출력 전압의 변화를 보여주는 그래프이다. 도 18에서, 파란색은 실시예의 반도체 소자들이고, 빨강색은 비교예 1의 반도체 소자들이고, 초록색은 비교예 2의 반도체 소자들이다. 350mA의 구동 전류를 인가 중인 상태에서, 입력 전류로 10mA를 인가하여 출력 전압의 변화를 검출하였다.
도 18을 참조하면, 반도체 소자에 입력 전류를 인가한 후 일정 시점 이후에 시간에 따른 출력 전압을 검출하여 표시한 실제 측정 데이터이다. 출력 전압은 2.55 내지 2.61V로 0.01V 단위로 표시하였다.
시간에 따른 출력 전압의 변화를 좀 더 명확히 확인할 수 있도록, 도 19에 도시된 바와 같이, 출력 전압을 2.556 내지 2.570V로 0.001V 단위 표시하였다. 여기서 도 19는 도 18의 실시예 및 비교예에 따른 반도체 소자의 출력 전압의 변화를 정규화 하여 비교한 그래프이다.
도 19를 참조하면, 출력 전압의 변화가 실시예, 비교예 1, 비교예 2 순으로 증가하는 것을 확인할 수 있다. 즉 칩 본딩 부분의 접합 특성이 떨어질수록, 출력 전압의 변화가 크게 일어나는 것을 확인할 수 있다.
한편 출력 전압은 입력 전류를 인가한 이후에 일정 시간 동안은 변화하다가 일정 시간 이후에는 변화하지 않게 된다. 따라서 출력 전압의 변화량을 측정하는 일정 시점이 중요하며, 이러한 일정 시점은 도 20 내지 도 23에 도시된 바와 같은 반도체 소자의 열시정수분석을 통해서 결정할 수 있다.
도 20은 실시예에 따른 반도체 소자의 열시정수분석 결과를 보여주는 그래프이다. 도 21은 비교예 1에 따른 반도체 소자의 열시정수분석 결과를 보여주는 그래프이다. 도 22는 비교예 2에 따른 반도체 소자의 열시정수분석 결과를 보여주는 그래프이다. 그리고 도 23은 도 20 내지 도 22의 열시정수분석 결과를 중첩하여 보여주는 그래프이다.
도 20을 참조하면, 실시예 1에 따른 반도체 소자의 타우함수의 그래프를 참조하면, A, B, C, D와 같은 4개의 피크를 확인할 수 있다. 4개의 피크는 도 8의 반도체 소자가 검사되는 조건과 관계된다. 여기서 A는 반도체 칩이 플립 칩 본딩된 부분과 관계되고, B는 기판과 관계되고, C는 인쇄회로기판과 관계되고, D는 열매개물질과 관계된다.
따라서 일정 시점은 입력 전류의 인가 후 칩 본딩 부분으로 열이동이 발생하는 시점 즉, A 피크가 검출되는 시간에서 출력 전압의 변화량을 측정하는 것이 바람직하다.
도 23을 참조하면, 실시예, 비교예 1 및 비교예 2의 A 피크에서 서로 차이가 있음을 쉽게 화인할 수 있다.
[제2 실시예 : 신뢰성 평가 장치]
다음으로 칩 본딩 구조를 갖는 반도체 소자의 접합 신뢰성을 평가하는 신뢰성 평가 장치에 대해서 도 24를 참조하여 설명하면 다음과 같다. 도 24는 본 발명의 제2 실시예에 따른 반도체 소자의 접합 신뢰성을 평가하는 반도체 소자의 검사 장치(120; 이하 '신뢰성 평가 장치'라 함)를 보여주는 도면이다.
도 24를 참조하면, 제2 실시예에 따른 신뢰성 평가 장치(120)은 반도체 소자(10)가 갖는 열특성을 이용하여 반도체 소자(10)의 제조 공정을 완료한 이후에 칩 본딩의 신뢰성을 평가한다.
여기서 열특성은 반도체 소자(10)에 입력되는 입력 전류에 의해 반도체 소자(10)의 온도가 상승하면, 온도 상승에 반비례하게 출력 전압이 떨어지는 특성을 말한다. 또한 반대로 열특성은 반도체 소자(10)에 입력되는 입력 전류에 의해 반도체 소자(10)의 온도가 하강하면, 온도 하강에 반비례하게 출력 전압이 상승하는 특성을 말한다. 즉 열특성은 반도체 소자(10)에 입력되는 입력 전류에 따른 출력 전압의 변화하는 특성을 말한다.
신뢰성 평가 장치(120)에 의한 반도체 소자(10)의 신뢰성 평가는 제조 공정이 완료된 전체의 반도체 소자(10)에 대해서 수행할 수도 있지만, 제조된 반도체 소자 중 샘플링한 반도체 소자에 대해서 수행한다.
이와 같은 제2 실시예에 따른 신뢰성 평가 장치(120)은 스트레스 인가부(29), 전류 인가부(21), 측정부(23) 및 제어부(25)를 포함하며, 분류부(27)를 더 포함할 수 있다.
스트레스 인가부(29)는 반도체 소자(10)에 구동 전류를 인가하면서 열, 습도와 같은 스트레스를 인가한다. 예컨대 스트레스 인가부(29)는 열 또는 습도를 인가할 수 있는 챔버 형태를 가질 수 있다.
전류 인가부(21)는 반도체 소자(10)에 전류를 인가하되, 구동 전류 또는 입력 전류를 인가한다. 전류 인가부(21)는 반도체 소자(10)의 반도체 칩 구동에 필요한 전류를 인가하는 수단으로서, 통상적인 전원 공급 장치일 수 있다. 전류 인가부(21)는 제어부(25)의 제어에 따라 스트레스가 인가되는 반도체 소자(10)에 입력 전류를 인가한다.
측정부(23)는 스트레스 인가 중 특정 시점에 구동 전류를 입력 전류로 스위칭한 후, 일정 시점에서 입력 전류에 대해서 반도체 소자(10)에서 출력되는 출력 전압의 변화량을 측정한다. 또한 측정부(23)는 스트레스 인가 중 특정 시점에 구동 전류를 입력 전류로 스위칭한 후, 일정 시점에서 입력 전류에 대해서 반도체 소자(10)의 정션 온도의 변화량을 측정할 수 있다. 측정부(23)는 신뢰성 평가가 이루어지는 시간 중에 적어도 1회 이상 수행될 수 있다. 예컨대 신뢰성 평가는 1000 시간 이상 수행될 수 있다.
반도체 소자(10)에 인가되는 전류에 따른 출력 전압의 변화를 측정하기 위해서, 입력 전류는 구동 전류보다는 낮은 전류값을 가지며, 예컨대 10mA 이하의 값을 가질 수 있으며, 바람직하게는 1mA 이하의 값을 가지는 것이다. 또는 반대로 반도체 소자(10)에 구동 전류보다는 높은 전류를 인가하여 출력 전압의 변화량을 측정할 수도 있다. 입력 전류에 따른 출력 전압은 라이프 동작 전압일 수 있다.
측정부(23)는 정션 온도 변화에 대응하는 출력 전압의 변화량을 측정하기 위한 전압계를 포함할 수 있다. 또한 측정부(23)는 전압계에서 측정되는 출력 전압을 활용하여 수학식 1을 통해 정션 온도를 산출할 수 있다. 수학식 1을 통한 정션 온도의 산출은 제어부(25)가 수행할 수 있다.
그리고 제어부(25)는 신뢰성 평가 장치(120)의 전반적인 제어 동작을 수행하는 마이크로프로세스를 포함한다. 제어부(25)는 반도체 소자(10)가 갖는 열특성을 이용하여 칩 본딩의 신뢰성 평가를 수행한다. 즉 제어부(25)는 측정부(23)에서 수신되는 전압 또는 온도의 측정값을 활용하여 반도체 소자(10)의 칩 본딩의 신뢰성을 평가한다.
예컨대 제어부(25)는 신뢰성 평가가 이루어지는 시간 중 특정 시점에서 출력 전압의 변화량과 기준 전압의 변화량을 비교하여 반도체 소자(10)의 칩 본딩의 신뢰성을 평가한다. 제어부(25)는 출력 전압의 변화량과 기준 전압의 변화량의 차이값이 기준값 이하인 경우 양품으로 판정하고, 초과하는 경우 불량품으로 판정한다. 이때 기준 전압의 변화량은 입력 전류에 대해서 일정 시점에서 양품의 반도체 소자에서 출력되는 출력 전압의 변화량일 수 있다. 기준값은 반도체 소자(10)의 칩 본딩의 불량 경향을 반영하여 설정하거나, 반도체 소자(10)에 내장되는 반도체 칩의 종류에 따라 설정할 수 있다.
또는 제어부(25)는 측정부(23)를 통하여 반도체 소자(10)의 정션 온도의 변화량을 측정한다. 제어부(25)는 정션 온도의 변화량과 기준 온도의 변화량을 비교하여 반도체 소자(10)의 칩 본딩의 신뢰성을 평가한다. 제어부(25)는 정션 온도의 변화량과 기준 온도의 변화량의 차이값이 기준값 이하인 경우 양품으로 판정하고, 초과하는 경우 불량품으로 판정한다. 이때 기준 온도의 변화량은 입력 전류에 대해서 일정 시점에서 양품의 반도체 소자의 정션 온도의 변화량일 수 있다.
또는 제어부(25)는 출력 전압의 변화량과 기준 전압의 변화량의 차이와, 정션 온도의 변화량과 기준 온도의 변화량 차이를 함께 반영하여 반도체 소자(10)의 칩 본딩의 신뢰성을 평가할 수 있다.
즉 반도체 소자(10)에 입력 전류가 인가되면 반도체 칩의 구동에 따라 열이 발생되고, 발생된 열은 칩 본딩된 부분을 통해서 외부로 빠져나가게 된다. 그런데 칩 본딩된 부분에 기공이나 크랙이 있는 경우, 열이 빠져나가는 시간을 지연시킨다. 이로 인해 칩 본딩된 부분에 기공이나 크랙이 있는 경우, 정션 온도는 기준 온도에 비해서 올라가고, 정션 온도에 반비례하게 출력 전압은 떨어진다.
따라서 제어부(25)는 입력 전류에 대한 시간에 따른 정션 온도의 변화량 또는 출력 전압의 변화량을 체크함으로써, 반도체 소자(10)의 칩 본딩의 신뢰성을 쉽게 평가할 수 있다.
한편 제어부(25)는 전술된 바와 같이 전압계에서 측정되는 출력 전압을 활용하여 수학식 1을 이용하여 정션 온도를 산출할 수도 있다. 수학식 1은 반도체 칩이 LED인 경우를 예시하였다.
LED와 같은 반도체 칩은 열이 발생하면 점차 전압이 떨어지는 현상이 발생하게 된다. 일반적으로 반도체 칩에서는 pn 정션 온도는 전압과 상관 관계가 있기 때문에, 전압을 정확히 측정할 수 있다면 정션 온도를 수학식 1을 이용하여 정확히 산출할 수 있다.
측정부(23)는 입력 전류가 공급되는 상태에서, 일정 시간 동안의 전압값인 V1과 V2을 측정한다. 일정 시간에 있어서, V1은 시작점(t1 시각)의 전압값이고, V2은 종착점(t2 시각)의 전압값이다.
LED에서는 일반적으로 온도와 전압의 관계 값을 케이-인자(k-factor)라고 하며, 통상적으로 알려진 방법으로 측정이 가능하다. 일반적으로 케이-인자의 대략적인 값은 -2 내지 -1.5 mV/℃으로 알려져 있다.
따라서 측정한 전압값의 차이값(ΔV), 주변 온도(Ta) 및 케이-인자(k)를 수학식 1에 대입함으로써, 제어부(25)는 반도체 칩의 정션 온도를 산출할 수 있다.
이때 반도체 칩의 정션 온도는 접착층과 금속 범프의 상태에 따라 변하게 된다. 예컨대 접착층에 기공이 있는 경우, 기공이 없는 양품의 정션 온도에 비해서 측정된 정션 온도는 상승하게 된다. 또한 금속 범프에 크랙이 있는 경우에도, 측정된 정션 온도는 양품의 정션 온도에 비해서 상승하게 된다.
따라서 제어부(25)는 산출한 반도체 소자(10)의 정션 온도의 변화량과 기준 정션의 변화량을 비교하여 반도체 소자(10)의 칩 본딩의 신뢰성을 평가할 수 있다. 이때 기준 정션의 변화량은 양품의 반도체 소자에서 산출되는 정션 온도의 변화량이다.
그리고 분류부(27)는 신뢰성 평가를 완료한 이후에, 제어부(25)의 반도체 소자(10)에 대한 평가 결과에 따라 반도체 소자(10)를 양품과 불량품으로 분류한다.
이와 같은 제2 실시예에 따른 신뢰성 평가 장치(120)을 이용하여 반도체 소자(10)의 신뢰성 평가 방법을 도 1, 도 2, 도 24 및 도 25를 참조하여 설명하면 다음과 같다. 여기서 도 25는 본 발명의 제2 실시예에 따른 반도체 소자(10)의 신뢰성 평가 방법에 따른 흐름도이다.
먼저 신뢰성 평가는 신뢰성 평가 장치(120)에 신뢰성 평가 공정을 진행할 반도체 소자(10)가 로딩된 상태에서 시작한다. 이때 반도체 소자(10)는 복수 개가 테스트 트레이에 수납된 형태로 신뢰성 평가 장치(120)에 로딩될 수 있다.
S50단계에서 신뢰성 평가 장치(120)은 스트레스 인가부(29)를 통하여 반도체 소자(10)에 스트레스를 인가한다. 이때 스트레스는 열 또는 습도일 수 있다. 아울러 신뢰성 평가 장치(120)은 전류 인가부(21)를 통하여 반도체 소자(10)에 구동 전류를 인가한다.
S51단계에서 신뢰성 평가 장치(120)은 신뢰성 평가 중 특정 시각에 전류 인가부(21)를 통하여 반도체 소자(10)에 구동 전류를 입력 전류로 스위칭하여 인가한다.
다음으로 S53단계에서 신뢰성 평가 장치(120)은 입력 전류를 인가 후 일정 시점이 되었는 지의 여부를 판단한다. 이때 일정 시점은 측정부(23)를 통하여 출력 전압 또는 정션 온도를 측정하는 시점으로, 전체의 신뢰성 평가가 이루어지는 시간 중에서 적어도 하나 이상일 수 있다.
S53단계의 판단 결과 일정 시점이 된 경우, S55단계에서 신뢰성 평가 장치(120)은 측정부(23)를 통하여 반도체 소자(10)의 출력 전압의 변화량 또는 정션 온도의 변화량을 측정한다.
다음으로 S57단계에서 신뢰성 평가 장치(120)은 측정된 출력 전압의 변화량 또는 정션 온도의 변화량을 기반으로 반도체 소자(10)의 칩 본딩의 신뢰성을 평가한다. 예컨대 신뢰성 평가 장치(120)은 출력 전압의 변화량과 기준 전압의 변화량을 비교하여 반도체 소자(10)의 칩 본딩의 신뢰성을 평가할 수 있다. 또는 신뢰성 평가 장치(120)은 정션 온도의 변화량과 기준 온도의 변화량을 비교하여 반도체 소자(10)의 칩 본딩의 신뢰성을 평가할 수 있다. 또는 신뢰성 평가 장치(120)은 출력 전압의 변화량과 기준 전압의 변화량의 차이, 및 정션 온도의 변화량과 기준 온도의 변화량의 차이를 함께 반영하여 반도체 소자(10)의 칩 본딩의 신뢰성을 평가할 수 있다.
다음으로 S58단계에서 신뢰성 평가 장치(120)은 신뢰성 평가의 종료 여부를 판단한다.
S58단계의 판단 결과 종료 시점이 아닌 경우, 신뢰성 평가 장치(120)은 S53단계부터 다시 수행한다. 즉 신뢰성 평가 장치(120)은 신뢰성 평가가 이루어지는 동안 칩 본딩의 신뢰성을 적어도 1회 이상 평가할 수 있다.
그리고 S58단계의 판단 결과 종료 시점이 된 경우, S59단계에서 신뢰성 평가 장치(120)은 신뢰성 평가 결과에 따라 반도체 소자(10)를 양품과 불량품으로 분류한다.
도 26은 도 25의 신뢰성 평가 방법에 따른 시간에 따른 정션 온도의 변화를 보여주는 그래프이다. 여기서 도 26은 히팅 모드를 예시하였다.
도 26을 참조하면, 반도체 소자의 신뢰성 평가가 상온(25℃)에서 진행된다고 가정했을 때, 평가 소자인 반도체 소자에 입력 전류가 인가되면 반도체 소자의 온도가 상승하게 된다.
그리고 반도체 소자의 접착층에 기공 또는 크랙이 있는 경우, 양품의 반도체 소자에 비해서 온도가 더 상승하게 된다.
일정 시점(t1,t2)에서 반도체 소자의 정션 온도의 변화량(ΔT)을 측정하면, 기공 또는 크랙이 있는 반도체 소자의 정션 온도가 양품의 반도체 소자의 기준 온도의 변화량(ΔTref)보다 높게 측정된다. 즉 평가 소자인 반도체 소자에 대해서 일정 시간(t2-t1)에서의 정션 온도의 변화량(ΔT)을 측정한다.
신뢰성 평가 장치는 정션 온도의 변화량(ΔT)과 기준 온도의 변화량(ΔTref)의 차이값(ΔT-ΔTref)이 기준값 이하인 경우 양품으로 판정하고, 기준값을 초과하는 경우 불량품으로 판정한다.
도 27은 도 25의 신뢰성 평가 방법에 따른 시간에 따른 정션 온도의 변화에 대응하는 출력 전압의 변화를 보여주는 그래프이다. 여기서 도 27은 히팅 모드를 예시하였다.
도 27을 참조하면, 반도체 소자의 신뢰성 평가가 특정 온도에서 진행된다고 가정했을 때, 반도체 소자에 입력 전류가 인가되면 반도체 소자의 온도가 상승하게 된다.
그리고 반도체 소자의 접착층에 기공 또는 크랙이 있는 경우, 양품의 반도체 소자에 비해서 온도가 상승하게 된다. 반도체 소자의 온도 상승으로 인해 출력되는 출력 전압은 양품의 반도체 소자의 출력 전압과 비교했을 때 떨어지게 된다.
일정 시점(t1,t2)에서 반도체 소자의 출력 전압의 변화량(ΔV)을 측정하면, 기공 또는 크랙이 있는 반도체 소자의 출력 전압이 양품의 반도체 소자의 출력 전압인 기준 전압의 변화량(ΔVref)보다 낮게 측정된다. 즉 평가 소자인 반도체 소자에 대해서 일정 시간(t2-t1)에서의 출력 전압의 변화량(ΔV)을 측정한다.
신뢰성 평가 장치는 출력 전압의 변화량(ΔV)과 기준 전압의 변화량(ΔVref)의 차이값(ΔV-ΔVref)이 기준값 이하인 경우 양품으로 판정하고, 기준값을 초과하는 경우 불량품으로 판정한다.
구체적으로 본 실시예에 따른 반도체 소자의 신뢰성 평가 방법에 대해서 도 28을 참조하여 설명하면 다음과 같다. 여기서 도 28의 도 26의 신뢰성 평가 방법의 구체적인 일 예에 따른 시간에 대한 출력 전압의 변화를 보여주는 그래프이다. 도 24에서는 신뢰성 평가가 이루어지는 시간 중 두 번의 일정 시점(t1,t2)(t3,t4)에서 출력 전압의 변화량을 측정하여, 칩 본딩의 신뢰성을 평가하는 예를 개시하였지만 이것에 한정되는 것은 아니다.
도 28을 참조하면, 반도체 소자에 구동 전류와 스트레스를 인가하는 공정 중 1차 특정 시각에, 1mA의 입력(센싱) 전류로 스위칭한다. 이때 입력 전류로 스위칭되더라도 반도체 소자는 미처 냉각될 시간이 없기 때문에, 입력 전류에 대한 기대 전압값보다는 낮은 턴오프 전압값을 가진 후 반도체 소자가 냉각되면서 기대 전압값으로 상승하게 된다. 이때 1차 특정 시각 1000시간이 되는 시각일 수 있으며, 이것에 한정되는 것은 아니다. 여기서 도 28은 쿨링 모드를 예시하였다.
이때 신뢰성 평가 장치는 턴오프 전압값에서 기대 전압값으로 상승하는 시간 사이의 1차 일정 시점(t1,t2)에서 반도체 소자의 출력 전압의 변화량(ΔV)을 측정한다.
그리고 신뢰성 평가 장치는 출력 전압의 변화량(ΔVa)과 기준 전압의 변화량(ΔVref)의 차이값(ΔVa-ΔVref)이 기준값 이하인 경우 양품으로 판정하고, 기준값을 초과하는 경우 불량품으로 판정하는 1차 칩 본딩의 신뢰성 평가를 수행한다.
이와 같이 1차 칩 본딩의 신뢰성 특성을 검사한 후, 반도체 소자에 구동 전류를 인가하여 반도체 소자의 신뢰성 평가를 계속적으로 수행하다.
2차 특정 시각에 1mA의 입력(센싱) 전류로 스위칭한 후, 2차 일정 시점(t3,t4)에 반도체 소자의 출력 전압의 변화량(ΔVb)을 측정한다. 이때 2차 특정 시각 2000시간이 되는 시각일 수 있으며, 이것에 한정되는 것은 아니다.
그리고 신뢰성 평가 장치는 출력 전압의 변화량(ΔVb)과 기준 전압의 변화량(ΔVref)의 차이값(ΔVb-ΔVref)이 기준값 이하인 경우 양품으로 판정하고, 기준값을 초과하는 경우 불량품으로 판정하는 2차 칩 본딩의 신뢰성 평가를 수행한다.
그리고 신뢰성 평가 장치는 두 번의 칩 본딩의 신뢰성 평가에서 모두 양품으로 판정된 경우에만 해당 반도체 소자를 양품으로 판정할 수 있다.
도 29는 도 25의 신뢰성 평가 방법에 따른 시간에 대한 출력 전압차의 변화를 보여주는 그래프이다.
도 29를 참조하면, 신뢰성 평가 장치는 시간의 경과에 따라 출력 전압차(V6-V5)의 변화를 측정하여 해당 반도체 소자가 양품인지 불량품인지를 판정할 수 있다. V5는 t5 시간의 출력 전압이고, V6는 t6 시간의 출력 전압이다.
즉 신뢰성 평가 장치는 신뢰성 평가의 시간이 지남에 따라 또는 신뢰성 평가의 사이클 횟수에 따라서 반도체 소자의 출력 전압차의 변화를 측정함으로써, 해당 반도체 소자가 양품인지 불량품인지를 판정할 수 있다.
예컨대 신뢰성 평가를 시작한 이후에 1000시간(t5), 2000시간(t6)에 각각 출력 전압차(V6-V5)를 측정하였다.
측정한 출력 전압차의 변화가 없거나 일정 오차 범위에 있다면, 신뢰성 평가 장치는 해당 반도체 소자를 양품으로 판정한다.
하지만 측정한 출력 전압차가 증가한다면, 신뢰성 평가 장치는 해당 반도체 소자를 불량품으로 판정한다.
본 실시예에서는 1000시간, 2000시간에 각각 출력 전압차를 측정하는 예를 개시하였지만, 이것에 한정되는 것은 아니다.
한편, 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
[부호의 설명]
10 : 반도체 소자
11 : 기판
13 : 반도체 칩
15 : 접착층
17 : 금속 범프
20 : 접합 특성 평가 장치
21 : 전류 인가부
23 : 측정부
25 : 제어부
27 : 분류부
29 : 스트레스 인가부
120 : 신뢰성 평가 장치

Claims (11)

  1. 칩 본딩 부분을 갖는 반도체 소자에 입력 전류를 인가하는 인가 단계;
    상기 입력 전류의 인가 후 상기 칩 본딩 부분에 온도의 변화가 발생되는 일정 시점에서 상기 입력 전류에 대해서 상기 반도체 소자에서 출력되는 출력 전압의 변화량을 측정하는 측정 단계;
    상기 출력 전압의 변화량과 기준 전압의 변화량을 비교하여 상기 반도체 소자의 칩 본딩 부분의 양불량을 판단하는 판단 단계;
    를 포함하는 반도체 소자의 검사 방법.
  2. 제1항에 있어서, 상기 측정 단계에서,
    상기 일정 시점은 상기 입력 전류의 인가 후 상기 칩 본딩 부분으로 열이동이 발생하는 시점인 것을 특징으로 하는 반도체 소자의 검사 방법.
  3. 제2항에 있어서, 상기 측정 단계에서,
    상기 일정 시점은 상기 반도체 소자의 열시정수 분석을 통해서 결정하는 것을 특징으로 하는 반도체 소자의 검사 방법.
  4. 제1항에 있어서, 상기 인가 단계는,
    상기 반도체 소자에 제1 전류를 인가하는 단계;
    상기 반도체 소자에 제1 전류의 세기와 차이가 있는 입력 전류를 인가하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 검사 방법.
  5. 제4항에 있어서,
    상기 제1 전류가 상기 반도체 소자의 구동 전류라면, 상기 입력 전류는 센싱 전류이고,
    상기 제1 전류가 센싱 전류라면, 상기 입력 전류는 구동 전류인 것을 특징으로 하는 반도체 소자의 검사 방법.
  6. 제1항에 있어서
    상기 기준 전압의 변화량은 상기 입력 전류에 대해서 상기 일정 시점에서 양품의 반도체 소자에서 출력되는 출력 전압의 변화량인 것을 특징으로 하는 반도체 소자의 검사 방법.
  7. 제1항에 있어서, 상기 판단 단계 이후에 수행되는,
    상기 판단 결과에 따라 상기 반도체 소자를 양품과 불량품으로 분류하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 검사 방법.
  8. 제1항에 있어서, 상기 인가 단계는,
    상기 반도체 소자에 구동 전류를 인가하면서 열 또는 습도와 같은 스트레스를 인가하는 단계;
    상기 스트레스 인가 중인 반도체 소자에 상기 구동 전류의 세기와 차이가 있는 입력 전류로 스위칭하여 인가하는 인가 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 검사 방법.
  9. 칩 본딩 부분을 갖는 반도체 소자에 입력 전류를 인가하는 전류 인가부;
    상기 입력 전류의 인가 후 상기 칩 본딩 부분에 온도의 변화가 발생되는 일정 시점에서 상기 입력 전류에 대해서 상기 반도체 소자에서 출력되는 출력 전압의 변화량을 측정하는 측정부;
    상기 출력 전압의 변화량과 기준 전압의 변화량을 비교하여 상기 반도체 소자의 칩 본딩 부분의 양불량을 판단하는 제어부;
    를 포함하는 반도체 소자의 검사 장치.
  10. 제9항에 있어서,
    상기 제어부의 평가 결과에 따라 상기 반도체 소자를 양품과 불량품으로 분류하는 분류부;
    를 더 포함하는 반도체 소자의 검사 장치.
  11. 제9항에 있어서,
    상기 반도체 소자에 구동 전류를 인가하면서 열 또는 습도와 같은 스트레스를 인가하는 스트레스 인가부;를 더 포함하고,
    상기 전류 인가부는 스트레스 인가 중인 상기 반도체 소자에 상기 구동 전류를 상기 입력 전류로 스위칭하여 인가하는 것을 특징으로 하는 반도체 소자의 검사 장치.
PCT/KR2015/013939 2014-12-19 2015-12-18 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법 WO2016099197A1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20140184411 2014-12-19
KR10-2014-0184411 2014-12-19
KR10-2014-0184412 2014-12-19
KR20140184412 2014-12-19
KR1020150181480A KR101869804B1 (ko) 2014-12-19 2015-12-18 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법
KR10-2015-0181480 2015-12-18

Publications (1)

Publication Number Publication Date
WO2016099197A1 true WO2016099197A1 (ko) 2016-06-23

Family

ID=56126986

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/013939 WO2016099197A1 (ko) 2014-12-19 2015-12-18 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법

Country Status (1)

Country Link
WO (1) WO2016099197A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109738779A (zh) * 2019-01-30 2019-05-10 上海联影医疗科技有限公司 半导体结温计算方法、装置、计算机设备和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930010636A (ko) * 1991-11-26 1993-06-23 이헌조 칼라 비디오 프린터의 용지급지 장치
KR980001892A (ko) * 1996-06-15 1998-03-30 최재호 옹기용 유약 조성물
JP2005032760A (ja) * 2003-07-07 2005-02-03 Fab Solution Kk 半導体装置の欠陥検査方法
KR20090044485A (ko) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 플립 칩 본더 장치 및 이를 이용한 플립 칩 본딩 오류 검출방법
KR20130122455A (ko) * 2012-04-30 2013-11-07 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 본딩 장치 및 이를 이용한 본딩 불량 예측 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930010636A (ko) * 1991-11-26 1993-06-23 이헌조 칼라 비디오 프린터의 용지급지 장치
KR980001892A (ko) * 1996-06-15 1998-03-30 최재호 옹기용 유약 조성물
JP2005032760A (ja) * 2003-07-07 2005-02-03 Fab Solution Kk 半導体装置の欠陥検査方法
KR20090044485A (ko) * 2007-10-31 2009-05-07 주식회사 하이닉스반도체 플립 칩 본더 장치 및 이를 이용한 플립 칩 본딩 오류 검출방법
KR20130122455A (ko) * 2012-04-30 2013-11-07 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 본딩 장치 및 이를 이용한 본딩 불량 예측 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109738779A (zh) * 2019-01-30 2019-05-10 上海联影医疗科技有限公司 半导体结温计算方法、装置、计算机设备和存储介质
CN109738779B (zh) * 2019-01-30 2021-05-18 上海联影医疗科技股份有限公司 半导体结温计算方法、装置、计算机设备和存储介质

Similar Documents

Publication Publication Date Title
WO2018093045A1 (ko) 배터리의 절연 저항 산출 장치 및 방법
WO2012005483A2 (ko) 정전 용량 변화 감지 방법, 장치 및 그 방법을 실행하는 프로그램이 기록된 기록매체, 및 그 방법을 사용한 터치 감지 방법, 장치 및 그 방법을 실행하는 프로그램이 기록된 기록매체
WO2021101069A1 (ko) 기계 학습 모델을 이용한 반도체 소자 테스트 장치 및 방법
WO2018021722A1 (ko) 카메라 모듈 및 그 조립방법
WO2020185016A1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
EP3837718A1 (en) Display module and manufacturing method of display module
WO2020153767A1 (en) Display module and repairing method of the same
WO2016099197A1 (ko) 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법
WO2013094873A1 (ko) 박막 전지 모듈, 박막 전지 패키지, 박막 전지 패키지 제조 장치 및 박막 전지 패키지 제조 방법
WO2021071340A1 (ko) 가압모듈 및 그를 가지는 소자 핸들러
WO2020111756A1 (ko) 기판에 대한 검사 결과를 표시하는 전자 장치 및 방법
WO2020105914A1 (en) Led transfer device and micro led transferring method using the same
WO2019199019A1 (ko) 테라헤르츠파 기반 결함 측정 장치 및 방법
KR101869804B1 (ko) 정션 온도의 동적특성을 이용한 반도체 소자의 검사 장치 및 방법
WO2018217006A2 (ko) 반도체 발광소자 및 이의 제조 방법
WO2013159421A1 (zh) 液晶显示模组差分信号接收终端异常的检测方法及装置
WO2020013441A1 (en) Electronic apparatus, method for manufacturing led module and computer-readable recording medium
WO2014115929A1 (ko) 반도체칩의 밀폐형 패키지 및 공정 방법
EP3857602A1 (en) Display module and repairing method of the same
WO2021029535A1 (en) Micro led element and micro led display module having the same
Hanss et al. Failure identification in LED packages by transient thermal analysis and calibrated FE models
WO2021182792A1 (ko) 배터리 셀의 스웰링 검사 장치
WO2021060769A1 (ko) 배터리 관리 장치
WO2018004228A1 (ko) 지문센싱 장치 및 이를 포함하는 터치 디바이스
WO2018208095A1 (ko) 솔더링 장치, 레이저 가공 장치 및 가공 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15870364

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15870364

Country of ref document: EP

Kind code of ref document: A1