JP2010002251A - 半導体装置の不良解析方法 - Google Patents
半導体装置の不良解析方法 Download PDFInfo
- Publication number
- JP2010002251A JP2010002251A JP2008160152A JP2008160152A JP2010002251A JP 2010002251 A JP2010002251 A JP 2010002251A JP 2008160152 A JP2008160152 A JP 2008160152A JP 2008160152 A JP2008160152 A JP 2008160152A JP 2010002251 A JP2010002251 A JP 2010002251A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply current
- difference
- failure
- δiddq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】不良解析の初期段階で不良要因を推定し、不良解析の確度の向上、および解析時間を短縮化させる。
【解決手段】レーザ発振器6から光学系7を介してステージ8上に載置したサンプルSPにレーザ光を走査・照射して電源電流変化を制御部9上で2次元画像化し、OBIRCH解析を行う。OBIRCH反応を検出した反応点にレーザをスポット照射し、テスタ3がモニタするδIDDQをテスタ制御部4が算出する。この場合、正常値を示すIDDQ値Igに対する異常値を示すIDDQ値Ingのレーザ非照射時の差分δIDDQ0 がレーザ照射時の差分δIDDQ1 に変化し、その時の両者δIDDQ0 とδIDDQ1 の大きさに基づいて、制御部9が判断する。たとえば、δIDDQ0 <δIDDQ1 では拡散層起因の不良、δIDDQ0 >δIDDQ1 では配線ショート起因の不良とする。
【選択図】図1
【解決手段】レーザ発振器6から光学系7を介してステージ8上に載置したサンプルSPにレーザ光を走査・照射して電源電流変化を制御部9上で2次元画像化し、OBIRCH解析を行う。OBIRCH反応を検出した反応点にレーザをスポット照射し、テスタ3がモニタするδIDDQをテスタ制御部4が算出する。この場合、正常値を示すIDDQ値Igに対する異常値を示すIDDQ値Ingのレーザ非照射時の差分δIDDQ0 がレーザ照射時の差分δIDDQ1 に変化し、その時の両者δIDDQ0 とδIDDQ1 の大きさに基づいて、制御部9が判断する。たとえば、δIDDQ0 <δIDDQ1 では拡散層起因の不良、δIDDQ0 >δIDDQ1 では配線ショート起因の不良とする。
【選択図】図1
Description
本発明は、半導体装置の不良解析技術に関し、特に、静的な状態の電源電流の測定結果を用いた不良要因の解析に有効な技術に関する。
不良解析は、半導体装置を製造する各段階において不可欠で、開発段階では開発期間の短縮のために、量産段階では歩留りの早期向上のため、顧客からの返品段階においては顧客と工程へのフィードバックのための解析となる。
どの段階においても、解析のTAT(Turn Around Time)を短くすること、解析の成功率を上げることが、解析によるフィードバックの効果を引き出すために必要である。そのため、これまでに各種の解析手法の開発が成され、さらに、それらを効率的に組み合わせて駆使し、不良箇所を絞り込んでいる。
最近の解析では、IDDQの測定を行い、IDDQ異常のあるパターンを設定して、発光解析やOBIRCH(Optical Beam Induced Resistance Change)解析を実施することが多くなっている。
ここで、IDDQについて説明する。
半導体装置の回路は一定のクロック信号に従って、動作している。消費電力が低いために、近年主流であるCMOS(Complementary Metal Oxide Semiconductor)回路の場合、電源電流(IDD)は、パターンが切り替わる遷移時に一定時間の過渡電流が流れる動的な状態から、その後電源電流が殆ど流れない静的な状態に移行する。
この静的な状態における電源電流(IDD)のことを、IDDQ(Quiescent IDD)と呼んでいる。実際、CMOS回路が正常な状態ではIDDQが小さな値を示すが(一定のリークが存在するため、完全な0とはならないのが通常)、配線のどこかにショート不良、あるいはオープン不良が存在する時には、静的な状態であるべき所であっても、配線が中間電位による貫通電流やゲートからのリーク電流が流れるために、大きな値を示す異常時のIDDQが流れることになる。
この大きなIDDQを流すパターンが何らかの不良状態を惹起しているため、上記のようにこのパターンに設定した状態で解析を実施している。
この種の解析技術としては、SDL(Soft Defect Localization)と呼ばれる解析が広く知られている(たとえば、非特許文献1参照)。このSDL解析とは、1300nmの波長を持つレーザ光を、半導体装置サンプルに走査、照射しつつテスタを動作させるもので、基本的には走査の各点毎にテスタのバス/フェイルの変化を測定して、それをレーザ走査に対応した2次元空間で画像化する。
原田、 則松、 浦田、 田崎、中村、 中西、 若松「DLS解析システムの構築」 LSIテスティングシンポジウム/2005会議録、pp.309−314、2005
原田、 則松、 浦田、 田崎、中村、 中西、 若松「DLS解析システムの構築」 LSIテスティングシンポジウム/2005会議録、pp.309−314、2005
本発明者は、上記のようなSDL解析技術の更なる改善を検討し、改善の余地があることを見い出した。
すなわち、SDL解析においては、上述したように波長1300nmのレーザ照射を行うことにより、局所的に半導体装置サンプルを加熱し、その加熱による体積膨張などが誘起する信号パス変化、それによるパス/フェイルの変化を捕捉することで、これまで見つけにくかった不良位置の特定を可能としている。
しかしながら、SDL解析検出しているのは、局所加熱によるパス/フェイルの変化であり、そこに高抵抗の可能性のある不良があることは示唆されるが、その不良が何であるかの指針を得ることはできず、不良要因の特定が困難になってしまう恐れがある。
本発明の目的は、不良解析の初期段階で不良要因を推定し、不良解析の確度の向上、および解析時間を短縮化させることのできる技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明は、不良解析システムを用いて半導体装置の不良解析を行う半導体装置の不良解析方法であって、不良解析を行うサンプルの不良の可能性のある不良箇所の静的な状態における電源電流を測定するステップと、該サンプルの不良箇所にレーザ光を照射して加熱し、不良箇所の静的な状態における電源電流を測定するステップと、測定したレーザ光の非照射時の電源電流の差分と照射時の電源電流との差分を算出し、該差分からサンプルの不良を推定するステップとを有するものである。
また、本発明は、前記サンプルの不良を推定するステップが、レーザ光の非照射時の電源電流の差分が、照射時の電源電流の差分よりも小さい場合に拡散層起因の不良と推定し、レーザ光の非照射時の電源電流の差分が、照射時の電源電流の差分よりも大きい場合に配線ショート起因の不良と推定するものである。
また、本願のその他の発明の概要を簡単に示す。
本発明は、不良解析システムを用いて半導体装置の不良を解析する半導体装置の不良解析方法であって、不良解析を行うサンプルにレーザ光を照射し、測定パターンを掃引して静的な状態における電源電流値を取得し、取得した異常な電源電流値と正常な電源電流値との差分を計算するステップと、計算した差分値から、反応点を検出し、サンプルの不良を推定するステップとを有するものである。
また、本発明は、前記サンプルの反応点にレーザ光を走査、照射し、レーザ光のレーザスポット毎に測定パターンを掃引して静的な状態の電源電流値を取得するステップと、取得した異常の電源電流値と正常の電源電流値との差分を計算するステップと、計算した差分値から、反応点を検出し、検出された反応点形状とレイアウト上での配線ネットの形状とで対照させ、不良に絡む配線ネットを特定するステップとを有するものである。
さらに、本発明は、前記サンプルの反応点にレーザ光を走査、照射し、レーザ光のレーザスポット毎に測定パターンを掃引して静的な状態の電源電流値を取得するステップと、取得した異常の電源電流値と正常の電源電流値との差分を計算するステップと、計算した差分値から、反応点を検出し、検出した反応点に含まれる配線ネット上にレーザ光をスポット照射し、各スポット照射時の電源電流の差分におけるレーザ光の照射時、および非照射時の差異を計算し、不良に絡む配線ネットを特定するステップとを有するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)不良解析の初期段間において、不良要因を推定することができるので、不良要因の絞り込みを進める先の解析での無駄を排除することができる。
(2)また、不良解析の確度を大幅に向上させることができる。
(3)さらに、上記(1)、(2)により、解析TATの短縮化、および解析成功率を向上させることが可能となり、開発期間の短縮、量産の早期立ち上げ、ならびに顧客信頼度を向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
図1は、本発明の実施の形態1による不良解析システムの構成例を示す説明図、図2は、不良要因によるIDDQの温度特性を示す実験結果の説明図、図3は、図1の不良解析システムによる不良解析例を示す説明図である。
図1は、本発明の実施の形態1による不良解析システムの構成例を示す説明図、図2は、不良要因によるIDDQの温度特性を示す実験結果の説明図、図3は、図1の不良解析システムによる不良解析例を示す説明図である。
本実施の形態1において、不良解析システム1は、IDDQの差分、δIDDQの温度特性を調べることで、不良解析を行うシステムである。不良解析システム1は、図1に示すように、OBIRCH解析装置2、テスタ3(105)、テスタ制御部4(106)、およびワークステーション5(107)から構成されている。
OBIRCH解析装置2は、レーザを照射したときの電流(電圧)変動を検出し、サンプルSPとなる半導体装置におけるリーク電流経路やコンタクト部の抵抗異常箇所を解析する。
このOBIRCH解析装置2は、レーザ発振器6、光学系7、ステージ8ならびに制御部9から構成されている。レーザ発振器6は、レーザを出力し、光学系7は、レーザ発振器6から出力されたレーザ光を走査、照射する。
ステージ8は、解析を行うサンプルSPを載置する。制御部9は、たとえば、パーソナルコンピュータなどからなり、OBIRCH解析装置2の制御を司る。
また、テスタ3は、解析を行うサンプルSPのIDDQを測定する。テスタ制御部4は、テスタ3の制御を司る。ワークステーション5は、サンプルSPのネット配線などをレイアウトデータ上で確認する。
図2は、不良要因によるIDDQの温度特性を示す実験結果の説明図である。
発光解析やOBIRCH解析において、図2の上段に示す不良要因によって、IDDQの変化に独特の温度特性がある。不良要因がゲートピンホール、あるいは結晶欠陥のように拡散層に絡む不良の場合、サンプルSPを加熱すると異常なIDDQ値Ingと正常なIDDQ値Igはそれぞれ上昇するが、その上昇は、異常なIDDQ値Ingの方が正常なIDDQ値Igよりも大きく変化する。
つまり、IDDQ差分として常温状態でのδIDDQt0、加熱状態でのδIDDQt1とすると、拡散層起因の不良の場合には、δIDDQt0<δIDDQt1となる。一方、不良の要因が配線のショートの場合、上記の傾向は逆になり、δIDDQn0>δIDDQn1となる(図2、中段のグラフを参照)。
さらに、その結果をまとめた図2の下段にように、拡散層起因の不良の場合には、正の温度特性、配線ショート起因の不良の場合には負の温度特性、またはほとんど温度特性のない状態であることが示されている。
これらの実験結果に基づきIDDQの差分、およびδIDDQの温度特性を調べることで、不良要因の切り分けを可能にすることができる。さらに、レーザを有効に用いることにより、半導体装置のサンプルSPを局所的に加熱することも可能であり、これにより、不良をさらに絞り込むことも可能となる。
次に、本実施の形態による不良解析システム1の不良解析技術について、図1、および図3を用いて説明する。
まず、OBIRCH解析装置2によりOBIRCH解析を実施する。レーザ発振器6から出力されたレーザを、図3(a)の最上部に示すように、光学系7を通してステージ8上に載置した半導体装置のサンプルSP上に走査・照射して電源電流変化を制御部9上で2次元画像化して解析する。トランジスタのゲート部のピンホールや結晶欠陥に絡む不良、あるいは配線のショート不良の部位B1がOBIRCH解析で顕在化することが多い。
そして、さらに解析を進めるため、図3(b)に示すように、OBIRCH反応を検出した反応点B1にレーザ光のレーザスポットLSを照射すると、その部分が局所的に加熱されて、図2で述べた温度特性に従って、テスタ3によってモニタされるδIDDQが変化し、テスタ制御部4によってδIDDQが算出される。
それは、図3(c)に示すように、正常値を示すパターンでのIDDQ値Igに対する異常値を示すパターンでのIDDQ値Ingのレーザ非照射時の差分δIDDQ0 がレーザ照射時の差分δIDDQ1 に変化し、その時の両者δIDDQ0 とδIDDQ1 の大きさに基づいて、制御部9が不良の切りわけを判断する。
たとえば、δIDDQ0 <δIDDQ1 であれば図3(c)下部の左側に示すように、拡散層起因の不良F1、δIDDQ0 >δIDDQ1 であれば、図3(c)下部の右側に示すように、配線ショート起因の不良F2と切り分ける。
それにより、本実施の形態1によれば、サンプル不良の原因を高精度に、且つ短時間で解明することができ、解析TATを短縮することができる。
また、OBIRCH解析の他にも、発光解析や電子ビームを走査・照射して配線に吸収された電流を検出して配線の繋がり状態を観察する解析手法など、別の解析手法を組み合わせて、解析の確度をさらに上げることもあるが、この段階での不良要因推定情報があることで、先の解析での進め方もそれに沿って決めることができ、解析の効率を上げることができる。
(実施の形態2)
図4は、本発明の実施の形態2による拡散層起因の不良に関する不良解析例を示す説明図、図5は、本発明の実施の形態2による配線ショート起因の不良に関する不良解析例を示す説明図である。
図4は、本発明の実施の形態2による拡散層起因の不良に関する不良解析例を示す説明図、図5は、本発明の実施の形態2による配線ショート起因の不良に関する不良解析例を示す説明図である。
本実施の形態2においては、不良解析システム1の構成は、前記実施の形態1の図1と同様に、OBIRCH解析装置2、テスタ3、テスタ制御部4、およびワークステーション5からなり、OBIRCH解析装置2の構成も、同様に、レーザ発振器6、光学系7、ステージ8、ならびに制御部9からなる。
この不良解析システム1において、図4(a)、図5(a)に示すように、レーザ発振器6から放射したレーザを光学系7で集束してステージ8上に載置した半導体装置のサンプルSPに走査・照射する。その際、検出する反応点B2は、前記実施の形態1でのOBIRCH反応とは異なる情報に基づいている。
光学系7を介して照射されるレーザスポットLSは、図4(b)、図5(b)に示すように、次々に移動していくが、それぞれの照射点において、テスタ3で一定の長さのIDDQ測定パターンを掃引する。
このパターンには、正常のIDDQと異常のIDDQを誘起するパターン両方が含まれているので、正常のIDDQ値Igと異常のIDDQ値Ingとに測定IDDQが分離する。1つのレーザスポットLSについて、この測定が終了すると両者の平均値をテスタ制御部4で計算する。
この時、正常のIDDQ値Igは最低値、異常のIDDQ値Ingは最大値を計算する方法も可能であるが、その場合、何かの要因で突出した値が含まれていると正しい判断基準を失うことになるため、平均値を計算する方が合理的として、こちらの計算値を採用することが多い。
もし、不良要因が拡散層起因であれば、図4(c)、図5(c)に示すIDDQ変化のように中央に不良要因部として、そこが加熱された時に大きな温度依存性を示した変化がIDDに生じる。
ここで、単にIDDQ値の大きさだけに着目すると不良要因による差異を捉えることができないため、IDDQの差分δIDDQを計算している。そのままの値を2次元画像としてもよいし、基準の差分をδIDDQ0 として、これを不良部に関連しない部位で取得した値として設定してオフセット値にセットして、信号変化をより明確に捉えるようにしてもよい。
図4は、拡散層起因の不良に関する図であるため、図4(c)の下方に示すように、δIDDQは不良部F2で大きくなる傾向を示している。一方、図5は、配線ショート起因の不良の場合であり、不良部F3では、図5(c)の下方に示すように、逆にδIDDQが減少する傾向を示している。
それにより、本実施の形態2では、IDDQ値の差分をレーザ走査・照査に同期して2次元画像化することで、不良要因によって符号が反転した検出信号を得、この段階で、不良要因の切り分けが可能となる。
(実施の形態3)
図6は、本発明の実施の形態3によるネット不良の検出に関する不良解析例を示す説明図、図7は、本発明の実施の形態3によるネット不良の検出に関する他の不良解析例を示す説明図である。
図6は、本発明の実施の形態3によるネット不良の検出に関する不良解析例を示す説明図、図7は、本発明の実施の形態3によるネット不良の検出に関する他の不良解析例を示す説明図である。
本実施の形態3においては、前記実施の形態1と同様に、不良解析システム1がOBIRCH解析装置2、テスタ3、テスタ制御部4、およびワークステーション5からなり、OBIRCH解析装置2が、レーザ発振器6、光学系7、ステージ8、ならびに制御部9から構成されている。
本実施の形態3では、拡散層起因の不良部位が見つかった後、その部位に絡むネットを特定する技術について説明する。当然、配線ショートでも同等の方式で原理的にネットの特定は可能であるが、配線ショートの場合には、温度に対する依存性が小さいこともあり、むしろ、拡散層起因の不良に適用する方がよい結果が得られる。
まず、図6(a)に示すように、正の温度特性を示すことから拡散起因と想定される反応点B3が検出されたとする。この中には幾つものゲートが含まれており、それぞれがネットntに繋がっている。その中でどのネットが不良に絡んでいるかを調べることが、さらに不良を突き詰めるために必要となる。
そこで、図6(b)に示すように、比較的低速で光学系7で集束したレーザスポットLSを移動させて、配線の熱伝導でゲート部を加熱させつつ、それぞれの点でのδIDDQをテスタ3で計測し、図6(c)に示すように、δIDDQ値IQをレーザ走査に同期させて、OBIRCH解析装置2の制御部9に設けられたモニタに2次元画像として表示する。
この場合のδIDDQ値IQの画像は、図6(d)に示すように、比較的分解能が低いが、その形状はそれぞれのネットntとの対照を実施するには十分であり、これによりどのネット(ここでは図6(d)のネットnt1)が不良に絡んでいるかを特定することができる。
さらに、図6では、レーザを走査する方式を採ったが、レーザは走査しなくても、図7(a)に示すように、反応点B4に関連するネットntがどのように延びているかを、たとえば、レイアウトビューアなどをインストールしているワークステーション5を用いてレイアウトデータ上で調べることが可能であり、図7(b)に示すように、解析対象ネット1つずつの反応点B5〜B7に最も近い場所でレーザスポットLSを設定して連続的にスポット照射する。
その場合、たとえば、図7(c)に示すように、反応点B5〜B7で、IDDQの変化をそれぞれ計測すれば、拡散層起因の不良に繋がっているネット上にスポット照射した場合のみ(図7では反応点B6)で正の温度特性を検出でき、図7(d)に示すように、そのスポットに対応するネットnt2が不良ネットであることを確認することができる。
それにより、ネットが不良に絡んでいるかを短時間で、正確に特定することができるので、解析TATをより短縮することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体装置の不良解析における初期段階での不良要因の解析技術に適している。
1 不良解析システム
2 OBIRCH解析装置
3 テスタ
4 テスタ制御部
5 ワークステーション
6 レーザ発振器
7 光学系
8 ステージ
9 制御部
2 OBIRCH解析装置
3 テスタ
4 テスタ制御部
5 ワークステーション
6 レーザ発振器
7 光学系
8 ステージ
9 制御部
Claims (5)
- 不良解析システムを用いて半導体装置の不良解析を行う半導体装置の不良解析方法であって、
不良解析を行うサンプルの不良の可能性のある不良箇所の静的な状態における電源電流を測定するステップと、
前記サンプルの不良箇所にレーザ光を照射して加熱し、前記不良箇所の静的な状態における電源電流を測定するステップと、
測定した前記レーザ光の非照射時における前記電源電流の差分と前記レーザ光の照射時における前記電源電流との差分を算出し、前記差分から前記サンプルの不良を推定するステップとを有することを特徴とする半導体装置の不良解析方法。 - 請求項1記載の半導体装置の不良解析方法において、
前記サンプルの不良を推定するステップは、
前記レーザ光の非照射時における前記電源電流の差分が、前記レーザ光の照射時における前記電源電流の差分よりも小さい場合に拡散層起因の不良と推定し、前記レーザ光の非照射時における前記電源電流の差分が、前記レーザ光の照射時における前記電源電流の差分よりも大きい場合に配線ショート起因の不良と推定することを特徴とする半導体装置の不良解析方法。 - 不良解析システムを用いて半導体装置の不良解析を行う半導体装置の不良解析方法であって、
不良解析を行うサンプルにレーザ光を照射し、測定パターンを掃引して静的な状態における電源電流値を取得し、取得した異常な前記電源電流値と正常な前記電源電流値との差分を計算するステップと、
計算した前記差分値から、反応点を検出し、前記サンプルの不良を推定するステップとを有することを特徴とする半導体装置の不良解析方法。 - 請求項3記載の半導体装置の不良解析方法において、
前記サンプルの反応点に前記レーザ光を走査、照射し、前記レーザ光のレーザスポット毎に測定パターンを掃引して静的な状態の電源電流値を取得するステップと、
取得した異常の前記電源電流値と正常の前記電源電流値との差分を計算するステップと、
計算した前記差分値から、反応点を検出し、検出された前記反応点形状とレイアウト上での配線ネットの形状とで対照させ、不良に絡む配線ネットを特定するステップとを有することを特徴とする半導体装置の不良解析方法。 - 請求項3記載の半導体装置の不良解析方法において、
前記サンプルの反応点に前記レーザ光を走査、照射し、前記レーザ光のレーザスポット毎に測定パターンを掃引して静的な状態の電源電流値を取得するステップと、
取得した異常の前記電源電流値と正常の前記電源電流値との差分を計算するステップと、
計算した前記差分値から、反応点を検出し、検出した前記反応点に含まれる配線ネット上に前記レーザ光をスポット照射し、各スポット照射時の電源電流の差分における前記レーザ光の照射時、および非照射時の差異を計算し、不良に絡む前記配線ネットを特定するステップとを有することを特徴とする半導体装置の不良解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160152A JP2010002251A (ja) | 2008-06-19 | 2008-06-19 | 半導体装置の不良解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160152A JP2010002251A (ja) | 2008-06-19 | 2008-06-19 | 半導体装置の不良解析方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010002251A true JP2010002251A (ja) | 2010-01-07 |
Family
ID=41584104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008160152A Pending JP2010002251A (ja) | 2008-06-19 | 2008-06-19 | 半導体装置の不良解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010002251A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102466778A (zh) * | 2010-11-17 | 2012-05-23 | 上海华虹Nec电子有限公司 | 用于功率金属氧化物晶体管芯片的缺陷失效定位方法 |
-
2008
- 2008-06-19 JP JP2008160152A patent/JP2010002251A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102466778A (zh) * | 2010-11-17 | 2012-05-23 | 上海华虹Nec电子有限公司 | 用于功率金属氧化物晶体管芯片的缺陷失效定位方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4917975B2 (ja) | 検査故障解析方法及び検査故障解析装置 | |
TWI392867B (zh) | 故障解析方法及故障解析裝置 | |
Stellari et al. | Verification of untrusted chips using trusted layout and emission measurements | |
KR102352702B1 (ko) | Ic 신뢰성 결함 검출 | |
JP2007127499A (ja) | 非破壊検査装置および非破壊検査方法 | |
JP2006024774A (ja) | 半導体デバイスの故障診断方法と装置 | |
JP2012037310A (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
JP2009300202A (ja) | 半導体装置の検査方法及び半導体装置の検査装置 | |
JP2006319193A (ja) | 検査装置及び方法 | |
JPH06194407A (ja) | 半導体集積回路の評価装置及び評価方法 | |
JP2010197051A (ja) | 故障解析装置 | |
JP2010002251A (ja) | 半導体装置の不良解析方法 | |
JP5296751B2 (ja) | 試料検査装置及び吸収電流像の作成方法 | |
WO2019102683A1 (ja) | 光計測方法、光計測装置、光計測プログラム、及び光計測プログラムを記録する記録媒体 | |
JP2005032760A (ja) | 半導体装置の欠陥検査方法 | |
KR100683386B1 (ko) | 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치 | |
Apolinaria | Utilization of ELITE System for Precise Fault Localization of Metal Defect Functional Failure | |
US7062399B1 (en) | Resistivity analysis | |
JP4684690B2 (ja) | 走査レーザsquid顕微鏡を用いた検査方法および装置 | |
JP2009115764A (ja) | 半導体検査装置及びそれを用いた半導体検査方法 | |
JP2008041757A (ja) | 半導体検査装置および半導体検査方法 | |
He et al. | SDL analysis in temperature sensitive failure based on DALS system | |
JP3287332B2 (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
Stellari et al. | Advanced methods and software for enhancing analytical tools capabilities during chip diagnostic and characterization | |
JP2005347773A (ja) | 試料検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |