JP2814953B2 - 故障モードの特定方法 - Google Patents
故障モードの特定方法Info
- Publication number
- JP2814953B2 JP2814953B2 JP7165118A JP16511895A JP2814953B2 JP 2814953 B2 JP2814953 B2 JP 2814953B2 JP 7165118 A JP7165118 A JP 7165118A JP 16511895 A JP16511895 A JP 16511895A JP 2814953 B2 JP2814953 B2 JP 2814953B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- change
- failure mode
- supply voltage
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Logic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は故障モードの特定方法に
係り、特にある論理テストパターンを入力したときにＩ
ｄｄｑと称する論理の静止状態におけるリーク電流異常
が発生するＣＭＯＳ論理回路に発生した故障モードを特
定する方法に関する。
係り、特にある論理テストパターンを入力したときにＩ
ｄｄｑと称する論理の静止状態におけるリーク電流異常
が発生するＣＭＯＳ論理回路に発生した故障モードを特
定する方法に関する。
【０００２】
【従来の技術】従来、電気的特性からＣＭＯＳ論理回路
の内部に発生した故障の発生原因を特定する方法は、電
源間ショート（Ｖｄｄ−ＧＮＤ間のショート）を除いて
不可能であった。そのため、論理テストパターンを用い
て故障発生箇所の絞り込みを行い、次に絞り込んだ故障
箇所の物理解析を行って故障原因を調査し、検出してい
る。
の内部に発生した故障の発生原因を特定する方法は、電
源間ショート（Ｖｄｄ−ＧＮＤ間のショート）を除いて
不可能であった。そのため、論理テストパターンを用い
て故障発生箇所の絞り込みを行い、次に絞り込んだ故障
箇所の物理解析を行って故障原因を調査し、検出してい
る。
【０００３】まず、故障箇所の絞り込みはＥＢテスター
と称する、電子を大規模集積回路（ＬＳＩ）の配線上に
照射し、発生する２次電子を検出することにより照射点
の電位マップや論理波形を抽出する手法が代表的であっ
た。
と称する、電子を大規模集積回路（ＬＳＩ）の配線上に
照射し、発生する２次電子を検出することにより照射点
の電位マップや論理波形を抽出する手法が代表的であっ
た。
【０００４】また、故障箇所の検出は顕微鏡（ＳＥＭ、
光学顕微鏡等）を用いて、外観観察を行ったり、さらに
はレーザ等により所望の層までエッチングして故障箇所
を露出させたり、ＦＩＢと称する集束したイオンビーム
により限定された箇所の断面出しを行い、観察すること
により故障モードを検出していた。
光学顕微鏡等）を用いて、外観観察を行ったり、さらに
はレーザ等により所望の層までエッチングして故障箇所
を露出させたり、ＦＩＢと称する集束したイオンビーム
により限定された箇所の断面出しを行い、観察すること
により故障モードを検出していた。
【０００５】故障モードを推定する方式としては従来、
エミッション顕微鏡（ＥＭＳ）を用いた方式が知られて
おり、ＲＥＡＪ第４回信頼性シンポジウム（Ｖｏｌ．１
３／Ｎｏ．３／１９９１年１１月）Ｐ．７１〜Ｐ．７６
「発光波長分布によるＬＳＩの故障解析手法の検討」に
より提案されている。この方式はエミッション顕微鏡に
てＬＳＩの故障箇所から発する光のスペクトラムを解析
することによりＬＳＩの故障モードを推定する解析方式
である。
エミッション顕微鏡（ＥＭＳ）を用いた方式が知られて
おり、ＲＥＡＪ第４回信頼性シンポジウム（Ｖｏｌ．１
３／Ｎｏ．３／１９９１年１１月）Ｐ．７１〜Ｐ．７６
「発光波長分布によるＬＳＩの故障解析手法の検討」に
より提案されている。この方式はエミッション顕微鏡に
てＬＳＩの故障箇所から発する光のスペクトラムを解析
することによりＬＳＩの故障モードを推定する解析方式
である。
【０００６】 図１７は上記のエミッション顕微鏡によ
るＬＳＩの解析のための説明図である。同図において、
ＤＵＴボード４１上に搭載されたＬＳＩ４２の上方に置
かれた光学顕微鏡４３により、ＬＳＩ４２の故障箇所か
ら発する発光が観察される。この光学顕微鏡４３により
観察された発光は、バンドパスフィルタと称する任意の
光波長帯域だけを透過させるフィルタ４４を介してイメ
ージインテンシファイアーと称するフォント増幅管４５
にて増幅され、ＣＣＤカメラ４６により撮像されて画像
処理装置４７に送られる。エミッション顕微鏡はＬＳＩ
４２からの微小発光を検出するため、発光観察経路は暗
室４８におかれる。また、画像処理装置４７により処理
されて得られた画像は、陰極線管（ＣＲＴ）４９により
表示される。
るＬＳＩの解析のための説明図である。同図において、
ＤＵＴボード４１上に搭載されたＬＳＩ４２の上方に置
かれた光学顕微鏡４３により、ＬＳＩ４２の故障箇所か
ら発する発光が観察される。この光学顕微鏡４３により
観察された発光は、バンドパスフィルタと称する任意の
光波長帯域だけを透過させるフィルタ４４を介してイメ
ージインテンシファイアーと称するフォント増幅管４５
にて増幅され、ＣＣＤカメラ４６により撮像されて画像
処理装置４７に送られる。エミッション顕微鏡はＬＳＩ
４２からの微小発光を検出するため、発光観察経路は暗
室４８におかれる。また、画像処理装置４７により処理
されて得られた画像は、陰極線管（ＣＲＴ）４９により
表示される。
【０００７】この従来の故障モード特定方法では、エミ
ッション顕微鏡にて検出した光量を積算する機能とバン
ドパスフィルタにより任意の光波長帯域だけを透過させ
るフィルタ４４を組み合わせることにより、各波長帯域
毎の発光量を測定し、各故障モードに起因したスペクト
ルを観察することにより故障モードを推定する。
ッション顕微鏡にて検出した光量を積算する機能とバン
ドパスフィルタにより任意の光波長帯域だけを透過させ
るフィルタ４４を組み合わせることにより、各波長帯域
毎の発光量を測定し、各故障モードに起因したスペクト
ルを観察することにより故障モードを推定する。
【０００８】
【発明が解決しようとする課題】しかるに、上述した従
来の故障モードの特定方式では、エミッション顕微鏡に
て検出される故障モードは、バンドパスフィルタ４４の
光波長帯域が４００ｎｍから１０００ｎｍと限定されて
いるため、その帯域で検出される故障モードはＣＭＯＳ
論理回路上のゲート電極のオープン不良、ゲート酸化膜
破壊によるリーク不良、さらには高抵抗導体による配線
間ショート等であり、検出される故障モードが限定され
ていた。
来の故障モードの特定方式では、エミッション顕微鏡に
て検出される故障モードは、バンドパスフィルタ４４の
光波長帯域が４００ｎｍから１０００ｎｍと限定されて
いるため、その帯域で検出される故障モードはＣＭＯＳ
論理回路上のゲート電極のオープン不良、ゲート酸化膜
破壊によるリーク不良、さらには高抵抗導体による配線
間ショート等であり、検出される故障モードが限定され
ていた。
【０００９】 また、検出される故障モードは“発光ス
ペクトラム”と称するＹ軸に任意目盛りスケールでの発
光量、Ｘ軸に波長をとったグラフにプロットされるが、
上述した故障モードの発光スペクトラムはバラツキがあ
り確定的ではなかった。例えば、図１８はゲート酸化膜
破壊（図中Ａ）とゲート電極のオープン不良（図中Ｂ）
の各波長に対する発光量の関係を示す発光スペクトラム
である。図１８から分かるように、ゲート酸化膜破壊と
ゲート電極のオープン不良の各波長に対する発光量はほ
ぼ同一形状のため、そのスペクトラム形状のバラツキを
考えた時、正確に故障モードを推定することができなく
なる。
ペクトラム”と称するＹ軸に任意目盛りスケールでの発
光量、Ｘ軸に波長をとったグラフにプロットされるが、
上述した故障モードの発光スペクトラムはバラツキがあ
り確定的ではなかった。例えば、図１８はゲート酸化膜
破壊（図中Ａ）とゲート電極のオープン不良（図中Ｂ）
の各波長に対する発光量の関係を示す発光スペクトラム
である。図１８から分かるように、ゲート酸化膜破壊と
ゲート電極のオープン不良の各波長に対する発光量はほ
ぼ同一形状のため、そのスペクトラム形状のバラツキを
考えた時、正確に故障モードを推定することができなく
なる。
【００１０】また、エミッション顕微鏡による故障解析
はまず故障発生箇所の検出から行わねばならないため、
故障モードの特定（あるいは推定）までに多大な時間が
かかる。さらに、エミッション顕微鏡は多層配線構造を
有するＬＳＩにおける配線下での発光の検出を不可能と
するため、故障の絞り込み箇所を限定するという欠点が
あった。さらにリーク電流が大きいと光量は莫大となる
ため、エミッション顕微鏡を使用できなくなるという欠
点があった。
はまず故障発生箇所の検出から行わねばならないため、
故障モードの特定（あるいは推定）までに多大な時間が
かかる。さらに、エミッション顕微鏡は多層配線構造を
有するＬＳＩにおける配線下での発光の検出を不可能と
するため、故障の絞り込み箇所を限定するという欠点が
あった。さらにリーク電流が大きいと光量は莫大となる
ため、エミッション顕微鏡を使用できなくなるという欠
点があった。
【００１１】本発明は以上の点に鑑みなされたもので、
Ｉｄｄｑと称する論理の静止状態におけるリーク電流異
常が発生したテストパターンでの電源電圧対電源電流特
性を用いることにより、非破壊で故障モードを容易に特
定できる故障モードの特定方法を提供することを目的と
する。
Ｉｄｄｑと称する論理の静止状態におけるリーク電流異
常が発生したテストパターンでの電源電圧対電源電流特
性を用いることにより、非破壊で故障モードを容易に特
定できる故障モードの特定方法を提供することを目的と
する。
【００１２】また、本発明の他の目的は、故障モードの
特定を迅速に行い得る故障モードの特定方法を提供する
ことにある。
特定を迅速に行い得る故障モードの特定方法を提供する
ことにある。
【００１３】
【課題を解決するための手段】本発明は上記の目的を達
成するため、ＣＭＯＳ論理回路の入力端子より任意の論
理動作テストパターンを順次に入力して、ＣＭＯＳ論理
回路の論理動作の静止状態における電源電流をそれぞれ
測定し、そのうち論理動作の静止状態における電源電流
が所定値を越えて流れる異常が発生する論理動作テスト
パターンを抽出し、抽出した論理動作テストパターンを
印加した状態で電源電圧又は電源電流の変化に応じて変
化する電源電流又は電源電圧の変化特性カーブから故障
モードを特定するようにしたものである。
成するため、ＣＭＯＳ論理回路の入力端子より任意の論
理動作テストパターンを順次に入力して、ＣＭＯＳ論理
回路の論理動作の静止状態における電源電流をそれぞれ
測定し、そのうち論理動作の静止状態における電源電流
が所定値を越えて流れる異常が発生する論理動作テスト
パターンを抽出し、抽出した論理動作テストパターンを
印加した状態で電源電圧又は電源電流の変化に応じて変
化する電源電流又は電源電圧の変化特性カーブから故障
モードを特定するようにしたものである。
【００１４】 また、本発明の抽出した論理動作テスト
パターンを印加した状態で電源電圧又は電源電流の変化
に応じて変化する電源電流又は電源電圧の変化特性カー
ブは、ＣＭＯＳ論理回路の電源印加環境を変化させるこ
とにより変化する電源電圧対電源電流特性のカーブであ
ることを特徴する。
パターンを印加した状態で電源電圧又は電源電流の変化
に応じて変化する電源電流又は電源電圧の変化特性カー
ブは、ＣＭＯＳ論理回路の電源印加環境を変化させるこ
とにより変化する電源電圧対電源電流特性のカーブであ
ることを特徴する。
【００１５】ここで、上記のＣＭＯＳ論理回路の電源印
加環境の変化は、一定電源電圧を印加した状態で電源電
圧対電流特性の任意の時間毎の変化、あるいは、一定の
異常静止状態電源電流を流した状態で電源電圧対電流特
性の任意の時間毎の変化、あるいは、電源電圧にパルス
電圧を印加して電源電圧対電流特性を変化させること、
あるいは、印加する電源電圧の極性を逆にして電源電圧
対電流特性を変化させることであることを特徴とする。
加環境の変化は、一定電源電圧を印加した状態で電源電
圧対電流特性の任意の時間毎の変化、あるいは、一定の
異常静止状態電源電流を流した状態で電源電圧対電流特
性の任意の時間毎の変化、あるいは、電源電圧にパルス
電圧を印加して電源電圧対電流特性を変化させること、
あるいは、印加する電源電圧の極性を逆にして電源電圧
対電流特性を変化させることであることを特徴とする。
【００１６】また、本発明の抽出した論理動作テストパ
ターンを印加した状態で電源電圧の変化に応じて変化す
る電源電流の変化特性カーブは、ＣＭＯＳ論理回路の物
理環境を変化させることにより変化する電源電圧対電源
電流特性のカーブであることを特徴する。
ターンを印加した状態で電源電圧の変化に応じて変化す
る電源電流の変化特性カーブは、ＣＭＯＳ論理回路の物
理環境を変化させることにより変化する電源電圧対電源
電流特性のカーブであることを特徴する。
【００１７】ここで、ＣＭＯＳ論理回路の物理環境の変
化は、ＣＭＯＳ論理回路を有する大規模集積回路の外部
温度を変化させること、あるいは、ＣＭＯＳ論理回路を
有する大規模集積回路のチップ表面への光あるいはイオ
ンあるいは電子の照射の有無であることを特徴とする。
化は、ＣＭＯＳ論理回路を有する大規模集積回路の外部
温度を変化させること、あるいは、ＣＭＯＳ論理回路を
有する大規模集積回路のチップ表面への光あるいはイオ
ンあるいは電子の照射の有無であることを特徴とする。
【００１８】更に、本発明では、異常が発生する論理動
作テストパターンを印加した状態で電源電圧の変化に応
じて変化する電源電流の変化特性カーブから故障モード
を特定するために、電源電圧対電源電流特性において電
源電流が急激に流れ始める電源電圧値、電源電流の勾配
及び特性の特異点をそれぞれ用いて故障モードを検出す
ることを特徴とする。
作テストパターンを印加した状態で電源電圧の変化に応
じて変化する電源電流の変化特性カーブから故障モード
を特定するために、電源電圧対電源電流特性において電
源電流が急激に流れ始める電源電圧値、電源電流の勾配
及び特性の特異点をそれぞれ用いて故障モードを検出す
ることを特徴とする。
【００１９】
【作用】ＣＭＯＳ論理回路は回路内部に物理欠陥を有す
ると、一般的傾向として“Ｉｄｄｑ（Quiesent Vdd Sup
ply Current）”と称する静止状態電源電流に異常値が
現われる。この記述は文献(M.Sanada「New Application
of Laser Beam to Failure analysis of LSI with Mult
i-metal layers」MicroElectronics and Reliability,Vo
l.33,No.7,pp.993〜1009、1993やM.Sanada「Evaluation a
nd Detection ofCMOS-LSI with Abnormal Iddq」MicroEl
ectronics and Reliability,Vol.35,No.3,pp.619〜629、
1995)にて明らかである。
ると、一般的傾向として“Ｉｄｄｑ（Quiesent Vdd Sup
ply Current）”と称する静止状態電源電流に異常値が
現われる。この記述は文献(M.Sanada「New Application
of Laser Beam to Failure analysis of LSI with Mult
i-metal layers」MicroElectronics and Reliability,Vo
l.33,No.7,pp.993〜1009、1993やM.Sanada「Evaluation a
nd Detection ofCMOS-LSI with Abnormal Iddq」MicroEl
ectronics and Reliability,Vol.35,No.3,pp.619〜629、
1995)にて明らかである。
【００２０】本発明は、このＩｄｄｑ値の異常発生状態
を利用したものである。すなわち、“ＦＴＰ（Function
Test Pattern）”と称する論理動作テストパターンを
ＣＭＯＳ論理回路の入力端子に入力したとき、所定値を
越えて流れるＩｄｄｑ異常が発生するＦＴＰを入力端子
に入力し、その時得られる“Ｖ−Ｉ特性”と称する電源
電圧を変化させた時変化する電源電流の関係を調査する
ことにより、故障モードを特定することを特徴としてい
る。回路内部の物理故障を顕在化させるＩｄｄｑ異常が
発生するテストパターンを入力端子に入力し、その時得
られるＶ−Ｉ特性のカーブより故障モードを特定化でき
る また、本発明では、測定するＬＳＩの電源印加環境を変
化させる方法として、一定の電源電圧を印加した状態で
任意の時間毎の、所定値を越えて流れるＩｄｄｑ異常で
のＦＴＰにおけるＶ−Ｉ特性を測定することで変化した
特性の形状や、一定のＩｄｄｑ異常電流を流した状態で
任意の時間毎の、上記Ｖ−Ｉ特性を測定することにより
変化した特性の形状や、印加されている電源電圧に重畳
するようにパルス電圧を印加することで変化するＶ−Ｉ
特性の形状や、印加する電源電圧の極性を逆にすること
で検出されるＶ−Ｉ特性を用いるようにしたため、Ｖ−
Ｉ特性のカーブを強調した状態で故障モードを特定する
ことができる。
を利用したものである。すなわち、“ＦＴＰ（Function
Test Pattern）”と称する論理動作テストパターンを
ＣＭＯＳ論理回路の入力端子に入力したとき、所定値を
越えて流れるＩｄｄｑ異常が発生するＦＴＰを入力端子
に入力し、その時得られる“Ｖ−Ｉ特性”と称する電源
電圧を変化させた時変化する電源電流の関係を調査する
ことにより、故障モードを特定することを特徴としてい
る。回路内部の物理故障を顕在化させるＩｄｄｑ異常が
発生するテストパターンを入力端子に入力し、その時得
られるＶ−Ｉ特性のカーブより故障モードを特定化でき
る また、本発明では、測定するＬＳＩの電源印加環境を変
化させる方法として、一定の電源電圧を印加した状態で
任意の時間毎の、所定値を越えて流れるＩｄｄｑ異常で
のＦＴＰにおけるＶ−Ｉ特性を測定することで変化した
特性の形状や、一定のＩｄｄｑ異常電流を流した状態で
任意の時間毎の、上記Ｖ−Ｉ特性を測定することにより
変化した特性の形状や、印加されている電源電圧に重畳
するようにパルス電圧を印加することで変化するＶ−Ｉ
特性の形状や、印加する電源電圧の極性を逆にすること
で検出されるＶ−Ｉ特性を用いるようにしたため、Ｖ−
Ｉ特性のカーブを強調した状態で故障モードを特定する
ことができる。
【００２１】また、本発明では、測定するＬＳＩの物理
環境を変化させる方法として、ＬＳＩの外部温度を変化
させることにより、温度変化前後のＶ−Ｉ特性の変化を
検査したり、ＬＳＩのチップ表面への光の照射の有無、
電子ビームの照射の有無、そしてイオンの照射の有無に
より変化するＶ−Ｉ特性の変化を検査するようにしたた
め、Ｖ−Ｉ特性のカーブを強調した状態で故障モードを
特定することができる。
環境を変化させる方法として、ＬＳＩの外部温度を変化
させることにより、温度変化前後のＶ−Ｉ特性の変化を
検査したり、ＬＳＩのチップ表面への光の照射の有無、
電子ビームの照射の有無、そしてイオンの照射の有無に
より変化するＶ−Ｉ特性の変化を検査するようにしたた
め、Ｖ−Ｉ特性のカーブを強調した状態で故障モードを
特定することができる。
【００２２】さらには、本発明は、Ｖ−Ｉ特性の特異性
を検出するために、上述した電源印加の工夫やＬＳＩの
物理環境の組合せを行うことにより変化するＶ−Ｉ特性
の変化から故障モードを特定することを特徴としてい
る。
を検出するために、上述した電源印加の工夫やＬＳＩの
物理環境の組合せを行うことにより変化するＶ−Ｉ特性
の変化から故障モードを特定することを特徴としてい
る。
【００２３】上述したＶ−Ｉ特性にて故障モードを特定
するために用いるパラメータは、本発明方法では、Ｖ−
Ｉ特性カーブの全体の形状の特徴から故障モードを特定
する方法であり、または、そのＶ−Ｉ特性から故障モー
ドを検出するために用いるパラメータは、Ｖ−Ｉ特性カ
ーブ上の、電流が急激に流れはじめる電圧値、電流の勾
配（ΔＩ／ΔＶ値）及び、Ｖ−Ｉ特性の特異点（Ｖ，Ｉ
値）に注目している。
するために用いるパラメータは、本発明方法では、Ｖ−
Ｉ特性カーブの全体の形状の特徴から故障モードを特定
する方法であり、または、そのＶ−Ｉ特性から故障モー
ドを検出するために用いるパラメータは、Ｖ−Ｉ特性カ
ーブ上の、電流が急激に流れはじめる電圧値、電流の勾
配（ΔＩ／ΔＶ値）及び、Ｖ−Ｉ特性の特異点（Ｖ，Ｉ
値）に注目している。
【００２４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明方法の一実施例のフローチャ
ートで、ＣＭＯＳ論理回路の内部に発生した不具合の故
障モードを特定するフローチャートである。同図に示す
ように、まず、ＣＭＯＳ論理回路の入力端子より既知の
複数の論理動作テストパターン（ＦＴＰ）を順次に入力
したときの、論理動作の静止状態におけるリーク電流
（静的電源電流）Ｉｄｄｑをそれぞれ測定し、そのうち
所定値を越えて流れるＩｄｄｑ異常が発生した時のＦＴ
Ｐを抽出する（ステップ１１）。
て説明する。図１は本発明方法の一実施例のフローチャ
ートで、ＣＭＯＳ論理回路の内部に発生した不具合の故
障モードを特定するフローチャートである。同図に示す
ように、まず、ＣＭＯＳ論理回路の入力端子より既知の
複数の論理動作テストパターン（ＦＴＰ）を順次に入力
したときの、論理動作の静止状態におけるリーク電流
（静的電源電流）Ｉｄｄｑをそれぞれ測定し、そのうち
所定値を越えて流れるＩｄｄｑ異常が発生した時のＦＴ
Ｐを抽出する（ステップ１１）。
【００２５】図２はこの時のＦＴＰとＩｄｄｑ値の関係
を示すグラフであり、ｘ軸はＦＴＰの番号を、ｙ軸はＩ
ｄｄｑ値を示す。このグラフにおいて、ＦＴＰ（Ｐ
１）、（Ｐ２）においてＩｄｄｑ異常が発生している。
故障モードの特定は、このＦＴＰ（Ｐ１）、（Ｐ２）を
用いる。
を示すグラフであり、ｘ軸はＦＴＰの番号を、ｙ軸はＩ
ｄｄｑ値を示す。このグラフにおいて、ＦＴＰ（Ｐ
１）、（Ｐ２）においてＩｄｄｑ異常が発生している。
故障モードの特定は、このＦＴＰ（Ｐ１）、（Ｐ２）を
用いる。
【００２６】次に、図１のステップ１１においてＩｄｄ
ｑ異常が発生したとして抽出されたＦＴＰを入力端子に
入力し、その時得られる”Ｖ−Ｉ特性”と称する電源電
圧を変化させたとき変化する、電源電流の関係を調査す
る（ステップ１２）。図３は図２におけるＦＴＰ対Ｉｄ
ｄｑ値の測定より検出したＩｄｄｑ値異常を有するＦＴ
Ｐ（Ｐ１）またはＦＴＰ（Ｐ２）でのＶ−Ｉ特性であ
る。
ｑ異常が発生したとして抽出されたＦＴＰを入力端子に
入力し、その時得られる”Ｖ−Ｉ特性”と称する電源電
圧を変化させたとき変化する、電源電流の関係を調査す
る（ステップ１２）。図３は図２におけるＦＴＰ対Ｉｄ
ｄｑ値の測定より検出したＩｄｄｑ値異常を有するＦＴ
Ｐ（Ｐ１）またはＦＴＰ（Ｐ２）でのＶ−Ｉ特性であ
る。
【００２７】正常状態において回路に貫通電流が発生し
ないＣＭＯＳ論理回路（大規模集積回路：ＬＳＩ）の電
源電流は１μＡ以下であるのに対して、ＬＳＩ内部に物
理欠陥があり、その欠陥が回路に影響を与える不具合品
においては、一般に規格上限値の数百倍から数千倍以上
のＩｄｄｑ異常が発生する（前述の文献参考）。
ないＣＭＯＳ論理回路（大規模集積回路：ＬＳＩ）の電
源電流は１μＡ以下であるのに対して、ＬＳＩ内部に物
理欠陥があり、その欠陥が回路に影響を与える不具合品
においては、一般に規格上限値の数百倍から数千倍以上
のＩｄｄｑ異常が発生する（前述の文献参考）。
【００２８】次に、図１のステップ１２において、調査
したＶ−Ｉ特性カーブの特徴を抽出する（ステップ１
３）。しかしながら、定常環境にて故障モードが絞り込
めないときは、ＬＳＩの電源印加を工夫したり、測定す
るＬＳＩの物理環境を変化させて、Ｖ−Ｉ特性カーブの
特徴を強調することにより故障モードを明瞭に顕在化さ
せる（ステップ１４）。
したＶ−Ｉ特性カーブの特徴を抽出する（ステップ１
３）。しかしながら、定常環境にて故障モードが絞り込
めないときは、ＬＳＩの電源印加を工夫したり、測定す
るＬＳＩの物理環境を変化させて、Ｖ−Ｉ特性カーブの
特徴を強調することにより故障モードを明瞭に顕在化さ
せる（ステップ１４）。
【００２９】上記の環境加速方法として、前者の電源印
加の工夫としては、一定電源電圧を印加した状態で任
意の時間毎のＶ−Ｉ特性を測定することにより、変化す
る特性の形状からＶ−Ｉ特性カーブの特徴を強調する方
法、一定のＩｄｄｑ異常電流を流した状態で任意の時
間毎のＶ−Ｉ特性を測定することにより、変化する特性
の形状からＶ−Ｉ特性カーブの特徴を強調する方法、
印加されている電源電圧に重畳するようにパルス電圧を
印加したときのＶ−Ｉ特性カーブの特徴を強調する方
法、及び印加する電源電圧の極性を逆にすることでＶ
−Ｉ特性カーブの特徴を強調する方法などがある。
加の工夫としては、一定電源電圧を印加した状態で任
意の時間毎のＶ−Ｉ特性を測定することにより、変化す
る特性の形状からＶ−Ｉ特性カーブの特徴を強調する方
法、一定のＩｄｄｑ異常電流を流した状態で任意の時
間毎のＶ−Ｉ特性を測定することにより、変化する特性
の形状からＶ−Ｉ特性カーブの特徴を強調する方法、
印加されている電源電圧に重畳するようにパルス電圧を
印加したときのＶ−Ｉ特性カーブの特徴を強調する方
法、及び印加する電源電圧の極性を逆にすることでＶ
−Ｉ特性カーブの特徴を強調する方法などがある。
【００３０】また、後者のＬＳＩの物理環境を変化させ
る方法には、例えばＬＳＩ全体の外部温度の変化、
ＬＳＩチップ表面への光の照射の有無、ＬＳＩチップ
表面にイオンを照射する、ＬＳＩチップ表面に電子ビ
ームの照射の有無により、Ｖ−Ｉ特性カーブの特徴を強
調する方法がある。また、上述した電源の変則的使用方
式やＬＳＩの物理環境の組み合わせによりＶ−Ｉ特性カ
ーブの特徴を強調することもできる。
る方法には、例えばＬＳＩ全体の外部温度の変化、
ＬＳＩチップ表面への光の照射の有無、ＬＳＩチップ
表面にイオンを照射する、ＬＳＩチップ表面に電子ビ
ームの照射の有無により、Ｖ−Ｉ特性カーブの特徴を強
調する方法がある。また、上述した電源の変則的使用方
式やＬＳＩの物理環境の組み合わせによりＶ−Ｉ特性カ
ーブの特徴を強調することもできる。
【００３１】そして、このようにステップ１４でＬＳＩ
の電源印加を工夫したり、測定するＬＳＩの物理環境を
変化させて、Ｖ−Ｉ特性カーブの特徴を強調することに
より故障モードを明瞭に顕在化させて調査したＶ−Ｉ特
性の変動に基づいて、ステップ１３で抽出したＶ−Ｉ特
性の特徴を抽出した後、ステップ１５で故障モードを特
定する。
の電源印加を工夫したり、測定するＬＳＩの物理環境を
変化させて、Ｖ−Ｉ特性カーブの特徴を強調することに
より故障モードを明瞭に顕在化させて調査したＶ−Ｉ特
性の変動に基づいて、ステップ１３で抽出したＶ−Ｉ特
性の特徴を抽出した後、ステップ１５で故障モードを特
定する。
【００３２】次に、上記のステップ１４の環境加速方法
について詳細に説明する。まず、前記の一定電圧をＬ
ＳＩに印加した状態で任意の時間毎のＶ−Ｉ特性を測定
することで、変化した特性の形状から故障モードを特定
する方式がある。
について詳細に説明する。まず、前記の一定電圧をＬ
ＳＩに印加した状態で任意の時間毎のＶ−Ｉ特性を測定
することで、変化した特性の形状から故障モードを特定
する方式がある。
【００３３】図４は一定電圧を印加した状態でのＶ−Ｉ
特性の変化を示す図である。図中、実線ＩはＩｄｄｑ異
常が発覚した時に取得したＶ−Ｉカーブであり、破線II
は時間とともにインピーダンスが減少していったＶ−Ｉ
カーブである。この手法はＰＮ接合に耐圧以上の逆バイ
アス電界がかかるのを防止するのに有効である。この手
法においてＶ−Ｉ特性の特異点（後述する）が変化する
傾向がみられることがあるが、その変動は故障モードに
直接関係しない。
特性の変化を示す図である。図中、実線ＩはＩｄｄｑ異
常が発覚した時に取得したＶ−Ｉカーブであり、破線II
は時間とともにインピーダンスが減少していったＶ−Ｉ
カーブである。この手法はＰＮ接合に耐圧以上の逆バイ
アス電界がかかるのを防止するのに有効である。この手
法においてＶ−Ｉ特性の特異点（後述する）が変化する
傾向がみられることがあるが、その変動は故障モードに
直接関係しない。
【００３４】このことについて、図５の等価回路図と共
に説明する。この等価回路はインピーダンスＺ１とＺ２
の並列回路の一端が電源電圧Ｖｄｄに接続され、他端が
インピーダンスＺの素子を介してグランドに接続された
回路で、インピーダンスＺ１、Ｚ２及びＺの各素子の共
通接続点Ｐに故障が発生した回路を示す。この場合、リ
ーク電流通路は、当初はＶｄｄ→Ｚ１→Ｐ→Ｚ→ＧＮＤ
の順で流れる通路が時間の経過と共にインピーダンスの
減少したＶｄｄ→Ｚ２→Ｐ→Ｚ→ＧＮＤという電流通路
へ移行していく。
に説明する。この等価回路はインピーダンスＺ１とＺ２
の並列回路の一端が電源電圧Ｖｄｄに接続され、他端が
インピーダンスＺの素子を介してグランドに接続された
回路で、インピーダンスＺ１、Ｚ２及びＺの各素子の共
通接続点Ｐに故障が発生した回路を示す。この場合、リ
ーク電流通路は、当初はＶｄｄ→Ｚ１→Ｐ→Ｚ→ＧＮＤ
の順で流れる通路が時間の経過と共にインピーダンスの
減少したＶｄｄ→Ｚ２→Ｐ→Ｚ→ＧＮＤという電流通路
へ移行していく。
【００３５】このように、リーク電流通路は故障発生箇
所Ｐを起点若しくは中心としてインピーダンスの減少す
る方向へ変化していくから、変動は故障モードに直接関
係しない。従って、Ｖ−Ｉ特性カーブの変動から変化点
を注目することにより故障箇所の劣化を加速した等価回
路が明確となり、そのため故障箇所におけるリークが強
調され、従って、故障モードの特定が容易となる。
所Ｐを起点若しくは中心としてインピーダンスの減少す
る方向へ変化していくから、変動は故障モードに直接関
係しない。従って、Ｖ−Ｉ特性カーブの変動から変化点
を注目することにより故障箇所の劣化を加速した等価回
路が明確となり、そのため故障箇所におけるリークが強
調され、従って、故障モードの特定が容易となる。
【００３６】次に、前記の一定のＩｄｄｑ異常電流を
流した状態で任意の時間毎のＶ−Ｉ特性を測定すること
で、変化した特性の形状から、故障モードを特定する方
法について説明する。図６はリーク電流を一定に保った
状態でＶ−Ｉ特性の変化を示す図である。図中、実線II
IはＩｄｄｑ異常が発覚した時に取得したＶ−Ｉカーブ
であり、破線IVは時間とともにインピーダンスが減少し
ていったＶ−Ｉカーブである。
流した状態で任意の時間毎のＶ−Ｉ特性を測定すること
で、変化した特性の形状から、故障モードを特定する方
法について説明する。図６はリーク電流を一定に保った
状態でＶ−Ｉ特性の変化を示す図である。図中、実線II
IはＩｄｄｑ異常が発覚した時に取得したＶ−Ｉカーブ
であり、破線IVは時間とともにインピーダンスが減少し
ていったＶ−Ｉカーブである。
【００３７】この手法は電流の増加により、特に細い配
線にて発生するエレクトロマイグレーションによる断線
や、高抵抗体での発熱による上層の変化による別の故障
モードの誘発を防止するために有効である。本手法も上
述と同様な傾向が顕在化し、故障箇所におけるリークが
強調され、従って、故障モードの特定が容易となる。
線にて発生するエレクトロマイグレーションによる断線
や、高抵抗体での発熱による上層の変化による別の故障
モードの誘発を防止するために有効である。本手法も上
述と同様な傾向が顕在化し、故障箇所におけるリークが
強調され、従って、故障モードの特定が容易となる。
【００３８】次に、前記のＬＳＩの電源電圧を工夫す
る方式として電源電圧にパルス電圧を重畳しながらＶ−
Ｉ特性の変動をみる方式について説明する。図７はこの
場合のシステム構成図を示す。同図において、定電圧電
源及びテストパターン発生器２１により発生された定電
圧及びテストパターン（ＦＴＰ）がボード２２上に搭載
されているＬＳＩ２３に供給されている。また、Ｖ−Ｉ
特性を測定するための電圧計２４及び電流計２５がそれ
ぞれのＶｄｄとＧＮＤ端子間及びＬＳＩ２３のＧＮＤ端
子へ接続されるＧＮＤ配線中に設置されており、その信
号がケーブル２６を介してパーソナルコンピュータ（以
下、パソコンと略す）２７やカーブトレーサ２８に接続
されている。さらに定電圧電源２１とボード２２の間の
通路上にパルス電圧源２９が設置されており、パルス電
圧を重畳した電源電圧をＬＳＩ２３に印加している。
る方式として電源電圧にパルス電圧を重畳しながらＶ−
Ｉ特性の変動をみる方式について説明する。図７はこの
場合のシステム構成図を示す。同図において、定電圧電
源及びテストパターン発生器２１により発生された定電
圧及びテストパターン（ＦＴＰ）がボード２２上に搭載
されているＬＳＩ２３に供給されている。また、Ｖ−Ｉ
特性を測定するための電圧計２４及び電流計２５がそれ
ぞれのＶｄｄとＧＮＤ端子間及びＬＳＩ２３のＧＮＤ端
子へ接続されるＧＮＤ配線中に設置されており、その信
号がケーブル２６を介してパーソナルコンピュータ（以
下、パソコンと略す）２７やカーブトレーサ２８に接続
されている。さらに定電圧電源２１とボード２２の間の
通路上にパルス電圧源２９が設置されており、パルス電
圧を重畳した電源電圧をＬＳＩ２３に印加している。
【００３９】パルス電圧源２９の出力パルス電圧の振幅
は０．５Ｖ以下に抑えている。この理由はＰＮ接合が順
バイアスされ、電流が流れはじめるのを防止するためで
ある。一般に順バイアスにより流れ始める電圧は、約
０．６５Ｖ〜０．７Ｖぐらいであり、次式より導かれ
る。
は０．５Ｖ以下に抑えている。この理由はＰＮ接合が順
バイアスされ、電流が流れはじめるのを防止するためで
ある。一般に順バイアスにより流れ始める電圧は、約
０．６５Ｖ〜０．７Ｖぐらいであり、次式より導かれ
る。
【００４０】Ｖ≒（ｋＴ／ｑ）・ｌｎ（Ｉｓ／Ｉ） 但
し、Ｉ＝１μＡとする。
し、Ｉ＝１μＡとする。
【００４１】（ｋ：ボルツマン定数、Ｔ：絶対温度、
ｑ：電子の電荷量、Ｉｓ：飽和電流値） この手法は貫通電流が発生している通路にＰＮ接合が介
在しているかを判別することが可能である。
ｑ：電子の電荷量、Ｉｓ：飽和電流値） この手法は貫通電流が発生している通路にＰＮ接合が介
在しているかを判別することが可能である。
【００４２】 電源電圧に上記の約０．５Ｖ程度のＰＮ
接合が順方向にバイアスされない振幅を有する、高周波
のパルス電圧を重畳してＬＳＩ２３に印加すると、電源
電圧が約０．２ＶでＰＮ接合が順方向にバイアスされて
電流が流れるため、約０．２Ｖで電流と電圧との比Ｉ／
Ｖの微分値の極性が変化する。この現象は、０．５Ｖの
高周波パルス電圧が物理故障に起因して形成される貫通
電流通路の寄生抵抗や容量の応答遅延のために周波数に
追随できないために生じる。
接合が順方向にバイアスされない振幅を有する、高周波
のパルス電圧を重畳してＬＳＩ２３に印加すると、電源
電圧が約０．２ＶでＰＮ接合が順方向にバイアスされて
電流が流れるため、約０．２Ｖで電流と電圧との比Ｉ／
Ｖの微分値の極性が変化する。この現象は、０．５Ｖの
高周波パルス電圧が物理故障に起因して形成される貫通
電流通路の寄生抵抗や容量の応答遅延のために周波数に
追随できないために生じる。
【００４３】貫通電流の通路上にＰＮ接合の介在するこ
とは、物理欠陥が半導体基板内に存在するか、または、
絶縁破壊による配線とウェル（Ｗｅｌｌ）内とのショー
トが考えられる。
とは、物理欠陥が半導体基板内に存在するか、または、
絶縁破壊による配線とウェル（Ｗｅｌｌ）内とのショー
トが考えられる。
【００４４】 図８は印加電圧の極性を逆にした時のＶ
−Ｉ特性の一例であり、同図中、実線ＶＩＩは正常ＬＳ
ＩのＶ−Ｉ逆特性であり、破線ＶＩＩＩは内部回路に物
理的欠陥を有するＬＳＩのＶ−Ｉ逆特性である。この種
のカーブＶＩＩＩは電源間ショートでありまた、ＰＮ接
合破壊のモードであり、このテストによりある程度の故
障モードが特定される。
−Ｉ特性の一例であり、同図中、実線ＶＩＩは正常ＬＳ
ＩのＶ−Ｉ逆特性であり、破線ＶＩＩＩは内部回路に物
理的欠陥を有するＬＳＩのＶ−Ｉ逆特性である。この種
のカーブＶＩＩＩは電源間ショートでありまた、ＰＮ接
合破壊のモードであり、このテストによりある程度の故
障モードが特定される。
【００４５】 次に、前記ＬＳＩの物理環境を変化させ
る方法としてのＬＳＩ全体の外部温度の変化させるこ
とでＶ−Ｉ特性カーブの特徴を強調する方法について説
明する。図９はＩｄｄｑ異常が発生するＦＴＰを入力し
た状態でＬＳＩを恒温槽に入れ、温度加速をしながらＶ
−Ｉ特性の変動を見るシステム構成図を示す。
る方法としてのＬＳＩ全体の外部温度の変化させるこ
とでＶ−Ｉ特性カーブの特徴を強調する方法について説
明する。図９はＩｄｄｑ異常が発生するＦＴＰを入力し
た状態でＬＳＩを恒温槽に入れ、温度加速をしながらＶ
−Ｉ特性の変動を見るシステム構成図を示す。
【００４６】同図において、定電圧電源及びテストパタ
ーン発生器２１により発生された定電圧及びテストパタ
ーン（ＦＴＰ）がボード２２上に搭載されているＬＳＩ
２３に供給されている。また、Ｖ−Ｉ特性を測定するた
めの電圧計２４及び電流計２５がそれぞれのＶｄｄとＧ
ＮＤ端子間及びＬＳＩ２３のＧＮＤ端子へ接続されるＧ
ＮＤ配線中に設置されており、その信号がケーブル２６
を介してパソコン２７やカーブトレーサ２８に接続され
ている。
ーン発生器２１により発生された定電圧及びテストパタ
ーン（ＦＴＰ）がボード２２上に搭載されているＬＳＩ
２３に供給されている。また、Ｖ−Ｉ特性を測定するた
めの電圧計２４及び電流計２５がそれぞれのＶｄｄとＧ
ＮＤ端子間及びＬＳＩ２３のＧＮＤ端子へ接続されるＧ
ＮＤ配線中に設置されており、その信号がケーブル２６
を介してパソコン２７やカーブトレーサ２８に接続され
ている。
【００４７】 更に、ＬＳＩ２３全体は恒温槽３０に入
れられている。この恒温槽３０は何らかの方法により、
内部の温度が所望の温度となるように可変できる構造で
ある。このようにしてＬＳＩ２３全体の温度が変化され
たときの、ＬＳＩ２３のＣＭＯＳ論理回路のＶ−Ｉ特性
の変化は、主にゲート電極のオープンやＰＮ接合不良に
起因するリークの検出に有効である。例えばゲート電極
のオープンに関して図１０及び図１１と共に説明する。
れられている。この恒温槽３０は何らかの方法により、
内部の温度が所望の温度となるように可変できる構造で
ある。このようにしてＬＳＩ２３全体の温度が変化され
たときの、ＬＳＩ２３のＣＭＯＳ論理回路のＶ−Ｉ特性
の変化は、主にゲート電極のオープンやＰＮ接合不良に
起因するリークの検出に有効である。例えばゲート電極
のオープンに関して図１０及び図１１と共に説明する。
【００４８】 図１０はＬＳＩ全体を温度加速した時、
発覚する故障モードの一例である。同図中、実線ＩＸは
温度加速しない場合であり、破線Ｘは温度加速した場合
のＶ−Ｉ特性である。特性ＩＸとＸの違いから判別され
ることは、チャネル抵抗とスレッショールド電圧が関係
していることである。すなわち、チャネル抵抗は温度係
数に従って、インピーダンスが大きくなる方向へシフト
していき、さらにスレッショールド電圧は 温度特性
（数ｍＶ／ｄｅｇ）に従って減少している。この変化は
インバータ回路の一方のゲート電極がオープンになった
時に顕著にあらわれる。
発覚する故障モードの一例である。同図中、実線ＩＸは
温度加速しない場合であり、破線Ｘは温度加速した場合
のＶ−Ｉ特性である。特性ＩＸとＸの違いから判別され
ることは、チャネル抵抗とスレッショールド電圧が関係
していることである。すなわち、チャネル抵抗は温度係
数に従って、インピーダンスが大きくなる方向へシフト
していき、さらにスレッショールド電圧は 温度特性
（数ｍＶ／ｄｅｇ）に従って減少している。この変化は
インバータ回路の一方のゲート電極がオープンになった
時に顕著にあらわれる。
【００４９】 例えば、図１１は上述の現象を説明する
一例であり、一対のＰチャネルトランジスタ（以降、Ｐ
−ｃｈＴｒと記す）Ｑ１とＮチャネルトランジスタ（以
降、Ｎ−ｃｈＴｒと記す）Ｑ２にて構成されたインバー
タ回路である。インバータ回路のＰ−ｃｈＴｒＱ１のゲ
ート電極がオープンとなった時（図中★で示す）、入力
にハイレベル（Ｈ）の信号が印加されると、Ｖｄｄから
ノーマリーオン状態のＰ−ｃｈＴｒＱ１を介し、更にオ
ン状態のＮ−ｃｈＴｒＱ２を介してＧＮＤへ貫通電流が
流れる。
一例であり、一対のＰチャネルトランジスタ（以降、Ｐ
−ｃｈＴｒと記す）Ｑ１とＮチャネルトランジスタ（以
降、Ｎ−ｃｈＴｒと記す）Ｑ２にて構成されたインバー
タ回路である。インバータ回路のＰ−ｃｈＴｒＱ１のゲ
ート電極がオープンとなった時（図中★で示す）、入力
にハイレベル（Ｈ）の信号が印加されると、Ｖｄｄから
ノーマリーオン状態のＰ−ｃｈＴｒＱ１を介し、更にオ
ン状態のＮ−ｃｈＴｒＱ２を介してＧＮＤへ貫通電流が
流れる。
【００５０】 このインバータ回路が温度加速されると
ノーマリーオン状態のＰ−ｃｈＴｒＱ１のチャネル抵抗
は温度係数に従って、インピーダンスが大きくなる方向
へシフトしていき、さらにＮ−ｃｈＴｒＱ２のスレッシ
ョールド電圧は 温度特性（数ｍＶ／ｄｅｇ）に従って
減少し、図１０に示すＶ−Ｉ特性の変化が顕在化する。
ノーマリーオン状態のＰ−ｃｈＴｒＱ１のチャネル抵抗
は温度係数に従って、インピーダンスが大きくなる方向
へシフトしていき、さらにＮ−ｃｈＴｒＱ２のスレッシ
ョールド電圧は 温度特性（数ｍＶ／ｄｅｇ）に従って
減少し、図１０に示すＶ−Ｉ特性の変化が顕在化する。
【００５１】 次に、前記ＬＳＩの物理環境を変化させ
る方法としてのＬＳＩチップ表面への光の照射の有無
によりＶ−Ｉ特性カーブの特徴を強調する方法について
説明する。図１２はＩｄｄｑ異常が発生するＦＴＰを入
力した状態でＬＳＩのチップ表面に光を入射したり、入
射しなかったりすることでＶ−Ｉ特性の変動を検査する
システムのシステム構成図を示す。
る方法としてのＬＳＩチップ表面への光の照射の有無
によりＶ−Ｉ特性カーブの特徴を強調する方法について
説明する。図１２はＩｄｄｑ異常が発生するＦＴＰを入
力した状態でＬＳＩのチップ表面に光を入射したり、入
射しなかったりすることでＶ−Ｉ特性の変動を検査する
システムのシステム構成図を示す。
【００５２】同図において、定電圧電源及びテストパタ
ーン発生器２１により発生された定電圧及びテストパタ
ーン（ＦＴＰ）がボード２２上に搭載されているＬＳＩ
２３に供給されている。また、Ｖ−Ｉ特性を測定するた
めの電圧計２４及び電流計２５がそれぞれのＶｄｄとＧ
ＮＤ端子間及びＬＳＩ２３のＧＮＤ端子へ接続されるＧ
ＮＤ配線中に設置されており、その信号がケーブル２６
を介してパソコン２７やカーブトレーサ２８に接続され
ている。
ーン発生器２１により発生された定電圧及びテストパタ
ーン（ＦＴＰ）がボード２２上に搭載されているＬＳＩ
２３に供給されている。また、Ｖ−Ｉ特性を測定するた
めの電圧計２４及び電流計２５がそれぞれのＶｄｄとＧ
ＮＤ端子間及びＬＳＩ２３のＧＮＤ端子へ接続されるＧ
ＮＤ配線中に設置されており、その信号がケーブル２６
を介してパソコン２７やカーブトレーサ２８に接続され
ている。
【００５３】更に、ＬＳＩ２３はパッケージが開封さ
れ、チップ表面が露出している。そのチップ面の上方に
光源が設置され、光源からの光３１がチップ表面に照射
されたりされなかったりする。光の照射の有無における
特徴的なことはリークが大幅に変動することである。こ
の現象は、特に拡散層に起因する欠陥にみられる。例え
ば、光の照射によりＰＮ接合部にて電子は活性化される
ため、観察しているＶ−Ｉ特性はインピーダンスが減少
する方向に動き、さらに、接合部のスレッショールド電
圧は減少方向へ移行するため接合部の存在が検出され
る。
れ、チップ表面が露出している。そのチップ面の上方に
光源が設置され、光源からの光３１がチップ表面に照射
されたりされなかったりする。光の照射の有無における
特徴的なことはリークが大幅に変動することである。こ
の現象は、特に拡散層に起因する欠陥にみられる。例え
ば、光の照射によりＰＮ接合部にて電子は活性化される
ため、観察しているＶ−Ｉ特性はインピーダンスが減少
する方向に動き、さらに、接合部のスレッショールド電
圧は減少方向へ移行するため接合部の存在が検出され
る。
【００５４】 次に、前記ＬＳＩの物理環境を変化させ
る方法としてのＬＳＩチップ表面へのイオンの照射の
有無によりＶ−Ｉ特性カーブの特徴を強調する方法につ
いて説明する。図１３はＩｄｄｑ異常が発生するＦＴＰ
を入力した状態でＬＳＩのチップ表面にイオンを入射し
たり、入射しなかったりすることでＶ−Ｉ特性の変動を
検査するシステムのシステム構成図を示す。
る方法としてのＬＳＩチップ表面へのイオンの照射の
有無によりＶ−Ｉ特性カーブの特徴を強調する方法につ
いて説明する。図１３はＩｄｄｑ異常が発生するＦＴＰ
を入力した状態でＬＳＩのチップ表面にイオンを入射し
たり、入射しなかったりすることでＶ−Ｉ特性の変動を
検査するシステムのシステム構成図を示す。
【００５５】同図において、定電圧電源及びテストパタ
ーン発生器２１により発生された定電圧及びテストパタ
ーン（ＦＴＰ）がボード２２上に搭載されているＬＳＩ
２３に供給されている。また、Ｖ−Ｉ特性を測定するた
めの電圧計２４及び電流計２５がそれぞれのＶｄｄとＧ
ＮＤ端子間及びＬＳＩ２３のＧＮＤ端子へ接続されるＧ
ＮＤ配線中に設置されており、その信号がケーブル２６
を介してパソコン２７やカーブトレーサ２８に接続され
ている。
ーン発生器２１により発生された定電圧及びテストパタ
ーン（ＦＴＰ）がボード２２上に搭載されているＬＳＩ
２３に供給されている。また、Ｖ−Ｉ特性を測定するた
めの電圧計２４及び電流計２５がそれぞれのＶｄｄとＧ
ＮＤ端子間及びＬＳＩ２３のＧＮＤ端子へ接続されるＧ
ＮＤ配線中に設置されており、その信号がケーブル２６
を介してパソコン２７やカーブトレーサ２８に接続され
ている。
【００５６】更に、ＬＳＩ２３はイオンを照射するため
にパッケージが開封され、チップ表面が露出している。
そのチップ面の上方にイオン源３２が設置されている。
さらにそのイオン源３２はＬＳ２３及びボード２２を含
む真空鏡筒３４中に設置されている。
にパッケージが開封され、チップ表面が露出している。
そのチップ面の上方にイオン源３２が設置されている。
さらにそのイオン源３２はＬＳ２３及びボード２２を含
む真空鏡筒３４中に設置されている。
【００５７】 イオン照射はＣＭＯＳ論理回路のゲート
電極がオープンになった不良において、その判別に有効
である。例えば図１１に示したインバータ回路において
Ｐ−ｃｈＴｒＱ１のゲート電極がオープンになった状態
を考えた時、イオン照射によりＰ−ｃｈＴｒＱ１のゲー
ト電極にイオンが蓄積することによりそのトランジスタ
にあたかも”Ｈ”レベルが入力した動作状態となり、リ
ークが減少する方向に移行するため、Ｐ−ｃｈＴｒＱ１
のゲート電極がオープンであったという故障モードの検
出が可能となる。
電極がオープンになった不良において、その判別に有効
である。例えば図１１に示したインバータ回路において
Ｐ−ｃｈＴｒＱ１のゲート電極がオープンになった状態
を考えた時、イオン照射によりＰ−ｃｈＴｒＱ１のゲー
ト電極にイオンが蓄積することによりそのトランジスタ
にあたかも”Ｈ”レベルが入力した動作状態となり、リ
ークが減少する方向に移行するため、Ｐ−ｃｈＴｒＱ１
のゲート電極がオープンであったという故障モードの検
出が可能となる。
【００５８】 次に、前記ＬＳＩの物理環境を変化させ
る方法としてのＬＳＩチップ表面への電子の照射の有
無によりＶ−Ｉ特性カーブの特徴を強調する方法につい
て説明する。図１４はＩｄｄｑ異常が発生するＦＴＰを
入力した状態でＬＳＩのチップ表面に電子を照射した
り、照射しなかったりすることでＶ−Ｉ特性の変動を検
査するシステムのシステム構成図を示す。
る方法としてのＬＳＩチップ表面への電子の照射の有
無によりＶ−Ｉ特性カーブの特徴を強調する方法につい
て説明する。図１４はＩｄｄｑ異常が発生するＦＴＰを
入力した状態でＬＳＩのチップ表面に電子を照射した
り、照射しなかったりすることでＶ−Ｉ特性の変動を検
査するシステムのシステム構成図を示す。
【００５９】同図において、定電圧電源及びテストパタ
ーン発生器２１により発生された定電圧及びテストパタ
ーン（ＦＴＰ）がボード２２上に搭載されているＬＳＩ
２３に供給されている。また、Ｖ−Ｉ特性を測定するた
めの電圧計２４及び電流計２５がそれぞれのＶｄｄとＧ
ＮＤ端子間及びＬＳＩ２３のＧＮＤ端子へ接続されるＧ
ＮＤ配線中に設置されており、その信号がケーブル２６
を介してパソコン２７やカーブトレーサ２８に接続され
ている。
ーン発生器２１により発生された定電圧及びテストパタ
ーン（ＦＴＰ）がボード２２上に搭載されているＬＳＩ
２３に供給されている。また、Ｖ−Ｉ特性を測定するた
めの電圧計２４及び電流計２５がそれぞれのＶｄｄとＧ
ＮＤ端子間及びＬＳＩ２３のＧＮＤ端子へ接続されるＧ
ＮＤ配線中に設置されており、その信号がケーブル２６
を介してパソコン２７やカーブトレーサ２８に接続され
ている。
【００６０】更に、ＬＳＩ２３は電子を照射するために
パッケージが開封され、チップ表面が露出している。そ
のチップ面の上方に電子銃３６が設置されている。さら
にその電子銃３６はＬＳＩ２３及びボード２２を含む真
空鏡筒３７中に設置されている。
パッケージが開封され、チップ表面が露出している。そ
のチップ面の上方に電子銃３６が設置されている。さら
にその電子銃３６はＬＳＩ２３及びボード２２を含む真
空鏡筒３７中に設置されている。
【００６１】 電子照射もまた、イオン照射と同様にＣ
ＭＯＳ論理回路のゲート電極がオープンになった不良に
おいて、その判別に有効である。例えば図１１に示した
インバータ回路においてＰ−ｃｈＴｒＱ１のゲート電極
がオープンになった状態を考えた時、電子照射によりＰ
−ｃｈＴｒＱ１のゲート電極に電子が蓄積することによ
りそのトランジスタにあたかも”Ｌ”レベルが入力した
動作状態となり、リーク電流がさらに増大する方向に移
行するため、Ｐ−ｃｈＴｒＱ１のゲート電極がオープン
であったという故障モードの検出が可能となる。
ＭＯＳ論理回路のゲート電極がオープンになった不良に
おいて、その判別に有効である。例えば図１１に示した
インバータ回路においてＰ−ｃｈＴｒＱ１のゲート電極
がオープンになった状態を考えた時、電子照射によりＰ
−ｃｈＴｒＱ１のゲート電極に電子が蓄積することによ
りそのトランジスタにあたかも”Ｌ”レベルが入力した
動作状態となり、リーク電流がさらに増大する方向に移
行するため、Ｐ−ｃｈＴｒＱ１のゲート電極がオープン
であったという故障モードの検出が可能となる。
【００６２】逆に、Ｎ−ｃｈＴｒＱ２のゲート電極がオ
ープンになった状態の時は電子照射によりＮ−ｃｈＴｒ
Ｑ２のゲート電極に電子が蓄積することによりそのトラ
ンジスタにあたかも”Ｌ”レベルが入力した動作状態と
なり、リーク電流が減少する方向に移行するため、Ｎ−
ｃｈＴｒＱ２のゲート電極がオープンであったという故
障モードの検出が可能となる。
ープンになった状態の時は電子照射によりＮ−ｃｈＴｒ
Ｑ２のゲート電極に電子が蓄積することによりそのトラ
ンジスタにあたかも”Ｌ”レベルが入力した動作状態と
なり、リーク電流が減少する方向に移行するため、Ｎ−
ｃｈＴｒＱ２のゲート電極がオープンであったという故
障モードの検出が可能となる。
【００６３】以上のように外部環境を変化させることに
より回路内部に物理的欠陥を有するＣＭＯＳ ＬＳＩの
Ｖ−Ｉ特性を変化させることにより、より詳細に故障モ
ードを検出することが可能となる。
より回路内部に物理的欠陥を有するＣＭＯＳ ＬＳＩの
Ｖ−Ｉ特性を変化させることにより、より詳細に故障モ
ードを検出することが可能となる。
【００６４】さらに以上述べた印加電圧の工夫や、ＬＳ
Ｉの外部環境の変化の組合せからＣＭＯＳ ＬＳＩ内部
の物理故障の特異なモードを顕在化することが可能であ
る。
Ｉの外部環境の変化の組合せからＣＭＯＳ ＬＳＩ内部
の物理故障の特異なモードを顕在化することが可能であ
る。
【００６５】以上の操作により検出されるＶ−Ｉ特性カ
ーブは、その特徴をつかむことにより故障モードの検出
ができる、２つの方法がある。Ｖ−Ｉ特性カーブの全体
形状とＶ−Ｉ特性カーブの特異点を抽出した方法であ
る。
ーブは、その特徴をつかむことにより故障モードの検出
ができる、２つの方法がある。Ｖ−Ｉ特性カーブの全体
形状とＶ−Ｉ特性カーブの特異点を抽出した方法であ
る。
【００６６】 図１５は第一の方式を説明するＶ−Ｉ特
性カーブの全体形状である。これは各故障モードに特徴
的なカーブを描くため、大まかな検出が可能となる。
性カーブの全体形状である。これは各故障モードに特徴
的なカーブを描くため、大まかな検出が可能となる。
【００６７】 図１６はもう一つの方式であり、Ｖ−Ｉ
特性カーブの特異点及びリークの勾配をパラメータとし
て検出する方式である。すなわち、それらのパラメータ
はリーク電流が流れはじめる電圧値（図中ａ）と、リー
ク電流カーブの勾配が変化する電圧、電流の位置（図中
ｂ，ｃ，ｄ）を示す、（Ｖｂ，Ｉｂ），（Ｖｃ，Ｉ
ｃ），（Ｖｄ，Ｉｄ）値と、各勾配の値（図中α、β、
γ）である。ここで、上記の各勾配の値α、β、γは次
式で表される。
特性カーブの特異点及びリークの勾配をパラメータとし
て検出する方式である。すなわち、それらのパラメータ
はリーク電流が流れはじめる電圧値（図中ａ）と、リー
ク電流カーブの勾配が変化する電圧、電流の位置（図中
ｂ，ｃ，ｄ）を示す、（Ｖｂ，Ｉｂ），（Ｖｃ，Ｉ
ｃ），（Ｖｄ，Ｉｄ）値と、各勾配の値（図中α、β、
γ）である。ここで、上記の各勾配の値α、β、γは次
式で表される。
【００６８】α＝Ｉｂ／（Ｖｂ−Ｖａ） β＝（Ｉｃ−Ｉｂ）／（Ｖｃ−Ｖｂ） γ＝（Ｉｄ−Ｉｃ）／（Ｖｄ−Ｖｃ） これらのパラメータはＶ−Ｉ特性の特徴を定量化して表
現しているため、リーク通路の等価回路が明確に判断で
き、従って、確実に故障モードを特定化できる。
現しているため、リーク通路の等価回路が明確に判断で
き、従って、確実に故障モードを特定化できる。
【００６９】以上のようにＣＭＯＳ論理回路の内部に物
理故障が存在する時、検出されるＶ−Ｉ特性は各々の物
理故障に対して特異な特性を得ることができるため、そ
のＶ−Ｉ特性カーブの判定から故障モードを検出でき
る。
理故障が存在する時、検出されるＶ−Ｉ特性は各々の物
理故障に対して特異な特性を得ることができるため、そ
のＶ−Ｉ特性カーブの判定から故障モードを検出でき
る。
【００７０】次に、検出したＶ−Ｉ特性の特徴から故障
モードを特定化する方法を述べる。あらかじめ、故障モ
ードとその故障に起因して発生する電圧−電流特性との
相関をデータベースとして収集しておく。これには２つ
の公知の方式がある。１つは基本的な論理回路に故障を
設定し、回路シミュレーションにより発生するＶ−Ｉ特
性を算出する方式である。シミュレーションは、故障モ
ードを内蔵するＬＳＩのデバイス構造より等価回路を基
にして決定されるものであり、電圧を増減することで等
価回路上を流れる電流値を算出し、Ｖ−Ｉ特性を出力す
ることができる。２つ目は故障したＬＳＩの故障解析か
ら故障モードとその故障に起因して発生するＶ−Ｉ特性
を収集する方式である。
モードを特定化する方法を述べる。あらかじめ、故障モ
ードとその故障に起因して発生する電圧−電流特性との
相関をデータベースとして収集しておく。これには２つ
の公知の方式がある。１つは基本的な論理回路に故障を
設定し、回路シミュレーションにより発生するＶ−Ｉ特
性を算出する方式である。シミュレーションは、故障モ
ードを内蔵するＬＳＩのデバイス構造より等価回路を基
にして決定されるものであり、電圧を増減することで等
価回路上を流れる電流値を算出し、Ｖ−Ｉ特性を出力す
ることができる。２つ目は故障したＬＳＩの故障解析か
ら故障モードとその故障に起因して発生するＶ−Ｉ特性
を収集する方式である。
【００７１】そして、収集した上記のＶ−Ｉ特性は上述
したＶ−Ｉ特性カーブの全体形状やＶ−Ｉ特性カーブの
特異点パラメータ値としてデータベース化される。
したＶ−Ｉ特性カーブの全体形状やＶ−Ｉ特性カーブの
特異点パラメータ値としてデータベース化される。
【００７２】次に、検出されたＶ−Ｉ特性の形状とデー
タベース内のＶ−Ｉ特性の特徴の類似性の比較から、故
障モードを特定する。その比較手法はパソコンやエンジ
ニアリングワークステーションを用いて行う。このよう
にして、本実施例によれば、非破壊にて、効率的にＣＭ
ＯＳ論理回路内部に発生した故障モードを特定化でき
る。
タベース内のＶ−Ｉ特性の特徴の類似性の比較から、故
障モードを特定する。その比較手法はパソコンやエンジ
ニアリングワークステーションを用いて行う。このよう
にして、本実施例によれば、非破壊にて、効率的にＣＭ
ＯＳ論理回路内部に発生した故障モードを特定化でき
る。
【００７３】なお、本発明は上記の実施例に限定される
ものではなく、例えば定常時のＩｄｄｑ値が小さな回路
ならば、メモリ、アナログ回路さらにはマイクロコンピ
ュータ等の回路にも利用できる。
ものではなく、例えば定常時のＩｄｄｑ値が小さな回路
ならば、メモリ、アナログ回路さらにはマイクロコンピ
ュータ等の回路にも利用できる。
【００７４】また、定常時に大きなＩｄｄｑ値が発生す
る回路において、定常時のＶ−Ｉ特性がわかれば、Ｉｄ
ｄｑ異常が発生した時のＶ−Ｉ特性から定常時のＶ−Ｉ
特性分を引算することにより、上記と同様、簡単に故障
モードを特定できる。
る回路において、定常時のＶ−Ｉ特性がわかれば、Ｉｄ
ｄｑ異常が発生した時のＶ−Ｉ特性から定常時のＶ−Ｉ
特性分を引算することにより、上記と同様、簡単に故障
モードを特定できる。
【００７５】
【発明の効果】以上説明したように、本発明によれば、
非破壊にて、効率的にＣＭＯＳ論理回路内部に発生した
故障モードを特定化できる。すなわち、本発明によれ
ば、回路内部の物理故障を顕在化させるＩｄｄｑ異常が
発生するテストパターンを入力端子に入力し、その時得
られるＶ−Ｉ特性のカーブより故障モードを特定化でき
るため、故障発生箇所を絞り込み、さらに故障モードを
検出するための膨大な工数と時間を削減できる。
非破壊にて、効率的にＣＭＯＳ論理回路内部に発生した
故障モードを特定化できる。すなわち、本発明によれ
ば、回路内部の物理故障を顕在化させるＩｄｄｑ異常が
発生するテストパターンを入力端子に入力し、その時得
られるＶ−Ｉ特性のカーブより故障モードを特定化でき
るため、故障発生箇所を絞り込み、さらに故障モードを
検出するための膨大な工数と時間を削減できる。
【００７６】さらに、本発明によれば、数々の故障モー
ドを特定化するための電源や外部環境の工夫を行うこと
でＶ−Ｉ特性のカーブを強調した状態で故障モードを特
定することができるため、各々の故障モードに特異なモ
ードを確実に推定できる。
ドを特定化するための電源や外部環境の工夫を行うこと
でＶ−Ｉ特性のカーブを強調した状態で故障モードを特
定することができるため、各々の故障モードに特異なモ
ードを確実に推定できる。
【００７７】さらに、本発明によれば、Ｉｄｄｑ異常の
テストパターンにて測定したＶ−Ｉ特性は、電気回路上
に発生した故障モードの種類に依存したＶ−Ｉ特性とし
て表示されるため、そのＶ−Ｉ特性を検出することによ
り簡単に故障モードを特定できる。
テストパターンにて測定したＶ−Ｉ特性は、電気回路上
に発生した故障モードの種類に依存したＶ−Ｉ特性とし
て表示されるため、そのＶ−Ｉ特性を検出することによ
り簡単に故障モードを特定できる。
【図１】本発明方法の一実施例のフローチャートであ
る。
る。
【図２】図１のフローチャートにおけるＦＴＰとＩｄｄ
ｑ値の関係の一例を示すグラフである。
ｑ値の関係の一例を示すグラフである。
【図３】図２のグラフから検出したＩｄｄｑ値異常を有
するＦＴＰでの電源電圧対電源電流（Ｖ−Ｉ）特性の一
例である。
するＦＴＰでの電源電圧対電源電流（Ｖ−Ｉ）特性の一
例である。
【図４】一定電圧を印加した状態でのＶ−Ｉ特性であ
る。
る。
【図５】故障発生箇所を起点若しくは中心としてインピ
ーダンスの減少する方向へリーク通路が変化していく様
子を示す等価回路図である。
ーダンスの減少する方向へリーク通路が変化していく様
子を示す等価回路図である。
【図６】リーク電流を一定に保った状態でＶ−Ｉ特性の
変化を示す図である。
変化を示す図である。
【図７】電源電圧にパルス電圧を重畳するときの一例の
システム構成図である。
システム構成図である。
【図８】印加電圧の極性を逆にしたときのＶ−Ｉ特性の
一例を示す図である。
一例を示す図である。
【図９】温度加速をしながらＶ−Ｉ特性の変動を測定す
る装置の一例を示す構成図である。
る装置の一例を示す構成図である。
【図１０】ＬＳＩ全体を温度加速したときとしていない
ときのＶ−Ｉ特性の変化を示す図である。
ときのＶ−Ｉ特性の変化を示す図である。
【図１１】温度加速によるＶ−Ｉ特性の変動を説明する
インバータ回路図である。
インバータ回路図である。
【図１２】ＬＳＩチップ表面に光の入射の有無によりＶ
−Ｉ特性の変動を検査する装置の一例を示す構成図であ
る。
−Ｉ特性の変動を検査する装置の一例を示す構成図であ
る。
【図１３】ＬＳＩチップ表面にイオンの照射の有無によ
りＶ−Ｉ特性の変動を検査する装置の一例を示す構成図
である。
りＶ−Ｉ特性の変動を検査する装置の一例を示す構成図
である。
【図１４】ＬＳＩチップ表面に電子の照射の有無により
Ｖ−Ｉ特性の変動を検査する装置の一例を示す構成図で
ある。
Ｖ−Ｉ特性の変動を検査する装置の一例を示す構成図で
ある。
【図１５】故障モードを推定するために用いるＶ−Ｉ特
性カーブの全体形状である。
性カーブの全体形状である。
【図１６】故障モードを推定するためのパラメータとし
て用いるＶ−Ｉ特性カーブの特異点及びリークの勾配の
一例を示す図である。
て用いるＶ−Ｉ特性カーブの特異点及びリークの勾配の
一例を示す図である。
【図１７】エミッション顕微鏡によるＬＳＩの解析のた
めの説明図である。
めの説明図である。
【図１８】ゲート酸化膜とゲート電極のオープン不良の
各波長に対する発光量の関係を示す発光スペクトラムで
ある。
各波長に対する発光量の関係を示す発光スペクトラムで
ある。
１１〜１５ 本発明方法の一実施例の各ステップ ２１ 定電圧電源及びテストパターン発生器 ２２ ボード ２３ 大規模集積回路（ＬＳＩ） ２４ 電圧計 ２５ 電流計 ２６ ケーブル ２７ パーソナルコンピュータ（パソコン） ２８ カーブトレーサ ２９ パルス電圧源 ３０ 恒温槽 ３１ 光 ３２ イオン源 ３４、３７ 鏡筒 ３６ 電子銃
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/26 G01R 31/28 H01L 21/66 H03K 19/0948
Claims (12)
- 【請求項１】 ＣＭＯＳ論理回路の入力端子より任意の
論理動作テストパターンを順次に入力して、該ＣＭＯＳ
論理回路の論理動作の静止状態における電源電流をそれ
ぞれ測定し、そのうち論理動作の静止状態における電源
電流が所定値を越えて流れる異常が発生する論理動作テ
ストパターンを抽出し、該抽出した論理動作テストパタ
ーンを印加した状態で電源電圧又は電源電流の変化に応
じて変化する電源電流又は電源電圧の変化特性カーブか
ら故障モードを特定することを特徴とする故障モードの
特定方法。 - 【請求項２】 前記抽出した論理動作テストパターンを
印加した状態で電源電圧又は電源電流の変化に応じて変
化する電源電流又は電源電圧の変化特性カーブは、前記
ＣＭＯＳ論理回路の電源印加環境を変化させることによ
り変化する電源電圧対電源電流特性のカーブであること
を特徴する請求項１記載の故障モードの特定方法。 - 【請求項３】 前記ＣＭＯＳ論理回路の電源印加環境の
変化は、一定電源電圧を印加した状態で前記電源電圧対
電流特性の任意の時間毎の変化であることを特徴とする
請求項２記載の故障モードの特定方法。 - 【請求項４】 前記ＣＭＯＳ論理回路の電源印加環境の
変化は、一定の異常静止状態電源電流を流した状態で前
記電源電圧対電流特性の任意の時間毎の変化であること
を特徴とする請求項２記載の故障モードの特定方法。 - 【請求項５】 前記ＣＭＯＳ論理回路の電源印加環境の
変化は、電源電圧にパルス電圧を印加して前記電源電圧
対電流特性を変化させることであることを特徴とする請
求項２記載の故障モードの特定方法。 - 【請求項６】 前記ＣＭＯＳ論理回路の電源印加環境の
変化は、印加する電源電圧の極性を逆にして前記電源電
圧対電流特性を変化させることであることを特徴とする
請求項２記載の故障モードの特定方法。 - 【請求項７】 前記抽出した論理動作テストパターンを
印加した状態で電源電圧の変化に応じて変化する電源電
流の変化特性カーブは、前記ＣＭＯＳ論理回路の物理環
境を変化させることにより変化する電源電圧対電源電流
特性のカーブであることを特徴する請求項１記載の故障
モードの特定方法。 - 【請求項８】 前記ＣＭＯＳ論理回路の物理環境の変化
は、該ＣＭＯＳ論理回路を有する大規模集積回路の外部
温度を変化させることであることを特徴とする請求項７
記載の故障モードの特定方法。 - 【請求項９】 前記ＣＭＯＳ論理回路の物理環境の変化
は、該ＣＭＯＳ論理回路を有する大規模集積回路のチッ
プ表面への光の照射の有無であることを特徴とする請求
項７記載の故障モードの特定方法。 - 【請求項１０】 前記ＣＭＯＳ論理回路の物理環境の変
化は、該ＣＭＯＳ論理回路を有する大規模集積回路のチ
ップ表面へのイオンの照射の有無であることを特徴とす
る請求項７記載の故障モードの特定方法。 - 【請求項１１】 前記ＣＭＯＳ論理回路の物理環境の変
化は、該ＣＭＯＳ論理回路を有する大規模集積回路のチ
ップ表面への電子の照射の有無であることを特徴とする
請求項７記載の故障モードの特定方法。 - 【請求項１２】 前記異常が発生する論理動作テストパ
ターンを印加した状態で電源電圧の変化に応じて変化す
る電源電流の変化特性カーブから故障モードを特定する
ために、該電源電圧対電源電流特性において電源電流が
急激に流れ始める電源電圧値、電源電流の勾配及び特性
の特異点をそれぞれ用いて故障モードを検出することを
特徴とする請求項１乃至１１のうちいずれか一項記載の
故障モードの特定方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7165118A JP2814953B2 (ja) | 1995-06-30 | 1995-06-30 | 故障モードの特定方法 |
| US08/672,925 US5889789A (en) | 1995-06-30 | 1996-06-28 | Fault mode estimating system using abnormal current and V-I characteristics |
| DE19626103A DE19626103A1 (de) | 1995-06-30 | 1996-06-28 | Fehlerbeurteilungssystem mit Erfassung von anomalem Strom und V-I-Charakteristika |
| KR1019960026063A KR100188173B1 (ko) | 1995-06-30 | 1996-06-29 | 비정상 전류 및 v-i 특성을 사용하는 결함 모드평가시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7165118A JP2814953B2 (ja) | 1995-06-30 | 1995-06-30 | 故障モードの特定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0915294A JPH0915294A (ja) | 1997-01-17 |
| JP2814953B2 true JP2814953B2 (ja) | 1998-10-27 |
Family
ID=15806262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7165118A Expired - Fee Related JP2814953B2 (ja) | 1995-06-30 | 1995-06-30 | 故障モードの特定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2814953B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3696507B2 (ja) | 2000-12-28 | 2005-09-21 | 株式会社アドバンテスト | 試験装置、試験方法、及び生産方法 |
| JP2002237506A (ja) * | 2001-02-09 | 2002-08-23 | Mitsubishi Electric Corp | 故障解析装置及び故障解析方法、並びに半導体装置の製造方法 |
-
1995
- 1995-06-30 JP JP7165118A patent/JP2814953B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0915294A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7786436B1 (en) | FIB based open via analysis and repair | |
| US5523694A (en) | Integrated circuit failure analysis by low-energy charge-induced voltage alteration | |
| US5175495A (en) | Detection of semiconductor failures by photoemission and electron beam testing | |
| KR100402044B1 (ko) | 비파괴 검사 방법 | |
| Wolfgang et al. | Electron-beam testing of VLSI circuits | |
| TW201704766A (zh) | 加熱粒子束以識別缺陷 | |
| CN112313782B (zh) | 半导体检查装置 | |
| KR100188173B1 (ko) | 비정상 전류 및 v-i 특성을 사용하는 결함 모드평가시스템 | |
| US6681193B2 (en) | Method for testing a CMOS integrated circuit | |
| US6154039A (en) | Functional OBIC analysis | |
| JP2814953B2 (ja) | 故障モードの特定方法 | |
| JP2002368049A (ja) | 半導体装置の検査方法及び検査装置並びに半導体装置の製造方法 | |
| US20030057988A1 (en) | Semiconductor device inspecting method using conducting AFM | |
| JP2734416B2 (ja) | 故障モードの特定方法及び装置 | |
| KR100683386B1 (ko) | 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치 | |
| JP2011014798A (ja) | 半導体検査装置および半導体検査方法 | |
| Zhang et al. | Conductive-AFM for Inline Voltage Contrast Defect Characterization at Advanced Technology Nodes | |
| JP2008041757A (ja) | 半導体検査装置および半導体検査方法 | |
| JP3287332B2 (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
| Johnson et al. | Device Ioff Mapping—Analysis of Ring Oscillator by Optical Beam Induced Resistance Change | |
| US6859061B2 (en) | Device for analyzing failure in semiconductor device provided with internal voltage generating circuit | |
| Lacaba et al. | Efficient Fault and Defect Localization Through Multiple Emission Site Analysis | |
| JPH02194541A (ja) | 光プローバ | |
| Zulkifli et al. | Defect Finding for Power-Related Failure Due to Internal Circuitry Issue | |
| US20010050936A1 (en) | Logic determination device for semiconductor integrated device and logic determination method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |