DE19626103A1 - Fehlerbeurteilungssystem mit Erfassung von anomalem Strom und V-I-Charakteristika - Google Patents
Fehlerbeurteilungssystem mit Erfassung von anomalem Strom und V-I-CharakteristikaInfo
- Publication number
- DE19626103A1 DE19626103A1 DE19626103A DE19626103A DE19626103A1 DE 19626103 A1 DE19626103 A1 DE 19626103A1 DE 19626103 A DE19626103 A DE 19626103A DE 19626103 A DE19626103 A DE 19626103A DE 19626103 A1 DE19626103 A1 DE 19626103A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor device
- error
- failure mode
- voltage
- environment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Description
Die Erfindung betrifft ein System zum Beurteilen eines Feh
lermodus in einer Halbleitervorrichtung wie einer inte
grierten CMOS-Vorrichtung.
In einem ersten bekannten System zur Erfassung eines Feh
lers bzw. Fehlermodus in einer Halbleitervorrichtung wird
ein Elektronenstrahl auf die Vorrichtung eingestrahlt, und
als Ergebnis wird ein Potentialplan od. dgl. durch Erfas
sung von Sekundärelektronen erhalten, die von der Vorrich
tung erzeugt werden. Dann wird ein Fehlermodus durch Beob
achten der Vorrichtung mit einem optischen Mikroskop, durch
Ätzen der Vorrichtung mit einem Laserstrahl oder durch
Schneiden der Vorrichtung mit einem fokussierten Ionen
strahl (FIB) erfaßt.
Da jedoch in dem ersten bekannten System die Erfassung ei
nes Fehlermodus durch Verwendung einer physikalischen Ana
lyse durchgeführt wird, wird eine lange Zeit benötigt, um
einen Fehlermodus vollständig zu erfassen.
Ein zweites bekanntes System zur Erfassung eines Fehlermo
dus in einer Halbleitervorrichtung verwendet ein optisches
Emissionsmikroskop mit einer Funktion zur Sammlung erfaßten
Lichtes (vgl. H. Ishizuka et al, "Study of Failure Analysis
using Photoinspection", REAJ 4-th Symposium, Band 13, Nr.
3, Seiten 71-76, November 1991). Dies wird später im Detail
erläutert.
Bei dem zweiten bekannten System sind jedoch die erfaßten
Fehlermodi beispielsweise auf offene Fehler einer Gateelek
trode, einen Leckfehler aufgrund Zerstörung einer Gateoxid
schicht und auf einen Kurzschluß zwischen Verbindungen
durch einen Leiter mit hohem Widerstand beschränkt. Es ist
desweiteren nicht möglich, einen Fehlermodus akkurat abzu
schätzen, da das Emissionsspektrum eines Fehlers ähnlich
dem Emissionsspektrum eines anderen Fehlers ist. Desweite
ren ist es notwendig, einen Fehlerpunkt vor der Analyse
durch das optische Emissionsmikroskop zu spezifizieren.
Falls sich desweiteren ein Fehlerpunkt unterhalb einer Lei
tungsschicht befindet, ist es nicht möglich, das von einem
solchen Fehlerpunkt erzeugte Licht zu erfassen, da das
Licht durch die Leitungsschicht reflektiert wird. Wenn des
weiteren ein Leckstrom, der durch den Fehlerpunkt fließt,
so groß ist, daß er die Lichtintensität deutlich erhöht,
ist es nicht möglich, das optische Emissionsmikroskop nor
mal zu betreiben.
In einem dritten bekannten System zur Erfassung eines Feh
lermodus in einer Halbleitervorrichtung wird ein Signalver
lauf mittels eines Elektronenstrahls oder eines Laser
strahls oder durch direktes Sondieren mit einer Metallnadel
erhalten und mit einem simulierten Signalverlauf vergli
chen. Falls der Signalverlauf sich von dem simulierten Si
gnalverlauf unterscheidet, wird als Ergebnis eine Logiksi
mulation durchgeführt, um den Fehlermodus zu erfassen.
Bei dem dritten bekannten System wird jedoch eine lange
Zeit zur Erfassung des Fehlermodus benötigt, da eine lange
Zeit erforderlich ist, das Resultat der Logiksimulation zu
analysieren.
Es ist eine Aufgabe der Erfindung, in einfacher und schnel
ler Weise einen Fehlermodus in einer Halbleitervorrichtung
zu beurteilen.
Erfindungsgemäß werden in einem System zur Beurteilung ei
nes Fehlermodus in einer Halbleitervorrichtung Funktions
testmuster erzeugt und an die Halbleitervorrichtung über
tragen. Falls ein anomaler Strom erfaßt wird, werden die V-
I-Charakteristika der Halbleitervorrichtung erfaßt und dann
mit den V-I-Bezugscharakteristika für einen speziellen Feh
lermodus verglichen, wodurch beurteilt wird, daß der spezi
fizierte Fehlermodus aufgetreten ist.
Die vorliegende Erfindung wird im Vergleich mit der bekann
ten Technik aus der folgenden Beschreibung mit Bezug auf
die beigefügten Zeichnungen deutlich. Es zeigen:
Fig. 1 ein Blockdiagramm zur Erläuterung eines bekannten
Fehlermoduserfassungsgerätes,
Fig. 2 ein Graph eines Emissionsspektrums, das in dem Gerät
der Fig. 1 erhalten wird,
Fig. 3A ein Schaltungsdiagramm zur Erläuterung einer norma
len CMOS-NOR-Schaltung mit zwei Eingängen,
Fig. 3 eine Wahrheitstabelle der Schaltung von Fig. 3A,
Fig. 4A ein Schaltungsdiagramm zur Erläuterung einer feh
lerhaften CMOS-NOR-Schaltung mit zwei Eingängen,
Fig. 4B eine Wahrheitstabelle der Schaltung der Fig. 4A,
Fig. 5 ein Blockdiagramm zur Erläuterung eines Ausführungs
beispiels des erfindungsgemäßen Fehlerbeurteilungsgerätes,
Fig. 6 ein Flußdiagramm zur Erläuterung des Betriebs des
Computers der Fig. 5,
Fig. 7 ein VDD-Zufuhr-Ruhestromdiagramm zur Erläuterung des
Flußdiagramms der Fig. 6,
Fig. 8A und 8B Diagramme zur Erläuterung eines Beispiels
von V-I-Charakteristika des Schrittes 603 der Fig. 6,
Fig. 9A und 9B Parametertabellen der V-I-Charakteristika
der Fig. 8B,
Fig. 10 ein detailliertes Flußdiagramm des Schrittes 604
der Fig. 6,
Fig. 11A, 11B und 11C Beispiele von V-I-Charakteristika zur
Erläuterung des Leitungsschichten-Fehlermodus der Fig. 10,
Fig. 11D ein Schaltungsdiagramm zur Erläuterung der V-I-
Charakteristika der Fig. 11A,
Fig. 12A, 12B und 12C Diagramme zur Erläuterung von Bei
spielen von V-I-Charakteristika zum Erläutern von Quer
schnittstruktur-Fehlermodi der Fig. 10,
Fig. 12D ein Schaltungsdiagramm zur Erläuterung der V-I-
Charakteristika der Fig. 12B,
Fig. 12E eine Schnittdarstellung zur Erläuterung der V-I-
Charakteristika der Fig. 12B,
Fig. 13A, 13B und 13C Diagramme zur Erläuterung von Bei
spielen von V-I-Charakteristika zum Erklären von PN-Über
gangs-Fehlermodi der Fig. 10,
Fig. 13D ein Schaltungsdiagramm zur Erläuterung der V-I-
Charakteristika der Fig. 13B,
Fig. 13E eine Schnittdarstellung zum Erläuterung der V-I-
Charakteristika der Fig. 13B,
Fig. 14A ein Schaltungsdiagramm eines Beispiels der V-I-
Charakteristika zum Erläutern eines Fehlermodus einer Simu
lationsdefektvorrichtung von Fig. 10,
Fig. 14B ein Diagramm der V-I-Charakteristika der Schaltung
der Fig. 14A,
Fig. 15A ein Diagramm eines ersten Beispiels der V-I-Cha
rakteristika im Schritt 608 der Fig. 6,
Fig. 15B ein Schaltungsdiagramm zur Erläuterung eines Feh
lermodus in einem ersten Beispiel der Fig. 15A,
Fig. 16 ein Diagramm eines zweiten Beispiels der V-I-Cha
rakteristika im Schritt 608 der Fig. 6,
Fig. 17A, 17B und 17C Zeitablauf-Diagramme zur Erläuterung
der Spannung, die der Vorrichtung der Fig. 5 angelegt wird,
Fig. 18 ein Diagramm eines dritten Beispiels der V-I-Cha
rakteristika im Schritt 608 der Fig. 6,
Fig. 19 ein Diagramm zur Erläuterung eines vierten Bei
spiels der V-I-Charakteristika im Schritt 608 der Fig. 6,
Fig. 20A ein Diagramm zur Erläuterung einer Konstanttempe
raturkammer zum Einkapseln der Vorrichtung der Fig. 5 zum
Erläutern eines fünften Beispiels der V-I-Charakteristika
im Schritt 608 der Fig. 6,
Fig. 20B ein Diagramm zur Erläuterung des fünften Beispiels
der V-I-Charakteristika im Schritt 608 der Fig. 6,
Fig. 21 ein Schaltungsdiagramm zum Erläutern eines Fehler
modus in dem fünften Beispiel der Fig. 20B,
Fig. 22 ein Diagramm einer Lichtquellenkammer für die Vor
richtung der Fig. 5 zum Erläutern eines sechsten Beispiels
der V-I-Charakteristika im Schritt 608 der Fig. 6,
Fig. 23 ein Diagramm eines Ionenimplantationsgerätes für
die Vorrichtung der Fig. 5 zum Erläutern eines siebten Bei
spiels der V-I-Charakteristika im Schritt 608 der Fig. 6
und
Fig. 24 ein Diagramm eines Elektronenstrahlgerätes für die
Vorrichtung der Fig. 5 zum Erläutern eines achten Beispiels
der V-I-Charakteristika im Schritt 608 der Fig. 6.
Vor der Beschreibung eines bevorzugten Ausführungsbeispiels
wird ein bekanntes Fehlerdetektorgerät mit Bezug auf die
Fig. 1 und 2 erläutert (vgl. H. Ishizuka et al "Study of
Failure Analysis using Photoinspection" REAJ Fourth Sympo
sium, Band 13, Nr. 3, Seiten 71 bis 76, November 1991).
In Fig. 1 enthält ein Dunkelraum 100 eine Karte 1001 für
eine zu testende Vorrichtung (DUT), eine CMOS-Halbleiter
vorrichtung 1002, die auf der DUT-Karte 1001 montiert ist,
ein optisches Emissionsmikroskop 1003, einen Bandpaßfilter
1004, eine Schriftverstärkerröhre (fontamplifier tube)
1005, die als Bildverstärker bezeichnet wird, und eine Ka
mera 1006 mit einer ladungsgekoppelten Vorrichtung (CCD).
Eine Konstantspannung wird durch eine Konstantspannungsver
sorgung 101 der DUT-Karte 1001 zugeführt. Als Ergebnis wird
schwaches Licht, das von einem reinen Fehlerpunkt der Halb
leitervorrichtung 1002 erzeugt wird, über das optische
Emissionsmikroskop 1003 und den Bandpaßfilter 1004 der
Schriftverstärkerröhre 1005 zugeführt. Anschließend wird
das schwache Licht durch die Schriftverstärkerröhre 1005
verstärkt und einer Bildverarbeitungseinheit 102 zum Analy
sieren des verstärkten Lichtes zugeführt. Ein durch Analy
sieren des verstärkten Lichtes erhaltenes Bild, d. h. ein
Emissionsspektrum, wird auf einer Anzeigeeinheit 103 ange
zeigt. In diesem Fall hat das optische Emissionsmikroskop
1003 eine Funktion zum Sammeln erfaßten Lichtes. Auf diese
Weise kann ein Fehlermodus durch Beobachten des Emissions
spektrums, das auf der Anzeigeeinheit 103 angezeigt wird,
abgeschätzt werden.
Da jedoch bei dem Gerät der Fig. 1 die Wellenlänge des
Bandpaßfilters 1004 auf beispielsweise 400 bis 1000 nm be
schränkt ist, sind die zu erfassenden Fehlermodi beschränkt
auf beispielsweise einen offenen Fehler einer Gateelek
trode, einen Leckfehler aufgrund von Zerstörung einer Ga
teoxidschicht und einen Kurzschluß zwischen Verbindungen
eines Leiters mit hohem Widerstand. Desweiteren ist es bei
dem Gerät der Fig. 1 nicht möglich, einen Fehlermodus genau
abzuschätzen, da das Emissionsspektrum eines Fehlermodus
dem Emissionsspektrum eines anderen Fehlermodus gleicht.
Wie beispielsweise in Fig. 2 dargestellt ist, ist das Emis
sionsspektrum eines Gateisolierschichtfehlers, der mit A
gekennzeichnet ist, ähnlich zu dem eines Gateelektrodenöff
nungsfehlers, der durch B bezeichnet ist. Hinsichtlich der
Fluktuation des Emissionsspektrums ist es somit schwierig,
einen Fehlermodus von einem anderen Fehlermodus zu unter
scheiden.
Es ist weiterhin erforderlich, vor der Analyse durch das
optische Emissionsspektrum einen Fehlerpunkt zu spezifizie
ren. Das bedeutet, daß das Emissionsspektrum des von dem
Fehlerpunkt erzeugten Lichtes analysiert wird, nachdem ein
Fehlerpunkt spezifiziert ist. Aufgrunddessen benötigt es
eine lange Zeit, den Fehlermodus des Fehlerpunktes abzu
schätzen.
Falls desweiteren ein Fehlerpunkt unterhalb einer Leitungs
schicht liegt, ist es nicht möglich, das von einem solchen
Fehlerpunkt erzeugte Licht zu erfassen, da das Licht durch
die Leitungsschicht reflektiert wird.
Wenn desweiteren ein Leckstrom, der durch einen Fehlerpunkt
fließt, so groß ist, daß er die Lichtintensität deutlich
erhöht, ist es nicht möglich, das optische Emissionsmikro
skop 1003 normal zu betreiben.
Im Folgenden wird das Prinzip der vorliegenden Erfindung
mit Bezug auf die Fig. 3A, 3B, 4A und 4B erläutert.
In Fig. 3A, die eine normale CMOS-NOR-Schaltung mit zwei
Eingängen zeigt, sind P-Kanal-MOS-Transistoren Qp1 und
Qp2 in Reihe zwischen einen Versorgungsanschluß VDD und
einen Ausgangsanschluß OUT geschaltet, und N-Kanal-MOS-
Transistoren Qn1 und Qn2 sind parallel zwischen den Aus
gangsanschluß OUT und einen Masseanschluß GND geschaltet.
Die Transistoren Qp1 und Qn1 sind parallel zwischen den
Ausgangsanschluß OUT und einen Masseanschluß GND geschal
tet. Die Transistoren Qp1 und Qn1 werden durch die Spannung
an einem Eingangsanschluß IN1 gesteuert, und die Transisto
ren QP2 und QN2 werden durch die Spannung an einem Ein
gangsanschluß IN2 gesteuert. Die Wahrheitstabelle der NOR-
Schaltung der Fig. 3A ist in Fig. 3B dargestellt.
In Fig. 3A gibt es keinen VDD-Ruhezufuhrstrom Iddq, der vom
Versorgungsanschluß VDD zum Masseanschluß GND fließt. Das
bedeutet, daß der VDD-Ruheversorgungsstrom Iddq in einem
normalen Zustand ist.
In Fig. 4A, die eine fehlerhafte CMOS-NOR-Schaltung mit
zwei Eingängen zeigt, sei angenommen, daß das Gate des N-
Kanal-Transistors Qn2 offen ist, so daß der N-Kanal-Transi
stor QN2 normalerweise in einem Einschaltzustand ist. Wenn
die Spannungen an den Eingangsanschlüssen IN1 und IN2 beide
niedrig sind, fließt ein Eindringstrom, das heißt ein
großer VDD-Versorgungsruhestrom Iddq. Das bedeutet, daß der
VDD-Versorgungsruhestrom Iddq in einem anomalen Zustand
ist.
Wenn in Fig. 4A die Spannungen an den Eingangsanschlüssen
IN1 und IN2 beide niedrig sind, ergibt sich weiterhin die
Spannung Vout an dem Ausgangsanschluß OUT zu
Vout = VDD · (Zn) / (2 · Zp + Zn)
wobei Zp die Impedanz des P-Kanal-Transistors Qp2 ist,
Zn die Impedanz jedes N-Kanal-Transistors Qn1 und Qn2 ist und
Vth die logische Schwellspannung eines CMOS-Inverters ist.
Zn die Impedanz jedes N-Kanal-Transistors Qn1 und Qn2 ist und
Vth die logische Schwellspannung eines CMOS-Inverters ist.
Falls Zp = Zn, dann ist
Vout = (1/3) VDD < Vth.
Aufgrunddessen ergibt sich für die NOR-Schaltung der Fig.
4A die Wahrheitstabelle der Fig. 4B.
Ganz allgemein fließt somit ein anomaler VDD-Versorgungsru
hestrom, falls eine Halbleitervorrichtung wie eine CMOS-
Vorrichtung einen physikalischen Defekt aufweist (vgl.
Sanada "New Application of Laser Beamt to Failure Analysis
of LSI with Multi-Metal Layers", Microelektronics and Re
liability, Band 33, Nr. 7, Seiten 993-1009, 1993, und M.
Sanada, "Evaluation and Detection of CMOS-LSI with abnormal
IDDQ", Microelektronics and Reliability, Band 35, Nr. 3,
Seiten 619-629, 1995).
In Fig. 5, die ein Ausführungsbeispiel der vorliegenden Er
findung darstellt, bezeichnet die Bezugsziffer 1 eine Halb
leitervorrichtung wie eine CMOS-LSI-Schaltungsvorrichtung.
Eine Spannung V wird durch eine Spannungserzeugungsschal
tung 2 an einen Versorgungsspannungsanschluß VDD der Vor
richtung 1 angelegt, und ein Funktionstestmuster FTP wird
durch eine Testmuster-Erzeugungsschaltung 3 an Eingänge der
Vorrichtung 1 angelegt.
Die Spannung zwischen dem Versorgungsspannungsanschluß VDD
und dem Masseanschluß GND wird durch einen Spannungsdetek
tor 4 erfaßt. Desweiteren wird ein von dem Versorgungsspan
nungsanschluß VDD zum Masseanschluß GND fließender Strom
durch einen Stromdetektor 5 erfaßt. Eine Spannung V, die
von dem Spannungsdetektor 4 erfaßt wurde, und ein Strom I,
der durch den Stromdetektor 5 erfaßt wurde, werden einem
Computer 6 und einem Kurvenfolger (curve tracer) 7 zum An
zeigen einer V-I-Kurve, die von der Spannung V und dem
Strom I abhängt, zugeführt.
Der Computer 6 ist aus einer Zentralverarbeitungseinheit
CPU, einem Nur-Lese-Speicher (ROM) einem Freizugriffsspei
cher RAM, einer Anzeigeeinheit und dgl. aufgebaut. Der Com
puter 6 steuert die Spannungserzeugungsschaltung 2 und die
Testmuster-Erzeugungsschaltung 3.
Der Betrieb des Computers 6 der Fig. 5 wird im Folgenden
mit Bezug auf ein Flußdiagramm, das in Fig. 6 dargestellt
ist, erläutert. Es soll festgestellt werden, daß die Test
mustererzeugungsschaltung 3 einen ROM zum Speichern von
Funktionstestmustern FTP aufweist, die eine Funktion einer
Adresse ADD sind. Zunächst erzeugt im Schritt 601 die Test
mustererzeugungsschaltung 3 ein spezifisches Funktionstest
muster FTP. Es soll hier festgestellt werden, daß bei Be
darf eine Anzahl spezifischer Funktionstestmuster erzeugt
werden kann.
Im Schritt 602 wird festgestellt, ob ein Strom I, der als
VDD-Zufuhrruhestrom Iddq bezeichnet wird, extrem groß ist,
d. h. anomal ist, oder nicht. Wie konkret in Fig. 7 darge
stellt ist, wird festgestellt, ob der Strom Iddq größer ist
als ein Bezugsstrom IR, wenn die Funktionstestmuster FTP
der Vorrichtung 1 zugeführt werden. Falls Iddq < IR ist
(anomal), geht als Ergebnis die Steuerung zum Schritt 603
weiter. Anderenfalls geht die Steuerung direkt zum Schritt
609.
Im Schritt 603 werden V-I-Charakteristika erhalten, während
das Funktionstestmuster FTP fixiert ist. Das bedeutet, wenn
die Spannung V, die dem Versorgungsspannungsanschluß VDD
der Vorrichtung 1 zugeführt wird, allmählich ansteigt, kann
ein Beispiel der V-I-Charakteristik erhalten werden, wie in
Fig. 8A dargestellt ist. Dann werden singuläre Punkte a, b,
c und d, die in Fig. 8B dargestellt sind, aus den V-I-Cha
rakteristika extrahiert. Schließlich, wie in den Fig. 9A
und 9B dargestellt ist, werden ein Gradientenwert α zwi
schen den singulären Punkten a und b, ein Gradientenwert ß
zwischen den singulären Punkten b und c und ein Gradienten
wert y zwischen den singulären Punkten c und d berechnet.
Das heißt, die Anzahl der Gradientenwerte ist die Anzahl
der singulären Punkte minus 1. Desweiteren ist die Anzahl
der singulären Punkte abhängig von den V-I-Charakteristika.
Falls jedoch nur ein singulärer Punkt vorhanden ist, wird
ein Gradientenwert zwischen diesem singulären Punkt und ei
nem vorgegebenen Punkt auf den V-I-Charakteristika berech
net. In Fig. 8B sind die V-I-Charakteristika beispielsweise
durch vier singuläre Punkte a, b, c und d und drei Gradien
tenwerte α, β, γ wiedergegeben. Als nächstes wird im
Schritt 604 ein Fehlermodus durch Vergleichen der singulä
ren Punkte und der Gradientenwerte der V-I-Charakteristika
mit singulären Punkten und Gradientenwerten von vorgegebe
nen Fehlermodi ein Fehlermodus beurteilt. Dies wird später
im Detail erläutert.
Im Schritt 605 wird festgestellt, ob ein Fehlermodus im
Schritt 604 erfaßt wurde oder nicht. Falls ein Fehlermodus
erfaßt wurde, geht die Steuerung weiter zum Schritt 609.
Anderenfalls geht die Steuerung zu den Schritten 606, 607
und 608, die andere Beurteilungen von Fehlermodi durchfüh
ren.
Im Schritt 606 wird eine physikalische Umgebung geändert
oder beschleunigt. Im Schritt 607 werden V-I-Charakteri
stika in einer geänderten physikalischen Umgebung in der
gleichen Weise wie im Schritt 603 erhalten. Im Schritt 608
wird ein Fehlermodus abgeschätzt. Die Schritte 606, 607 und
608 werden später im Detail erläutert. Dann geht die Steue
rung zum Schritt 609.
Dann ist der Ablauf der Fig. 6 durch den Schritt 609 been
det.
Der Fehlerbeurteilungsschritt 604 der Fig. 6 wird im Fol
genden mit Bezug auf die Fig. 10 erläutert.
Zunächst wird in einem Schritt 1001 festgestellt, ob ein
Leitungsschichtfehler vorhanden ist oder nicht. Für diesen
Fall sind eine oder mehrere V-I-Charakteristika, die einen
Leitungsschichtfehler zeigen, wie in Fig. 11A, 11B und
11C dargestellt ist, als Datenbank in dem RAM des Computers
6 gespeichert. Es wird dann festgestellt, ob die singulären
Punkte, die im Schritt 603 berechnet wurden, nahe an denen
für einen Leitungsschichtfehler liegen oder nicht. Nur wenn
die singulären Punkte nahe sind, wird festgestellt, ob die
im Schritt 603 berechneten Gradientenwerte nahe an den Gra
dientenwerten liegen, die einen Leitungsschichtfehler an
zeigen. Falls die berechneten Gradientenwerte nahe an sol
chen liegen, die einen Leitungsschichtfehler anzeigen, wird
als Ergebnis die Steuerung im Schritt 1002 fortgesetzt, der
bestimmt, daß ein Leitungsschichtfehler aufgetreten ist.
Anschließend geht die Steuerung über den Schritt 1012 zum
Schritt 605 der Fig. 5 zurück. Anderenfalls wird die Steue
rung im Schritt 1003 fortgesetzt.
Es soll festgestellt werden, daß ein Leitungsschichtfehler
zwangsweise in der Vorrichtung 1 unter Verwendung eines fo
kussierten Ionenstrahls (FIB) oder eines fokussierten La
serstrahls (FLB) erzeugt werden kann. Wie beispielsweise in
Fig. 11D dargestellt ist, wird ein Offenfehler zwangsweise
in der Gateelektrode eines P-Kanal-MOS-Transistors Qp eines
CMOS-Inverters erzeugt. Wenn in Fig. 11D eine hohe Ein
gangsspannung dem CMOS-Inverter angelegt wird, ist der P-
Kanal-MOS-Transistor Qp in dem normalerweise eingeschalte
ten Zustand, und ein N-Kanal-MOS-Transistor Qn wird einge
schaltet, so daß ein Eindringstrom durch die Transistoren
Qp und Qn fließt. Auch beginnt ein solcher Eindringstrom zu
fließen, wenn die Eingangsspannung die Schwellspannung von
etwa 1,3 V des N-Kanal-MOS-Transistors Qn erreicht. Deswei
teren ist der Gradientenwert der V-I-Charakteristika von
der Summe des Kanalwiderstandes des P-Kanal-MOS-Transistors
Qp und des Kanalwiderstandes des N-Kanal-MOS-Transistors Qn
abhängig. Somit hat ein Öffnungsfehler, der in Fig. 11D
dargestellt ist, die in Fig. 11B gezeigte V-I-Charakteri
stik, bei der zwei singuläre Punkte A und B erzeugt werden
und der Gradientenwert dazwischen relativ groß ist.
Im Schritt 1003 wird festgestellt, ob ein Querschnitts
strukturfehler vorhanden ist oder nicht. Für diesen Fall
sind eine oder mehr V-I-Charakteristika, die einen Quer
schnittsstrukturfehler anzeigen, was in Fig. 12A, 12B und
12C dargestellt ist, als eine Datenbank in dem RAM des Com
puters 6 gespeichert. Es wird dann festgestellt, ob die
singulären Punkte, die im Schritt 603 berechnet wurden,
nahe an denen für einen Querschnittsstrukturfehler liegen
oder nicht. Nur wenn die singulären Punkte naheliegen, wird
festgestellt, ob die im Schritt 603 berechneten Gradienten
werte nahe an den Gradientenwerten liegen, die einen Quer
schnittstrukturfehler zeigen. Falls die berechneten Gradi
entenwerte nahe an denen liegen, die einen Querschnitts
strukturfehler zeigen, wird als Ergebnis die Steuerung im
Schritt 1004 fortgesetzt, der bestimmt, daß ein Quer
schnittsstrukturfehler aufgetreten ist. Anschließend geht
die Steuerung über den Schritt 1012 zurück zum Schritt 605
der Fig. 5. Anderenfalls wird die Steuerung im Schritt 1005
fortgesetzt.
Es soll hier festgestellt werden, daß ein Querschnitts
strukturfehler zwangsweise in der Vorrichtung 1 unter Ver
wendung von FIB oder FLB erzeugt werden kann. Wie bei
spielsweise in den Fig. 12D und 12E dargestellt ist,
wird ein Kurzschlußfehler zwangsweise in einer Gateisolier
schicht eines P-Kanal-MOS-Transistors Qp eines CMOS-Inver
ters durch Ausbilden eines Nadelloches darin, wie durch X
dargestellt ist, erzeugt. Wenn eine geringe Eingangsspan
nung dem CMOS-Inverter sowie seinem N-Kanal-MOS-Transistor
Qn1 zugeführt wird, fließt in Fig. 12D ein Eindringstrom
von dem Spannungsversorgungsanschluß VDD über das Nadelloch
der Gateisolierschicht des P-Kanal-MOS-Transistors Qp und
das Drain des N-Kanal-MOS-Transistors Qn2 zum Bestimmen
seiner Eingangsspannung zu seiner Source, d. h. zum Massean
schluß GND. Auch beginnt ein solcher Eindringstrom zu
fließen, wenn die Gatespannung des N-Kanal-MOS-Transistors
Qn2 die Schwellspannung wie etwa 1,3 V des N-Kanal-MOS-Tran
sistors Qn2 erreicht. Desweiteren ist der Gradientenwert
der V-I-Charakteristika abhängig von der Summe des Wider
stands des Nadelloches der Gateisolierschicht des P-Kanal-
MOS-Transistors Qp und des Kanalwiderstandes des N-Kanal-
MOS-Transistors Qn2. Somit hat der Kurzschlußfehler, der in
Fig. 12D dargestellt ist, die in Fig. 12B dargestellte V-I-
Charakteristik, bei der ein singulärer Punkt erzeugt wird
und der Gradientenwert relativ groß ist.
Im Schritt 1005 wird festgestellt, ob ein PN-Übergangsfeh
ler vorhanden ist oder nicht. Für diesen Fall sind eine
oder mehr V-I-Charakteristika, die einen PN-Übergangsfehler
gemäß der Fig. 13A, 13B und 13C wiedergeben, als Daten
bank in dem RAM des Computers 6 gespeichert. Es wird dann
festgestellt, ob die singulären Punkte, die im Schritt 603
berechnet wurden, nahe an denen für einen PN-übergangsfehler
liegen oder nicht. Nur wenn die singulären Punkte nahe
liegen, wird festgestellt, ob die Gradientenwerte, die im
Schritt 603 berechnet wurden, nahe an den Gradientenwerten
liegen, die einen PN-Übergangsfehler zeigen. Falls die be
rechneten Gradientenwerte nahe an denen liegen, die einen
PN-übergangsfehler zeigen, wird die Steuerung als Ergebnis
im Schritt 1006 fortgesetzt, der bestimmt, daß der PN-Über
gangsfehler aufgetaucht ist. Anschließend geht die Steue
rung über den Schritt 1012 zurück zum Schritt 605 der Fig.
5. Anderenfalls wird die Steuerung im Schritt 1007 fortge
setzt.
Es soll festgestellt werden, daß ein PN-Übergangsfehler wie
ein PN-Übergangskurzschluß und Legierungsnadeln, die durch
eine eutektische Reaktion zwischen Silizium und Aluminium
auftreten, zwangsweise in der Vorrichtung 1 durch Verwen
dung von FIB, einem Elektronenstrahl (EB) oder einem Exci
merlaser hergestellt werden kann. Zum Beispiel wird, wie in
den Fig. 13D und 13E dargestellt ist, ein PN-Übergangs
fehler zwangsweise in einem P-Kanal-MOS-Transistor Qp eines
CMOS-Inverters erzeugt. Im einzelnen wird ein PN-Übergang
zwischen einem P-Drain des P-Kanal-MOS-Transistors Qp und
einem N-Bett zerstört, wie durch X in Fig. 13E dargestellt
ist. Als Ergebnis ist ein geringer Widerstand R1 zwischen
dem Drain und der Source des P-Kanal-MOS-Transitors Qp vor
handen. Wenn in Fig. 13 eine hohe Eingangsspannung dem
CMOS-Inverter zugeführt wird, fließt ein Eindringstrom von
dem Spannungsversorgungsanschluß VDD über den Widerstand
(das N-Bett) und das Drain des N-Kanal-MOS-Transistors Qn
zu seiner Source, das heißt zum Massenanschluß GND. Auch
beginnt ein solcher Eindringstrom zu fließen, wenn die
Eingangsspannung eine Schwellspannung wie etwa 1,3 V des N-
Kanal-MOS-Transistors Qn erreicht. Desweiteren ist der Gra
dientenwert der V-I-Charakteristika abhängig von dem Kanal
widerstand des N-Kanal-MOS-Transistors Qn, Somit hat ein
PN-Übergangsfehler, der in Fig. 13D und 13E dargestellt
ist, die in Fig. 13B dargestellte Charakteristik, bei der
ein singulärer Punkt erzeugt ist und der Gradientenwert
sehr groß ist.
Im Schritt 1007 wird festgestellt, ob ein Momentandefekt-
Vorrichtungsfehler (actual fault device failure) vorhanden
ist oder nicht. Für diesen Fall sind eine oder mehrere V-I-
Charakteristika, die einen Momentandefekt-Vorrichtungsfeh
ler anzeigen, als eine Datenbank in dem RAM des Computers 6
gespeichert. Es wird dann festgestellt, ob die im Schritt
603 berechneten singulären Punkte nahe an denen für einen
Momentandefektvorrichtungsfehler liegen. Nur wenn die sin
gulären Punkte naheliegen, wird festgestellt, ob die im
Schritt 603 berechneten Gradientenwerte nahe an den Gradi
entenwerten liegen, die einen Momentandefektvorrichtungs
fehler anzeigen. Falls die berechneten Gradientenwerte nahe
an denen liegen, die einen Momentandefektvorrichtungsfehler
anzeigen, geht die Steuerung zum Schritt 1008, der fest
stellt, daß ein Momentandefektvorrichtungsfehler aufgetre
ten ist. Anschließend geht die Steuerung über den Schritt
1012 zurück zum Schritt 605 der Fig. 5. Anderenfalls geht
die Steuerung weiter zum Schritt 1009.
Um beispielsweise den Widerstand von Source-Drain-Elektro
den zu reduzieren, wurde eine Silizidstruktur aus polykri
stallinem Silizium und einem Refraktormetall wie Pt und Ti
für die Source/Drain-Elektroden verwendet. In diesem Fall
können die Source/Drain-Elektroden von einer Isolierschicht
abgeschält werden und eine Legierungsnadel verursachen, so
daß ein Leckstrom zwischen einem flachen Bereich vom N-Typ
(P-Typ) und seinem umgebenden Bett vom P-Typ (N-Typ) fließt
und ein Kurzschluß zwischen ihnen auftritt. In diesem Fall
fließt ein Eindringstrom durch die Vorrichtung 1.
Im Schritt 1009 wird festgestellt, ob ein Simulationsfehler
(simulated failure) vorhanden ist oder nicht. Für diesen
Fall sind eine oder mehrere V-I-Charakteristika, die einen
Simulationsdefektvorrichtungsschichtfehler anzeigen, als
eine Datenbank in dem RAM des Computers 6 gespeichert. Des
halb wird festgestellt, ob die im Schritt 603 berechneten
singulären Punkte nahe an denen für einen Simulationsfehler
liegen. Nur wenn die singulären Punkte naheliegen wird
festgestellt, ob die im Schritt 603 berechneten Gradienten
werte nahe an den Gradientenwerten liegen, die einen Simu
lationsdefektvorrichtungsfehler anzeigen. Falls die berech
neten Gradientenwerte nahe an denen liegen, die einen Simu
lationsdefektvorrichtungsschichtfehler anzeigen, geht die
Steuerung zum Schritt 1010, der bestimmt, daß ein Simulati
onsdefektvorrichtungsfehler aufgetreten ist. Anschließend
geht die Steuerung über den Schritt 1012 zum Schritt 605
der Fig. 5. Andernfalls geht die Steuerung weiter zum
Schritt 1011.
Es sei beispielsweise angenommen, daß die Ausgänge der bei
den CMOS-Inverter 1401 und 1402 kurzgeschlossen sind, wie
in Fig. 14A dargestellt ist. Wenn in diesem Fall der Aus
gangspegel des CMOS-Inverters 1401 dem des CMOS-Inverters
1402 entgegengesetzt ist, fließt ein Strom durch sie. Auf
grunddessen beginnt ein Eindringstrom zu fließen, wenn die
Spannung VDD die Schwellspannung des P-Kanal-MOS-Transi
stors oder des N-Kanal-MOS-Transistors erreicht, beispiels
weise 1,3 V. Da desweiteren die Impedanz Zn des N-Kanal-
MOS-Transistors normalerweise doppelt so groß ist wie die
Impedanz Zp des P-Kanal-MOS-Transistors, ist der Gradient
wert der V-I-Charakteristika etwa 3Zp. Auf diese Weise wer
den die in Fig. 14B dargestellten V-I-Charakteristika, bei
denen ein singulärer Punkt erzeugt wird und ein Gradienten
wert 3Zp erzeugt wird, als eine Datenbank in dem RAM des
Computers 6 gespeichert.
Im Schritt 1011 wird ein Flag FX auf "0" eingestellt, wäh
rend in dem Schritt 1012 das Flag FX auf "1" eingestellt
wird. Somit wird im Schritt 605 der Fig. 6 die Bestimmung
eines Fehlermodus durch Feststellung ausgeführt, ob das
Flag FX auf "1" oder "0" ist.
Ein erstes Beispiel des Umgebungsänderungs-oder-beschleuni
gungsschritts 606, des V-I-Charakteristika-Erfassungs
schrittes 607 und eines Fehlerbeurteilungsschritts 608 der
Fig. 6 wird mit Bezug auf die Fig. 15A und 15B erläu
tert.
Im Schritt 606 wird eine definierte Spannung dem Spannungs
versorgungsanschluß VDD für eine vorgegebene Zeitspanne an
gelegt. Anschließend, im Schritt 607, werden V-I-Charakte
ristika in gleicher Weise wie im Schritt 604 erhalten. Dann
wird im Schritt 608 festgestellt, ob die singulären Punkte
und die Gradientenwerte, die im Schritt 607 berechnet wur
den, nahe an speziellen Werten liegen, die die V-I-Charak
teristika angeben, wie durch die gestrichelte Linie in Fig.
15A dargestellt ist. Nur wenn die singulären Punkte und die
berechneten Gradientenwerte nahe an den speziellen Werten
liegen, wird als Ergebnis bestimmt, daß ein spezieller Feh
lermodus aufgetreten ist. Dann geht die Steuerung zum
Schritt 609 der Fig. 6.
Wie in Fig. 15B dargestellt ist, wo beispielsweise der spe
zielle Fehler, der in Fig. 15A dargestellt ist, auftreten
kann, sind Impedanzelemente Z1 und Z2 parallel zwischen den
Versorgungsspannungsanschluß VDD und einen Knoten N ge
schaltet, und ein Impedanzelement Z ist zwischen den Knoten
N und den Masseanschluß GND geschaltet. In Fig. 15B sei an
genommen, daß der Knoten N fehlerhaft ist. In diesem Fall
fließt zunächst ein Eindringstrom I₁ von dem Spannungsver
sorgungsanschluß VDD über das Impedanzelement Z₁, den Kno
ten N und das Impedanzelement Z zum Masseanschluß GND. Nach
dem Anlegen der definierten Spannung wird jedoch die Impe
danz um den Knoten N herum reduziert, ein Eindringstrom I₂
fließt von dem Spannungsversorgungsanschluß VDD über das
Impedanzelement Z2, den Knoten N und das Impedanzelement Z
zum Masseanschluß GND. Somit tritt eine Änderung in den V-
I-Charakteristika auf, die in Fig. 15A dargestellt ist, die
den Eindringstrom, d. h. den VDD-Versorgungsruhestrom Iddq,
erhöht.
Ein zweites Beispiel des Umgebungsbeschleunigungsschrittes
606, des V-I-Charakteristika-Detektionsschrittes 607 und
des Fehlerbeurteilungsschrittes 608 der Fig. 3 wird im Fol
genden mit Bezug auf Fig. 16 erläutert.
Im Schritt 606 wird der Eindringstrom auf einen definierten
Wert für eine vorgegebene Zeitspannung gesteuert. Dann wer
den im Schritt 607 in gleicher Weise wie im Schritt 604 V-
I-Charakteristika erhalten. Anschließend wird im Schritt
608 festgestellt, ob die singulären Punkte und die Gradien
tenwerte, die im Schritt 607 berechnet wurden, nahe an spe
ziellen Werten liegen, die die V-I-Charakteristika angeben,
wie durch die gestrichelte Linie in Fig. 16 angegeben ist.
Nur wenn die singulären Punkte und die berechneten Gradien
tenwerte nahe an den speziellen Werten liegen, wird als Er
gebnis festgestellt, daß ein spezieller Fehlermodus aufge
treten ist. Anschließend geht die Steuerung zum Schritt 609
der Fig. 6.
Es soll festgestellt werden, daß das zweite Beispiel effek
tiv ist, da Unterbrechungen aufgrund von Elektromigration,
die in schwachen Verbindungen auftreten, und andere Fehler
modi verursacht werden.
Somit tritt in dem zweiten Beispiel eine Änderung der V-I-
Charakteristika auf, die in Fig. 16 dargestellt ist, die
den Eindringstrom, d. h. den VDD-Versorgungsruhestrom Iddq,
erhöht.
Ein drittes Beispiel des Umgebungsbeschleunigungsschrittes
606, des V-I-Charakteristika-Erfassungsschrittes 607 und
des Fehlerbeurteilungsschrittes 608 der Fig. 6 wird mit Be
zug auf die Fig. 17A, 17B, 17C und 18 erläutert.
Im Schritt 606 steuert der Computer 6 die Spannungserzeu
gungsschaltung 2 derart, daß eine Pulsspannung, die in Fig.
17A dargestellt ist, einer Spannung V, die in Fig. 17B dar
gestellt ist, überlagert wird. Als Ergebnis erzeugt die
Spannungserzeugungsschaltung 2 eine pulsförmige Spannung,
die in Fig. 17C dargestellt ist. Da die Vorwärtsvorspannung
eines PN-Übergangs im allgemeinen bei 0,65 bis 0,7 V liegt,
ist in diesem Fall die Amplitude der Pulsspannung, die in
Fig. 17A dargestellt ist, vorzugsweise geringer als etwa
0,5 V. Im Schritt 607 werden dann VI-Charakteristika in der
gleichen Weise wie im Schritt 604 erhalten. Dann wird im
Schritt 608 festgestellt, ob die singulären Punkte und die
Gradientenwerte, die im Schritt 607 berechnet wurden, nahe
an den speziellen Werten liegen, die die V-I-Charakteri
stika zeigen, wie durch die gestrichelte Linie in Fig. 18
dargestellt ist. Nur wenn die singulären Punkte und die be
rechneten Gradientenwerte nahe an den speziellen Werten
liegen, wird festgestellt, daß ein Spezialfehlermodus auf
getreten ist. Dann geht die Steuerung zum Schritt 609 der
Fig. 6 weiter.
Beispielsweise werden in dem dritten Beispiel die V-I-Cha
rakteristika von der durchgezogenen Linie zu der gestri
chelten Linie geändert, wie in Fig. 18 dargestellt ist. Das
heißt, Spitzen bei 0,2 V und 1,8 V zeigen, daß ein PN-über
gang im Wege des Eindringstroms vorwärts vorgespannt ist.
Dieser vorwärtsgespannte Zustand eines solchen PN-Übergangs
bedeutet, daß ein physikalischer Defekt in einem Halblei
tersubstrat vorhanden ist oder ein Kurzschluß zwischen ei
nem Bett und einer Verbindung aufgetreten ist. Auf diese
Weise tritt eine Änderung in den V-I-Charakteristika auf,
wie in Fig. 18 dargestellt ist, die den Eindringstrom, das
heißt den VDD-Versorgungsruhestrom Iddq, erhöht.
Ein viertes Beispiel des Umgebungsbeschleunigungsschrittes
606, des V-I-Charakteristika-Detektorschrittes 607 und des
Fehlerabschätzschrittes 608 der Fig. 6 wird im Folgenden
mit Bezug auf die Fig. 19 erläutert.
In dem Schritt 606 steuert der Computer 6 die Spannungser
zeugungsschaltung 2 derart, daß ihre Spannung V umgekehrt
wird. Dann werden in dem Schritt 607 die V-I-Charakteri
stika in derselben Weise wie im Schritt 604 erhalten. An
schließend wird im Schritt 608 festgestellt, ob die Singu
lärpunkte und die Gradientenwerte, die im Schritt 607 be
rechnet wurden, nahe an den speziellen Werten liegen, die
die V-I-Charakteristika zeigen, die durch die gestrichelte
Linie in Fig. 19 dargestellt ist. Nur wenn die singulären
Punkte und die berechneten Gradientenwerte nahe an den Spe
zialwerten liegen, wird festgestellt, daß ein Spezialfeh
lermodus wie ein Kurzschluß zwischen einem Spannungsversor
gungsanschluß VDD und dem Massenanschluß GND oder ein PN-
Übergangsdurchbruch aufgetreten sind. Dann geht die Steue
rung weiter zum Schritt 609 der Fig. 6.
Es soll festgestellt werden, daß die durchgezogene Linie in
Fig. 19 einen normalen Zustand anzeigt.
Auf diese Weise tritt eine Änderung in den V-I-Charakteri
stika auf, die in Fig. 19 dargestellt ist, die den Ein
dringstrom, das heißt den VDD-Versorgungsruhestrom Iddq er
höht.
Ein fünftes Beispiel des Umgebungsbeschleunigungsschrittes
606, des V-I-Charakteristika-Detektorschrittes 607 und des
Fehlermodus-Beurteilungsschrittes 608 der Fig. 6 wird im
Folgenden mit Bezug auf die Fig. 20A, 20B und 21 erläu
tert.
Wie in Fig. 20A dargestellt ist, wird die Vorrichtung 1
vorher in eine Konstanttemperaturkammer 2001 eingebracht,
deren Temperatur durch den Computer 6 gesteuert wird.
Im Schritt 606 steuert der Computer 606 die Temperatur der
Konstanttemperaturkammer 2001 derart, daß diese Temperatur
nahe an einen vorgegebenen Wert gebracht wird. Anschließend
werden im Schritt 607 V-I-Charakteristika in derselben
Weise wie im Schritt 604 erhalten. Dann wird im Schritt 608
festgestellt, ob die singulären Punkte und die Gradienten
werte, die im Schritt 607 berechnet wurden, nahe an den
speziellen Werten liegen, die die V-I-Charakteristika auf
zeigen, die durch die gestrichelte Linie in Fig. 20B ange
geben sind. Nur wenn die singulären Punkte und die berech
neten Gradientenwerte nahe an den speziellen Werten liegen,
wird festgestellt, daß ein Spezialfehlermodus aufgetreten
ist. Dann geht die Steuerung weiter zum Schritt 609 der
Fig. 6.
Wie in Fig. 20B dargestellt ist, werden somit in dem fünf
ten Beispiel die V-I-Charakteristika von der durchgezogenen
Linie zu der gestrichelten Linie geändert, falls ein Öff
nungsfehler einer Gateelektrode oder ein PN-übergangsfehler
in der Vorrichtung 1 vorhanden ist. Im allgemeinen ist der
Widerstand eines Kanals umso größer, je höher die Tempera
tur der Konstanttemperaturkammer 2001 ist. Desweiteren, de
sto höher ist die Temperatur der Konstanttemperaturkammer
2001 ist, desto kleiner ist die Schwellspannung. Ein Bei
spiel dieses Fehlers ist in Fig. 21 dargestellt.
Gemäß Fig. 21 besteht ein CMOS-Inverter aus einem P-Kanal-
MOS-Transistor Qp und einem N-Kanal-MOS-Transistor Qn, und
ein Öffnungsfehler tritt in der Gateelektrode des P-Kanal-
MOS-Transistors Qp auf. Wenn in diesem Fall eine hohe Ein
gangsspannung dem CMOS-Inverter eingegeben wird, ist der P-
Kanal-MOS-Transistor Qp normalerweise im Einschaltzustand,
und der N-Kanal-MOS-Transistor ist eingeschaltet, so daß
ein Eindringstrom durch sie fließt. Wenn desweiteren die
Temperatur der Konstanttemperatur 2001 erhöht wird, wird
der Kanalwiderstand des normalerweise eingeschalteten P-Ka
nal-MOS-Transistors Qp erhöht, und die Schwellspannung des
N-Kanal-MOS-Transistors Qn wird vermindert. Als Ergebnis
tritt eine Änderung in den V-I-Charakteristika auf, die in
Fig. 20B dargestellt sind, die den Eindringstrom, d. h. den
VDD-Versorgungsruhestrom Iddq, erhöhen.
Ein sechstes Beispiel des Umgebungsbeschleunigungsschrittes
606, des V-I-Charakteristika-Detektorschrittes 607 und des
Fehlermodus-Beurteilungsschrittes 608 der Fig. 6 wird im
Folgenden mit Bezug auf die Fig. 22 erläutert.
Wie in Fig. 22 dargestellt ist, wird die Vorrichtung 1 vor
her unter eine Lichtquelle 2201 gebracht, die durch den
Computer 6 gesteuert wird.
In dem Schritt 606 schaltet der Computer 6 die Lichtquelle
2201 ein. Anschließend werden in dem Schritt 607 die V-I-
Charakteristika in derselben Weise wie im Schritt 604 er
halten. Dann wird im Schritt 608 festgestellt, ob die sin
gulären Punkte und die Gradientenwerte, die im Schritt 607
berechnet wurden, nahe an speziellen Werten liegen. Nur
falls die singulären Punkte und die berechneten Gradienten
werte nahe an den speziellen Werten liegen wird festge
stellt, daß ein Spezialfehlermodus aufgetreten ist. Dann
geht die Steuerung zum Schritt 609 der Fig. 6 weiter.
Wenn beispielsweise Licht auf die Vorrichtung 1 einge
strahlt wird, werden Elektronen in der Nähe von PN-Übergän
gen aktiviert, so daß die Impedanz zwischen dem Spannungs
versorgungsanschluß VDD und dem Masseanschluß GND abnimmt
und die Schwellspannung der PN-Übergänge abnimmt. Auf diese
Weise tritt eine Änderung der V-I-Charakteristika auf, die
den Eindringstrom, d. h. den VDD-Versorgungsruhestrom Iddq,
erhöht.
Ein siebtes Beispiel des Umgebungsbeschleunigungsschrittes
606, des V-I-Charakteristika-Detektorschrittes 607 und des
Fehlermodus-Beurteilungsschrittes 608 der Fig. 6 wird im
folgenden mit Bezug auf die Fig. 23 erläutert.
Wie in Fig. 23 dargestellt ist, wird die Vorrichtung 1 vor
her in einen Vakuum-Spiegelzylinder 2301 mit einer Ionen
quelle 2302 eingebracht, die durch den Computer 6 gesteuert
wird.
Im Schritt 606 aktiviert der Computer 6 die Ionenquelle
2302. Dann werden in dem Schritt 607 V-I-Charakteristika in
derselben Weise wie im Schritt 604 erhalten. Anschließend
wird im Schritt 608 festgestellt, ob die singulären Punkte
und die Gradientenwerte, die im Schritt 607 berechnet wur
den, nahe an speziellen Gradientenwerten liegen. Nur wenn
die singulären Punkte und die berechneten Gradientenwerte
nahe an den speziellen Werten liegen, wird festgestellt,
daß ein Spezialfehlermodus aufgetreten ist. Anschließend
geht die Steuerung zum Schritt 609 der Fig. 6 weiter.
Wenn beispielsweise Ionen auf die Vorrichtung 1 aus einem
CMOS-Inverter, der in Fig. 21 dargestellt ist, eingestrahlt
werden, sammeln sich Ionen in der Gateelektrode des P-Ka
nal-MOS-Transistors Qp derart, daß der P-Kanal-MOS-Transi
stor Qp ausgeschaltet wird, wodurch der Eindringstrom redu
ziert wird. Auf diese Weise tritt eine Änderung der V-I-
Charakteristika auf, die den Eindringstrom, d. h. den VDD-
Versorgungsruhestrom Iddq, vermindern.
Ein achtes Beispiel des Umgebungsbeschleunigungsschrittes
606, des V-I-Charakteristika-Detektorschrittes 607 und des
Fehlermodus-Beurteilungsschrittes 608 der Fig. 6 wird im
Folgenden mit Bezug auf die Fig. 24 erläutert.
Wie in Fig. 24 dargestellt ist, wird die Vorrichtung 1 vor
her in einen Vakuum-Spiegelzylinder 2001 mit einer Elektro
nenkanone 2402 eingebracht, die durch den Computer 6 ge
steuert wird.
Im Schritt 606 aktiviert der Computer 6 die Elektronenka
none 2402. Dann werden im Schritt 607 die V-I-Charakteri
stika in derselben Weise wie im Schritt 604 ermittelt. Dann
wird im Schritt 608 festgestellt, ob die singulären Punkte
und die Gradientenwerte, die im Schritt 607 berechnet wur
den, nahe an speziellen Werten liegen. Nur wenn die singu
lären Punkte und die berechneten Gradientenwerte nahe an
den speziellen Werten liegen, wird festgestellt, daß ein
Spezialfehlermodus aufgetreten ist. Dann geht die Steuerung
weiter zum Schritt 609 der Fig. 6.
Wenn beispielsweise Elektronen auf die Vorrichtung 1 aus
einem CMOS-Inverter, der in Fig. 21 dargestellt ist, einge
strahlt werden, sammeln sich Elektronen in der Gateelek
trode des P-Kanal-MOS-Transistors Qp derart, daß der P-Ka
nal-MOS-Transistor Qp eingeschaltet wird, wodurch der Ein
dringstrom erhöht wird. Andererseits sei angenommen, daß
die Gateelektrode des N-Kanal-MOS-Transistors Qn offen ist.
In diesem Fall sammeln sich Elektronen in der Gateelektrode
des N-Kanal-MOS-Transistors Qn derart, daß der N-Kanal-MOS-
Transistor Qn ausgeschaltet wird, wodurch der Eindringstrom
reduziert wird. Auf diese Weise tritt eine Änderung in den
V-I-Charakteristika auf, die den Eindringstrom, d. h. den
VDD-Versorgungsruhestrom Iddq, vermindern oder erhöhen.
Wie vorstehend beschrieben wurde, kann erfindungsgemäß ein
Fehlermodus eine Halbleitervorrichtung in einfacher und
schneller Weise ohne Zerstörung der Vorrichtung beurteilt
werden.
Claims (18)
1. System zur Erfassung eines Fehlermodus in einer
Halbleitervorrichtung (1) mit:
Mitteln (3) zum Erzeugen zumindest eines Funktionstestmusters (FTP) und zum übermitteln des Funktionstestmusters an die Halbleitervorrichtung,
Mitteln (5) zur Erfassung eines anomalen Stromes, der durch die Halbleitervorrichtung fließt,
Mitteln (2, 4, 5, 6) zur Erfassung von V-I-Charakteristika der Halbleitervorrichtung, wenn der anomale Strom durch die Halbleitervorrichtung fließt, und
Mitteln zum Vergleichen der V-I-Charakteristika mit V-I- Bezugscharakteristika für einen spezifizierten Fehlermodus zum Abschätzen, daß der spezifizierte Fehlermodus in der Halbleitervorrichtung aufgetreten ist, wenn die V-I- Charakteristika nahe an den V-I-Bezugscharakteristika liegen.
Mitteln (3) zum Erzeugen zumindest eines Funktionstestmusters (FTP) und zum übermitteln des Funktionstestmusters an die Halbleitervorrichtung,
Mitteln (5) zur Erfassung eines anomalen Stromes, der durch die Halbleitervorrichtung fließt,
Mitteln (2, 4, 5, 6) zur Erfassung von V-I-Charakteristika der Halbleitervorrichtung, wenn der anomale Strom durch die Halbleitervorrichtung fließt, und
Mitteln zum Vergleichen der V-I-Charakteristika mit V-I- Bezugscharakteristika für einen spezifizierten Fehlermodus zum Abschätzen, daß der spezifizierte Fehlermodus in der Halbleitervorrichtung aufgetreten ist, wenn die V-I- Charakteristika nahe an den V-I-Bezugscharakteristika liegen.
2. System nach Anspruch 1,
wobei die Vergleichsmittel singuläre Punkte und
Gradientenwerte der V-I-Charakteristika mit den singulären
Punkten und Gradientenwerten der V- I-Bezugscharakteristika
vergleichen.
3. System nach Anspruch 1,
wobei der spezifizierte Fehlermodus auf einem
physikalischen Fehler basiert, der zwangsweise in einer
Halbleitervorrichtung erzeugt wurde.
4. System nach Anspruch 1,
wobei der spezifizierte Fehlermodus ein
Leitungsschichtfehler ist.
5. System nach Anspruch 1,
wobei der spezifizierte Fehlermodus ein
Querschnittsstrukturfehler ist.
6. System nach Anspruch 1,
wobei der spezifizierte Fehlermodus ein PN-Übergangsfehler
ist.
7. System nach Anspruch 1,
wobei der spezifizierte Fehlermodus ein Momentandefekt-
Vorrichtungsfehler ist.
8. System nach Anspruch 1,
wobei der spezifizierte Fehlermodus ein
Simulationsdefektvorrichtungsfehler ist.
9. System nach Anspruch 1,
mit weiterhin Mitteln zum Ändern der Umgebung der
Halbleitervorrichtung, wobei die Mittel zum Erfassen der V-
I-Charakteristika die V-I-Charakteristika erfassen, nach
dem die Umgebung der Halbleitervorrichtung geändert wurde.
10. System nach Anspruch 9,
wobei die Umgebungsänderungsmittel eine definierte Spannung
für eine bestimmte Zeitspanne an die Halbleitervorrichtung
anlegen.
11. System nach Anspruch 9,
wobei die Umgebungsänderungsmittel einen durch die
Halbleitervorrichtung fließenden Strom für eine bestimmte
Zeitspannung auf einen definierten Wert steuern.
12. System nach Anspruch 9,
wobei die Umgebungsänderungsmittel eine Pulsspannung einer
Spannung addieren, die der Halbleitervorrichtung zugeführt
wird.
13. System nach Anspruch 9,
wobei die Umgebungsänderungsmittel die Polarität einer
Spannung invertieren, die der Halbleitervorrichtung
zugeführt wird.
14. System nach Anspruch 9,
wobei die Umgebungsänderungsmittel die Temperatur der
Halbleitervorrichtung ändern.
15. System nach Anspruch 9,
wobei die Umgebungsänderungsmittel die
Halbleitervorrichtung mit Licht bestrahlen.
16. System nach Anspruch 9,
wobei die Umgebungsänderungsmittel die
Halbleitervorrichtung mit Ionen bestrahlen.
17. System nach Anspruch 9,
wobei die Umgebungsänderungsmittel die
Halbleitervorrichtung mit Elektronen bestrahlen.
18. System nach Anspruch 1,
wobei die Halbleitervorrichtung eine integrierte CMOS-
Vorrichtung ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7165118A JP2814953B2 (ja) | 1995-06-30 | 1995-06-30 | 故障モードの特定方法 |
JP7186973A JP2734416B2 (ja) | 1995-07-24 | 1995-07-24 | 故障モードの特定方法及び装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19626103A1 true DE19626103A1 (de) | 1997-01-02 |
Family
ID=26489973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19626103A Withdrawn DE19626103A1 (de) | 1995-06-30 | 1996-06-28 | Fehlerbeurteilungssystem mit Erfassung von anomalem Strom und V-I-Charakteristika |
Country Status (3)
Country | Link |
---|---|
US (1) | US5889789A (de) |
KR (1) | KR100188173B1 (de) |
DE (1) | DE19626103A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6828815B2 (en) | 2000-04-04 | 2004-12-07 | Advantest Corporation | Method and apparatus for defect analysis of semiconductor integrated circuit |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6105156A (en) * | 1996-01-23 | 2000-08-15 | Nec Corporation | LSI tester for use in LSI fault analysis |
JP2947204B2 (ja) * | 1997-02-24 | 1999-09-13 | 日本電気株式会社 | Lsiの故障箇所の特定化方法 |
JP3063706B2 (ja) * | 1997-09-30 | 2000-07-12 | 日本電気株式会社 | 故障診断装置及びプログラムを記録した機械読み取り可能な記録媒体 |
JP4144824B2 (ja) * | 1999-03-26 | 2008-09-03 | キヤノン株式会社 | 半導体集積回路装置の故障箇所特定方法 |
TW451072B (en) | 1999-09-30 | 2001-08-21 | Koninkl Philips Electronics Nv | Optical scanning device |
IT1320393B1 (it) * | 2000-06-05 | 2003-11-26 | Cselt Centro Studi Lab Telecom | Procedimento per il modellamento elettromagnetico di componenti esistemi elettronici. |
US20070049160A1 (en) * | 2005-06-06 | 2007-03-01 | Robert Matthes | Toy vehicle playset and target game |
US7818655B1 (en) * | 2006-05-19 | 2010-10-19 | Advanced Micro Devices, Inc. | Method for quantitative detection of multiple electromigration failure modes |
US8476917B2 (en) * | 2010-01-29 | 2013-07-02 | Freescale Semiconductor, Inc. | Quiescent current (IDDQ) indication and testing apparatus and methods |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3516755A1 (de) * | 1984-05-09 | 1985-11-14 | Mitsubishi Denki K.K., Tokio/Tokyo | Testgeraet fuer halbleitereinrichtungen |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5756764A (en) * | 1980-09-22 | 1982-04-05 | Mitsubishi Electric Corp | Malfunction detecting circuit for logic circuit |
JPH0466884A (ja) * | 1990-07-09 | 1992-03-03 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路試験装置 |
US5321354A (en) * | 1990-07-23 | 1994-06-14 | Seiko Epson Corporation | Method for inspecting semiconductor devices |
-
1996
- 1996-06-28 DE DE19626103A patent/DE19626103A1/de not_active Withdrawn
- 1996-06-28 US US08/672,925 patent/US5889789A/en not_active Expired - Fee Related
- 1996-06-29 KR KR1019960026063A patent/KR100188173B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3516755A1 (de) * | 1984-05-09 | 1985-11-14 | Mitsubishi Denki K.K., Tokio/Tokyo | Testgeraet fuer halbleitereinrichtungen |
Non-Patent Citations (1)
Title |
---|
Patent Abstr. of Japan, P-129, 1982, Vol.6, No.133, JP 57-56764 A * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6828815B2 (en) | 2000-04-04 | 2004-12-07 | Advantest Corporation | Method and apparatus for defect analysis of semiconductor integrated circuit |
DE10191490B4 (de) * | 2000-04-04 | 2011-07-07 | Advantest Corp. | Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen |
Also Published As
Publication number | Publication date |
---|---|
KR100188173B1 (ko) | 1999-06-01 |
KR970003759A (ko) | 1997-01-28 |
US5889789A (en) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10191490B4 (de) | Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen | |
DE10011179B4 (de) | Verfahren zur Ermittlung der Temperatur eines Halbleiter-Chips und Halbleiter-Chip mit Temperaturmessanordnung | |
WO2003038423A2 (de) | Sensor-anordnung | |
DE19610555C2 (de) | Leckspannungs-Detektorschaltung für einen MOS Kondensator | |
DE4403768A1 (de) | Analysesystem für integrierte Schaltungen, Elektronenstrahlmeßfühlersystem, und zugehöriges Fehlerisolationsverfahren | |
DE19613615A1 (de) | Vorrichtung und Verfahren zum Analysieren eines Fehlers in einem Halbleiterwafer | |
DE10053758A1 (de) | Verfahren und Vorrichtung zur Fehlersimulation bei einer integrierten Halbleiterschaltung | |
DE60108043T2 (de) | Zerstörungsfreies Inspektionsverfahren | |
EP2068259A1 (de) | Verfahren und System zur Ueberpruefung des ESD-Verhaltens von integrierten Schaltungen auf Schaltungsebene | |
DE10045671B4 (de) | Testvorrichtung und Testverfahren für eine integrierte Halbleiterschaltung | |
DE10129329A1 (de) | Fehlersimulationsverfahren und Fehlersimulator für einen Halbleiter-IC | |
DE102009044737A1 (de) | System und Verfahren zur Fehlerdetektion auf Photoemissionsbasis | |
DE19626103A1 (de) | Fehlerbeurteilungssystem mit Erfassung von anomalem Strom und V-I-Charakteristika | |
DE19525536C2 (de) | Verfahren und Vorrichtung zur Feststellung eines Fehlers in einem IC unter Verwendung eines Strahls geladener Teilchen | |
DE4433733A1 (de) | IC-Analysesystem mit einer Ladungsteilchenstrahlvorrichtung | |
DE19744651C2 (de) | Halbleitertestvorrichtung zum Messen des Versorgungsstromes einer Halbleitereinrichtung | |
DE102009034838A1 (de) | Verfahren und Vorrichtung zur Fehleranalyse von integrierten Halbleiterschaltungsvorrichtungen | |
EP1662569A1 (de) | Schaltung zum feststellen und messen von geräuschen in integrierten halbleiterschaltungen | |
EP1116957B1 (de) | Schaltungsanordnung zur Kapazitätsmessung von Strukturen in einer integrierten Schaltung | |
DE2349607A1 (de) | Verfahren zur wechselstrom-guetepruefung von integrierten schaltungen | |
DE19601862C2 (de) | Vorrichtung und Verfahren zur Entdeckung von fehlerhaften Logikteilschaltungen mittels eines anomalen Ruheversorgungsstroms | |
DE69922860T2 (de) | Anwendung von zeitabhängiger Lichtemission eines VLSI Kreises zur Navigation auf komplexen Systemen | |
DE102006028056B4 (de) | Verfahren zum Prüfen von Solarzellenmodulen und Prüfvorrichtung | |
DE19829292A1 (de) | Verfahren zum Erfassen eines Defektes einer integrierten Schaltung und zugehöriger Einrichtung | |
DE19903606A1 (de) | Halbleiteranordnung und Verfahren zum Entwurf der Halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |