JPH11121561A

JPH11121561A - 半導体及び集積回路構成体をテストする方法及び装置

Info

Publication number: JPH11121561A
Application number: JP10200819A
Authority: JP
Inventors: Chiwoei Wayne Lo; ウエインロチウォエイ; Mariel Stoops; ストゥープスマリエル; Christopher G Talbot; グラハムタルボットクリストファー
Original assignee: Schlumberger Technologies Inc
Current assignee: Schlumberger Technologies Inc
Priority date: 1997-07-15
Filing date: 1998-07-15
Publication date: 1999-04-30
Also published as: EP0892275A3; KR19990013871A; TW396484B; US6504393B1; EP0892275A2

Abstract

(57)【要約】【課題】製造の早い段階において欠陥を検知すること
を可能とする半導体装置のテスト方法および装置を提供
する。【解決手段】本方法は、半導体構成体の少なくとも一
部を荷電させ、荷電電位及び極性（即ち、正又は負の何
れかの荷電）を判別するために荷電しながら構成体の表
面に対して垂直に電界を印加し、荷電させた部分を包含
する該構成体を電子ビームなどの荷電粒子ビームで検査
して該構成体に対する電圧コントラストデータを得、且
つ該データを解析して該要素の機能性を判別する、上記
各ステップを有している。本発明装置は、例えば電子ビ
ーム、フラッドガン又は機械的プローブなどの半導体構
成体の少なくとも一部に対して電荷を付与する手段、典
型的には該構成体の表面から離隔されている電極であっ
て付与された電荷の電位及び極性を判別するために該構
成体の表面に対して垂直に電荷を印加させる電界発生
器、例えば電子ビームなどの荷電粒子ビーム装置、例え
ば二次電子検知器などの検知器を有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積回路において
見られるような半導体構成体をテストする方法及び装置
に関するものであって、更に詳細には、本発明は、完成
した又は部分的に完成した半導体ウエハを製造プロセス
期間中にテストすることの可能な技術を提供するもので
ある。

【０００２】

【従来の技術】電圧コントラスト原理に基づいた電子ビ
ームシステムは、マルチチップモジュール（ＭＣＭ）基
板（例えば、米国特許第４，４１５，８５１号、米国特
許第４，４１７，２０３号、米国特許第４，４４３，２
７８号参照）及びフラットパネルディスプレイ上の導体
の開放欠陥及び短絡欠陥を検知するために開発されてい
る。その基本的な動作原理は、回路導体電圧を検知した
二次電子（「電圧コントラスト」）の強度から検知する
ことが可能であるというものであり、この情報が与えら
れると、回路パターン内における開放欠陥及び短絡欠陥
を見つけ出すことが可能であるというものである。上述
した例においては、ネット（即ち、接続したノードのチ
ェーン）をチャージアップ即ち荷電させるために電子ビ
ームを使用し、且つその後に該ネット内のノード又は隣
接するネット内のノード上の電圧を検査する。荷電させ
たネット内の全てのノードはチャージアップされるべき
ものであるので、何れかの荷電されなかったノードは開
放欠陥であることを表わす。一方、近くのネット内の何
れかのチャージアップ即ち荷電されたノードは短絡欠陥
であることを表わす。フラットパネルディスプレイをテ
ストする場合に、各ピクセルセルを荷電させるために電
子ビームが使用され且つ平衡電位が決定される。二つの
異なるタイプの欠陥を検知することが可能であり、即ち
開放ピクセル又は短絡ピクセルである。開放ピクセルは
通常のピクセルと比較された場合により高い最終的な荷
電電位を有しており、一方短絡ピクセルはより低い最終
的の荷電電位を有している。

【０００３】電子ビーム電圧コントラストは、又、光学
的検査システムでは見ることのできない未だ完成してい
ない半導体ウエハ上の開放欠陥及び短絡欠陥を検知する
ものであることが示されている。ウエハのビームによっ
て誘起される損傷を防止するために、低電圧ビームを使
用せねばならない。高電圧ビームはビーム浸透損傷を発
生させ且つ表面を有害な高電圧へ帯電させる場合があ
り、一方、低電圧ビームは積極的に表面を帯電させ、且
つその帯電メカニズムは数ボルト以下へ自己規制され
る。電圧コントラスト画像はフローティングメタルライ
ン（積極的に荷電されている）と基板に対して接地され
ているメタルライン（非荷電）との間の区別を示す。こ
のシステムは単にこれら二つの状態を区別することが可
能であるに過ぎないので、検知可能な欠陥は二つのタイ
プに総括することが可能であり、即ち基板に対する不良
短絡のために接地されているフローティングとなるべき
であるメタルラインと、破壊された接続のためにフロー
ティング状態にある接地されるべきメタルラインであ
る。この技術はフローティング導体と接地導体の両者を
包含する回路パターンにおける欠陥を検知するのに最も
適したものであって、それは、しばしば、製造の最後の
段階における場合である。しかしながら、後の段階にお
ける検査の場合には、メタルラインを複雑な回路網に接
続させた場合には、欠陥を区別することは非常に困難な
ものとなる場合がある。この様な限界を回避するため
に、特定のメタルラインを外部的に接地させることによ
って製造の早期の段階において（メタル１及び２）ウエ
ハに関して検査を行うことが研究室において行われてい
る。しかしながら、このアプローチはオフラインにおい
てのみ行うことが可能であり、且つ良好な結果を得るた
めには熟練したオペレータが必要とされる。

【０００４】荷電粒子ビームを使用して半導体ウエハを
検査するその他の提案は、引用によって本明細書に取込
む同時係属中の米国特許出願第０８／７８２，７４０号
（１９９７年１月１３日出願）、及び米国特許第５，５
７８，８２１号に記載されている。米国特許第５，５０
２，３０６号は、マスクを検査するために電子ビームを
使用することを開示している。米国特許第５，５７８，
８２１号は、電界が存在しない領域を確立するために基
板の表面近くに電極を使用することを記載しており、そ
の目的とするところは基板上の区域間において大きな電
位差を発生させることを回避することである。

【０００５】装置の臨界的な寸法は益々小さくなってお
り、且つ平均的なダイ製造コストを削減するために製造
ラインは益々より大きなウエハ寸法を採用している。こ
のことは、装置が汚染におってより影響を受けやすいも
のとさせ、且つ処理上の不完全性及び低歩留りはウエハ
コスト及び設備投資が高いものであるためにより許容性
の低いものであることを意味している。従って、最も早
い段階において欠陥を検知し且つ根本原因を見つけ出す
ための検査技術に対する要求が益々高まっている。しか
しながら、拡散コンタクト及びゲートポリの製造におけ
る欠陥を検知することの可能な既存の検査装置乃至は技
術は公知のものではない。これらのタイプの欠陥は光学
顕微鏡又は荷電粒子顕微鏡を使用して見ることが可能な
ものではない。なぜならば、それらは表面の下側に隠れ
ているからである。不良又は良好なコンタクトの何れか
が電子ビーム照射の下でチャージアップするが、既存の
電圧コントラスト技術では、良好な開放コンタクトと不
良な開放コンタクトとの間において電圧コントラストに
おける差異が存在しないので、既存の電圧コントラスト
技術ではこれらのタイプの欠陥を見つけ出すことは不可
能である。

【０００６】

【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、製造の早期の段階において欠陥を検知する
ことを可能とする技術を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、例えば完成し
たか又は部分的に完成した半導体ウエハ、この様なウエ
ハ上のダイ、この様なダイの一部、又はこの様なダイの
１個の機能的な要素（例えば、トランジスタ又はメモリ
セル）であっても、半導体構成体をテストする方法を提
供している。本方法は、半導体構成体の少なくとも一部
を荷電即ち帯電させ、荷電電位及び極性（即ち、正極性
又は負極性の何れかの荷電）を決定するために荷電しな
がら構成体の表面に垂直に電界を印加させ、該構成体に
対する電圧コントラストデータを得るために電子ビーム
のような荷電粒子ビームで該荷電させた部分を包含する
構成体を検査し、且つ該データを解析して該要素の機能
性を判別するものである。

【０００８】半導体構成体をテストする本発明に基づく
装置は、例えば電子ビーム、フラッドガン又は機械的プ
ローブなどの半導体構成体の少なくとも一部へ電荷を付
与する手段、該要素へ付与した電荷の電位及び極性（即
ち、正電荷又は負電荷）を決定するために該構成体の表
面に対して垂直に電界を印加させる、典型的には、該構
成体の表面から離隔されている電極である電界発生器、
荷電させた要素を検査するための電子ビームなどの荷電
粒子ビーム装置、荷電粒子ビームで検査して該構成体か
ら電圧コントラストデータを得る例えば二次電子検知器
などの検知器、を有している。

【０００９】本発明は、それが構成体を制御した状態で
正及び／又は負へ荷電させ、従って従来の技術では見る
ことができなかったか又はそうでなければ検知すべき場
合にＶ_ssへ接続することを必要としていたような欠陥を
見つけ出すことを可能とするという利点を提供してい
る。

【００１０】電荷を付与する好適な手段は電子ビームで
ある。これは構成体の大きな面積を荷電させることが所
望される場合には比較的フォーカスされていないフラッ
ドガンの形態とすることが可能であり、又は例えばコン
タクトパッドなどの特定の要素又は特定の区域において
荷電即ち帯電させるべき場合にはフォーカストビームと
させることが可能である。電荷を付与するその他の手段
としては、フォーカストイオンビーム及び機械的プロー
ブがある。注意すべきことであるが、本明細書において
「電子ビーム」という用語が使用されている場合には、
状況に応じてこれらの代替物のうちの一つ又は他のもの
を使用することが可能である。

【００１１】集積回路構成体の表面に対して垂直に電界
を印加させることによって、荷電用電位及び極性を制御
することが可能である。該電界は荷電用手段から到着す
る数よりもより多くの又はより少ない荷電粒子（電子）
が該表面を去らせることを可能とする。特に好適な実施
例においては、このことは、電極を使用して行われ、該
電極は必要に応じて格子又はアパーチャプレートとする
ことが可能であり、それに対して集積回路構成体と相対
的な電圧が印加される。このことは、該集積回路構成体
をサンプルプレート上に配置させ且つ該電極と該プレー
トとの間に電圧を印加することによって行うことが可能
である。該プレート又は該電極の何れかを必要に応じて
接地させることが可能である。

【００１２】本発明の特定の利点の一つは、同一の構成
体を正及び負の荷電で同一の集積回路構成体を連続的に
テストすることが可能であるということであり（又は、
その逆も又真である）、このことは、一方の極性は何ら
欠陥を示すものではないかもしれないが反対の極性では
明らかに欠陥を示す集積回路構成体のある部分の性能を
検証することを可能とする。

【００１３】電圧コントラストデータは、自動的又は視
覚的解析の何れかのために電圧コントラスト画像の形態
で提供することが可能であり、又は画像を構成すること
の必要性なしに直接的に解析することが可能である。

【００１４】本発明は、荷電粒子電圧コントラストの技
術に基づいて、インライン及びオフラインの両方におい
て使用することが可能なウエハ検査システムを提供して
いる。このことは拡散コンタクト製造などの早い段階に
おいてウエハ検査を行うことを可能としている。本技術
は、従来の電圧コントラスト技術、光学的ウエハ検査シ
ステム、又は何らかのその他の検査ツールを使用して見
つけることの困難な開放欠陥及び短絡欠陥を判別するた
めに使用することが可能である。本発明はウエハ検査の
ために二重極性（正及び負の荷電）電圧コントラストを
使用する可能性を提供している。これと対比して、従来
の電圧コントラスト技術は単に正の荷電電圧コントラス
トを使用するに過ぎない。以下に説明するように、各々
が異なるタイプの情報を表わすので、正及び負の両方の
電圧コントラストを使用してウエハを検査することが可
能であることが望ましい。本発明は、制御した態様で負
電荷を与えることが不可能であるという従来技術システ
ムにおける問題を解消している。特に、本発明は高エネ
ルギ一次電子ビームを使用することを回避するという利
点を有している（より多くの電子が基板から出るよりも
基板内に入り込むので、高エネルギビームの場合には表
面は負に荷電される）。しかしながら、このメカニズム
はほとんどの半導体プロセスに対して受入れ可能なもの
ではない。なぜならば、高電圧電子が深くに入り込むこ
とは集積回路装置に損傷を与える可能性があり且つ表面
が制御不可能な電圧に荷電されて（ビームが逸らされる
か又は反射されるまで数百又は数千ボルトに至るまで荷
電されるか又は電気的ブレークダウンが発生するまで荷
電が行われる）、そのことは集積回路装置を損傷する可
能性がある。このことは本発明においては問題ではな
い。

【００１５】本発明の電荷を付与する手段及び電界発生
器は、共に電荷制御ユニットを構成しており、それは良
好に制御された態様でウエハを正又は負に荷電させるこ
とが可能である。この様にして使用される電荷制御メカ
ニズムはウエハ検査のために使用することが可能であ
る。なぜならば、電子ビームは正及び負の両方の荷電即
ち帯電に対し低電圧で動作しており且つその荷電プロセ
スは正及び負の両方の荷電に対して自己規制的であり、
従って良好に制御することが可能だからである。この荷
電メカニズムの基本的原理は、ウエハ表面に対して垂直
に外部電界を印加させることによって、逃げる二次電子
電流を一次電子ビーム電流よりもより大きなもの又はよ
り小さなものに制御することが可能であり、それにより
同一の低電圧電子ビームでもって（低及び高の電圧ビー
ムの間で交互動作させるのではなく）正又は負の何れか
に表面を荷電させることが可能である。二次電子が表面
から出ることを防止するために外部電界を印加する場合
に、表面を基板と相対的により負の電位へ荷電させるこ
とが可能である。一方、該電界の極性を逆にすることに
よって、逃げる二次電子電流が増加し、従って表面をよ
り正となるように荷電させる。この技術は低電圧ビーム
荷電の自己規制を継承している。表面を低電圧ビームで
照射する場合（外部電界なしで）、該表面は継続して正
に荷電するが時間と共に減少する。これは、次第に増加
する正電位が表面の裏側により多くの二次電子を引付け
るためである。この荷電プロセスは、逃避する二次電子
フラックスが入ってくる一次電子フラックスと等しくな
る場合に平衡状態に到達する（基板を介してのリークが
ないものと仮定する）。外部電界を印加する場合に、該
表面は別の平衡電位へ再調節し、それは二次電子エミッ
ションに関する外部電界の影響と拮抗する。精密な電圧
制御のためには、電荷制御ユニットはバイアス電圧を表
面荷電電位とリンクさせるためにキャリブレーション即
ち較正されることを必要とする。このことは良好に絶縁
されているメタルラインを包含するテストサンプルを種
々のバイアスに荷電させることによって行うことが可能
である。表面荷電電位を測定する方法については後に説
明する。

【００１６】電荷を付与するためのその他の可能な手段
としては、極めて高い電流密度で低エネルギの電子ビー
ムを使用すること、及び紫外線照射を使用することなど
がある。最初の場合には、非常に高い電流密度を有する
約１ｋｅＶの電子からなるビームが電子ビーム照射で観
察される通常の正の荷電の代わりに表面を負に荷電させ
ることが可能である。使用可能な二次電子が枯渇するこ
とがこのことの理由であると考えられ、且つこのプロセ
スは自己規制型ではない。ＵＶ光での照射は、光電子が
表面から出るために、表面が正に荷電される。この方法
は自己規制型である。なぜならば、正電圧が蓄積され究
極的に表面から電子が出ることを阻止することとなるか
らである。

【００１７】

【発明の実施の形態】図１に示したシステムは米国特許
出願第０８／７８２，７４０号に示したものを修正した
ものであり（便宜上反転させて示してある）且つ電子ビ
ーム装置１２、ステージ１４、ウエハ取扱いロボット１
６を収納する真空室１０を有している。該電子ビーム装
置は、カリフォルニア州サンノゼのシュルンベルジェテ
クノロジーズ、インコーポレイテッド自動テスト装置デ
ィビジョンから入手可能なＩＤＳ１００００などのＩＣ
電子ビームプローブ装置において使用されているような
スキャニング電子顕微鏡カラム２０を有している。カラ
ム２０は試料とカラム２０との間に介装されているバイ
アス電極５２へ電圧源を介して接続されている試料プレ
ート５０上に半導体ＩＣ製造用のウエハ２２を支持する
ステージ１４の上方に位置されている。ステージ１４は
二つの方向において移動することが可能である（ＸＹス
テージ）。ステージ１４は、ウエハ２２の何れかの部分
をカラム２０の視野内に移動させることが可能であるよ
うに配設されている。低エネルギ（約１ｋｅＶ）電子供
給源２４が該カラムの内側から挿入されており且つカラ
ム２０の視野内にあるウエハ２２を電子でフラッドさせ
るべく配設されている。電子ビームがウエハ２２をスキ
ャン即ち走査される場合にウエハ２２の表面から射出さ
れる二次電子を検知するために二次電子検知器２６が設
けられている。ウエハ内のフローティング構成体と接地
されている構成体との間の電圧コントラストを検知する
ための検知器２６の能力を最適化させるために、ウエハ
２２と検知器２６との間にバイアスされたフィルタメッ
シュ２８が設けられており、該メッシュ２８は所定のエ
ネルギよりも高い電子のみが検知器２６へ通過し且つ検
知されるようなバイアス電圧に保持される。該検知器の
応答は光電子増倍管３０によって向上される。

【００１８】ウエハ２２は、図示した如く真空室１０の
内側又は適宜真空室の外側に位置させることの可能な取
扱いロボット１６によってステージ１４上に位置され
る。この様なロボットは半導体製造プロセスにおいて一
般的なものである。ロボット１６に対してアクセス可能
であるために、ウエハ用のカセット３２がロードロック
３４内へ装填され、次いで、ロードロック３４を密封さ
せ且つ真空室１０の圧力へ低下させる。このことは新た
なウエハカセットを挿入する度に真空室を大気圧力とさ
せる必要性を減少させている。それ自身がＣＡＤ設計デ
ータ及び最適化させたラインスキャン情報のデータベー
ス４４を包含するコンピュータ４２からの制御下で動作
される制御システム４０がこのシステムの動作を制御す
る。該制御システムはカラム制御エレクトロニクスＣＣ
Ｅ、画像／ラインスキャンプロセサＩ／ＬＳＰ、フィル
タメッシュドライブＦＭＤ、ステージ制御エレクトロニ
クスＳＣＥ、ウエハ取扱い制御エレクトロニクスＷＨＣ
Ｅ、真空ポンプ及びロードロック制御ＶＰ／ＬＬＣ及び
フラッドガン制御器ＦＧＣを包含している。

【００１９】カラム２０、フラッドガン２４、試料（サ
ンプル）プレート５０／バイアス電極５２は、共に、電
荷制御ユニットを形成しており、それはウエハへ印加さ
れるべき電荷の電圧及び極性を制御すべく作用する。該
電荷制御ユニットは二つの異なる機能的形態を有するこ
とが可能であり、即ち、フラッドガン２４と、試料プレ
ート５０と、バイアス電極５２とを有するグローバル電
荷制御モジュール（ＧＣＣＭ）、及び一次カラムビーム
２０と、試料プレート５０と、バイアス電極５２とを有
する局所的電荷制御モジュール（ＬＣＣＭ）である。該
ＧＣＣＭは大きな面積を荷電させるために使用され、一
方ＬＣＣＭは局所的な荷電即ち帯電のために使用され
る。ＧＣＣＭにおけるフラッドガンは表面二次電子放出
の二つのクロスオーバの間の電圧で動作すべく選択さ
れ、この条件においては、外部電界が存在しない場合に
表面は常に正にチャージアップ即ち荷電される。該バイ
アス電極は格子又は一つ又はそれ以上のアパーチャ即ち
孔を具備するプレートとすることが可能である。ウエハ
を互いに電気的に導電性であるように試料プレート上に
配置させる。該ウエハをチャージアップ即ち荷電させる
ために、ウエハの表面に対して垂直に電界を印加させる
ことが必要である。このことは、バイアス電極と試料プ
レートとの間に電圧を印加することによって行われる。
例えば、試料プレートを接地させ、一方バイアス電極電
圧を異なる極性の二つの電圧の間でスイッチさせる。フ
ラッド期間中に、照射された区域の何れかのフローティ
ング部分は基板に対して所定の正（バイアスにおける正
電圧）又は負（バイアスにおける負電圧）の電圧へ荷電
する。一方、バイアス電極を接地させ、一方試料プレー
ト電圧を変化させることが可能である。任意のフローテ
ィングしている部分は基板に対して正（試料プレートに
おける負電圧）又は負（試料プレートにおける正の電
圧）へチャージアップ即ち荷電する。ＬＣＣＭはＧＣＣ
Ｍと非常に類似しているが、フラッドガンがフォーカス
トビームによって置換される。フォーカストビームはＧ
ＣＣＭよりも著しく小さな構成体を選択的に荷電するた
めに使用される。注意すべきことであるが、ＬＣＣＭ及
びＧＣＣＭの両方に対して別々のバイアス電極を有する
か又は１個の一体化させたバイアス電極を有するかはオ
プションである。

【００２０】制御した態様で試料のフローティングして
いる部分を負に荷電させる別の方法は、極めて低い（試
料に対して数ボルト、例えば２０Ｖ）電圧で電子ビーム
をフラッドさせることである。非常に低い電圧ビームで
照射する場合には、二次電子の発生が非常に低いため
に、表面は負に荷電される。表面電位が入射されるフラ
ッド電子を反発させるのに充分に負の状態になると、荷
電動作は平衡状態に到達する。所望の荷電密度を得るた
めに極めて低い電子をフォーカスさせることが可能であ
ることが必要である。一つのアプローチは、ガン内にあ
る間にフラッド電子が高いエネルギで移動することを可
能とすることである。該電子はそれが試料表面に到達す
る前に遅滞化される。

【００２１】本発明の別の実施例を図２に部分的に示し
てある。このシステムは、修正させたシュルンベルジェ
社のＩＤＳ１００００スキャニング電子カラム／電子分
光計を有しており、そのうちの、カラムの対物レンズ端
部のみが示されており（参照番号１００によって示して
ある）且つカラム対物レンズ１０２、二次電子検知器１
０４、及び検知器１０４に到達する二次電子のエネルギ
を決定するために設定することの可能な電圧源ｖへ接続
しているエネルギ判別器１０６を有している。このシス
テムは、更に、アインツェル（Ｅｉｎｚｅｌ）レンズ
（不図示）を具備するフラッドガン１０８、電圧供給源
ｖへ接続しているバイアス電極格子１１２、試料プレー
ト１１４、修正したシュルンベルジェＭＷＳウエハステ
ージ１１６を有している。図２（ａ）は修正したシュル
ンベルジェ社のＭＰＣ機械的プローブステーションを使
用する機械的プローブ１１８で電圧が印加される変形例
を部分的に示している。このシステムはＧＣＣＭ及びＬ
ＣＣＭの両方に対して１個のバイアス電極を使用するに
過ぎない。機械的プローブ１１８を使用する場合には、
バイアス電極１１２は機械的プローブがウエハ１２０を
プロービング即ち探査することを阻止するので除去され
ねばならない。ＧＣＣＭの動作期間中、大きな強度の二
次電子が検知器１０４上に蓄積する場合がある。このこ
とを防止するために、大きな孔を具備する金属プレート
（フラッド用マスクと呼ばれる）１２２が対物レンズ１
００の入口近くに配置され且つ電圧供給源ｖへ接続され
る。二次電子が検知器１０４へ入ることを阻止するため
に、フラッド期間中に負の電圧をこの電極へ印加させる
ことが可能である。一方、格子１３２は検知器１０４の
前方に配置させることが可能である。二次電子が検知器
１０４へ入ることを阻止するために、フラッド期間中に
負の電圧をこの格子へ印加させることが可能である。

【００２２】機械的プローブ１１８はオプションであり
且つ正又は負の電位をウエハ上の選択した導体へ印加さ
せるために使用される。外部電圧に起因する電圧コント
ラストは、そうでない場合には電荷制御ユニットを使用
して見つけることが不可能な欠陥を見つけ出すために使
用することが可能である。例えば、メタルライン即ち金
属線が１００ｋΩの抵抗で基板と接続している場合に
は、大きなリーク電流が電圧コントラストを表示させる
ためにＧＣＣＭ又はＬＣＣＭを使用して顕著な電圧へ構
成体を荷電させることを不可能とさせる。この場合に
は、ウエハ電圧コントラストを検査しながら例えば１Ｖ
を導体へ挿入させるために機械的プローブを使用するこ
とが可能である。

【００２３】本発明の使用例について以下に説明する。

【００２４】１. 電荷制御図３において、フローティング導体の最終的な荷電電位
をバイアス電極の関数として示してある。フローティン
グ導体上の荷電電位はフローティング導体の画像コント
ラストを外部の調節可能な電源へ接続している隣の導体
と比較することによって推定される。その荷電電位は、
両方の導体が同一のコントラストを有するものとして表
われる場合には、電源電圧と等価である。

【００２５】２. 局所的荷電部分的に完成させたマイクロ回路の検査に関しＬＣＣＭ
を使用する適用例を示すために、マイクロ回路からとっ
た二つのＳＥＭ画像を図４（ａ）及び（ｂ）に示してあ
る。これら二つの画像は非常に異なる電圧コントラスト
を表示している。なぜならば、図４（ａ）はｘ導体（マ
ークを付けてある）を荷電することなしにとったもので
あり、一方図４（ｂ）は該導体を荷電させた後にとった
ものだからである。ｘ導体を荷電させると構成体１，
２，３が接地からフローティングへ又はその逆に状態を
スイッチさせることとなる。これら二つの画像を使用し
て基準ダイでとったものと比較することが可能である。
何らかの逸れ信号は欠陥回路であることを示す。

【００２６】３. 正／負荷電が相補的な情報を提供正及び負の電圧コントラストを結合させることの効果
は、ＬＣＣＭをそれぞれ正及び負の荷電モードで動作し
ながらマイクロ回路からとったＳＥＭ画像を比較するこ
とによって実現することが可能である。該画像は３個の
正方形のパッド（即ち、パッド１，２，３）が同一の正
の電圧コントラストを有していることを示している（図
５（ａ））。しかしながら、それらは同一の負の電圧コ
ントラストを表示するものではない（図５（ｂ））。そ
の差は、実際には、これらのパッドに対する異なる接続
（画像上で見ることはできない）に起因するものであ
る。以下の表１において、異なる接続状態における金属
コネクタの＋／−電圧コントラストを要約してある。こ
の表によれば、パッド１及び３がＰ基板上のＮ拡散部へ
接続しており、パッド２がフローティング状態にあり且
つパッド４が接地されていることを判別することが可能
である。注意すべきことであるが、パッド１又は３と拡
散部との間における接続が破壊されている場合には（従
って、それがフローティング状態にある）、そのこと
は、負の電圧コントラスト画像において容易に観察する
ことが可能である。なぜならば、その電圧コントラスト
画像は残りのパッドよりも一層暗いものではなく一層明
るいものとなるからである。それと反対に、欠陥は正電
圧コントラストによって検知することは不可能である。
なぜならば、それはその接続が破壊されているか否かに
拘らずに異なるコントラストを表示するものではないか
らである。

【００２７】表１異なる条件における金属導体電圧コントラストに対する要約フローティング接地Ｎ拡散／Ｐ基板Ｐ拡散／Ｎ基板＋電圧より暗いより明るいより暗いより明るいコントラスト −電圧より明るいより暗いより暗いより明るいコントラスト４. 電荷制御ユニットが関与する開放／短絡検査（ａ）ＣＭＯＳポリゲート／ポリ相互接続体ポリゲート即ちポリシリコンからなるゲートを付着形成
した後に、電荷制御ユニットを使用して表面を所定の正
又は負の電圧へ荷電させることによってフィールド酸化
膜の特性を検査することが可能である。ポリゲートは何
れかの極性における電荷を保持することが予定され、且
つポリゲートは周囲の物質に対する電圧コントラストに
おいて異なる様相を示すべきものである。このことはゲ
ートが順方向及び逆バイアス仕様に合致するものである
か否かをチェックすることを可能としている。

【００２８】本発明は、又、リーク性ゲートの抵抗を測
定することを可能としている。通常に動作するゲートは
極めて高い抵抗値を有している（即ち１ギガΩ以上）。
リーク性ゲートがあまり低すぎるものではない程度の抵
抗値を有している場合（５０メガΩ以上）、ＬＣＣＭを
使用してゲートポリを所定の電圧（例えば、基板に対し
て０. １Ｖ）へ荷電させることが可能である。次いで、
試料プレートをピコ検流計へ接続することによってリー
ク電流を測定することが可能である。荷電させた電圧を
リーク電流で割算することによって抵抗値を派生させる
ことが可能である。最大の測定可能な抵抗値はピコ検流
計の測定範囲によって制限される。一方、最小の測定可
能な抵抗値はＬＣＣＭの最大の注入電流によって設定さ
れる。低い抵抗値（大きなリーク電流を発生させる）は
ビームがゲートを任意の制御可能な所定の電圧へ荷電さ
せることを阻止する。測定可能な抵抗値はこの方法を使
用して数十メガΩと数千ギガΩとの間とすべきである。

【００２９】（ｂ）ＣＭＯＳ拡散コンタクトウエル分離なしで基板上に製造されるＭＯＳトランジス
タの場合には、コンタクト／ドレイン及びソース用の拡
散の性能を本発明を使用して検査することが可能であ
る。

【００３０】（ｉ）Ｐ基板上のＮＭＯＳトランジスタ
（図６（ａ）及び６（ｂ））−ＧＣＣＭを使用して表面
を正にチャージアップ即ち荷電させる。ドレイン／ソー
スコンタクトＣ（ゲートポリＧＰの両側において酸化物
層Ｏを貫通して延在している）の電圧コントラストを検
査する。これらのコンタクトＣの全ては拡散部Ｎ＋（基
板と拡散部との間のＰＮ接合）が存在するために基板Ｓ
に対して導通状態にはない。従って、該接合が逆バイア
スされるのでコンタクトＣはチャージアップ即ち荷電さ
れる（図６（ａ））。荷電されなかったコンタクトは拡
散部において問題があることを表わす。次いで、表面を
負に荷電させ且つ該コンタクトを再度検査する（図６
（ｂ））。コンタクトを負に荷電させる場合にはコンタ
クトと基板との間に順方向バイアスが確立されるので
（電荷ｅが基板を介して排出される）、この場合には、
コンタクトは荷電されることがないものと期待される。
荷電されたコンタクトはコンタクトと拡散部との間に開
放欠陥が存在することを表わす。（ｉｉ）分離ウエルのないＮ基板上のＰＭＯＳ−これは
上述したものと同様のメカニズムを使用する。表面を正
に荷電させた場合には、Ｐ拡散部とＮ基板との間に順方
向バイアスが確立される。コンタクト内の電荷は基板を
介して排出される。従って、良好な正常なコンタクトは
荷電されるべきものではない。一方、表面を負に荷電さ
せた場合には、コンタクトと基板との間の逆バイアスの
ために正常のコンタクトは荷電される。

【００３１】（ｉｉｉ）基板コンタクト−基板コンタク
トを検査するために二重電圧コントラスト（ＧＣＣＭを
使用する）を適用することが可能である。基板を介して
電荷が排出されるので、何れかの極性でのフラッド動作
の後に基板コンタクトは荷電されるべきものではない。
荷電された基板コンタクトは開放欠陥が存在することを
表わしている。

【００３２】（ｉｖ）小さな分離されたウエルコンタク
ト−Ｎ基板上の小さな分離されたＰウエルの場合には、
負にフラッド動作させた場合にコンタクトは荷電される
べきであり、そうでなければ、それはリーク性のウエル
である。正にフラッド動作させた場合には、基板に対す
る順方向バイアスのためにウエルコンタクトは荷電され
るべきものではなく、そうでない場合には、コンタクト
とウエル拡散部との間に開放状態が存在している。Ｐ基
板上のＮウエルの場合には、正にフラッド動作させた場
合にはコンタクトが荷電されるべきであるが、負にフラ
ッド動作させた場合には荷電されるべきものではない。
Ｎ基板上のＮウエル又はＰ基板上のＰウエルの場合（ツ
インウエル技術の場合）、何れかのフラッド動作の後に
おいてコンタクトは非荷電状態のまま止どまるべきであ
る。

【００３３】（ｖ）大きな分離ウエルに対するコンタク
ト−例えばメモリチップにおけるＳＲＡＭセルのように
多数のトランジスタが大きなウエルを共用する装置を有
することが一般的である。大きなウエルを検査すること
の結果は、小さな分離ウエルの場合とは著しく異なる。
大きなウエル（Ｐ基板上のＮウエルか又はＮ基板上のＰ
ウエルの何れか）を介してのリーク電流は、ウエル及び
基板が逆バイアスされた場合に非常に大きなものとなる
場合があり、従って、そのウエルをチャージアップさせ
ることは不可能である。この条件下において、全ての良
好な正常なウエルコンタクトは何れかの極性でのフラッ
ド動作の後に非荷電状態に止どまるべきである。

【００３４】（ｖｉ）大型ウエル分離型ＭＯＳトランジ
スタ用のドレイン／ソース拡散コンタクトの検査−前述
したように、フォーカスト電荷粒子ビームを使用して大
きなウエルを充分顕著にチャージアップさせることは不
可能である。該ウエルはそれがあたかも基板であるかの
ように（又は、単にその存在を無視する）考えることが
可能である。その結果は、前述した基板上のドレイン／
ソース拡散コンタクトの検査と同じである。

【００３５】（ｖｉｉ）小ウエル分離型ＭＯＳトランジ
スタ用のドレイン／ソース拡散コンタクトの検査−拡散
部と、分離ウエルと、基板との間にＰＮＰ又はＮＰＮ接
合が存在しているために、これはより複雑なものである
（図７）。この場合には、電圧コントラスト検査のため
にコンタクトを局所的にチャージアップさせるためにＬ
ＣＣＭを使用せねばならない。Ｎウエル内のＰＭＯＳト
ランジスタを検査するためには、ドレイン及びソースコ
ンタクトＤＣ，ＳＣを検査する前にウエルコンタクトＷ
Ｃを負に荷電させる。正常なセルの場合には、ウエルｎ
Ｗとソース／ドレイン拡散部Ｐ＋との間の順方向バイア
スのためにソース／ドレインコンタクトはチャージアッ
プすべきである。荷電されることのないソース／拡散コ
ンタクトはコンタクトＤＣ，ＳＣと拡散部Ｐ＋との間に
開放欠陥が存在するか又はウエルコンタクトＷＣとウエ
ルｎＷとの間に開放欠陥が存在することを表わし、後者
の蓋然性は前述したウエルコンタクト検査によって確認
することが可能である。一方、ドレイン／ソース拡散コ
ンタクトＤＣ，ＳＣを負に荷電させる場合には、ウエル
コンタクトＷＣは逆バイアスのために影響を受けない状
態に止どまるべきであり、そうでない場合には、それは
不良な拡散部であることを表わす。同一の結果を得るた
めに異なる検査アプローチを使用することも可能であ
り、最初に、ドレイン（又はソース）コンタクトＤＣ
（ＳＣ）を正に荷電させ、次いでウエルコンタクトＷＣ
の電圧コントラストを検査する。しかしながら、このア
プローチは同一のテストを完了するのにより多くのステ
ップを必要とする。Ｎウエル内のＰＭＯＳを検査する場
合には、最初にウエルコンタクトを負に帯電させ、次い
でソース及びドレインコンタクトの電圧コントラストを
検査する。ソース及びドレインコンタクトは拡散部とウ
エルとの間の順方向バイアスのためにチャージアップす
べきである。ウエルコンタクトを正に荷電させる場合に
は、ソース／ドレインコンタクト電圧コントラストはそ
の拡散部が機能的である場合には影響を受けるべきもの
ではない。

【００３６】（ｃ）バイポーラ拡散コンタクト本発明の適用は、上述したＭＯＳコンタクトをプロービ
ング即ち探査する技術と同様であり、バイポーラトラン
ジスタのコンタクトは二重電圧コントラスト概念を使用
して検査することが可能である。例えば、ＮＰＮトラン
ジスタの検査は、図８に示したように、コレクタとして
及びトランジスタに対する装置分離として機能するＮ−
拡散Ｎ＋（ｃ）をＰ基板Ｓ上に製造させる。ＧＣＣＭを
使用して正にフラッド動作させる場合には、コレクタ
（及びそのコンタクトＣＣ）は拡散Ｎ＋（ｃ）と基板Ｓ
との間の逆バイアスのためにチャージアップすべきであ
り、そうでない場合には、それはリーク性の分離である
ことを表わす。負にフラッド動作させる場合には、電流
が基板へ排出されるので（順方向バイアス）、コレクタ
はチャージアップすべきではなく、そうでない場合に
は、それはコレクタコンタクトとその拡散部との間に開
放欠陥が存在することを表わす。エミッタＮ＋（ｅ）、
ベースＰ（ｂ）及び基板Ｓの間のＰＮＰ接合が存在する
ために、エミッタ及びベース拡散部に対するコンタクト
ＥＣ，ＢＣは、それらがＧＣＣＭで何れかの極性でフラ
ッド動作された場合に荷電された状態に止どまるべきで
ある。しかしながら、このことはコンタクトと拡散部と
の間における破壊された接続を露呈させるものではな
い。このタイプの欠陥を検知するためには、最初に、ベ
ースを正電位へ選択的に荷電させるためにＬＣＣＭを使
用せねばならない。エミッタとベースとの間及びエミッ
タとコレクタとの間の順方向バイアスのために、エミッ
タ及びコレクタコンタクトは結果的にチャージアップ即
ち荷電されるべきである。コレクタコンタクトがチャー
ジアップしない場合及びコレクタコンタクトが前もって
機能的なものであることが確認されている場合には、エ
ミッタコンタクトとその拡散部との間には開放欠陥が存
在している。ベースコンタクトがチャージアップするも
のでなく且つエミッタコンタクトが前もって機能的なも
のであることが確認されている場合には、エミッタコン
タクトとその拡散部との間には開放欠陥が存在してい
る。

【００３７】（ｄ）Ｂｉ−ＣＭＯＳ用のコンタクトＣＭＯＳ検査及びバイポーラ検査に関して使用されたこ
れらの技術を結合させることによって、Ｂｉ−ＣＭＯＳ
装置も検査することが可能である。回路のＣＭＯＳ部分
の検査はＣＭＯＳトランジスタのものと同一であり、一
方バイポーラ部分の検査はバイポーラのものと同一であ
る。

【００３８】（ｅ）メタル１コンタクト接続この処理レベルにおいての欠陥を検知する目安はＣＡＤ
設計に基づく電圧コントラストの予測によるものではな
く、良好なダイ／不良なダイ又は隣のダイ比較を介して
のものである。メタル１は拡散コンタクト、ウエルコン
タクト又はゲートポリコンタクトを相互接続するために
一般的に使用される。それはコンタクトの延長部として
考えることが可能であり、従って、コンタクト検査のた
めに導入した同一の原理に基づいて検査することが可能
である。しかしながら、単一のメタルラインが複数個の
コンタクトへ接続している蓋然性のために、個々のコン
タクトではなくメタルラインの電圧コントラストを予測
することはより複雑なものである。一例を図４（ａ）及
び４（ｂ）において示すことが可能であり、その場合に
は、マイクロ回路がメタル１において処理されている。
導体ｘを荷電させることにより、メタルラインのチェー
ンが状態をスイッチさせる。この状態はトランジスタエ
レクトロニクスを使用して説明することが可能である。
この導体ネットの等価な回路図を図４（ｃ）に示してあ
る（注意すべきことであるが、多くの接続部はポリシリ
コンラインを介してのものであり、それらは図４（ａ）
又は４（ｂ）においては見えていない）。実際に、導体
ｘを荷電させることは、トランジスタ１及び２のオン／
オフを制御する。導体ｘがチャージアップすると
（正）、逆バイアスのためにＮウエルもチャージアップ
し、ウエルの上でフローティングしているＰ拡散部もチ
ャージアップする。トランジスタ１のゲートはＰ拡散部
へ接続しているのでトランジスタ１がターンオンする。
導体２及び３はフローティング状態から接地状態へスイ
ッチし、次いでトランジスタ２をターンオフさせ、その
ことは導体１をフローティングさせる。導体ｘを放電さ
せると、トランジスタ１がターンオフさせ、そのことは
導体２及び３をフローティングさせ、次いでトランジス
タ２をスイッチオンさせ且つ導体１を接地させる。

【００３９】（ｆ）メタルライン間の目に見えない抵抗
性ブリッジング（架橋）の分離装置の寸法が小さくなると、新たなタイプの欠陥が見つ
かり、即ち密集されたメタルライン（特にメタル１及び
２）間における目に見えない抵抗性ブリッジング即ち架
橋である。目に見えない抵抗は処理残留物、粒子汚染、
又は微細な金属ブリッジング即ち架橋から発生する場合
がある。これらのタイプの欠陥は見つけることが極めて
困難である。なぜならば、（１）それらの物理的寸法は
光学的分解能を超えるものであり且つ非常に高い倍率に
おいての高分解能ＳＥＭの下でのみ見ることが可能であ
り、且つ（２）ＳＥＭの下で観察する場合には、欠陥性
物質コントラストは絶縁性物質（例えば、シリコン酸化
物）のものと非常に類似しているからである。しかしな
がら、このタイプの欠陥は本発明を使用して容易に見つ
け出すことが可能である。フローティングメタルライン
の検査の場合には、最初にＬＣＣＭを使用してメタルラ
インのうちの一つをメタルラインの電圧コントラストを
向上させるのに充分な所定の電圧へ局所的に荷電させ
る。該抵抗性欠陥及びその他の短絡されているメタルラ
インもその電位へ荷電されるべきである。ブリッジング
即ち架橋欠陥を探し出すためにメタルラインの電圧コン
トラスト画像がとられる。注意すべきことであるが、こ
れらの欠陥は電圧コントラスト画像において一層見えや
すいものとなる。なぜならば、（１）抵抗性残留物欠陥
（荷電されている）と絶縁性物質（荷電されていない）
との間には明確な電圧コントラストが存在しており、且
つ（２）電圧コントラストにおける欠陥寸法（電位）は
実際の欠陥の物理的寸法を超えて延在しているからであ
る。基板へ接地されているメタルラインを検査する場合
には、表面全体をチャージアップ即ち荷電させるために
ＧＣＣＭを使用することが可能である。絶縁体（荷電さ
れている）と欠陥（荷電されていない）との間の鮮明な
コントラストは欠陥を見つけ出すことに貢献する。

【００４０】（ｇ）ビアメタルライン接続ビアは高い処理能力で本発明を使用して検査することが
可能であり、これらのビアはフラッド動作期間中に基板
に対して短絡されるか又は順方向バイアスされる下側に
存在するメタルラインへ接続している。最初に、順方向
バイアスとなる極性でＧＣＣＭを使用して表面をフラッ
ド動作させる。全ての電荷はメタルラインを介して基板
へ排出されるのでビアは荷電されるべきものではない。
電荷を保持するビアは開放状態にあるビアである。基板
から電気的に分離されているメタルラインへ接続してい
るビアの場合（何れかの極性でフラッド動作させた後
に）、検査を行うためにＬＣＣＭを使用せねばならな
い。最初に、ＬＣＣＭを使用してビアを局所的にチャー
ジアップ即ち荷電させ、次いで同一のネット内に接続し
ているその他のビアの電圧コントラストを検査する。残
りのビアが荷電されていない場合には、該最初のビアは
開放状態にある。一方、該ネット内の一部のビアのみが
荷電されていない場合には、これらのビアが開放状態に
あるビアである。（ｈ）より高いレベルのメタルラインより高いレベルのメタルラインの検査はメタル１の検査
と同様である。設計ファイルを観察することによってメ
タルラインの電圧コントラストを予測することが困難な
場合があるので、良好なダイ／隣のダイの比較が欠陥を
識別するためにより適切なものである場合がある。

【００４１】（ｉ）複数個のポリライン／高密度ＤＲＡ
Ｍコンデンサ及び局所的相互接続体を構成するためにＤＲ
ＡＭを製造する場合に複数個のポリライン即ちポリシリ
コンからなるラインが使用される。拡散部に対するこれ
らポリラインの接続及び互いの接続について検査するこ
とが可能である。一例として、ＮＭＯＳ技術に基づいて
製造した１−ＴＤＲＡＭの検査について説明する。ＤＲ
ＡＭセルの断面を図９（ａ）に示してある（その等価回
路を図９（ｂ）に示してある）。ワード線（ポリ１）Ｗ
／ｐ１の製造を完了した後に、ＭＯＳゲートポリについ
て前に説明したのと同一の技術を使用してそれを検査す
ることが可能である。ポリ２ｐ２を完成した後に、その
拡散部Ｎ＋への接続をＧＣＣＭを使用して表面を負に荷
電させることによって検査することが可能である。該拡
散部を介して電荷が基板へ流れるべきであるので（基板
に対して順方向バイアス）、該ポリラインは非荷電状態
であることが予定され、そうでない場合には、ポリ２は
該拡散部に対して開放状態にある。表面を正に荷電させ
る場合には、ポリ２ラインは基板に対する逆バイアスの
ためにチャージアップ即ち荷電することが予測され、そ
うでない場合には、それはリーク性の拡散部であること
を表わす。ポリ３ｐ３はポリ２の対向電極であり、それ
らは一緒になって格納コンデンサを形成する。ポリ３は
基板に対して接地されることが予定され、従って、何れ
かの極性でのフラッド動作の後にチャージアップ即ち荷
電されるべきではない。ポリサイドビット線を製造した
後に本システムによってＤＲＡＭセルの機能性を検査す
ることが可能であり、懸念事項のうちの一つは、薄い絶
縁層（約１０ｎｍ）Ｉによって分離されているのでポリ
サイドと、ポリ２と、ポリ３との間の短絡である。最初
に、ＧＣＣＭを使用して表面を正に荷電させ、選択した
電位はワード線をスイッチオンさせるのに充分高いもの
とすべきである。適切な動作のセルの場合には、フラッ
ド動作期間中に電荷がポリ２内にも入り込むべきであ
り、電流がビット線Ｂからワード線ゲートを介して注入
される。次いで、ＧＣＣＭを再度使用して表面電荷を中
和させる。コンデンサ内の全ての電荷を中和フラッド動
作が空とさせる前に、ゲートがスイッチオフするのでコ
ンデンサ内に格納される残留電荷が存在している。次い
で、ＬＣＣＭを使用してワード線を正に荷電させ、ゲー
トスイッチを閉じ、従ってコンデンサ内の残留電荷はビ
ット線へ流れることが可能である。電荷格納が実際に働
くか否かをチェックするためにビット線電圧コントラス
トを検査する。

【００４２】５. 電荷制御ユニットが関与する機能解析（ａ）トランジスタ機能テスト装置を完成する前に本発明システムを使用してトランジ
スタスイッチング機能を迅速に検査することが可能であ
る。一例として、分離型ＮＭＯＳトランジスタ（図６）
の検査について説明する。最初に、ＬＣＣＭを使用して
トランジスタのドレインを正にチャージアップさせる。
次いで、ソース上の電圧コントラストを検査する。ソー
スがチャージアップ即ち荷電されている場合には、それ
はリーク性のスイッチであることを表わす。次いで、Ｌ
ＣＣＭを使用してゲートをチャージアップさせて該スイ
ッチを閉成させる（「オン」状態）。ソース電圧コント
ラストを再度検査し、該ソースは荷電されるべきであ
り、そうでない場合には、該「スイッチ」は機能的なも
のではない。

【００４３】（ｂ）スレッシュホールドスイッチング電
圧テスト欠陥性のトランジスタは半機能的なものであるが、指定
したスレッシュホールド電圧においてスイッチ「オン」
するものではない場合がある。本発明を使用してスレッ
シュホールド電圧のテストを行うことが可能である。前
述したように、ＬＣＣＭを使用して、導体を所定の電圧
に選択的に荷電させることが可能であり、且つトランジ
スタのスイッチング動作をモニタすることが可能であ
る。トランジスタスイッチングスレッシュホールド電圧
を決定するために、本システムはチャージアップ電圧を
ランプ動作させながらトランジスタのスイッチング動作
（オン又はオフ）を検査することが可能であり、この場
合に、本システムは荷電動作とプローブ動作とを交互に
行う。スレッシュホールド電圧は、本システムがトラン
ジスタのスイッチングを検知する電圧である。

【００４４】６. 複数個の良好な基準欠陥を見つけるために、良好なダイ又は隣のダイから集
めた基準データと比較する。従来の検査システムにおい
ては、各検査に対して単に単一の基準データを使用して
いるに過ぎない。単一の基準データを使用することは多
くの誤った警告を発生させる場合がある。例えば、フリ
ップフロップ又はＳＲＡＭを均一にチャージアップさせ
る場合に、該装置の電圧コントラストは予測不可能なも
のである。なぜならば、それはメモリチップを最初にパ
ワーアップする状態におけるように、「０」又は「１」
の何れかに安定化することが可能だからである。この場
合には、二組の「良好な」電圧コントラストが存在して
いる。欠陥を判別するためには、検査データは両方の組
の基準とは異なるものでなければならない。一般的なア
ルゴリズムは、初期的なフラッド動作期間中に複数個の
ランダムな状態を有する装置の状態を考慮するために複
数個の基準を包含している。検査したデータがこれらの
基準のうちの何れとも一致しない場合にのみ欠陥が判別
される。

【００４５】７. 抵抗性接続の検査抵抗性コンタクトを介して基板へリークする電流は、試
料プレートをピコ検流計へ接続させることによって測定
することが可能である。その抵抗値は、荷電させた電位
とリーク電流との間の比である。その詳細については、
ＣＭＯＳゲートの検査に関連して前に説明した部分にお
いて見つけ出すことが可能である。

【００４６】８. 機械的プローブに関して前述したように、電圧コントラスト検査はウエハを検査
する間に荷電電位を維持することを必要とする。電荷制
御ユニットを使用して電位を設定することは基板に対し
て良好に絶縁されているか又は高度に抵抗性の構成体に
制限される。ある場合において電位を長期間維持するた
めには、機械的プローブを使用して該装置内に外部電圧
供給源を挿入させることが必要である。例えば、装置全
体に亘っての電圧コントラストを検査しながら該装置の
Ｖｄｄをパワーアップさせるためには、大きな電流（例
えば、数ｍＡ）が必要とされる場合があり、この電流は
荷電粒子ビームによって供給することは非常に困難であ
る。本発明システムにとって、この適用のためのマイク
ロプローブを装備することはオプションである。

【００４７】９. ネットワーク容量検査ある回路欠陥は電圧コントラスト検査によって判別する
ことは困難である。例えば、そのうちの一つが表面下側
深くに埋込まれている二つのメタルラインの間の短絡を
見つけ出すことは困難である。しかしながら、容量測定
技術はこの様な短絡を検知することを可能とさせる。単
一導体ラインの容量は二つの短絡された導体の容量とは
異なっている。容量変化を検知することによって、埋設
されている短絡であっても検知することが可能である。
同様に、破壊された部分を有する導体もその容量の減少
を示す。導体の容量を測定するために、ＬＣＣＭを使用
して導体を予め設定した電位へ局所的にチャージアップ
させ且つそのチャージアップ時間を測定する。チャージ
アップ時間は容量の大きさに比例するので、このシステ
ムにおける容量単位が「時間」におけるものである。表
面がチャージアップ電位に到達したか否かを判別するた
めに、二次電子放出をモニタする。注意すべきことであ
るが、表面荷電電位を回収した二次電子強度と直接的に
関連付けることが可能である。荷電の開始においてタイ
マを開始させ且つ二次電子強度がスレッシュホールド強
度を超えて増加するか（負に荷電する場合）又は減少し
た場合（正に荷電する場合）、停止させる。

【００４８】１０. 温度仕様テスト多くの半導体装置は温度仕様を有している。室温におい
て適切に機能する装置はより高い温度又はより低い温度
においてその仕様を満足するものではない場合がある。
製造の早い段階において温度仕様を満足することのない
根本原因を見つけ出すことはより簡単である。前述した
ように、本システムは開放欠陥及び短絡欠陥を見つけ出
すこと、ゲート酸化膜の順方向及び逆方向バイアスの検
査、及びトランジスタに関する機能的テストの実施を行
うことを可能としている。本システムにとって、同一の
検査を異なる温度において実施することを可能とするよ
うに温度制御型試料プレートを具備することはオプショ
ンである。更に、本システムにとって、本システムによ
る検査の前に温度の上限及び下限を介してテストウエハ
をサイクル動作させることの可能な別の熱衝撃室を有す
ることもオプションである。

【００４９】１１. 検査効率モニタ本発明に基づく検査手順は、異なるウエハ製造段階にお
いて実行することが可能である。各検査に対して検知さ
れた致命的な欠陥の百分率をユーザによってモニタし且
つユーザに対して表示させることが可能である。このこ
とは効率の低い手順を識別することを可能とし、そのこ
とは改良を行う可能性のために検査することを可能とす
る。蓄積した検査情報をシステムデータベース内に格納
することが可能である。蓄積した情報に基づいて、本シ
ステムは究極的に検査手順を推奨することが可能であ
る。

【００５０】１２. ビーム誘起型汚染制御検査期間中にウエハ上にビームによって汚染が誘起され
る場合がある（「カーボンクラッキング（ｃａｒｂｏｎ
ｃｒａｃｋｉｎｇ）」として知られているポリマ付
着）。装置上の付着物はパッシベーションしていない装
置に関して障害を発生させる場合がある。本発明システ
ムにとって、温度制御型試料プレートを具備することは
オプションである。ウエハを高温度（約３００℃）へ加
熱するか又は低温度（０℃以下）へ冷却することによっ
て、汚染物を著しく減少させることが可能である。更
に、本システムは酸素／ＸｅＦ₂ガスノズル（シュルン
ベルジェ社Ｐ２Ｘフォーカストイオンビームシステムに
おいて使用されているものと同様のノズル）を具備する
ことが可能である。ビーム照射区域上にガスビームを付
与することによって、ビームによって援助される化学的
エッチング反応によりカーボンポリマを除去することが
可能である。

【００５１】１３. フォーカストイオンビームシステムスキャニング電子ビームをフォーカストイオンビームで
置換させることによって上述したものと同様のシステム
を構成することが可能である。しかしながら、前述した
ようにＬＣＣＭが関与することのない同一の技術は、フ
ォーカストイオンビームのみでは表面を負に荷電させる
ことができないので、このシステムの場合には負の荷電
に対して動作するものではない。フォーカストイオンビ
ームを使用することの利点はインシチュ即ち現場におい
て接続部を構成するか又は分離を導入することの能力で
あり、このことは欠陥解析、根本原因検査に対する便利
なツールを与えている。しかしながら、イオンビームの
スパッタ的な性質はインライン検査の適用に対して望ま
しいものではなく且つそれは局所的に負の電位へ荷電さ
せることが可能なものではない。

【００５２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。

【図面の簡単な説明】

【図１】本発明の一実施例に基づくシステムを示した
概略図。

【図２】本発明の別の実施例を示した概略図。

【図２（ａ）】本発明の更に別の実施例を示した概略
図。

【図３】バイアス電極電圧の関数としてのフローティ
ング導体のチャージアップ（荷電）電位を示したグラフ
図。

【図４（ａ）】荷電前のマイクロ回路のＳＥＭ画像を
示した概略図。

【図４（ｂ）】荷電後のマイクロ回路のＳＥＭ画像を
示した概略図。

【図４（ｃ）】図４（ａ）及び（ｂ）に関連する等価
回路を示した概略図。

【図５（ａ）】正の電位での荷電を行ったマイクロ回
路のＳＥＭ画像を示した概略図。

【図５（ｂ）】負の電位荷電を行ったマイクロ回路の
ＳＥＭ画像を示した概略図。

【図６】Ｐ基板上のＮＭＯＳトランジスタを示した概
略図。

【図６（ａ）】図６の構成体を正に荷電させた状態を
示した概略図。

【図６（ｂ）】図６の構成体を負に荷電させた状態を
示した概略図。

【図７】小ウエル分離型ＭＯＳトランジスタを示した
概略図。

【図８】ＮＰＮトランジスタを示した概略図。

【図９（ａ）】ＤＲＡＭセルを示した概略図。

【図９（ｂ）】図９（ａ）の構成体の等価回路を示し
た概略図。

【符号の説明】

１０真空室１２電子ビーム装置１４ステージ１６ウエハ取扱いロボット２０スキャニング電子顕微鏡カラム２２ＩＣ製造用ウエハ２４低エネルギ電子供給源２６二次電子検知器２８フィルタメッシュ３０光電子増倍管３２カセット３４ロードロック４０制御システム４２コンピュータ４４データベース５０試料プレート５２バイアス電極

フロントページの続き (72)発明者マリエルストゥープスアメリカ合衆国，カリフォルニア 95050，サンタクララ，ロスオリボスアベニュー 613 (72)発明者クリストファーグラハムタルボットアメリカ合衆国，カリフォルニア 94062，レッドウッドシティー，サミットコート６

Claims

【特許請求の範囲】

【請求項１】半導体構成体のテスト方法において、（ａ）半導体構成体の要素を荷電させ、（ｂ）荷電電位及び極性を決定するために荷電しながら
前記構成体の表面に垂直に電界を印加させ、（ｃ）前記構成体に対する電圧コントラストデータを得
るために荷電粒子ビームで前記荷電させた要素を包含す
る構成体を検査し、（ｄ）前記データを解析して前記要素の機能性を判別す
る、上記各ステップを有することを特徴とする方法。
【請求項２】請求項１において、前記荷電ステップ
（ａ）が荷電粒子ビームを使用して行うことを特徴とす
る方法。
【請求項３】請求項２において、前記荷電粒子ビーム
が電子ビームであることを特徴とする方法。
【請求項４】請求項３において、前記電子ビームを使
用して前記要素を取囲む前記構成体の区域を電子でフラ
ッドさせることを特徴とする方法。
【請求項５】請求項３において、前記電子ビームを使
用して電子のフォーカストビームを前記要素に対して付
与させることを特徴とする方法。
【請求項６】請求項３において、ビームの組合わせを
使用して前記構成体の区域へ電荷を付与し且つ前記要素
に対してフォーカストビームを付与することを特徴とす
る方法。
【請求項７】請求項１において、ステップ（ａ）を導
電性機械的プローブを使用して行うことを特徴とする方
法。
【請求項８】請求項１において、電界を付与するステ
ップが、前記表面から離隔させた電極を設け且つ前記構
成体と前記電極との間に電圧を印加させることを特徴と
する方法。
【請求項９】請求項８において、前記構成体をプレー
ト上に位置させ且つ前記電極と前記プレートとの間に電
圧を印加させることを特徴とする方法。
【請求項１０】請求項１において、前記要素を負の電
位で荷電させるために前記電界を印加させることを特徴
とする方法。
【請求項１１】請求項１において、前記検査ステップ
（ｃ）が、前記構成体上を荷電粒子ビームでスキャニン
グし且つその結果発生する二次電子を検知して電圧コン
トラストデータを得ることを特徴とする方法。
【請求項１２】請求項１において、前記電界の第一印
加で前記要素を第一極性へ荷電させ、次いで検査し、次
いで前記要素を前記電界の第二印加で第二の逆極性へ荷
電させ、次いでさらなる検査を行うことを特徴とする方
法。
【請求項１３】請求項１において、画像の形態で電圧
コントラストデータを得ることを特徴とする方法。
【請求項１４】請求項１において、一次元プロファイ
ルの形態で電圧コントラストデータを得ることを特徴と
する方法。
【請求項１５】請求項１において、前記データを解析
するステップが、新たに採取されたデータを複数個の基
準データと比較するように前記データを基準データと比
較し、前記新たに採取されたデータが前記基準データの
全てと異なる場合に欠陥を判別することを特徴とする方
法。
【請求項１６】請求項１において、更に、テスト期間
中に前記構成体の温度を制御することを特徴とする方
法。
【請求項１７】請求項１において、更に、テストの前
に前記構成体を温度サイクル処理することを特徴とする
方法。
【請求項１８】請求項１において、前記要素を第一電
位及び極性へ荷電させ、次いで検査し且つデータを解析
し、その後に、前記要素を同一の極性において第二電位
へ荷電させ、次いでさらなる検査及び解析を行うことを
特徴とする方法。
【請求項１９】半導体構成体をテストする装置におい
て、（ａ）半導体構成体の要素へ電荷を付与する手段、（ｂ）前記要素へ付与された電荷の電位及び極性を判別
するために前記構成体の表面に対して垂直に電界を印加
させる電界発生器、（ｃ）前記荷電された要素を検査するための荷電粒子ビ
ーム装置、（ｄ）荷電粒子ビームで検査することにより前記構成体
から電圧コントラストデータを得る検知器、を有するこ
とを特徴とする装置。
【請求項２０】請求項１９において、前記電荷を付与
する手段が荷電粒子ビームを有することを特徴とする装
置。
【請求項２１】請求項２０において、前記荷電粒子ビ
ームが電子ビームを有していることを特徴とする装置。
【請求項２２】請求項２１において、前記電子ビーム
が前記要素を取囲む前記構成体の区域をフラッドさせる
べく配設されている電子フラッドガンを有していること
を特徴とする装置。
【請求項２３】請求項２１において、前記電子ビーム
がフォーカストビームであることを特徴とする装置。
【請求項２４】請求項２１において、前記要素を取囲
む前記構成体の区域をフラッドさせるべく配設されてい
る電子フラッドガンを有しており且つ前記要素へ電荷を
付与するためのフォーカストビームを有していることを
特徴とする装置。
【請求項２５】請求項１９において、前記電荷を付与
する手段が導電性機械的プローブを有していることを特
徴とする装置。
【請求項２６】請求項１９において、前記電界発生器
が前記構成体の表面から離隔されている電極を有してお
り、それに対して前記構成体と相対的に電圧が印加され
ることを特徴とする装置。
【請求項２７】請求項２６において、前記電極が格子
を有していることを特徴とする装置。
【請求項２８】請求項２６において、前記電極がアパ
ーチャプレートを有していることを特徴とする装置。
【請求項２９】請求項２６において、更に、その上に
前記構成体が位置されているサンプルプレートを有して
おり、前記電極と前記サンプルプレートとの間に電圧が
印加されることを特徴とする装置。
【請求項３０】請求項２９において、前記サンプルプ
レートがテスト期間中に前記構成体の温度を制御するこ
とを特徴とする装置。
【請求項３１】請求項３０において、前記サンプルプ
レートが荷電及び検査期間中に前記構成体の荷電粒子に
よって誘起される汚染を防止するために前記構成体の温
度を制御することを特徴とする装置。
【請求項３２】請求項２９において、前記サンプルプ
レートが接地されており且つ前記電極における電圧が荷
電電位及び極性を決定すべく選択されることを特徴とす
る装置。
【請求項３３】請求項２９において、前記電極が接地
されており且つ前記サンプルプレートにおける電圧が荷
電電位及び極性を決定すべく選択されることを特徴とす
る装置。
【請求項３４】請求項２６において、前記要素へ印加
される電荷の電位及び極性を決定するために前記電圧を
変化させることが可能であることを特徴とする装置。
【請求項３５】請求項３４において、前記電極へ印加
される電圧が前記要素へ印加される荷電の極性を逆にす
るために相次ぐ電荷の付与の間で変化させることを特徴
とする装置。
【請求項３６】請求項３４において、前記電圧が前記
要素へ印加される荷電の電位を変化させるために相次ぐ
電荷の付与の間で変化させることを特徴とする装置。
【請求項３７】請求項２１において、前記検知器が、
荷電粒子ビームでの検査から発生する前記構成体からの
二次荷電粒子を検知することを特徴とする装置。
【請求項３８】請求項２１において、更に、電圧コン
トラストデータを表示するディスプレイを有することを
特徴とする装置。
【請求項３９】請求項２１において、更に、テストの
前に前記構成体を温度サイクル動作に露呈させることの
可能な熱チャンバを有していることを特徴とする装置。
【請求項４０】請求項２０において、更に、電荷の付
与及び検査期間中に前記構成体の荷電粒子汚染を少なく
とも部分的に防止するために荷電粒子と反応する反応性
ガスの供給源を有すると共に、前記構成体の表面へ反応
性ガスを供給する手段を有していることを特徴とする装
置。
【請求項４１】請求項４０において、前記反応性ガス
が酸素及びＸｅＦ₂からなるグループから選択されるも
のであることを特徴とする装置。
【請求項４２】基板の表面に拡散コンタクトを形成し
た部分的に完成した半導体ウエハをテストする方法にお
いて、（ａ）前記表面を前記基板と相対的な電位へ荷電させ、（ｂ）前記コンタクトに対する電圧コントラストデータ
を得るために荷電粒子ビームで前記拡散コンタクトを検
査し、（ｃ）前記データを解析して前記コンタクトの機能性を
判別する、上記各ステップを有することを特徴とする方
法。
【請求項４３】請求項４２において、前記表面を前記
基板と相対的に負の電位へ荷電させ且つ電圧コントラス
トデータを解析してＰ型基板上のＮ型拡散部とコンタク
トとの間の開放欠陥、Ｐ型基板上に直接的に形成された
Ｎ型分離部とコンタクトとの間の開放欠陥、Ｐ拡散コン
タクトとＮ型基板との間の短絡欠陥、Ｐ型分離コンタク
トとＮ型基板との間の短絡欠陥からなるグループから選
択した欠陥を検知するために電圧コントラストデータを
解析することを特徴とする方法。
【請求項４４】請求項４２において、前記表面を前記
基板と相対的に正の電位へ荷電させ且つ前記データを解
析して、Ｐ型基板上のＮ型拡散部に対する短絡欠陥、Ｐ
型基板上のＮ型分離部に対する短絡欠陥、Ｎ型基板上の
Ｐ型拡散部とコンタクトとの間の開放欠陥、且つＮ型基
板上のＰ型分離部とコンタクトとの間の開放欠陥からな
るグループから選択した欠陥を検知することを特徴とす
る方法。
【請求項４５】請求項４２において、ウエル内の拡散
コンタクトに対して選択的に電荷を付与し且つ同一のウ
エル内の他の拡散コンタクトに対する電圧コントラスト
データを解析して開放欠陥及び短絡欠陥を検知すること
を特徴とする方法。
【請求項４６】トランジスタが形成されている基板を
有する部分的に完成した半導体ウエハをテストする方法
において、（ａ）トランジスタの少なくとも一部を前記基板と相対
的に所定の電位へ荷電させ、（ｂ）前記トランジスタを荷電粒子ビームで検査して前
記コンタクトに対する電圧コントラストデータを得、（ｃ）前記データを解析して前記トランジスタの機能性
を判別する、上記各ステップを有することを特徴とする
方法。
【請求項４７】請求項４６において、前記トランジス
タの一部がゲートポリであり、本方法は、前記ゲートポ
リを前記基板と相対的に正及び負の電位へ荷電させ且つ
前記データを解析して前記トランジスタが順方向及び逆
方向バイアス仕様を充足するものであるか否かを判別す
ることを特徴とする方法。
【請求項４８】請求項４６において、前記トランジス
タの前記一部がゲート／ベースであり、本方法が、前記
トランジスタがスイッチする電位を決定するために電圧
コントラストデータをモニタしながら前記ゲート／ベー
スに対し段階的に増加する電位を付与することを特徴と
する方法。
【請求項４９】請求項４６において、トランジスタス
イッチオン電圧のスレッシュホールドより下及び上の電
位において前記ウエハに対して電荷を付与し、且つ電圧
コントラストデータを解析して非機能的なトランジスタ
を識別することを特徴とする方法。
【請求項５０】請求項４６において、前記トランジス
タが正及び負の端部を有しており、本方法が、前記正の
端部を選択的に荷電させ且つ前記負の端部を検査し且つ
それらから得られた電圧コントラストデータを解析する
ことを特徴とする方法。
【請求項５１】請求項４６において、前記トランジス
タがスイッチ制御及び負の端部を有しており、本方法
が、前記スイッチ制御へ電荷を付与し且つ前記負の端部
を検査し且つそれらから得られた電圧コントラストデー
タを解析することを特徴とする方法。
【請求項５２】ポリシリコン及びポリシリサイド局所
的相互接続体が形成されている基板を有する部分的に完
成した半導体ウエハをテストする方法において、（ａ）前記基板に対して順方向バイアスを発生させるた
めに前記ウエハの少なくとも一部を第一極性において所
定の電位へ荷電させ、（ｂ）前記相互接続体を荷電粒子ビームで検査して前記
相互接続体に対する開放欠陥を表わす電圧コントラスト
データを得、（ｃ）前記ウエハの少なくとも一部を第二極性における
所定の電位へ荷電させ、（ｄ）前記相互接続体を荷電粒子ビームで検査して前記
相互接続体に対する短絡欠陥を表わす電圧コントラスト
データを得る、上記各ステップを有することを特徴とす
る方法。
【請求項５３】メタルラインが形成されている基板を
有する部分的に完成した半導体ウエハをテストする方法
において、（ａ）前記メタルラインを前記基板と相対的な所定の電
位へ荷電させ、（ｂ）前記メタルラインを荷電粒子ビームで検査して前
記メタルラインに対する電圧コントラストデータを得、（ｃ）前記データを解析して前記メタルラインにおける
欠陥を検知する、上記各ステップを有することを特徴と
する方法。
【請求項５４】請求項５３において、前記メタルライ
ンが複数個の隣接するネットワークを有しており、本方
法は、一つのネットワークのメタルラインを選択的に荷
電させ且つそのネットワークからの電圧コントラストデ
ータをその隣のネットワークと比較させて短絡欠陥を検
知することを特徴とする方法。
【請求項５５】請求項５３において、メタルラインが
前記基板へ抵抗的に接続されており、本方法が、それに
対して電気的に接続させるべくプレート上のウエハを位
置決めし、前記メタルラインを所定の電位へ選択的に荷
電させ、前記サンプルプレートにおけるリーク電流を測
定し、且つ前記電位及びリーク電流から前記メタルライ
ンと前記基板との間の接続部の抵抗値を決定することを
特徴とする方法。
【請求項５６】請求項５３において、メタルラインが
前記基板に対してフローティングしているネットワーク
を有しており、本方法が、前記ネットワークを荷電粒子
ビームを使用して所定の電位へ選択的に荷電させ、荷電
の開始と共に開始させて時間に関しての二次電子強度を
測定し、且つ前記二次電子強度が所定のスレッシュホー
ルドを交差する時間を検知し、この時間を解析して欠陥
性ネットワークを検知することを特徴とする方法。
【請求項５７】メタルラインを接続する複数個のビア
を形成した基板を有する部分的に完成した半導体ウエハ
をテストする方法において、（ａ）前記ウエハの表面を荷電させ、（ｂ）該ビアに対する電圧コントラストデータを得るた
めに前記ビアを荷電粒子ビームで検査し、（ｃ）前記データを解析して開放ビアを検知する、上記
各ステップを有することを特徴とする方法。
【請求項５８】請求項５７において、前記ビアが導電
性ネットワークへ接続しており、ビアを選択的に荷電さ
せ且つ前記ネットワークへ接続されている他のビアを検
査し且つ前記電圧コントラストデータを解析して開放ビ
アを検知することを特徴とする方法。
【請求項５９】メモリセルと、ワード線と、ビット線
とを有するメモリ構成体が形成されている半導体ウエハ
をテストする方法において、（ａ）前記ウエハの表面を正電位へ荷電させ、（ｂ）前記ウエハの表面を放電させ、（ｃ）前記ワード線を選択的に荷電させ、（ｄ）前記ビット線に対する電圧コントラストデータを
得るために前記ビット線を荷電粒子ビームで検査し、（ｅ）前記データを解析して欠陥性メモリセルを検知す
る、上記各ステップを有することを特徴とする方法。
【請求項６０】半導体構成体のテスト方法において、（ａ）前記構成体と相対的に比較的低いエネルギの電子
ビームを前記構成体の負に荷電させている電気的にフロ
ーティングしている部分へ付与し、（ｂ）荷電させた部分を包含する前記構成体を荷電粒子
ビームで検査して前記構成体に対する電圧コントラスト
データを得、（ｃ）前記データを解析して前記構成体の機能性を判別
する、上記各ステップを有することを特徴とする方法。
【請求項６１】請求項６０において、前記電子ビーム
が半導体構成体と相対的に２０Ｖより小さなエネルギを
有していることを特徴とする方法。