CN101853843B - 半导体器件栅氧化层完整性的测试结构 - Google Patents

半导体器件栅氧化层完整性的测试结构 Download PDF

Info

Publication number
CN101853843B
CN101853843B CN201010123737.4A CN201010123737A CN101853843B CN 101853843 B CN101853843 B CN 101853843B CN 201010123737 A CN201010123737 A CN 201010123737A CN 101853843 B CN101853843 B CN 101853843B
Authority
CN
China
Prior art keywords
shallow
grid structure
gate oxide
trench isolation
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010123737.4A
Other languages
English (en)
Other versions
CN101853843A (zh
Inventor
高超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010123737.4A priority Critical patent/CN101853843B/zh
Publication of CN101853843A publication Critical patent/CN101853843A/zh
Application granted granted Critical
Publication of CN101853843B publication Critical patent/CN101853843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明揭露了一种半导体器件栅氧化层完整性的测试结构，包括：有源区；所述多个浅槽隔离交叉设置于所述有源区中；所述多个栅极结构平行间隔的覆盖于所述浅槽隔离上。利用本发明提供的半导体器件栅氧化层完整性的测试结构可以监测出多晶硅栅边缘和浅槽隔离边缘相接近处的应力对栅氧化层造成的影响，并通过缺陷分析可以有效的避免浅槽隔离边缘的应力对栅边缘的刻蚀的负面影响。

Description

半导体器件栅氧化层完整性的测试结构
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件栅氧化层完整性的测试结构。 
背景技术
随着半导体技术的不断发展，集成电路中的MOS晶体管的栅氧化层的厚度也由20-30nm降至1nm以下。栅氧化层不断向薄膜方向发展，而电源电压却不宜降低，在较高的电场强度下。势必使栅氧化层的性能成为一个突出的问题。栅氧抗电性能不好将引起MOS器件电参数不稳定，如：阐值电压漂移，跨导下降、漏电流增加等，进一步可引起栅氧的击穿，导致器件的失效，使整个集成电路陷入瘫痪状态。因此，栅氧化层的可靠性变的至关重要，而栅氧化层的可靠性问题主要讨论缺陷密度(Defect Density)问题和与时间有关的介质击穿(TDDB：Time Dependent Dielectric Breakdown)问题，多年来这些问题一直是超大规模集成电路可靠性研究领域关注的热点，也是限制集成度提高的重要原因。 
栅氧化层完整性(GOI)测试主要监测评估栅氧化层受外在因素的影响，这些因素包括制程中产生的缺陷或者微粒。现有技术GOI测试结构主要监测有源区，多晶硅栅边缘，浅槽隔离边缘的缺陷，请参见图1A至图1C，现有技术的GOI测试结构主要有以下类型： 
请参见图1A，其所示的GOI测试结构为有源区类型：方形的多晶硅栅110覆盖方形的有源区120，该结构拥有最大的有源区面积，用以监测有源区120的应力(stress)对栅氧化层造成的影响。 
请参见图1B，其所示的GOI测试结构为多晶硅栅边缘类型：条状多晶硅栅130覆盖方形有源区140，该结构拥有最大的多晶硅栅边缘长度，用以监测条状多晶硅栅130边缘的应力对栅氧化层造成的影响。 
请参见图1C，其所示的GOI测试结构为浅槽隔离边缘类型：方形多晶硅栅150覆盖包括条状浅槽隔离160的有源区170，该结构拥有最大的浅槽隔离边缘长度，用以监测浅槽隔离160边缘的应力对栅氧化层造成的影响。 
然而由于工艺的发展，对GOI的测试技术也提出了新的挑战，特别是随着栅氧化层厚度的变化，新材料的引入，传统的GOI测试方法已经远远不能满足工艺的进步。 
在现有技术中，GOI测试结构只是注重在栅有源区，多晶硅栅边缘，浅槽隔离边缘的应力对栅氧化层造成的影响进行监测，然而这些结构却忽略了对多晶硅栅边缘和浅槽隔离边缘相接近处的应力所产生的影响，而浅槽隔离边缘的应力对多晶硅栅边缘的刻蚀有负面的影响，请参见图2，其所示为STI剖面结构示意图，据图可知在有源区210的平面区上生长出的栅氧化膜厚度220为26 而在顶角区域，由于受到挤压应力，氧化膜厚度只有20-24 这种厚度不均匀会造成两个严重的后果：一是导致双峰效应(double-hump effect)；二是影响栅介质层的可靠度，即栅氧化层完整性GOI。对于采用STI工艺的MOS器件，边缘电场的作用会造成器件的阈值电压(thereshold voltage，Vth)在接近STI区域降低，产生寄生的低阈值电压MOS管，恶化了器件在亚阈值区域的性能。而且较薄的氧化膜的击穿特性差，通常在GOI测试中最早失效的区域就是在STI边缘。 
由于现有技术中的GOI测试结构忽略对这部分进行缺陷分析，导致器件因这部分存在缺陷而失效的情况时有发生，特别是随着栅氧化层厚度的减小，和新材料的应用，如高介电常数的材料和新型金属栅的应用，以上问题导致器件失效的问题变的日益突出。 
发明内容
本发明旨在解决现有技术中的栅氧化层完整性测试结构忽略对栅氧化层边缘和浅槽隔离边缘相接近处的缺陷，导致器件因这部分存在缺陷而失效的情况时有发生的问题。 
有鉴于此，本发明提供一种半导体器件栅氧化层完整性的测试结构，包括：有源区；所述多个浅槽隔离交叉设置于所述有源区中；所述多个栅极结构平行间隔的覆盖于所述浅槽隔离上。 
进一步的，所述栅极结构包括：栅极及栅氧化层。 
进一步的，所述栅极为多晶硅或金属栅。 
进一步的，所述栅氧化层为氧化层，氮化层或高介电常数材料层。 
利用本发明提供的半导体器件栅氧化层完整性的测试结构可以监测出多晶硅栅边缘和浅槽隔离边缘相接近处的应力对栅氧化层造成的影响，并通过缺陷分析可以有效的避免浅槽隔离边缘的应力对栅边缘的刻蚀的负面影响。 
附图说明
图1A至图1C所示为现有技术中的栅氧化层完整性的测试结构示意图； 
图2所示为浅槽隔离剖面结构示意图； 
图3A至图3B所示为本发明一实施例提供的半导体器件栅氧化层完整性的测试结构示意图； 
图4A至图4C所示为本发明另一实施例提供的半导体器件栅氧化层完整性的测试结构示意图。 
图5所示为本发明另一实施例提供的半导体器件栅氧化层完整性的测试结构示意图。 
具体实施方式
为使本发明的技术特征更明显易懂，下面结合附图，给出具体实施例，对本发明做进一步的描述。 
本发明的实施例提供一种半导体器件栅氧化层完整性的测试结构，该测试结构，包括：有源区；所述多个浅槽隔离(STI)交叉设置于所述有源区中；所述多个栅极结构平行间隔的覆盖于所述浅槽隔离上。 
其中所述栅极结构包括：栅极及栅氧化层。所述栅极为多晶硅或金属栅。所述栅氧化层为氧化层，氮化层或高介电常数材料层。 
请参见图3A，3B，该两图为本发明一实施例提供的具有稀疏型交叉设置的浅槽隔离结构的半导体器件栅氧化层完整性的测试结构示意图，其中图3A中的浅槽隔离的平行于栅极结构的部分位于栅极结构之下，垂直于栅极结构的部分呈稀疏状，即间距较大，没有相互的作用力，图3B中的浅槽隔离的平行于栅极结构的部分位于栅极结构之间，垂直于栅极结构的部分同样呈稀疏状。 
当设置于有源区310，310’中的栅极结构330，330’覆盖于稀疏型交叉设置的浅槽隔离320，320’时，此时浅槽隔离320，320’的边缘对栅极结构330，330’边缘产生的两个应力，其中一个应力是垂直于栅极结构330，330’的应力，另一个应力是平行于栅极结构330，330’边缘的应力，因而此结构可以监测到交叉设置的浅槽隔离结构对栅极结构330，330’边缘的应力共同作用的影响。 
请参见图4A，4B，4C，该三图为本发明另一实施例提供的具有致密型交叉设置的浅槽隔离结构的半导体器件栅氧化层完整性的测试结构示意图，其中图4A中的浅槽隔离的平行于栅极结构的部分位于栅极结构之下和之间，呈致密状，即间距较小，有相互作用力，而垂直于栅极结构的部分呈稀疏状，即间距较大，没有相互的作用力，4B中的浅槽隔离的平行于栅极结构的部分位于栅极结构之下，垂直于栅极结构的部分呈致密状，4C中的浅槽隔离的平行于栅极结构的部分位于栅极结构之间，垂直于栅极结构的部分呈致密状。 
请参见图4A，当设置于有源区410中的栅极结构430覆盖于致密型的浅槽隔离420时，此时浅槽隔离420相邻很近，因而与栅极结构430相邻的相平行的两个浅槽隔离420会同时对栅极结构430的边缘产生应力，所产生的两个应 力的方向垂直于栅极结构430边缘并且方向相反，此外，与栅极结构430交叉的浅槽隔离420还会产生一个平行于栅极结构430边缘的应力，因此，该结构可以监测到浅槽隔离的边缘对栅极结构边缘的三个方向上的应力共同作用的的影响。 
请参见图4B，4C，当设置于有源区410’，410”中的栅极结构430’，430”覆盖于致密型的浅槽隔离420’，420”时，此时浅槽隔离420’，420”相邻很近，与栅极结构430’，430”交叉的相邻的两个浅槽隔离420’，420”，会同时对栅极结构430’，430”的边缘产生应力，所产生的两个应力的方向平行于栅极结构430’，430”边缘并且方向相反，此外，与栅极结构430’，430”相平行相邻的浅槽隔离420’，420”还会产生一个垂直于栅极结构430’，430”边缘的应力，因而该结构可以监测到浅槽隔离的边缘对栅极结构边缘的三个方向上的应力共同作用的影响。 
请参见图5，其所示为本发明的另一实施例提供的具有致密型交叉设置的浅槽隔离结构的半导体器件栅氧化层完整性的测试结构示意图，其中浅槽隔离的平行于栅极结构的部分位于栅极结构之下和之间，呈致密状，而平行于栅极结构的部分同样也呈致密状。 
当设置于有源区510中的栅极结构530覆盖于致密型的浅槽隔离520时，由于浅槽隔离520相邻很近，因而与栅极结构530的相邻的相平行的两个浅槽隔离520会同时对栅极结构530的边缘产生两个应力，所产生的两个应力的方向垂直于栅极结构530边缘并且方向相反，此外，与栅极结构530交叉的相邻的两个浅槽隔离520，会同时对栅极结构530的边缘产生两个应力，所产生的两个应力的方向平行于栅极结构530边缘并且方向相反，因此，该结构可以监测到浅槽隔离的边缘对栅极结构边缘的四个方向上的应力的影响。 
利用本发明实施例提供的半导体器件栅氧化层完整性的测试结构可以监测出对多晶硅栅边缘和浅槽隔离边缘相接近处的应力对栅氧化层造成的影响，并通过缺陷分析可以有效的避免浅槽隔离边缘的应力对多晶硅栅边缘的刻蚀的负 面影响。 
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。 

Claims (3)

1.一种半导体器件栅氧化层完整性的测试结构，其特征在于，包括：
有源区；
多个浅槽隔离平行交叉设置于所述有源区中；
多个栅极结构平行间隔的覆盖于所述浅槽隔离上，所述浅槽隔离具有平行于所述栅极结构的部分以及垂直于所述栅极结构的部分，以产生平行于所述栅极结构的边缘的应力，以及垂直于所述栅极结构的边缘的应力，其中，浅槽隔离的平行于栅极结构的部分位于栅极结构之下，或，浅槽隔离的平行于栅极结构的部分位于栅极结构之下和之间。
2.根据权利要求1所述的半导体器件栅氧化层完整性的测试结构，其特征在于，所述栅极结构包括：栅极及栅氧化层。
3.根据权利要求2所述的半导体器件栅氧化层完整性的测试结构，其特征在于，所述栅极为多晶硅或金属栅。
CN201010123737.4A 2010-03-12 2010-03-12 半导体器件栅氧化层完整性的测试结构 Active CN101853843B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010123737.4A CN101853843B (zh) 2010-03-12 2010-03-12 半导体器件栅氧化层完整性的测试结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010123737.4A CN101853843B (zh) 2010-03-12 2010-03-12 半导体器件栅氧化层完整性的测试结构

Publications (2)

Publication Number Publication Date
CN101853843A CN101853843A (zh) 2010-10-06
CN101853843B true CN101853843B (zh) 2015-03-18

Family

ID=42805218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010123737.4A Active CN101853843B (zh) 2010-03-12 2010-03-12 半导体器件栅氧化层完整性的测试结构

Country Status (1)

Country Link
CN (1) CN101853843B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094253B (zh) * 2011-11-07 2015-08-19 无锡华润上华科技有限公司 一种栅极氧化层测试结构
CN103872018B (zh) * 2012-12-11 2016-09-14 中芯国际集成电路制造(上海)有限公司 一种mos晶体管阵列栅氧化层完整性测试结构
CN104465614B (zh) * 2013-09-18 2017-02-22 中芯国际集成电路制造(上海)有限公司 测试结构和对应的测试方法
CN104201131B (zh) * 2014-09-02 2017-03-08 上海华力微电子有限公司 评估多晶硅栅极氧化层缺失缺陷的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593157B1 (en) * 1999-07-16 2003-07-15 Taiwan Semiconductor Manufacturing Company Early response to plasma/charging damage by special pattern design of active region
US7098049B2 (en) * 2003-11-18 2006-08-29 Nanya Technology Corp. Shallow trench isolation void detecting method and structure for the same
KR100752188B1 (ko) * 2006-07-31 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 테스트 모듈
US7416986B2 (en) * 2006-09-05 2008-08-26 International Business Machines Corporation Test structure and method for detecting via contact shorting in shallow trench isolation regions
CN101281898B (zh) * 2007-04-03 2010-05-19 中芯国际集成电路制造(上海)有限公司 栅介质层完整性的测试结构的测试方法
KR100896842B1 (ko) * 2007-10-01 2009-05-12 주식회사 동부하이텍 Ｇｏｉ테스트 패턴 형성 방법 및 테스트 패턴 구조
CN101217137B (zh) * 2007-12-26 2011-11-30 上海宏力半导体制造有限公司 一种提高p阱栅氧化层电学厚度测量精确性的测量结构
CN101345233B (zh) * 2008-08-19 2012-01-18 上海宏力半导体制造有限公司 浅沟槽隔离工艺中库伊效应的测试结构及监测方法
KR20100025291A (ko) * 2008-08-27 2010-03-09 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조방법

Also Published As

Publication number Publication date
CN101853843A (zh) 2010-10-06

Similar Documents

Publication Publication Date Title
CN101800212B (zh) 半导体器件栅氧化层完整性的测试结构
US9337112B2 (en) Semiconductor device having test structure
CN102157496B (zh) 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法
US9601627B2 (en) Diode structure compatible with FinFET process
CN101853843B (zh) 半导体器件栅氧化层完整性的测试结构
CN101819941B (zh) 半导体器件栅氧化层完整性的测试结构
CN104471710A (zh) 半导体装置及其制造方法
JP7176206B2 (ja) 炭化珪素半導体装置および炭化珪素半導体回路装置
JP2012244102A (ja) 半導体装置
CN103779326A (zh) Goi测试电路结构
CN110718585A (zh) Ldmos器件及其制造方法
US8853738B2 (en) Power LDMOS device and high voltage device
CN111403380B (zh) 一种静电保护结构及静电保护电路
CN204088304U (zh) 半导体测试结构
CN202888176U (zh) 一种bcd工艺下的esd器件结构
JP2012049428A5 (zh)
US9281389B2 (en) Semiconductor device
KR101790818B1 (ko) 반도체 소자
KR20140067445A (ko) 전력 반도체 소자
TWI578534B (zh) 高壓金氧半導體電晶體元件
CN105990422B (zh) 一种dmos器件
Simicic et al. ESD diodes with Si/SiGe superlattice I/O finFET architecture in a vertically stacked horizontal nanowire technology
CN106981508B (zh) 具有垂直型跨接结构电极的水平式半导体元件
TWI512990B (zh) 半導體結構與具有該半導體結構之半導體元件
CN103296080B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant