CN101217137B - 一种提高p阱栅氧化层电学厚度测量精确性的测量结构 - Google Patents
一种提高p阱栅氧化层电学厚度测量精确性的测量结构 Download PDFInfo
- Publication number
- CN101217137B CN101217137B CN2007101731589A CN200710173158A CN101217137B CN 101217137 B CN101217137 B CN 101217137B CN 2007101731589 A CN2007101731589 A CN 2007101731589A CN 200710173158 A CN200710173158 A CN 200710173158A CN 101217137 B CN101217137 B CN 101217137B
- Authority
- CN
- China
- Prior art keywords
- trap
- measurement
- well
- layer
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种提高P阱栅氧化层电学厚度测量精确性的测量结构，包含P阱，围设在P阱底部和两侧的，与P阱直接连接的P型衬底，衬底引出极B端和栅电极G端，还包含一N阱结构；该栅电极G端分别设置在P阱上端和P型衬底上端，通过引线连接构成一测量端点；该N阱结构设置在P型衬底栅电极G端的下部，其底部和两侧围设有所述的P型衬底，包含若干依次分离设置在P型衬底栅电极G端的下部的STI结构，一围设在该若干STI结构的底部和两侧N阱层和一设置在N阱层的下部深N阱层。本发明提供的提高P阱栅氧化层电学厚度测量精确性的测量结构，可使得在正常WAT测试条件下，P阱栅氧化层厚度的测量误差达到最小，大大提高测量的精确性。
Description
技术领域
本发明涉及半导体工艺中栅氧化层电学厚度的测量结构，尤其涉及一种可精确测量P阱栅氧化层电学厚度的测量结构。
背景技术
在半导体工艺中，栅氧化层电学厚度Tox的测量是最重要的测试项目之一。但是目前，在实际的WAT(Wafer Acceptance Test，晶圆允收测试)测量过程中，经常会发现N阱氧化层的电学厚度Toxn的测量比较准确，而P阱栅氧化层的电学厚度Toxp的测量结果往往会比其实际厚度以及Toxn要薄很多的现象。特别是对于栅氧化层较厚的I/O(输入/输出)器件和HV(高电压)器件，测量得到的不是完全精确的P阱氧化层的电学厚度Toxp结果，将会经常导致对后续的测量等操作产生误导，而最终得到错误的结论。以下结合附图具体说明：
图1显示的为传统的P阱栅氧化层电学厚度Tox的测量结构，该测量结构包含P阱1’，以及围设在P阱1’底部和两侧的P型衬底2’，该P型衬底2’与P阱1’直接连在一起；该测量结构还设置有用来测量P阱栅氧化层的电学厚度Tox的衬底引出极B端3’和栅电极G端4’，所述的B端3’设置在P阱1’内，其是P+引出端；所述的G端4’分别设置在P阱1’上端和P型衬底2’上端，通过引线连接构成一测量端点；所述的设置在P阱1’上端的G端4’，其上部设置N+多晶硅层5’，下部设置待测量电学厚度的栅氧化层6’；所述的设置在P型衬底2’上端的G端4’，其上部设置金属衬垫(PAD)7’，下部设置中间介质层8’。
在实际测量过程中，使用测试仪器连接该测量结构的G端4’和B端3’，一般选择在B端(理论上也可以选择在G端)上加电压Vdd，并加交流测试信号，在另一G端测量栅氧化层6’的电容对该交流测试信号的电流感应，由此得到该P阱栅氧化层6’的电学厚度，即电容值。
由于所述的测量结构中的P阱1’和P型衬底2’是自动直接连在一起的，因此在测试过程中，G端4’的金属衬垫7’下面的中间介质层8’的电容与P阱栅氧化层6’的电容是呈并联关系的，故该中间介质层8’的电容值也将被计入测量结果中，由此导致最终测量结果存在较大误差。由于G端4’的金属衬垫7’的面积与P阱栅氧化层6’的电容面积差不多，而中间介质层8’的厚度一般大概是因此对于待测的P阱栅氧化层6’而言，其越厚(对于一般的I/O器件，其P阱栅氧化层的电学厚度为
左右，而对于HV器件，其P阱栅氧化层的电学厚度的为
左右)，也就意味着并联后的影响将会越大。
另外，对于一般的N阱栅氧化层电学厚度的测试结构，由于N阱与外围设置的P型衬底是自动隔离的，故在测量过程中，G端的PAD下面的中间介质层的电容值不会被耦合过来，与N阱栅氧化层的电容形成并联，故，如上所述，N阱栅氧化层电学厚度的测量结果是真实的厚度值，较为准确。
发明内容
本发明的主要目的在于提供一种提高P阱栅氧化层电学厚度测量精确性的测量结构，其可使得在正常WAT测试条件下，P阱栅氧化层厚度的测量误差达到最小，大大提高测量的精确性。
为达上述目的，本发明提供一种提高P阱栅氧化层电学厚度测量精确性的测量结构，其包含P阱，围设在P阱底部和两侧的P型衬底，以及衬底引出极B端和栅电极G端，特点是，还包含一N阱结构；
所述的P型衬底与P阱直接连在一起；
所述的栅电极G端分别设置在P阱上端和P型衬底上端，通过引线连接构成一测量端点；
所述的N阱结构设置在P型衬底栅电极G端的下部，该N阱结构的底部和两侧围设有所述的P型衬底；其包含若干STI(浅槽隔离技术)结构，一N阱层和一深N阱层；
所述的若干STI结构依次分离设置在P型衬底栅电极G端的下部；
所述的N阱层围设在该若干STI结构的底部和两侧；
所述的深N阱层设置在该N阱层的下部。
所述的STI结构内部填设氧化层。
所述的STI结构的厚度一般为
所述的衬底引出极B端设置在P阱内，其是P+引出端。
所述的设置在P阱上端的栅电极G端，其上部设置N+多晶硅层，下部设置待测量电学厚度的栅氧化层。
所述的设置在P型衬底上端的栅电极G端，其上部设置金属衬垫，下部设置中间介质层。
本发明提供的提高P阱栅氧化层电学厚度测量精确性的测量结构，由于在P型衬底栅电极G端的下部设置了N阱结构，且由于N阱层和深N阱层的总厚度一般可以达到大于
故中间介质层的厚度相当于由原来的
增加到了
以上，由此，在采用前述的测量方法对P阱栅氧化层的电学厚度Tox进行测量的过程中，由于这部分将与P阱栅氧化层的电容形成并联的电容值大大减小了，且对比于一般情况下P阱栅氧化层的电容值要小出若干个数量级，故其对P阱栅氧化层电学厚度Tox的测量的影响将大幅度降低，所得测量结果的误差将达到最小，大大提高了P阱栅氧化层电学厚度Tox测量的精确性。
附图说明
图1是背景技术中的P阱栅氧化层电学厚度的测量结构的示意图；
图2是本发明提供的提高P阱栅氧化层电学厚度测量精确性的测量结构的示意图。
具体实施方式
以下结合图2，详细说明本发明较佳的实施方式：
如图2所示，本发明所提供的提高P阱栅氧化层电学厚度测量精确性的测量结构，其包含P阱1，围设在P阱1底部和两侧的P型衬底2，以及衬底引出极B端3和栅电极G端4，特点是，还包含一N阱结构9；
所述的P型衬底2与P阱1直接连在一起；
所述的栅电极G端4分别设置在P阱1的上端和P型衬底2的上端，通过引线连接构成一测量端点；
所述的N阱结构9设置在P型衬底2的栅电极G端4的下部，该N阱结构9的底部和两侧围设有所述的P型衬底2；其包含4个STI结构10，一N阱层11和一深N阱层12；
所述的4个STI结构10依次分离设置在P型衬底2的栅电极G端4的下部；
所述的N阱层11围设在该4个STI结构10的底部和两侧；
所述的深N阱层12设置在该N阱层11的下部。
所述的STI结构10内部填设氧化层。
所述的STI结构10的厚度一般为
本实施例中，该STI结构10的厚度为
所述的N阱层11和深N阱层12的总厚度大于
所述的衬底引出极B端3设置在P阱1内，其是P+引出端。
所述的设置在P阱1的上端的栅电极G端4，其上部设置N+多晶硅层5，下部设置待测量电学厚度的栅氧化层6。
所述的设置在P型衬底2的上端的栅电极G端4，其上部设置金属衬垫7，下部设置中间介质层8。
本发明提供的提高P阱栅氧化层电学厚度测量精确性的测量结构，由于在P型衬底栅电极G端的下部设置了N阱结构，且由于N阱层和深N阱层的总厚度一般可以达到大于
故中间介质层的厚度相当于由原来的
增加到了
以上，由此，在采用前述的测量方法对P阱栅氧化层的电学厚度Tox进行测量的过程中，由于这部分将与P阱栅氧化层的电容形成并联的电容值大大减小了，且对比于一般情况下P阱栅氧化层的电容值要小出若干个数量级，故其对P阱栅氧化层电学厚度Tox的测量的影响将大幅度降低，所得测量结果的误差将达到最小，大大提高了P阱栅氧化层电学厚度Tox测量的精确性。
Claims (6)
1.一种提高P阱栅氧化层电学厚度测量精确性的测量结构，包含P阱(1)，围设在P阱(1)底部和两侧的P型衬底(2)，以及衬底引出极B端(3)和栅电极G端(4)，其特征在于：还包含一N阱结构(9)；
所述的P型衬底(2)与P阱(1)直接连在一起；
所述的栅电极G端(4)分别设置在P阱(1)的上端和P型衬底(2)的上端，通过引线连接构成一测量端点；
所述的N阱结构(9)设置在P型衬底(2)的栅电极G端(4)的下部，该N阱结构(9)的底部和两侧围设有所述的P型衬底(2)；其包含若干STI结构(10)，一N阱层(11)和一深N阱层(12)；
所述的若干STI结构(10)依次分离设置在P型衬底(2)的栅电极G端(4)的下部；
所述的N阱层(11)围设在该若干STI结构(10)的底部和两侧；
所述的深N阱层(12)设置在该N阱层(11)的下部。
2.如权利要求1所述的提高P阱栅氧化层电学厚度测量精确性的测量结构，其特征在于，所述的STI结构(10)内部填设氧化层。
3.如权利要求2所述的提高P阱栅氧化层电学厚度测量精确性的测量结构，其特征在于，所述的STI结构(10)的厚度为
4.如权利要求1所述的提高P阱栅氧化层电学厚度测量精确性的测量结构，其特征在于，所述的衬底引出极B端(3)设置在P阱(1)内，其是P+引出端。
5.如权利要求1所述的提高P阱栅氧化层电学厚度测量精确性的测量结构，其特征在于，所述的设置在P阱(1)的上端的栅电极G端(4)，其上部设置N+多晶硅层(5)，下部设置待测量电学厚度的栅氧化层(6)。
6.如权利要求1所述的提高P阱栅氧化层电学厚度测量精确性的测量结构，其特征在于，所述的设置在P型衬底(2)的上端的栅电极G端(4)，其上部设置金属衬垫(7)，下部设置中间介质层(8)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101731589A CN101217137B (zh) | 2007-12-26 | 2007-12-26 | 一种提高p阱栅氧化层电学厚度测量精确性的测量结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101731589A CN101217137B (zh) | 2007-12-26 | 2007-12-26 | 一种提高p阱栅氧化层电学厚度测量精确性的测量结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101217137A CN101217137A (zh) | 2008-07-09 |
| CN101217137B true CN101217137B (zh) | 2011-11-30 |
Family
ID=39623531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101731589A Active CN101217137B (zh) | 2007-12-26 | 2007-12-26 | 一种提高p阱栅氧化层电学厚度测量精确性的测量结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101217137B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101556929B (zh) * | 2009-05-19 | 2012-10-03 | 上海宏力半导体制造有限公司 | 一种测量栅氧化层厚度的方法 |
| CN101853843B (zh) * | 2010-03-12 | 2015-03-18 | 上海华虹宏力半导体制造有限公司 | 半导体器件栅氧化层完整性的测试结构 |
| CN102176421A (zh) * | 2011-03-15 | 2011-09-07 | 上海宏力半导体制造有限公司 | Mos管栅极氧化层累积厚度的测量方法 |
| CN113223979B (zh) * | 2021-04-28 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | 栅氧化层工艺中的厚度补偿方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1175094A (zh) * | 1996-07-30 | 1998-03-04 | 国际商业机器公司 | 绝缘栅场效应晶体管 |
| US6946352B2 (en) * | 2003-07-24 | 2005-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor device and method |
| US7268028B1 (en) * | 2006-04-17 | 2007-09-11 | International Business Machines Corporation | Well isolation trenches (WIT) for CMOS devices |
-
2007
- 2007-12-26 CN CN2007101731589A patent/CN101217137B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1175094A (zh) * | 1996-07-30 | 1998-03-04 | 国际商业机器公司 | 绝缘栅场效应晶体管 |
| US6946352B2 (en) * | 2003-07-24 | 2005-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS image sensor device and method |
| US7268028B1 (en) * | 2006-04-17 | 2007-09-11 | International Business Machines Corporation | Well isolation trenches (WIT) for CMOS devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101217137A (zh) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103489807B (zh) | 测试探针对准控制的方法 | |
| US9121891B2 (en) | Apparatus and methods for de-embedding through substrate vias | |
| CN110034071B (zh) | 密封环结构，半导体管芯和侦测半导体管芯上裂缝的方法 | |
| CN101217137B (zh) | 一种提高p阱栅氧化层电学厚度测量精确性的测量结构 | |
| CN104330760B (zh) | 高压电流互感器和该互感器的误差测试系统及方法 | |
| CN103094253B (zh) | 一种栅极氧化层测试结构 | |
| US9322870B2 (en) | Wafer-level gate stress testing | |
| CN102157411A (zh) | Mosfet器件电学特性变化测量结构及测量方法 | |
| CN101556929B (zh) | 一种测量栅氧化层厚度的方法 | |
| CN111933546B (zh) | 电容的测量结构及测量方法 | |
| CN101635292B (zh) | 用于测量栅介质层的电学厚度的接触焊盘及其测量结构 | |
| CN108344936A (zh) | 一种功率半导体器件的测试方法 | |
| US20170032912A1 (en) | Embedded pole part for medium or high voltage use, with a vacuum interrupter which is embedded into an insulating resin | |
| CN106960802B (zh) | 一种半导体静态电流的测试器件及测试方法 | |
| JP2011216540A (ja) | 半導体装置及び抵抗測定方法 | |
| US8362785B2 (en) | Semiconductor device and semiconductor device measuring system | |
| US20140375350A1 (en) | Testing of integrated circuits with external clearance requirements | |
| CN106601645A (zh) | 一种测试结构及其布设方法 | |
| CN104183574B (zh) | 半导体测试结构及测试方法 | |
| WO2023019655A1 (zh) | 半导体结构及其制造方法 | |
| CN101217138B (zh) | 一种提高p阱栅氧化层电学厚度测量稳定性的测量结构 | |
| CN108231619A (zh) | 用于功率半导体芯片的检测方法 | |
| US7632749B1 (en) | Semiconductor device having a pad metal layer and a lower metal layer that are electrically coupled, whereas apertures are formed in the lower metal layer below a center area of the pad metal layer | |
| CN204271045U (zh) | Imd测量电路结构 | |
| CN108172526A (zh) | 一种检测多晶硅是否出现短路的检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140424 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140424 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |