CN106601645A - 一种测试结构及其布设方法 - Google Patents

一种测试结构及其布设方法 Download PDF

Info

Publication number
CN106601645A
CN106601645A CN201611147623.7A CN201611147623A CN106601645A CN 106601645 A CN106601645 A CN 106601645A CN 201611147623 A CN201611147623 A CN 201611147623A CN 106601645 A CN106601645 A CN 106601645A
Authority
CN
China
Prior art keywords
pad
nmos pass
pass transistor
group
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611147623.7A
Other languages
English (en)
Other versions
CN106601645B (zh
Inventor
赵毅
瞿奇
陈玉立
彭飞
梁卉荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201611147623.7A priority Critical patent/CN106601645B/zh
Publication of CN106601645A publication Critical patent/CN106601645A/zh
Application granted granted Critical
Publication of CN106601645B publication Critical patent/CN106601645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及半导体测试技术，尤其涉及一种测试结构及其布设方法，设置n个焊盘并于每个焊盘底部设置一个下部电路；采用第一组连线将所有NMOS晶体管的源极并联至第一焊盘上；采用第二组连线将所有NMOS晶体管的衬底并联至第二焊盘上；采用第三组连线将所有NMOS晶体管的栅极和漏极分别连接至n‑2个第三焊盘上，使得在第一焊盘和第二焊盘测试通电的情况下，每2个第三焊盘测试通电时仅得到单个NMOS晶体管的测试数据并且每个NMOS晶体管的测试数据均能通过n‑2个第三焊盘两两组合测试得到，通过焊盘底部的下部结构分析处于不同焊盘底部的不同方位的晶体管的漏极电流变化情况，最终定位到探针卡上扎针位置出现偏移的针脚以及该针脚的偏移方向。

Description

一种测试结构及其布设方法
技术领域
本发明涉及半导体测试技术，尤其涉及一种测试结构及其布设方法。
背景技术
随着对集成电路低单位面积成本的追求和特殊功能结构的需要，逐渐出现了CUP(circuit under pad，焊盘下部电路)的结构设计，该结构设计的是将MOS晶体管等有源器件放置于焊盘下以达到节省面积的目的。采用标准制程制作的晶圆，在芯片之间的划片道上会设置用于测试的测试结构(testkey)，而晶圆允收测试是晶圆出厂前对测试结构的测试。由于探针针痕产生的应力会引起CUP的电性参数漂移(如阈值电压，饱和漏电流)，会导致测试结构的测试稳定性变差。故晶圆允收测试中通常会尽量避免CUP结构引起的误差。
当前晶圆允收测试中所有的针痕位置的检查均由人工操作完成，存在人为判断差异，没有系统管控，不能及时发现问题；虽然现有技术中存在一些测试方法，但是这些测试方法需要通过额外的工序完成。
发明内容
针对上述问题，本发明提出了一种测试结构，应用于晶片允收测试过程，包括：
n个焊盘；
下部电路；
所述焊盘包括一第一焊盘，一第二焊盘和多个第三焊盘；
每个所述下部电路包括数量相同且按方位分布的多个NMOS晶体管；
第一组连线，将所有所述NMOS晶体管的源极并联至所述第一焊盘上；
第二组连线，将所有所述NMOS晶体管的衬底并联至所述第二焊盘上；
第三组连线，将所有所述NMOS晶体管的栅极和漏极分别连接至n-2个所述第三焊盘上，使得在所述第一焊盘和所述第二焊盘测试通电的情况下，每2个所述第三焊盘测试通电时仅得到单个所述NMOS晶体管的测试数据并且每个所述NMOS晶体管的测试数据均能通过n-2个所述第三焊盘两两组合测试得到。
上述的测试结构，其中，还包括：
层叠的多个介质层，每个所述焊盘位于处于顶层的所述介质层中，每个所述下部电路位于处于底层的所述介质层的底部；
互连金属，填埋于所述介质层中，层间相邻的所述互连金属通过通孔相连；
所述第一组连线，所述第二组连线和所述第三组连线分别通过层叠的所述通孔和所述互连金属形成。
上述的测试结构，其中，所述焊盘为铝制焊盘。
上述的测试结构，其中，每个所述下部电路中包括第一NMOS晶体管，第二NMOS晶体管，第三NMOS晶体管，第四NMOS晶体管和第五NMOS晶体管；
所述第一NMOS晶体管设置于所述焊盘的中间位置，所述第二NMOS晶体管，所述第三NMOS晶体管，所述第四NMOS晶体管和所述第五NMOS晶体管分别分布于所述第一NMOS晶体管的上侧，下侧，左侧和右侧。
上述的测试结构，其中，所述焊盘的数量大于或等于15个。
一种测试结构的布设方法，应用于晶片允收测试过程，包括：
步骤S1，设置n焊盘并于每个所述焊盘底部设置一个下部电路，所述焊盘包括一第一焊盘，一第二焊盘和多个第三焊盘；
步骤S2，于每个所述下部电路中设置数量相同且按方位分布的多个NMOS晶体管；
步骤S3，采用第一组连线将所有所述NMOS晶体管的源极并联至所述第一焊盘上；
采用第二组连线将所有所述NMOS晶体管的衬底并联至所述第二焊盘上；
采用第三组连线将所有所述NMOS晶体管的栅极和漏极分别连接至n-2个所述第三焊盘上，使得在所述第一焊盘和所述第二焊盘测试通电的情况下，每2个所述第三焊盘测试通电时仅得到单个所述NMOS晶体管的测试数据并且每个所述NMOS晶体管的测试数据均能通过n-2个所述第三焊盘两两组合测试得到。
上述的布设方法，其中，具体地还包括：
制备层叠的多个介质层，将每个所述焊盘制备于顶层的所述介质层中，并且将每个所述下部电路制备于底层的所述介质层的底部；
制备互连金属填埋于所述介质层中，采用通孔将层间相邻的所述互连金属相连；
所述第一组连线，所述第二组连线和所述第三组连线分别通过层叠的所述通孔和所述互连金属形成。
上述的布设方法，其中，所述焊盘为铝制焊盘。
上述的布设方法，其中，每个所述下部电路中包括第一NMOS晶体管，第二NMOS晶体管，第三NMOS晶体管，第四NMOS晶体管和第五NMOS晶体管；
所述第一NMOS晶体管设置于所述焊盘的中间位置，所述第二NMOS晶体管，所述第三NMOS晶体管，所述第四NMOS晶体管和所述第五NMOS晶体管分别分布于所述第一NMOS晶体管的上侧，下侧，左侧和右侧。
上述的布设方法，其中，所述焊盘的数量大于或等于15个。
有益效果：本发明提出的测试结构及其布设方法能够同时测试多个测试结构，通过焊盘底部的下部结构分析处于不同焊盘底部的不同方位的晶体管的漏极电流变化情况，最终定位到探针卡上扎针位置出现偏移的针脚以及该针脚的偏移方向。
附图说明
图1为本发明一实施例中测试结构的结构示意图；
图2为本发明一实施例中测试结构的纵向剖视图；
图3为本发明一实施例中测试结构的布设方法的流程示意图；
图4为本发明一实施例中从测试结构中获得的漏极电流大小分布图；
图5为本发明一实施例中从测试结构分析得到的中间位置的晶体管产生的特性变化；
图6为本发明一实施例中从测试结构分析得到的右边位置的晶体管产生的特性变化；
图7为本发明一实施例中相同位置的不同针压下的漏极曲线图；
图8为本发明一实施例中相同针压下的不同位置的漏极曲线图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1所示，提出了一种测试结构，应用于晶片允收测试过程，包括：
n个焊盘10；
下部电路20；
焊盘10包括一第一焊盘，一第二焊盘和多个第三焊盘(附图中仅显示有一个焊盘10)；
每个下部电路20包括数量相同且按方位分布的多个NMOS晶体管30；
第一组连线41，将所有NMOS晶体管30的源极并联至第一焊盘上；
第二组连线(附图中未显示)，将所有NMOS晶体管30的衬底并联至第二焊盘上；
第三组连线42，将所有NMOS晶体管30的栅极和漏极分别连接至n-2个第三焊盘上，使得在第一焊盘和第二焊盘测试通电的情况下，每2个第三焊盘测试通电时仅得到单个NMOS晶体管30的测试数据并且每个NMOS晶体管30的测试数据均能通过n-2个第三焊盘两两组合测试得到。
每次测试需要一组焊盘作为测试基础，一组焊盘包括唯一的第一焊盘，唯一的第二焊盘和两个第三焊盘，2个第三焊盘需要满足这2个第三焊盘测试通电时仅得到单个NMOS晶体管30的测试数据，由于所有的NMOS晶体管的测试数据都需要得到，因此还需要满足每个NMOS晶体管30的测试数据均能通过n-2个第三焊盘两两组合测试得到，但是焊盘数量越多成本越大，因此需要通过计算得到最小的焊盘数量：
其中，是对总数为n-2个的第三焊盘中每2个第三焊盘进行组合的组合情况数量；k为每个下部电路20中NMOS晶体管30的数量；当k为5时可得n≥15。
具体地，可以是在常规的晶圆允收测试中加入一条新的测试结构，其焊盘数10目与现有探针卡针脚数目保持一致，将5个NMOS晶体管30归为一组，并以“十字”阵列排布。按在“十字”阵列中的位置，将5个NMOS晶体管30分别标记为T(上侧)，B(下侧)，C(中间)，L(左侧)和R(右侧)，在每个焊盘10下面都放置一组这样的“十字”阵列NMOS晶体管30，从而形成CUP结构，若焊盘10的数量为n，此时晶体管30的数目一共为5n个，这5n个晶体管的栅极和漏极的数量各有5n个；此时，将同一个NMOS晶体管的栅极和漏极配对(配对总数为5n对)，并分配至剩下的n-2个第三焊盘中的任意2个不同的第三焊盘上，具体的分配方式可以有较多选择，不同NMOS晶体管之间可以享有各自独立的第三焊盘，也可以共享1个第三焊盘，最终使得5n个NMOS晶体管30中的任意一个NMOS晶体管30的电学性质都可以通过测量而获得。
在一个较佳的实施例中，还可以包括：
层叠的多个介质层50，每个焊盘10位于处于顶层的介质层50中，每个下部电路20位于处于底层的介质层50的底部；
互连金属51，填埋于介质层中，层间相邻的互连金属51通过通孔52相连；
第一组连线41，第二组连线和第三组连线42分别通过层叠的通孔52和互连金属51形成。
具体地，第一组连线41可以包括第一组前端连线41a和第一组后端连线41b组成，其中第一组前端连线41a可以填埋于同一层介质层50中，第一组后端连线41b可以填埋于不同于第一组前端连线41a所在的介质层50的介质层中；顶层的互连金属51可以直接与处于其上方的焊盘10连接，底层的互连金属51可以通过接触孔53与处于其下方的衬底61/源极62/栅极63/漏极64电连接；第三组连线42的填埋位置与第一组连线41类似，前端连线与后端连线可以填埋于同一层介质层50中，也可以填埋于不同的介质层50中，在此不做限定。
在一个较佳的实施例中，焊盘10可以为铝制焊盘。
在一个较佳的实施例中，如图1所示，每个下部电路20中包括第一NMOS晶体管21，第二NMOS晶体管22，第三NMOS晶体管23，第四NMOS晶体管24和第五NMOS晶体管25；
第一NMOS晶体管21设置于焊盘10的中间位置，第二NMOS晶体管22，第三NMOS晶体管23，第四NMOS晶体管24和第五NMOS晶体管25分别分布于第一NMOS晶体管21的上侧，下侧，左侧和右侧。
上述实施例中，优选地，焊盘10的数量大于或等于15个。
一种测试结构的布设方法，应用于晶片允收测试过程，步骤可以如图2所示，布设形成的测试结构可以如图1所示，包括：
步骤S1，设置多n个焊盘10并于每个焊盘10底部设置一个下部电路20，焊盘10包括一第一焊盘，一第二焊盘和多个第三焊盘；
步骤S2，于每个下部电路20中设置数量相同且按方位分布的多个NMOS晶体管30；
步骤S3，采用第一组连线41将所有NMOS晶体管30的源极并联至第一焊盘上；
采用第二组连线将所有NMOS晶体管30的衬底并联至第二焊盘上；
采用第三组连线将所有NMOS晶体管的栅极和漏极分别连接至n-2个第三焊盘上，使得在第一焊盘和第二焊盘测试通电的情况下，每2个第三焊盘测试通电时仅得到单个NMOS晶体管的测试数据并且每个NMOS晶体管的测试数据均能通过n-2个第三焊盘两两组合测试得到。
在一个较佳的实施例中，如图2的结构所示，具体地还可以包括：
制备层叠的多个介质层50，将每个焊盘10制备于顶层的介质层50中，并且将每个下部电路20制备于底层的介质层50的底部；
制备互连金属51填埋于介质层50中，采用通孔52将层间相邻的互连金属51相连；
第一组连线41，第二组连线和第三组连线42分别通过层叠的通孔52和互连金属51形成。
具体地，第一组连线41可以包括第一组前端连线41a和第一组后端连线41b组成，其中第一组前端连线41a可以填埋于同一层介质层50中，第一组后端连线41b可以填埋于不同于第一组前端连线41a所在的介质层50的介质层中；顶层的互连金属51可以直接与处于其上方的焊盘10连接，底层的互连金属51可以通过接触孔53与处于其下方的衬底61/源极62/栅极63/漏极64电连接。第三组连线42的填满填埋位置与第一组连线41类似，前端连线与后端连线可以填埋于同一层介质层50中，也可以填埋于不同的介质层50中，在此不做限定。
在一个较佳的实施例中，焊盘10可以为铝制焊盘。
在一个较佳的实施例中，如图1所示，每个下部电路20中包括第一NMOS晶体管21，第二NMOS晶体管22，第三NMOS晶体管23，第四NMOS晶体管24和第五NMOS晶体管25；
第一NMOS晶体管21设置于焊盘10的中间位置，第二NMOS晶体管22，第三NMOS晶体管23，第四NMOS晶体管24和第五NMOS晶体管25分别分布于第一NMOS晶体管21的上侧，下侧，左侧和右侧。
上述实施例中，优选地，焊盘10的数量大于或等于15个。
具体地，如图4所示，是在管控阶段对数据进行分析后得到的各个焊盘底部，位于不同方位的单个NMOS晶体管的漏极电流的分布情况(5n个晶体管，就有5n个漏极电流管控图)；如图5所示，是在探针位于焊盘中心的时候，在应力的影响下，晶体管特性的改变情况，其中可以看到中间的晶体管产生了明显的特性改变，而图6中则是探针位于焊盘中心偏右侧的时候，右边的晶体管产生改变；如图7所示，在同一个方位的不同针压下，漏极电流呈现的曲线情况，可见针压越高漏极电流越大，下压距离为45μm和55μm的两条曲线几乎重叠，但相比下压距离为35μm时漏极电流在数值上略大一些；如图8所示，在相同下压距离下，针痕的偏移对漏极电流产生的影响，可见偏移会降低位于原扎针位置NMOS晶体管的漏极电流，同时提高位于偏移方向NMOS晶体管的漏极电流。
综上所述，本发明提出的测试结构及其布设方法能够同时测试多个测试结构，通过焊盘底部的下部结构分析处于不同焊盘底部的不同方位的晶体管的漏极电流变化情况，最终定位到探针卡上扎针位置出现偏移的针脚以及该针脚的偏移方向。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种测试结构，应用于晶片允收测试过程，其特征在于，包括：
n个焊盘；
下部电路；
所述焊盘包括一第一焊盘，一第二焊盘和多个第三焊盘；
每个所述下部电路包括数量相同且按方位分布的多个NMOS晶体管；
第一组连线，将所有所述NMOS晶体管的源极并联至所述第一焊盘上；
第二组连线，将所有所述NMOS晶体管的衬底并联至所述第二焊盘上；
第三组连线，将所有所述NMOS晶体管的栅极和漏极分别连接至n-2个所述第三焊盘上，使得在所述第一焊盘和所述第二焊盘测试通电的情况下，每2个所述第三焊盘测试通电时仅得到单个所述NMOS晶体管的测试数据并且每个所述NMOS晶体管的测试数据均能通过n-2个所述第三焊盘两两组合测试得到。
2.根据权利要求1所述的测试结构，其特征在于，还包括：
层叠的多个介质层，每个所述焊盘位于处于顶层的所述介质层中，每个所述下部电路位于处于底层的所述介质层的底部；
互连金属，填埋于所述介质层中，层间相邻的所述互连金属通过通孔相连；
所述第一组连线，所述第二组连线和所述第三组连线分别通过层叠的所述通孔和所述互连金属形成。
3.根据权利要求1所述的测试结构，其特征在于，所述焊盘为铝制焊盘。
4.根据权利要求1所述的测试结构，其特征在于，每个所述下部电路中包括第一NMOS晶体管，第二NMOS晶体管，第三NMOS晶体管，第四NMOS晶体管和第五NMOS晶体管；
所述第一NMOS晶体管设置于所述焊盘的中间位置，所述第二NMOS晶体管，所述第三NMOS晶体管，所述第四NMOS晶体管和所述第五NMOS晶体管分别分布于所述第一NMOS晶体管的上侧，下侧，左侧和右侧。
5.根据权利要求4所述的测试结构，其特征在于，所述焊盘的数量大于或等于15个。
6.一种测试结构的布设方法，应用于晶片允收测试过程，其特征在于，包括：
步骤S1，设置n个焊盘并于每个所述焊盘底部设置一个下部电路，所述焊盘包括一第一焊盘，一第二焊盘和多个第三焊盘；
步骤S2，于每个所述下部电路中设置数量相同且按方位分布的多个NMOS晶体管；
步骤S3，采用第一组连线将所有所述NMOS晶体管的源极并联至所述第一焊盘上；
采用第二组连线将所有所述NMOS晶体管的衬底并联至所述第二焊盘上；
采用第三组连线将所有所述NMOS晶体管的栅极和漏极分别连接至n-2个所述第三焊盘上，使得在所述第一焊盘和所述第二焊盘测试通电的情况下，每2个所述第三焊盘测试通电时仅得到单个所述NMOS晶体管的测试数据并且每个所述NMOS晶体管的测试数据均能通过n-2个所述第三焊盘两两组合测试得到。
7.根据权利要求6所述的布设方法，其特征在于，具体地还包括：
制备层叠的多个介质层，将每个所述焊盘制备于顶层的所述介质层中，并且将每个所述下部电路制备于底层的所述介质层的底部；
制备互连金属填埋于所述介质层中，采用通孔将层间相邻的所述互连金属相连；
所述第一组连线，所述第二组连线和所述第三组连线分别通过层叠的所述通孔和所述互连金属形成。
8.根据权利要求6所述的布设方法，其特征在于，所述焊盘为铝制焊盘。
9.根据权利要求6所述的布设方法，其特征在于，每个所述下部电路中包括第一NMOS晶体管，第二NMOS晶体管，第三NMOS晶体管，第四NMOS晶体管和第五NMOS晶体管；
所述第一NMOS晶体管设置于所述焊盘的中间位置，所述第二NMOS晶体管，所述第三NMOS晶体管，所述第四NMOS晶体管和所述第五NMOS晶体管分别分布于所述第一NMOS晶体管的上侧，下侧，左侧和右侧。
10.根据权利要求9所述的布设方法，其特征在于，所述焊盘的数量大于或等于15个。
CN201611147623.7A 2016-12-13 2016-12-13 一种测试结构及其布设方法 Active CN106601645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611147623.7A CN106601645B (zh) 2016-12-13 2016-12-13 一种测试结构及其布设方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611147623.7A CN106601645B (zh) 2016-12-13 2016-12-13 一种测试结构及其布设方法

Publications (2)

Publication Number Publication Date
CN106601645A true CN106601645A (zh) 2017-04-26
CN106601645B CN106601645B (zh) 2020-05-12

Family

ID=58801209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611147623.7A Active CN106601645B (zh) 2016-12-13 2016-12-13 一种测试结构及其布设方法

Country Status (1)

Country Link
CN (1) CN106601645B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783804A (zh) * 2016-12-21 2017-05-31 武汉新芯集成电路制造有限公司 测试结构及利用该测试结构监测探针针痕偏移的方法
CN107481949A (zh) * 2017-06-20 2017-12-15 厦门市三安集成电路有限公司 监控一层绝缘介质涂布制程的方法及其在WAT Layout结构的应用
CN111562481A (zh) * 2020-05-25 2020-08-21 中国电子科技集团公司第十三研究所 基于加电探针的化合物半导体芯片在片测试电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1948981A (zh) * 2005-10-14 2007-04-18 上海华虹Nec电子有限公司 一种高速晶圆允收测试方法
US7482675B2 (en) * 2005-06-24 2009-01-27 International Business Machines Corporation Probing pads in kerf area for wafer testing
US20130069682A1 (en) * 2011-09-20 2013-03-21 United Microelectronics Corporation Circuit structure of test-key and test method thereof
CN103337468A (zh) * 2013-06-27 2013-10-02 上海华力微电子有限公司 测试结构
CN103579191A (zh) * 2012-07-20 2014-02-12 无锡华润上华半导体有限公司 用于测试六管sram的漏电流的半导体测试结构
US20140354325A1 (en) * 2013-05-28 2014-12-04 United Microelectronics Corp. Semiconductor layout structure and testing method thereof
US9024407B2 (en) * 2011-12-07 2015-05-05 United Microelectronics Corporation Monitoring testkey used in semiconductor fabrication

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7482675B2 (en) * 2005-06-24 2009-01-27 International Business Machines Corporation Probing pads in kerf area for wafer testing
CN1948981A (zh) * 2005-10-14 2007-04-18 上海华虹Nec电子有限公司 一种高速晶圆允收测试方法
US20130069682A1 (en) * 2011-09-20 2013-03-21 United Microelectronics Corporation Circuit structure of test-key and test method thereof
US9024407B2 (en) * 2011-12-07 2015-05-05 United Microelectronics Corporation Monitoring testkey used in semiconductor fabrication
CN103579191A (zh) * 2012-07-20 2014-02-12 无锡华润上华半导体有限公司 用于测试六管sram的漏电流的半导体测试结构
US20140354325A1 (en) * 2013-05-28 2014-12-04 United Microelectronics Corp. Semiconductor layout structure and testing method thereof
CN103337468A (zh) * 2013-06-27 2013-10-02 上海华力微电子有限公司 测试结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783804A (zh) * 2016-12-21 2017-05-31 武汉新芯集成电路制造有限公司 测试结构及利用该测试结构监测探针针痕偏移的方法
CN106783804B (zh) * 2016-12-21 2019-07-26 武汉新芯集成电路制造有限公司 测试结构及利用该测试结构监测探针针痕偏移的方法
CN107481949A (zh) * 2017-06-20 2017-12-15 厦门市三安集成电路有限公司 监控一层绝缘介质涂布制程的方法及其在WAT Layout结构的应用
CN107481949B (zh) * 2017-06-20 2019-09-24 厦门市三安集成电路有限公司 监控一层绝缘介质涂布制程的方法及其在WAT Layout结构的应用
CN111562481A (zh) * 2020-05-25 2020-08-21 中国电子科技集团公司第十三研究所 基于加电探针的化合物半导体芯片在片测试电路

Also Published As

Publication number Publication date
CN106601645B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US7735375B2 (en) Stress-distribution detecting semiconductor package group and detection method of stress distribution in semiconductor package using the same
CN106601645A (zh) 一种测试结构及其布设方法
CN104465614B (zh) 测试结构和对应的测试方法
CN108565223A (zh) 芯片的电路管脚结构及测试方法
CN103094253B (zh) 一种栅极氧化层测试结构
CN104218027B (zh) 半导体测试结构及其测试方法
WO2005088702A1 (ja) 半導体装置
CN107046020A (zh) 一种测试结构及其布设方法
JP2013211292A (ja) 半導体装置
CN106783804A (zh) 测试结构及利用该测试结构监测探针针痕偏移的方法
CN206040637U (zh) 3d双栅极goi测试结构
CN102629602A (zh) 半导体器件
JP4611067B2 (ja) 半導体装置
JP2011216540A (ja) 半導体装置及び抵抗測定方法
JP2008235485A (ja) 半導体ウエハ及び電極パッド下ダメージ検査方法並びに半導体装置
US7663243B2 (en) Semiconductor memory device comprising pseudo ground pad and related method
CN103954804B (zh) 一种功率半导体芯片测试用覆铜陶瓷基板
KR100935195B1 (ko) 반도체 소자의 테스트 패턴
CN205845946U (zh) 一种监测通孔偏移的测试结构
CN206819991U (zh) 半导体测试结构
KR100548582B1 (ko) 반도체소자의 패드부
CN102832201B (zh) 测试结构及测试方法
CN103872018A (zh) 一种mos晶体管阵列栅氧化层完整性测试结构
TWI768782B (zh) 測試三維積體電路中矽穿孔的電路結構
CN211428122U (zh) 检测结构、阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant