CN211428122U - 检测结构、阵列基板及显示装置 - Google Patents
检测结构、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN211428122U CN211428122U CN202020557965.1U CN202020557965U CN211428122U CN 211428122 U CN211428122 U CN 211428122U CN 202020557965 U CN202020557965 U CN 202020557965U CN 211428122 U CN211428122 U CN 211428122U
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- grid
- metal layer
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型公开一种检测结构、阵列基板及显示装置,检测结构包括:基底,基底的一侧设有有源线层、栅修补层以及与栅修补层相连的栅信号线,栅修补层与栅信号线同层设置,有源线层与栅修补层异层设置,栅修补层、栅信号线通过第一绝缘层与有源线层隔开;有源线层在基底的正投影与栅修补层在基底的正投影存在交叉部分,有源线层正对交叉部分的区域为半导体区,其余部分为导体区;在有源线层的走线方向上,有源线层的两端分别连接有源极扎针盘和漏极扎针盘;栅信号线连接有栅极扎针盘。阵列基板包括显示区和非显示区,非显示区内设有上述检测结构。本实用新型通过检测结构形成表征TFT特性的TEG,在制成TFT的过程中能够及时验证TFT的特性,准确度高。
Description
技术领域
本实用新型一般涉及显示技术领域,具体涉及一种检测结构、阵列基板及显示装置。
背景技术
近几年,随着OLED(Organic Light-Emitting Diode,有机发光二极管)产品的发展,OLED产品的制成越来越复杂,OLED器件由多层薄膜堆叠而成,前层工艺的好坏将直接影响后续的制程,以致影响到整个工艺流程。TFT(Thin Film Transistor,薄膜晶体管)作为OLED的像素驱动电路,在OLED产品中扮演着举足轻重的作用。
目前对于BP样品(BP样品是指,形成有像素驱动电路的基板)来说,对GATE(栅极层)断路的问题,采用CVD Repair(化学气相沉积修补工艺)进行修补。基于此,本文探讨一种利用CVD Repair形成的检测OLED显示基板的像素区TFT特性的结构设计。
实用新型内容
鉴于现有技术中的上述缺陷或不足,期望提供一种检测结构、阵列基板及显示装置。
第一方面,本实用新型提供一种检测结构,包括:基底,所述基底的一侧设有有源线层、栅修补层以及与所述栅修补层相连的栅信号线,所述栅修补层与所述栅信号线同层设置,所述有源线层与所述栅修补层异层设置,所述栅修补层、所述栅信号线通过第一绝缘层与所述有源线层隔开;
所述有源线层在所述基底的正投影与所述栅修补层在所述基底的正投影存在交叉部分,所述有源线层正对所述交叉部分的区域为半导体区,其余部分为导体区;
在所述有源线层的走线方向上,所述有源线层的两端分别连接有源极扎针盘和漏极扎针盘;所述栅信号线连接有栅极扎针盘。
优选的,所述基底设有所述有源线层的一侧还设有:
第二绝缘层,所述第二绝缘层位于所述栅修补层以及所述有源线层背向所述基底的一侧;以及,
源漏金属层,所述源漏金属层位于所述第二绝缘层背向所述基底的一侧,所述源漏金属层在所述基底上的正投影与所述源极扎针盘、所述漏极扎针盘和所述栅极扎针盘三者在所述基底上的正投影完全重合。
优选的,所述栅修补层位于所述有源线层背向所述基底的一侧。
优选的,自靠近所述基底的方向至远离所述基底的方向上,所述漏极扎针盘包括依次设置的有源金属层、所述第一绝缘层、所述第二绝缘层和所述源漏金属层,所述源漏金属层通过所述第一绝缘层和所述第二绝缘层上的第一过孔与所述有源金属层相连,所述有源金属层与所述有源线层同层且相连接;
所述源极扎针盘的结构与所述漏极扎针盘的结构相同。
优选的,自靠近所述基底的方向至远离所述基底的方向上,所述栅极扎针盘包括依次设置的栅金属层、所述第二绝缘层和源漏金属层,所述源漏金属层通过所述第二绝缘层上的第二过孔与所述栅金属层相连,所述栅金属层与所述栅信号线同层且相连接。
优选的,所述有源线层位于所述栅修补层背向所述基底的一侧。
优选的,自靠近所述基底的方向至远离所述基底的方向上,所述漏极扎针盘包括依次设置的有源金属层、所述第二绝缘层和所述源漏金属层,所述源漏金属层通过所述第二绝缘层上的第三过孔与所述有源金属层相连,所述有源金属层与所述有源线层同层且相连接;
所述源极扎针盘的结构与所述漏极扎针盘的结构相同。
优选的,自靠近所述基底的方向至远离所述基底的方向上,所述栅极扎针盘包括依次设置的栅金属层、所述第一绝缘层、所述第二绝缘层和源漏金属层,所述源漏金属层通过所述第一绝缘层和所述第二绝缘层上的第四过孔与所述栅金属层相连,所述栅金属层与所述栅信号线同层且相连接。
优选的,所述栅修补层为钨金属层。
优选的,所述栅修补层和所述导体区掺杂有同类型的离子,所述栅修补层的离子掺杂浓度大于所述导体区的离子掺杂浓度。
第二方面,本实用新型提供一种阵列基板,包括上述检测结构,所述阵列基板包括显示区和非显示区,所述检测结构设置在所述非显示区内。
第三方面,本实用新型提供一种显示装置,其特征在于,包括上述阵列基板。
本实用新型提供的检测结构、阵列基板及显示装置,检测结构中栅极扎针盘与栅修补层相连接,源极扎针盘、漏极扎针盘分别与有源线层相连接,在非显示区内通过检测结构形成表征TFT特性的TEG(Test Element Group,测试元件组),从而在制成TFT的过程中能够及时表征显示区内TFT的特性,准确度高。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本实用新型的其它特征、目的和优点将会变得更明显:
图1为本实用新型实施例提供的检测结构的结构示意图;
图2为图1中C-C方向的截面示意图;
图3为图1中C-C方向的另一截面示意图;
图4为本实用新型实施例提供的检测结构的另一结构示意图;
图5为本实用新型实施例提供的阵列基板的结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关实用新型,而非对该实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与实用新型相关的部分。
需要说明的是,在不冲突的情况下,本实用新型中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本实用新型。
如图1所示,本实用新型的实施例提供的检测结构包括:
第一方面,本实用新型提供一种检测结构,包括:基底1,基底1的一侧设有有源线层2、栅修补层3以及与栅修补层3相连的栅信号线4,栅修补层3与栅信号线4同层设置,有源线层2与栅修补层3异层设置,栅修补层3、栅信号线4通过第一绝缘层与有源线层2隔开;
有源线层2在基底1的正投影与栅修补层3在基底1的正投影存在交叉部分,有源线层2正对交叉部分的区域为半导体区,其余部分为导体区;
在有源线层2的走线方向上,有源线层2的两端分别连接有源极扎针盘6和漏极扎针盘7;栅信号线4连接有栅极扎针盘8。
本实用新型的实施例提供一种检测结构,该检测结构设置在阵列基板的非显示区,检测结构中的栅修补层3与有源线层2在基底1的正投影的交叉的区域构成TFT,利用制成阵列基板显示区的TFT的工艺在非显示区内同步形成检测结构中的TFT,栅修补层3通过栅信号线4连接栅极扎针盘8,有源线层2连接源极扎针盘6和漏极扎针盘7,从而在检测结构中形成表征TFT特性的TEG,进而可利用检测结构检测出TFT特性来反映阵列基板显示区内的TFT的特性。
该实施例提供的检测结构中的栅修补层为检测结构中的TFT的栅极,位于阵列基板的非显示区的检测结构中的栅修补层与位于阵列基板的显示区的TFT的栅极同层,通过CVD repair工艺形成检测结构中的栅修补层。若阵列基板显示区内的TFT为顶栅型TFT,则栅修补层3位于有源线层2背向基底1的一侧;或者,若阵列基板显示区内的TFT为底栅型TFT,则有源线层2位于栅修补层3背向基底1的一侧。
如图1所示,栅修补层3在基底1的正投影与有源线层2在基底1的正投影存在两个交叉部分A1和A2,相应的构成两个TFT;有源线层2对应于交叉部分A1和交叉部分A2的区域为半导体区,各个半导体区为对应TFT的有源层;自源极扎针盘6至漏极扎针盘7,有源线层2的走线方向上还间隔排布有导体区B1、导体区B2和导体区B3。其中,对于交叉部分A1对应的TFT,导体区B1可理解为交叉部分A1对应的TFT的源极接触区,导体区B2可理解为交叉部分A1对应的TFT的漏极接触区;对于交叉部分A2对应的TFT,此处导体区B2可以复用为交叉部分A2对应的TFT源极接触区,导体区B3可理解为交叉部分A2对应的TFT的漏极接触区。
进一步地,基底1设有有源线层2的一侧还设有:
第二绝缘层,第二绝缘层位于栅修补层3以及有源线层2背向基底1的一侧;以及,
源漏金属层,源漏金属层位于第二绝缘层10背向基底1的一侧,源漏金属层在基底1上的正投影与源极扎针盘6、漏极扎针盘7和栅极扎针盘8三者在基底1上的正投影完全重合。
该实施例中,通过探针搭接各个扎针盘时,由源漏金属层作为导电金属层。
作为一种可选的实施方式,栅修补层3位于有源线层2背向基底1的一侧。
如图2所示,自靠近基底1的方向至远离基底1的方向上,漏极扎针盘7包括依次设置的有源金属层9、第一绝缘层5、第二绝缘层10和源漏金属层11,源漏金属层11通过第一绝缘层5和第二绝缘层10上的第一过孔与有源金属层9相连,有源金属层9与有源线层2同层且相连接;
源极扎针盘6的结构与漏极扎针盘7的结构相同;并且;
自靠近基底1的方向至远离基底1的方向上,栅极扎针盘8包括依次设置的栅金属层12、第二绝缘层10和源漏金属层11,源漏金属层11通过第二绝缘层10上的第二过孔与栅金属层12相连,栅金属层12与栅线同层且相连接。
漏极扎针盘7的有源金属层9与有源线层2同层形成且连接;栅极扎针盘8的栅金属层12与栅信号线4同层形成且连接,能够有效简化制作工艺,且使得检测结构尽量薄型化。
作为另一种可选的实施方式,有源线层2位于栅修补层3背向基底1的一侧。
如图3所示,自靠近基底1的方向至远离基底1的方向上,漏极扎针盘7包括依次设置的有源金属层9、第二绝缘层10和源漏金属层11,源漏金属层11通过第二绝缘层10上的第三过孔与有源金属层9相连,有源金属层9与有源线层2同层且相连接;
源极扎针盘6的结构与漏极扎针盘7的结构相同;并且,
自靠近基底1的方向至远离基底1的方向上,栅极扎针盘8包括依次设置的栅金属层12、第一绝缘层5、第二绝缘层10和源漏金属层11,源漏金属层11通过第一绝缘层5和第二绝缘层10上的第四过孔与栅金属层12相连,栅金属层12与栅线同层且相连接。
进一步地,栅修补层3为钨金属层,从而实现栅修补层与栅信号线之间的电连接。
进一步地,栅修补层3和导体区掺杂有同类型的离子,栅修补层3的离子掺杂浓度大于导体区的离子掺杂浓度。
如此,在给栅极扎针盘施加电压,给源极扎针盘提供电流信号的情况下,能够验证TFT的特性。
例如,导体区和栅修补层3均掺杂有N型离子(如硼离子),导体区掺杂有1%硼离子,栅修补层3掺杂有10%硼离子,若给栅修补层提供正压,则TFT保持关闭;给栅修补层施加一定范围内的负压可使得TFT打开,借此可以分析阵列基板的显示区的TFT的开态电流I_on、关态电流I_off等特性。
该实施例提供的检测结构中,基底1可以为玻璃基板和形成在玻璃基板上的阻挡层,阻挡层可以隔挡水氧;
基底1设有有源线层的一侧还设有缓冲层13,缓冲层13贴合基底1,然后设置的是其他膜层结构。
如图4所示,本实用新型实施例提供另一种检测结构。区别于图1示例的检测结构,图4示例的检测结构中栅信号线4连接有两个栅修复层3,栅修复层3在基底1的正投影与有源线层2在基底1的正投影具有4个交叉区域,从而构成4个TFT。当然,检测结构也可以包括1个TFT、3个TFT或者更多数量的TFT,可视实际需要设计。
第二方面,本实用新型的实施例还提供一种阵列基板,包括上述检测结构,阵列基板包括显示区和非显示区,检测结构设置在非显示区内,例如非显示区内的区域D1、D2、D3或D4。
阵列基板的显示区包括多行栅线和多列数据线,纵横交叉的栅线和数据线形成多个像素单元,阵列基板具有像素驱动电路,像素驱动电路包括对应于各个像素单元的薄膜晶体管。如图5所示,G1、G2和G3示意栅线,D1、D2、D3、D4、D5、D6示意数据线。
结合工艺流程进一步介绍上述检测结构的形成,例如,以阵列基板的显示区内的TFT为顶栅型TFT为例,具体的:
提供衬底基板,衬底基板的非显示区22的部分为上述基底;
在衬底基板的一侧形成缓冲层,缓冲层覆盖显示区21和非显示区22;
在缓冲层背向衬底基板的一侧,形成显示区21内的TFT的有源线层、形成非显示区内的有源线层,同时在非显示区22内形成有源金属层,非显示区22内的有源金属层可以为非显示区内的有源线层的一部分;
在有源线层背向衬底基板的一侧形成第一绝缘层,第一绝缘层覆盖显示区21和非显示区22;
在第一绝缘层背向衬底基板的一侧,在显示区21形成栅线和栅极,在显示区21形成栅线和栅极同时在非显示区22内形成栅信号线,然后在非显示区内通过CVD repair工艺形成栅修补层;
接着在栅极以及栅修补层背向衬底基板的一侧形成第二绝缘层,第二绝缘层覆盖显示区和非显示区;
在第二绝缘层背向衬底基板的一侧,在显示区21内形成间隔的源极和漏极,同时在非显示区22形成源漏金属层。
在显示区21内,各个TFT的源极、漏极分别通过第一绝缘层和第二绝缘层上相应的过孔与有源线层相连;在非显示区22内,漏极扎针盘的源漏金属层通过第一过孔与有源金属层相连,源极扎针盘的结构同漏极扎针盘的结构,栅极扎针盘的源漏金属层通过第二过孔与栅金属层相连。
如此,在形成显示区内的TFT的同时在非显示区内形成检测结构,能够有效简化制作工艺,且使得阵列基板尽量薄型化。
第三方面,本实用新型提供一种显示装置,其特征在于,包括上述阵列基板。
该实施例提供的显示装置可以为有机发光显示器件、柔性显示器件等电子产品。
本实用新型提供的检测结构、阵列基板及显示装置,检测结构中栅极扎针盘与栅修补层相连接,源极扎针盘、漏极扎针盘分别与有源线层相连接,在非显示区内通过检测结构形成表征TFT特性的TEG,从而在制成TFT的过程中能够及时表征显示区内TFT的特性,准确度高。
以上描述仅为本实用新型的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本实用新型中所涉及的范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离实用新型构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本实用新型中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (12)
1.一种检测结构,其特征在于,包括:基底,所述基底的一侧设有有源线层、栅修补层以及与所述栅修补层相连的栅信号线,所述栅修补层与所述栅信号线同层设置,所述有源线层与所述栅修补层异层设置,所述栅修补层、所述栅信号线通过第一绝缘层与所述有源线层隔开;
所述有源线层在所述基底的正投影与所述栅修补层在所述基底的正投影存在交叉部分,所述有源线层正对所述交叉部分的区域为半导体区,其余部分为导体区;
在所述有源线层的走线方向上,所述有源线层的两端分别连接有源极扎针盘和漏极扎针盘;所述栅信号线连接有栅极扎针盘。
2.根据权利要求1所述的检测结构,其特征在于,所述基底设有所述有源线层的一侧还设有:
第二绝缘层,所述第二绝缘层位于所述栅修补层以及所述有源线层背向所述基底的一侧;以及,
源漏金属层,所述源漏金属层位于所述第二绝缘层背向所述基底的一侧,所述源漏金属层在所述基底上的正投影与所述源极扎针盘、所述漏极扎针盘和所述栅极扎针盘三者在所述基底上的正投影完全重合。
3.根据权利要求2所述的检测结构,其特征在于,所述栅修补层位于所述有源线层背向所述基底的一侧。
4.根据权利要求3所述的检测结构,其特征在于,自靠近所述基底的方向至远离所述基底的方向上,所述漏极扎针盘包括依次设置的有源金属层、所述第一绝缘层、所述第二绝缘层和所述源漏金属层,所述源漏金属层通过所述第一绝缘层和所述第二绝缘层上的第一过孔与所述有源金属层相连,所述有源金属层与所述有源线层同层且相连接;
所述源极扎针盘的结构与所述漏极扎针盘的结构相同。
5.根据权利要求3所述的检测结构,其特征在于,自靠近所述基底的方向至远离所述基底的方向上,所述栅极扎针盘包括依次设置的栅金属层、所述第二绝缘层和所述源漏金属层,所述源漏金属层通过所述第二绝缘层上的第二过孔与所述栅金属层相连,所述栅金属层与所述栅信号线同层且相连接。
6.根据权利要求2所述的检测结构,其特征在于,所述有源线层位于所述栅修补层背向所述基底的一侧。
7.根据权利要求6所述的检测结构,其特征在于,自靠近所述基底的方向至远离所述基底的方向上,所述漏极扎针盘包括依次设置的有源金属层、所述第二绝缘层和所述源漏金属层,所述源漏金属层通过所述第二绝缘层上的第三过孔与所述有源金属层相连,所述有源金属层与所述有源线层同层且相连接;
所述源极扎针盘的结构与所述漏极扎针盘的结构相同。
8.根据权利要求6所述的检测结构,其特征在于,自靠近所述基底的方向至远离所述基底的方向上,所述栅极扎针盘包括依次设置的栅金属层、所述第一绝缘层、所述第二绝缘层和源漏金属层,所述源漏金属层通过所述第一绝缘层和所述第二绝缘层上的第四过孔与所述栅金属层相连,所述栅金属层与所述栅信号线同层且相连接。
9.根据权利要求1-8任一项所述的检测结构,其特征在于,所述栅修补层为钨金属层。
10.根据权利要求2-8任一项所述的检测结构,其特征在于,所述栅修补层和所述导体区掺杂有同类型的离子,所述栅修补层的离子掺杂浓度大于所述导体区的离子掺杂浓度。
11.一种阵列基板,其特征在于,包括如权利要求1-10任一项所述的检测结构,所述阵列基板包括显示区和非显示区,所述检测结构设置在所述非显示区内。
12.一种显示装置,其特征在于,包括如权利要求11所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020557965.1U CN211428122U (zh) | 2020-04-15 | 2020-04-15 | 检测结构、阵列基板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020557965.1U CN211428122U (zh) | 2020-04-15 | 2020-04-15 | 检测结构、阵列基板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211428122U true CN211428122U (zh) | 2020-09-04 |
Family
ID=72281315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020557965.1U Active CN211428122U (zh) | 2020-04-15 | 2020-04-15 | 检测结构、阵列基板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211428122U (zh) |
-
2020
- 2020-04-15 CN CN202020557965.1U patent/CN211428122U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107004774B (zh) | 具有耐腐蚀印刷电路膜的柔性显示装置 | |
CN107978627B (zh) | 具有微盖层的显示装置及其制造方法 | |
CN109064900B (zh) | 一种可拉伸显示基板及其制造方法、可拉伸显示器 | |
CN107968099B (zh) | 柔性显示器 | |
US9799247B2 (en) | Display panel | |
CN101833200B (zh) | 水平电场型液晶显示装置及制造方法 | |
US9461074B2 (en) | Motherboard, array substrate and fabrication method thereof, and display device | |
CN107004617A (zh) | 具有桥接配线迹线的柔性显示装置 | |
CN107004698A (zh) | 具有包括圆化边缘的支承层的柔性显示装置 | |
CN104769719A (zh) | 柔性显示器 | |
CN107179639B (zh) | 阵列基板及其制作方法和显示面板 | |
US20170277326A1 (en) | Display Panel And Method For Forming An Array Substrate Of A Display Panel | |
TWI471640B (zh) | 顯示裝置 | |
US20220102456A1 (en) | Display panel and preparation method, detection method and display device thereof | |
CN101252136A (zh) | 薄膜晶体管基板及具有该薄膜晶体管基板的液晶显示装置 | |
JP2014149429A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
WO2014146349A1 (zh) | 阵列基板及显示装置 | |
WO2014015636A1 (zh) | 阵列基板及其制备方法、显示装置 | |
CN112183398A (zh) | 显示基板及其制作方法、显示装置 | |
CN110187575A (zh) | 阵列基板及阵列基板母板 | |
CN114256082A (zh) | 显示面板母板及其测试方法、显示面板及显示装置 | |
CN105870136A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN211428122U (zh) | 检测结构、阵列基板及显示装置 | |
CN113078203A (zh) | 显示母板及显示面板 | |
CN110112160B (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |