CN107481949B - 监控一层绝缘介质涂布制程的方法及其在WAT Layout结构的应用 - Google Patents

监控一层绝缘介质涂布制程的方法及其在WAT Layout结构的应用 Download PDF

Info

Publication number
CN107481949B
CN107481949B CN201710469920.1A CN201710469920A CN107481949B CN 107481949 B CN107481949 B CN 107481949B CN 201710469920 A CN201710469920 A CN 201710469920A CN 107481949 B CN107481949 B CN 107481949B
Authority
CN
China
Prior art keywords
via chain
layer
monitoring
conductive layer
ploymide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710469920.1A
Other languages
English (en)
Other versions
CN107481949A (zh
Inventor
陈国基
张琼莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Original Assignee
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Co Ltd Is Pacified By Xiamen City Three filed Critical Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority to CN201710469920.1A priority Critical patent/CN107481949B/zh
Publication of CN107481949A publication Critical patent/CN107481949A/zh
Application granted granted Critical
Publication of CN107481949B publication Critical patent/CN107481949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

本发明涉及一种监控一层绝缘介质涂布制程的方法，以及其于该方法的一种便于监控Ploymide涂布制程的WAT Layout结构、一种基于所述的WAT Layout结构监控Ploymide涂布制程的方法。本发明所述的方法与结构，保留原有产品的所有结构，通过增加结构简单的监控通孔链，好可提供监控Ploymide涂层是否正常作业的测试接口，可实现快速检测的目的，监控过程与现有技术中对通孔层与Ploymide涂层是否正常被刻蚀的方法相同，则不需要增加额外的操作或设备，采用同样的方法即可实现。同样是对产品加载测试电流，同样检测通孔链中是否存在电流。特殊结构下，检测点也可以是相同的，根据由于Ploymide涂层的有无，对应的电流读数不同，采用相同的检测点，通过判断不同的电流读数，即可进行判断。

Description

监控一层绝缘介质涂布制程的方法及其在WAT Layout结构的 应用
技术领域
本发明涉及半导体制程领域，更具体地说，涉及一种监控一层绝缘介质涂布制程的方法、一种便于监控Ploymide涂布制程的WAT Layout结构，以及一种基于WAT Layout结构监控Ploymide涂布制程的方法。
背景技术
如图1、图2所示，现有技术的M1&M2 Via Chain WAT Layout，为WAT(晶圆允收测试)的布线设计，其中，金属层M1、M2之间设置有通孔层V1(该层开设有通孔Via)、绝缘介质层P1(Ploymide，聚酰亚胺)，为了监控制程中，通孔层V1、绝缘介质层P1是否有正常被刻蚀，通过加载测试电流，检测通孔链是否有电流通过。如果通孔层V1、绝缘介质层P1正常被刻蚀，则金属层M1、M2之间通过开孔连接。
但该结构的通孔链中，如果绝缘介质层P1漏作业，造成绝缘介质层P1缺失，金属层M1、M2之间仍然可以通过通孔层V1的开孔进行连接，则无法监控绝缘介质层P1是否正常作业。
发明内容
本发明的目的在于克服现有技术的不足，提供一种在监控制程中，通孔层V1、绝缘介质层P1是否有正常被刻蚀，同时监控，绝缘介质层P1是否正常作业的监控一层绝缘介质涂布制程的方法，以及基于该方法的便于监控Ploymide涂布制程的WAT Layout结构，以及基于该WAT Layout结构的监控Ploymide涂布制程的方法。
本发明的技术方案如下：
一种监控一层绝缘介质涂布制程的方法，用于监控盘绕成连续“S”型的盘绕通孔链中，两层导电层之间设置两层绝缘介质层中的一层绝缘介质层是否正常作业；设置与盘绕通孔链并联的监控通孔链，监控通孔链依次设置有第一导电层、第二导电层，盘绕通孔链的两层绝缘介质层延伸至第一导电层、第二导电层之间；在第一导电层、第二导电层于厚度方向重叠的范围内，受监控的绝缘介质层封闭不开孔，另一层不受监控的绝缘介质层开设有通孔，第一导电层与第二导电层之间通过封闭不开孔的绝缘介质层进行隔断；
接入测试电流，分别检测盘绕通孔链、监控通孔链中的电流有无；如果盘绕通孔链中有电流，监控通孔链中无电流，则判定为受监控的绝缘介质层正常作业；如果盘绕通孔链中无电流，监控通孔链两端中有电流，则判定为受监控的绝缘介质层缺失作业。
作为优选，当受监控的绝缘介质层正常作业时，则监控通孔链的第一导电层与第二导电层断路，监控通孔链中无电流，电流流经盘绕通孔链；当受监控的绝缘介质层缺失作业，则监控通孔链的第一导电层与第二导电层导通，盘绕通孔链两端通过监控通孔链短接，盘绕通孔链中无电流，电流流经监控通孔链。
作为优选，如果存在多对的两层导电层，且每对的两层导电层之间设置两层绝缘介质层，则可对应每对的两层导电层设置一个监控通孔链，监控两层绝缘介质层中的一层绝缘介质层是否正常作业。
一种便于监控Ploymide涂布制程的WAT Layout结构，包括在晶圆上铺设盘绕成连续“S”型的盘绕通孔链，盘绕通孔链相邻的下导电层与上导电层之间涂布有通孔层、Ploymide涂层，通孔层与Ploymide涂层开设有相对的通孔，下电层与上导电层之间通过通孔连接导通；基于所述的监控一层绝缘介质涂布制程的方法，盘绕通孔链在连续“S”型的拐角的一侧并联有监控通孔链，监控通孔链依次设置有第一导电层、第二导电层，通孔层与Ploymide涂层延伸至第一导电层、第二导电层之间；在第一导电层、第二导电层于厚度方向重叠的范围内，通孔层开设有通孔，Ploymide涂层封闭不开孔，第一导电层与第二导电层之间通过Ploymide涂层进行隔断。
作为优选，监控通孔链的监控电流接入端与盘绕通孔链的测试电流接入端相通，监控通孔链的监控电流接出端与盘绕通孔链的测试电流接出端相通。
作为优选，监控通孔链的长度覆盖盘绕通孔链的盘绕跨度，每行盘绕通孔链朝向监控通孔链的一端与监控通孔链连通。
作为优选，监控通孔链的监控电流接入端与盘绕通孔链的测试电流接入端共用电流接入端口，监控通孔链的监控电流接出端与盘绕通孔链的测试电流接出端共用电流接出端口。
作为优选，电流接入端口与电流接出端口通过盘绕通孔链的上导电层接出。
作为优选，相邻行的盘绕通孔链在连续“S”型的拐角通过上导电层连接，监控通孔链的第二导电层与连续“S”型的拐角位置的上导电层连通。
作为优选，监控通孔链的第二导电层与盘绕通孔链共用连续“S”型的拐角位置的上导电层。
一种基于所述的WAT Layout结构监控Ploymide涂布制程的方法，待测产品接入测试电流，分别检测盘绕通孔链、监控通孔链中的电流有无；如果盘绕通孔链中有电流，监控通孔链中无电流，则判定为Ploymide涂层正常作业；如果盘绕通孔链中无电流，监控通孔链两端中有电流，则判定为Ploymide涂层缺失作业。
作为优选，当Ploymide涂层正常作业时，则监控通孔链的第一导电层与第二导电层断路，监控通孔链中无电流，电流流经盘绕通孔链；当Ploymide涂层缺失作业，则监控通孔链的第一导电层与第二导电层导通，盘绕通孔链两端通过监控通孔链短接，盘绕通孔链中无电流，电流流经监控通孔链。
本发明的有益效果如下：
本发明所述的监控一层绝缘介质涂布制程的方法，在原可实现监控制程中，绝缘介质层是否正常被刻蚀的layout结构上，增加设置与盘绕通孔链并联的监控通孔链，并将两层绝缘介质层中，受监控的一层绝缘介质层进行延伸，至监控通孔链，并且不开孔，另一层绝缘介质层正常刻蚀。加载测试电流，如果受监控的一层绝缘介质层正常作业，不缺失，则监控通孔链形成断路，在监控通孔链上检测不到电流，盘绕通孔链上检测有电流，则判定为受监控的一层绝缘介质层正常作业；反之，如果在监控通孔链上检测有电流，盘绕通孔链上检测不到电流，则判定为受监控的一层绝缘介质层漏作业而缺失。
本发明将所述的监控方法应用于WAT Layout结构，用于实现监控制程中，Ploymide涂布是否正常作业。对应于所述的监控方法，在盘绕通孔链的一侧并联监控通孔链，将通孔层与Ploymide涂层延伸到监控通孔链，为监控通孔链所用。其中，通孔层与盘绕通孔链相同，设置通孔，Ploymide涂层则封闭不开孔。基于所述的WAT Layout结构，应用所述的监控方法，即可实现对WAT Layout结构监控Ploymide涂布制程，即对待测产品加载测试电流，分别检测盘绕通孔链、监控通孔链中的电流有无；如果盘绕通孔链中有电流，监控通孔链中无电流，则判定为Ploymide涂层正常作业；如果盘绕通孔链中无电流，监控通孔链两端中有电流，则判定为Ploymide涂层缺失作业。
本发明所述的方法与结构，保留原有产品的所有结构，通过增加结构简单的监控通孔链，好可提供监控Ploymide涂层是否正常作业的测试接口，可实现快速检测的目的，监控过程与现有技术中对通孔层与Ploymide涂层是否正常被刻蚀的方法相同，则不需要增加额外的操作或设备，采用同样的方法即可实现。同样是对产品加载测试电流，同样检测通孔链中是否存在电流。特殊结构下，检测点也可以是相同的，根据由于Ploymide涂层的有无，对应的电流读数不同，采用相同的检测点，通过判断不同的电流读数，即可进行判断。
附图说明
图1是现有技术的盘绕通孔链的结构俯视示意图；
图2是图1的A-A剖视图；
图3是本发明的WAT Layout结构的俯视示意图；
图4是图3的B-B剖视图；
图5是图4所示的结构在缺失Ploymide涂层时的结构示意图；
图中：10是盘绕通孔链，11是下导电层，12是上导电层，20是监控通孔链，21是第一导电层，22是第二导电层，30是Ploymide涂层，40是通孔层，50是通孔，61是电流接入端口，62是电流接出端口。
具体实施方式
以下结合附图及实施例对本发明进行进一步的详细说明。
本发明为了解决现有技术的通孔链无法监控特定绝缘介质层是否正常作业的不足，提供一种监控一层绝缘介质涂布制程的方法，设置并联的监控通孔链，并通过受监控的绝缘介质层有无改变监控通孔链的通断，进行通过测试电流的通断情况判断受监控的绝缘介质层是否正常作业。
本发明中，所述的监控一层绝缘介质涂布制程的方法被应用于监控盘绕成连续“S”型的盘绕通孔链中，两层导电层之间设置两层绝缘介质层中的一层绝缘介质层是否正常作业；其中两层绝缘介质层开设有对应的通孔，两层导电层通过通孔导通。为了提供监控端口，本发明设置有与盘绕通孔链并联的监控通孔链，则监控通孔链与盘绕通孔链连通。监控通孔链的结构与盘绕通孔链的两层导电层、两层绝缘介质层相同，监控通孔链依次设置有第一导电层、第二导电层，盘绕通孔链的两层绝缘介质层延伸至第一导电层、第二导电层之间；在第一导电层、第二导电层于厚度方向重叠的范围内，受监控的绝缘介质层封闭不开孔，另一层不受监控的绝缘介质层开设有通孔，第一导电层与第二导电层之间通过封闭不开孔的绝缘介质层进行隔断。监控通孔链与盘绕通孔链共用两层绝缘介质层的目的，是为了更直观准确地判断受监控的绝缘介质层是否正常作业，为正常作业还是漏作业。
监控过程中，对待测产品接入测试电流，分别检测盘绕通孔链、监控通孔链中的电流有无；如果盘绕通孔链中有电流，监控通孔链中无电流，则判定为受监控的绝缘介质层正常作业；如果盘绕通孔链中无电流，监控通孔链两端中有电流，则判定为受监控的绝缘介质层缺失作业。
对应的，当受监控的绝缘介质层正常作业时，则监控通孔链的第一导电层与第二导电层断路，监控通孔链中无电流，电流流经盘绕通孔链；当受监控的绝缘介质层缺失作业，则监控通孔链的第一导电层与第二导电层导通，盘绕通孔链两端通过监控通孔链短接，盘绕通孔链中无电流，电流流经监控通孔链。
本发明所述的监控方法不仅可以应用于两层导电层、两层绝缘介质层的结构，还可以应用于多层导电层(相邻的两层导电层可看作一对导电层)，则如果存在多对的两层导电层，且每对的两层导电层之间设置两层绝缘介质层，则可对应每对的两层导电层设置一个监控通孔链，监控两层绝缘介质层中的一层绝缘介质层是否正常作业。
作为所述的监控方法的实施应用，本发明提供一种便于监控Ploymide涂布制程的WAT Layout结构，如图3、图4所示，包括在晶圆上铺设盘绕成连续“S”型的盘绕通孔链10，盘绕通孔链10相邻的下导电层11与下导电层12之间涂布有通孔层40(开设有通孔Via)、Ploymide涂层30，通孔层40与Ploymide涂层30开设有相对的通孔50，下电层与下导电层12之间通过通孔50连接导通；基于所述的监控一层绝缘介质涂布制程的方法，盘绕通孔链10在连续“S”型的拐角的一侧并联有监控通孔链20，监控通孔链20与盘绕通孔链10连通；监控通孔链20依次设置有第一导电层21、第二导电层22，通孔层40与Ploymide涂层30延伸至第一导电层21、第二导电层22之间；在第一导电层21、第二导电层22于厚度方向重叠的范围内，通孔层40开设有通孔50，Ploymide涂层30封闭不开孔，第一导电层21与第二导电层22之间通过Ploymide涂层30进行隔断。
本实施例中，连续“S”型的盘绕通孔链10为方形阵列结构，包括多行盘绕通孔链10，相邻行的盘绕通孔链10在连续“S”型的拐角通过下导电层12连接，监控通孔链20的第二导电层22与连续“S”型的拐角位置的下导电层12连通。为了节约布线工艺，将拐角位置的下导电层12设置为直角弯，形成“匚”型。监控通孔链20的第二导电层22与盘绕通孔链10共用连续“S”型的拐角位置的下导电层12，即“匚”型下导电层12的竖直部分。
为了全面监控盘绕通孔链10的所有范围，监控通孔链20的长度覆盖盘绕通孔链10的盘绕跨度，每行盘绕通孔链10朝向监控通孔链20的一端与监控通孔链20连通。当连续“S”型的盘绕通孔链10为方形阵列结构时，监控通孔链20的长度与方形阵列结构的盘绕通孔链10高度相等或超过，以全面覆盖盘绕通孔链10范围监控Ploymide涂层30的涂布制程。
为了方便测试电流的接入与检测，监控通孔链20的监控电流接入端与盘绕通孔链10的测试电流接入端相通，监控通孔链20的监控电流接出端与盘绕通孔链10的测试电流接出端相通。则只需要一个测试电流即可，并可在不同的检测点分别对盘绕通孔链10与监控通孔链20进行电流检测。
进一步地简化操作步骤，也采用了相同的检测点。监控通孔链20的监控电流接入端与盘绕通孔链10的测试电流接入端共用电流接入端口61，监控通孔链20的监控电流接出端与盘绕通孔链10的测试电流接出端共用电流接出端口62。虽然采用相同的检测点，但实际上，对于盘绕通孔链10与监控通孔链20，相同的检测点涵盖不同的链路，检测结果同样可靠。
本实施例中，电流接入端口61与电流接出端口62通过盘绕通孔链10的下导电层12接出，即采用现有技术的盘绕通孔链10的电流接入端口61、电流接出端口62。
对应于所述的便于监控Ploymide涂布制程的WAT Layout结构，本发明还提供一种基于所述的WAT Layout结构监控Ploymide涂布制程的方法，待测产品接入测试电流，分别检测盘绕通孔链10、监控通孔链20中的电流有无；如果盘绕通孔链10中有电流，监控通孔链20中无电流，则判定为Ploymide涂层30正常作业；如果盘绕通孔链10中无电流，监控通孔链20两端中有电流，则判定为Ploymide涂层30缺失作业。
如图4所示，当Ploymide涂层30正常作业时，由于监控通孔链20的电流线路在Ploymide涂层30的隔离作用下，则监控通孔链20的第一导电层21与第二导电层22断路，因而测试电流仍流经盘绕通孔链10的电流线路，即监控通孔链20中无电流，电流流经盘绕通孔链10。
如图5所示，当Ploymide涂层30缺失作业，监控通孔链20的电流线路由于缺少Ploymide涂层30的隔离作用，则监控通孔链20的第一导电层21与第二导电层22导通，监控通孔链20的电阻比盘绕通孔链10的电阻小得多，相当于盘绕通孔链10两端通过监控通孔链20短接，因而测试电流流经监控通孔链20的电流线路，即盘绕通孔链10中无电流，电流流经监控通孔链20。
上述实施例仅是用来说明本发明，而并非用作对本发明的限定。只要是依据本发明的技术实质，对上述实施例进行变化、变型等都将落在本发明的权利要求的范围内。

Claims (12)

1.一种监控一层绝缘介质涂布制程的方法，其特征在于，用于监控盘绕成连续“S”型的盘绕通孔链中，两层导电层之间设置两层绝缘介质层中的一层绝缘介质层是否正常作业；设置与盘绕通孔链并联的监控通孔链，监控通孔链依次设置有第一导电层、第二导电层，盘绕通孔链的两层绝缘介质层延伸至第一导电层、第二导电层之间；在第一导电层、第二导电层于厚度方向重叠的范围内，受监控的绝缘介质层封闭不开孔，另一层不受监控的绝缘介质层开设有通孔，第一导电层与第二导电层之间通过封闭不开孔的绝缘介质层进行隔断；
接入测试电流，分别检测盘绕通孔链、监控通孔链中的电流有无；如果盘绕通孔链中有电流，监控通孔链中无电流，则判定为受监控的绝缘介质层正常作业；如果盘绕通孔链中无电流，监控通孔链两端中有电流，则判定为受监控的绝缘介质层缺失作业。
2.根据权利要求1所述的监控一层绝缘介质涂布制程的方法，其特征在于，当受监控的绝缘介质层正常作业时，则监控通孔链的第一导电层与第二导电层断路，监控通孔链中无电流，电流流经盘绕通孔链；当受监控的绝缘介质层缺失作业，则监控通孔链的第一导电层与第二导电层导通，盘绕通孔链两端通过监控通孔链短接，盘绕通孔链中无电流，电流流经监控通孔链。
3.根据权利要求1所述的监控一层绝缘介质涂布制程的方法，其特征在于，如果存在多对的两层导电层，且每对的两层导电层之间设置两层绝缘介质层，则可对应每对的两层导电层设置一个监控通孔链，监控两层绝缘介质层中的一层绝缘介质层是否正常作业。
4.一种便于监控Ploymide涂布制程的WAT Layout结构，包括在晶圆上铺设盘绕成连续“S”型的盘绕通孔链，盘绕通孔链相邻的下导电层与上导电层之间涂布有通孔层、Ploymide涂层，通孔层与Ploymide涂层开设有相对的通孔，下导电层与上导电层之间通过通孔连接导通；其特征在于，基于权利要求1至3任一项所述的方法，盘绕通孔链在连续“S”型的拐角的一侧并联有监控通孔链，监控通孔链依次设置有第一导电层、第二导电层，通孔层与Ploymide涂层延伸至第一导电层、第二导电层之间；在第一导电层、第二导电层于厚度方向重叠的范围内，通孔层开设有通孔，Ploymide涂层封闭不开孔，第一导电层与第二导电层之间通过Ploymide涂层进行隔断。
5.根据权利要求4所述的便于监控Ploymide涂布制程的WAT Layout结构，其特征在于，监控通孔链的监控电流接入端与盘绕通孔链的测试电流接入端相通，监控通孔链的监控电流接出端与盘绕通孔链的测试电流接出端相通。
6.根据权利要求4所述的便于监控Ploymide涂布制程的WAT Layout结构，其特征在于，监控通孔链的长度覆盖盘绕通孔链的盘绕跨度，每行盘绕通孔链朝向监控通孔链的一端与监控通孔链连通。
7.根据权利要求4或5所述的便于监控Ploymide涂布制程的WAT Layout结构，其特征在于，监控通孔链的监控电流接入端与盘绕通孔链的测试电流接入端共用电流接入端口，监控通孔链的监控电流接出端与盘绕通孔链的测试电流接出端共用电流接出端口。
8.根据权利要求7所述的便于监控Ploymide涂布制程的WAT Layout结构，其特征在于，电流接入端口与电流接出端口通过盘绕通孔链的上导电层接出。
9.根据权利要求4所述的便于监控Ploymide涂布制程的WAT Layout结构，其特征在于，相邻行的盘绕通孔链在连续“S”型的拐角通过上导电层连接，监控通孔链的第二导电层与连续“S”型的拐角位置的上导电层连通。
10.根据权利要求9所述的便于监控Ploymide涂布制程的WAT Layout结构，其特征在于，监控通孔链的第二导电层与盘绕通孔链共用连续“S”型的拐角位置的上导电层。
11.一种基于权利要求4至10任一项所述的WAT Layout结构监控Ploymide涂布制程的方法，其特征在于，待测产品接入测试电流，分别检测盘绕通孔链、监控通孔链中的电流有无；如果盘绕通孔链中有电流，监控通孔链中无电流，则判定为Ploymide涂层正常作业；如果盘绕通孔链中无电流，监控通孔链两端中有电流，则判定为Ploymide涂层缺失作业。
12.根据权利要求11所述的基于WAT Layout结构监控Ploymide涂布制程的方法，其特征在于，当Ploymide涂层正常作业时，则监控通孔链的第一导电层与第二导电层断路，监控通孔链中无电流，电流流经盘绕通孔链；当Ploymide涂层缺失作业，则监控通孔链的第一导电层与第二导电层导通，盘绕通孔链两端通过监控通孔链短接，盘绕通孔链中无电流，电流流经监控通孔链。
CN201710469920.1A 2017-06-20 2017-06-20 监控一层绝缘介质涂布制程的方法及其在WAT Layout结构的应用 Active CN107481949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710469920.1A CN107481949B (zh) 2017-06-20 2017-06-20 监控一层绝缘介质涂布制程的方法及其在WAT Layout结构的应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710469920.1A CN107481949B (zh) 2017-06-20 2017-06-20 监控一层绝缘介质涂布制程的方法及其在WAT Layout结构的应用

Publications (2)

Publication Number Publication Date
CN107481949A CN107481949A (zh) 2017-12-15
CN107481949B true CN107481949B (zh) 2019-09-24

Family

ID=60594733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710469920.1A Active CN107481949B (zh) 2017-06-20 2017-06-20 监控一层绝缘介质涂布制程的方法及其在WAT Layout结构的应用

Country Status (1)

Country Link
CN (1) CN107481949B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276804A (zh) * 2007-03-30 2008-10-01 台湾积体电路制造股份有限公司 半导体装置测试线结构、集成电路测试线结构与测试方法
CN103887280A (zh) * 2012-12-20 2014-06-25 武汉新芯集成电路制造有限公司 对层间电介质进行可靠性分析的测试结构及测试方法
CN104133170A (zh) * 2013-05-02 2014-11-05 格罗方德半导体公司 测试集成电路和其中的通孔链的结构及方法
CN105097778A (zh) * 2014-04-23 2015-11-25 中芯国际集成电路制造(上海)有限公司 用于改进斜坡电流测试检测能力的通孔阵列测试结构
CN106298579A (zh) * 2016-11-01 2017-01-04 武汉新芯集成电路制造有限公司 一种半导体芯片的通孔链结构阻值异常的定位方法
CN106601645A (zh) * 2016-12-13 2017-04-26 武汉新芯集成电路制造有限公司 一种测试结构及其布设方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
US7382038B2 (en) * 2006-03-22 2008-06-03 United Microelectronics Corp. Semiconductor wafer and method for making the same
US9059052B2 (en) * 2013-05-16 2015-06-16 International Business Machines Corporation Alternating open-ended via chains for testing via formation and dielectric integrity
US20140354325A1 (en) * 2013-05-28 2014-12-04 United Microelectronics Corp. Semiconductor layout structure and testing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276804A (zh) * 2007-03-30 2008-10-01 台湾积体电路制造股份有限公司 半导体装置测试线结构、集成电路测试线结构与测试方法
CN103887280A (zh) * 2012-12-20 2014-06-25 武汉新芯集成电路制造有限公司 对层间电介质进行可靠性分析的测试结构及测试方法
CN104133170A (zh) * 2013-05-02 2014-11-05 格罗方德半导体公司 测试集成电路和其中的通孔链的结构及方法
CN105097778A (zh) * 2014-04-23 2015-11-25 中芯国际集成电路制造(上海)有限公司 用于改进斜坡电流测试检测能力的通孔阵列测试结构
CN106298579A (zh) * 2016-11-01 2017-01-04 武汉新芯集成电路制造有限公司 一种半导体芯片的通孔链结构阻值异常的定位方法
CN106601645A (zh) * 2016-12-13 2017-04-26 武汉新芯集成电路制造有限公司 一种测试结构及其布设方法

Also Published As

Publication number Publication date
CN107481949A (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
CA2779735C (en) Method and apparatus for differential voltage grid-based moisture monitoring of structures
US7498680B2 (en) Test structure
CN104849880B (zh) 显示器面板teg测试组件及其形成方法和测试方法
CN203423847U (zh) 能进行对准度检测的多层电路板
JP2015532420A5 (zh)
CN104900629B (zh) 一种检测偏移的测试结构
CN107481949B (zh) 监控一层绝缘介质涂布制程的方法及其在WAT Layout结构的应用
CN106225999A (zh) 多点式探头及漏水传感器
CN105097778A (zh) 用于改进斜坡电流测试检测能力的通孔阵列测试结构
CN102759677A (zh) 芯片测试结构以及测试方法
CN207515974U (zh) 一种水质在线监测仪用液体泄漏检测装置及其应用
US6833720B1 (en) Electrical detection of dicing damage
CN206076226U (zh) 监控ar工艺中套准偏移的wat测试结构
CN106505054B (zh) 一种半导体晶圆的测试结构
CN103809062B (zh) 电迁移测试结构
CN101750563A (zh) 半导体器件中通孔或接触孔短路检测结构
CN103630825A (zh) 芯片测试电路及其形成方法
RU197833U1 (ru) Датчик протечки
CN105336730B (zh) 用于首层金属至栅极的异常检测的层间介质测试结构
CN104617004A (zh) 一种监测金属间介质层的装置和方法
CN204405586U (zh) 一种半导体致冷组件虚焊测试仪
CN202957239U (zh) 用于检测封装后芯片漏电的结构
CN100590831C (zh) 检测钛缺失的方法
CN104916621B (zh) 线路结构及显示面板
CN102832201B (zh) 测试结构及测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant