CN103378140B - 一种绝缘栅双极晶体管 - Google Patents

一种绝缘栅双极晶体管 Download PDF

Info

Publication number
CN103378140B
CN103378140B CN201210105487.0A CN201210105487A CN103378140B CN 103378140 B CN103378140 B CN 103378140B CN 201210105487 A CN201210105487 A CN 201210105487A CN 103378140 B CN103378140 B CN 103378140B
Authority
CN
China
Prior art keywords
region
oxide
thickness
cellular
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210105487.0A
Other languages
English (en)
Other versions
CN103378140A (zh
Inventor
高明超
于坤山
金锐
温家良
袁玉湘
刘江
刘钺杨
赵哿
韩荣刚
杨霏
张冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
China Electric Power Research Institute Co Ltd CEPRI
Original Assignee
State Grid Corp of China SGCC
China Electric Power Research Institute Co Ltd CEPRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, China Electric Power Research Institute Co Ltd CEPRI filed Critical State Grid Corp of China SGCC
Priority to CN201210105487.0A priority Critical patent/CN103378140B/zh
Publication of CN103378140A publication Critical patent/CN103378140A/zh
Application granted granted Critical
Publication of CN103378140B publication Critical patent/CN103378140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明提供一种绝缘栅双极晶体管,绝缘栅双极晶体管包括单个元胞并联而成的元胞区、终端区和划片槽;元胞区包括多晶硅栅电极、发射极、与发射极连接的N+发射区和P+发射区、N阱区、P阱区、N-衬底、透明集电极区和集电极。多级场板中的氮氧化硅层有腐蚀阻挡层的作用,对工艺精度要求低;并且氮氧化硅层致密性好,提高晶体管的稳定性和可靠性。发射极采用挖槽式,并在挖槽后侧向腐蚀氧化层可以在降低欧姆接触电阻的同时增大金属接触面积,使散热更均匀,器件的高温特性更好。所述元胞采用Spacer结构,利用一套光刻版注入P和N型区,可以避免套刻误差,确保元胞沟道的一致性,改善动态特性;同时可以省一道光刻板,减少工艺步骤,节约成本。

Description

一种绝缘栅双极晶体管
技术领域
本发明属于功率器件领域,具体涉及一种绝缘栅双极晶体管。
背景技术
绝缘栅双极晶体管IGBT(Insulated Gate Bipolar Transistor)由单元胞并联而成,同时具有单极性器件和双极性器件的优点,驱动电路简单,控制电路功耗和成本低,通态压降低,器件自身损耗小,是未来高压大电流的发展方向。
如图1,绝缘栅双极晶体管IGBT包括元胞区、终端区和划片槽。图2为现有技术中绝缘栅双极晶体管IGBT的剖面图。元胞区在N-衬底上通过离子注入扩散形成P阱区,N阱区,发射极和N发射区、P+发射区相连,发射极的形状及材料影响欧姆接触电阻大小和散热能力,设置不合理会影响器件的高温特性,常用的解决方法是寻找合适的金属材料,或者提高半导体区的掺杂浓度,如现在通常会通过离子注入扩散形成高浓度的N+发射区,N+发射区还可以提高器件的电流导通能力,为了抑制绝缘栅双极型晶体管IGBT闩锁的发生,还会再注入高浓度的P+发射区,以降低P阱和N+发射区之间的压降,元胞区N-衬底通过背面注入形成一层很薄的透明集电极区BackP+,起到电导调制作用,使IGBT饱和电压呈正温度系数,更适合并联,透明集电极区相连的是集电极。
终端区环绕在元胞周围,提高元胞区表面区域的临界击穿电场。在元胞的制造工艺过程中,扩散是在光刻掩膜开窗口后进行,p-n结中间近似于平面结,而在边角处p-n结发生弯曲,近似于柱面或球面,由于p-n结边角的位置存在曲率,使表面处的电场比体内高,当临界击穿电场一定时,是最容易发生击穿的位置;而且,平面工艺使表面产生的缺陷和离子沾污降低了表面区域的临界击穿电场。这样,就必须设计一定的终端结构对表面电场进行优化,以达到提高表面击穿电压的目的。
常用的终端结构有场板(FP)、场限环(FLR)、结终端延伸(JTE)、横向变掺杂(VLD)、阻性场板(如掺氧多晶硅(SIPOS))等。这些延伸结构实际上起到将主结耗尽区向外展宽的作用,从而降低其内部电场强度最终提高击穿电压。
多级场板除了具有提高击穿电压的能力外还具有终端面积小的优点。多级场板结构中的氧化层厚度对耐压起主要作用,其中最厚的氧化层在腐蚀工艺过程中不容易控制,如果厚度控制不当会影响器件耐压。
划片槽会放一些测试图形,以便对芯片生产加工过程中的一些参数进行收集,测试。
发明内容
为了克服上述现有技术的不足,本发明提供一种绝缘栅双极型晶体管,多级场板中的氮氧化硅层有腐蚀阻挡层的作用,对腐蚀工艺精度要求低,氮氧化硅层致密性好,有较强的阻止外部杂质离子侵入的能力,提高绝缘栅双极晶体管的稳定性和可靠性,并且含有氮氧化硅层的多级场板能够节省器件面积。
为了实现上述发明目的,本发明采用以下技术方案:
一种绝缘栅双极晶体管,所述绝缘栅双极晶体管包括单个元胞并联而成的元胞区、终端区和划片槽;所述元胞区包括多晶硅栅电极、金属发射极、与所述发射极连接的N+发射区和P+发射区、N阱区、P阱区、N-衬底、透明集电极区和集电极;所述终端区包括多级场板、N-衬底、透明集电极区和集电极;所述透明集电极区位于所述N-衬底和集电极的中间,所述多级场板位于N-衬底的上部。
所述金属发射极为挖槽式结构,并在挖槽后侧向腐蚀氧化层。挖槽式是在隔离氧化层ILD(Isolate Oxide)开的窗口处向下刻蚀形成一个深度为0.2~0.5um、下底边长为4.8um、上底边长为5um的梯形体凹槽,并在挖槽后侧向腐蚀氧化层,再在凹槽处填充金属形成金属发射极,这样可以增大金属和N+及P+的接触面积,降低接触电阻,同时也可以增大散热面积,使器件的散热更均匀,高温特性更好。
所述N+发射区和所述P+发射区分别位于所述N-衬底内的N阱区和P阱区内。
所述多级场板包括金属发射极、多晶硅栅电极和氧化层;所述氧化层为阶梯结构。
所述氧化层包括在水平方向上依次相邻设置的厚度为0.1~0.2um的栅氧化层、厚度为1~2um的由栅氧化层和场氧化层以下至上依次叠加构成的二元复合层、厚度为2~4um的由栅氧化层、场氧化层和隔离氧化层以下至上依次叠加构成的三元复合层以及厚度为5~10um的由栅氧化层、场氧化层、隔离氧化层、氮氧化硅氧化层和二氧化硅氧化层以下至上依次叠加构成的五元复合层。所述三元复合层的场氧化层厚度为1~2um,隔离氧化层厚度为1~2um;所述五元复合层的场氧化层厚度为1~2um,隔离氧化层厚度为1~2um,氮氧化硅氧化层的厚度为0.1~0.6um,二氧化硅氧化层的厚度为3~6um。
所述元胞采用Spacer结构,所述Spacer结构是指所述P阱区和N阱区形成之后在整个芯片上淀积一层氧化膜,然后湿法腐蚀氧化膜,由于湿法腐蚀具有各向异性,氧化膜在边角处和平整处的腐蚀速率不一样,导致边角处会留下氧化层的掩蔽层。
所述N+发射区和P+发射区以Spacer结构作为注入掩蔽层形成。
与现有技术相比,本发明的有益效果在于:该器件的可靠性高,稳定性强,成本低;多级场板中的氮氧化硅层有腐蚀阻挡层的作用,对腐蚀工艺精度要求低;并且氮氧化硅层致密性好,有较强的阻止外部杂质离子侵入的能力,提高绝缘栅双极晶体管的稳定性和可靠性;含有氮氧化硅层的多级场板能够节省器件面积;发射极采用挖槽式,并在挖槽后侧向腐蚀氧化层可以在降低欧姆接触电阻的同时增大金属接触面积,使散热更均匀,器件的高温特性更好。
附图说明
图1是现有技术中绝缘栅双极晶体管IGBT的结构图;
图2是现有技术中绝缘栅双极晶体管IGBT的剖面图;
图3是本发明实施例的剖面图;
图4是未经侧向腐蚀的电极示意图;
图5是经侧向腐蚀的电极示意图。
具体实施方式
下面结合附图对本发明的实施例做进一步补充说明。
如图3所示,一种绝缘栅双极型晶体管,所述晶体管包括单个元胞并联而成的元胞区、终端区和划片槽;所述元胞区包括多晶硅栅电极G(Gate)、金属发射极E(Emitter)、与所述发射极E(Emitter)连接的N+发射区和P+发射区、N阱区、P阱区、N-衬底、透明集电极区BackP+和集电极C(Collector);所述终端区包括多级场板、N-衬底、透明集电极区BackP+和集电极C(Collector);所述透明集电极区BackP+位于所述N-衬底和集电极C(Collector)的中间,所述多级场板位于N-衬底的上部。
元胞区由很多元胞并联而成,共同分担这个芯片的电流,各元胞在表面有基本相同的电位。
所述金属发射极E(Emitter)为挖槽式结构,并在挖槽后侧向腐蚀氧化层。挖槽式是在隔离氧化层ILD(Isolate Oxide)开的窗口处向下刻蚀形成一个深度为0.2~0.5um、下底边长为4.8um、上底边长为5um的梯形体凹槽,并在挖槽后侧向腐蚀氧化层,再在凹槽处填充金属形成金属发射极,这样可以增大金属和N+及P+的接触面积,降低接触电阻,同时也可以增大散热面积,使器件的散热更均匀,高温特性更好。
所述N+发射区和所述P+发射区分别位于所述N-衬底内的N阱区和P阱区内。
所述多级场板包括金属发射极、多晶硅栅电极G(Gate)和氧化层;所述氧化层为阶梯结构。
所述氧化层包括在水平方向上依次相邻设置的厚度为0.1~0.2um的栅氧化层GOX(GateOxide)、厚度为1~2um的由栅氧化层和场氧化层FOX(Field Oxide)以下至上依次叠加构成的二元复合层、厚度为2~4um的由栅氧化层、场氧化层FOX(Field Oxide)和隔离氧化层ILD(Isolate Oxide)以下至上依次叠加构成的三元复合层和厚度为5~10um的由栅氧化层、场氧化层FOX(Field Oxide)、隔离氧化层ILD(Isolate Oxide)、氮氧化硅氧化层和二氧化硅氧化层以下至上依次叠加构成的五元复合层。
所述三元复合层的场氧化层FOX(Field Oxide)厚度为1~2um,隔离氧化层ILD(IsolateOxide)厚度为1~2um;所述五元复合层的场氧化层FOX(Field Oxide)厚度为1~2um,隔离氧化层ILD(Isolate Oxide)厚度为1~2um,氮氧化硅氧化层的厚度为0.1~0.6um,二氧化硅氧化层的厚度为3~6um。
所述元胞采用Spacer结构,所述Spacer结构是指所述P阱区和N阱区形成之后在整个芯片上淀积一层氧化膜,然后湿法腐蚀氧化膜,由于湿法腐蚀具有各向异性,氧化膜在边角处和平整处的腐蚀速率不一样,导致边角处会留下氧化层的掩蔽层。所述元胞采用Spacer结构,所述元胞采用Spacer结构,利用一套光刻版注入P和N型区,可以避免套刻误差,确保元胞沟道的一致性,改善动态特性;同时可以省一道光刻板,减少工艺步骤,节约成本。
所述N+发射区和P+发射区以Spacer结构作为注入掩蔽层形成。所述P阱区和N阱区是同一个注入窗口,先注硼元素Be形成P阱区再注磷元素P形成N阱区。
本申请金属发射极采用挖槽式,并在挖槽后侧向腐蚀氧化层使电极充分接触高浓度的N+发射区和P+发射区,可以在降低欧姆接触电阻的同时增大金属接触面积,使散热更均匀,器件的高温特性更好,未侧向腐蚀的槽式电极见图4,侧向腐蚀的槽式电极见图5。为了抑制绝缘栅双极型晶体管IGBT闩锁的发生,还会再注入高浓度的P+区,元胞区N-衬底通过背面注入形成一层很薄的透明集电极区BackP+,起到电导调制作用,使绝缘栅双极晶体管IGBT饱和电压呈正温度系数,更适合并联,透明集电极区BackP+相连的是集电极C(Collector)。

Claims (7)

1.一种绝缘栅双极晶体管,所述绝缘栅双极晶体管包括单个元胞并联而成的元胞区、终端区和划片槽;其特征在于:所述元胞区包括多晶硅栅电极、金属发射极、与所述发射极连接的N+发射区和P+发射区、N阱区、P阱区、N-衬底、透明集电极区和集电极;所述终端区包括多级场板、N-衬底、透明集电极区和集电极;所述透明集电极区位于所述N-衬底和集电极的中间,所述多级场板位于N-衬底的上部;
所述多级场板包括金属发射极、多晶硅栅电极和氧化层;
所述氧化层包括在水平方向上依次相邻设置的厚度为0.1~0.2um的栅氧化层、厚度为1~2um的由栅氧化层和场氧化层以下至上依次叠加构成的二元复合层、厚度为2~4um的由栅氧化层、场氧化层和隔离氧化层以下至上依次叠加构成的三元复合层以及厚度为5~10um的由栅氧化层、场氧化层、隔离氧化层、氮氧化硅氧化层和二氧化硅氧化层以下至上依次叠加构成的五元复合层。
2.根据权利要求1所述的一种绝缘栅双极晶体管,其特征在于:所述金属发射极为挖槽式结构,并在挖槽后侧向腐蚀氧化层。
3.根据权利要求1所述的一种绝缘栅双极晶体管,其特征在于:所述N+发射区和所述P+发射区分别位于所述N-衬底内的N阱区和P阱区内。
4.根据权利要求1所述的一种绝缘栅双极晶体管,其特征在于:所述氧化层为阶梯结构。
5.根据权利要求1所述的一种绝缘栅双极晶体管,其特征在于:所述三元复合层的场氧化层厚度为1~2um,隔离氧化层厚度为1~2um;所述五元复合层的场氧化层厚度为1~2um,隔离氧化层厚度为1~2um,氮氧化硅氧化层的厚度为0.1~0.6um,二氧化硅氧化层的厚度为3~6um。
6.根据权利要求1所述的一种绝缘栅双极晶体管,其特征在于:所述元胞采用Spacer结构。
7.根据权利要求1所述的一种绝缘栅双极晶体管,其特征在于:所述N+发射区和P+发射区以Spacer结构作为注入掩蔽层形成。
CN201210105487.0A 2012-04-11 2012-04-11 一种绝缘栅双极晶体管 Active CN103378140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210105487.0A CN103378140B (zh) 2012-04-11 2012-04-11 一种绝缘栅双极晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210105487.0A CN103378140B (zh) 2012-04-11 2012-04-11 一种绝缘栅双极晶体管

Publications (2)

Publication Number Publication Date
CN103378140A CN103378140A (zh) 2013-10-30
CN103378140B true CN103378140B (zh) 2015-11-04

Family

ID=49463007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210105487.0A Active CN103378140B (zh) 2012-04-11 2012-04-11 一种绝缘栅双极晶体管

Country Status (1)

Country Link
CN (1) CN103378140B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736126B (zh) * 2020-12-31 2022-05-10 厦门市三安集成电路有限公司 一种SiC MOSFET结构及其制作方法
CN114725090B (zh) * 2022-05-24 2022-09-02 深圳芯能半导体技术有限公司 一种绝缘栅双极型晶体管及其制备方法
CN114883185A (zh) * 2022-07-01 2022-08-09 深圳芯能半导体技术有限公司 一种高电流密度的igbt芯片制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011280A (en) * 1998-06-26 2000-01-04 Delco Electronics Corporation IGBT power device with improved resistance to reverse power pulses
CN102097470A (zh) * 2009-12-14 2011-06-15 株式会社东芝 半导体器件及其制造方法
CN202633315U (zh) * 2012-04-11 2012-12-26 中国电力科学研究院 一种绝缘栅双极晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338625A (ja) * 2002-05-22 2003-11-28 Sanken Electric Co Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011280A (en) * 1998-06-26 2000-01-04 Delco Electronics Corporation IGBT power device with improved resistance to reverse power pulses
CN102097470A (zh) * 2009-12-14 2011-06-15 株式会社东芝 半导体器件及其制造方法
CN202633315U (zh) * 2012-04-11 2012-12-26 中国电力科学研究院 一种绝缘栅双极晶体管

Also Published As

Publication number Publication date
CN103378140A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
CN101510561B (zh) 超结纵向双扩散金属氧化物半导体管
CN103035732B (zh) 一种vdmos晶体管及其制备方法
CN103579353B (zh) 一种具有p型辅助埋层的半超结vdmos
CN109920854A (zh) Mosfet器件
CN103413822A (zh) 降低浮空埋层半导体器件漏电流的方法
CN102184939A (zh) 一种具有高k介质槽的半导体功率器件
CN107731923B (zh) 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法
CN101488526A (zh) N型绝缘体上硅的横向双扩散金属氧化物半导体晶体管
CN109904220A (zh) 槽栅型碳化硅mosfet器件及制备方法
CN106887466A (zh) 一种二维类超结ldmos器件及其制备方法
CN103378140B (zh) 一种绝缘栅双极晶体管
CN105448997B (zh) 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法
CN103474463B (zh) 具有厚底部绝缘物中的感应净电荷区的mosfet
CN104103522B (zh) 一种高耐压超结终端结构的制备方法
CN101488525A (zh) P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管
CN101488524B (zh) 高压n型绝缘体上硅的金属氧化物半导体管
CN202633315U (zh) 一种绝缘栅双极晶体管
CN101510560B (zh) 减少热载流子效应的p型横向双扩散金属氧化物半导体管
CN101488523A (zh) 高压p型绝缘体上硅的金属氧化物半导体管
CN103594523A (zh) 双层超结肖特基二极管
CN208045509U (zh) 低漏电流深沟槽功率mos器件
CN104332488B (zh) 半导体器件终端、半导体器件及其制造方法
CN201749852U (zh) 快速超结纵向双扩散金属氧化物半导体管
CN108054194A (zh) 一种具有三维横向变掺杂的半导体器件耐压层
CN107482062A (zh) 一种低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant