TWI472005B - 監測閘極導體對深溝渠電容錯位之測試單元結構及其測試方法 - Google Patents

監測閘極導體對深溝渠電容錯位之測試單元結構及其測試方法 Download PDF

Info

Publication number
TWI472005B
TWI472005B TW100123020A TW100123020A TWI472005B TW I472005 B TWI472005 B TW I472005B TW 100123020 A TW100123020 A TW 100123020A TW 100123020 A TW100123020 A TW 100123020A TW I472005 B TWI472005 B TW I472005B
Authority
TW
Taiwan
Prior art keywords
gate conductor
line
trench capacitor
lines
gate
Prior art date
Application number
TW100123020A
Other languages
English (en)
Other versions
TW201248821A (en
Inventor
Ping Hsu
Yi Nan Chen
Hsien Wen Liu
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201248821A publication Critical patent/TW201248821A/zh
Application granted granted Critical
Publication of TWI472005B publication Critical patent/TWI472005B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Description

監測閘極導體對深溝渠電容錯位之測試單元結構及其測試方法
本發明關於一監測閘極導體對深溝渠電容錯位之測試單元結構及其利用之測試方法，特別關於一在溝渠電容動態隨機存取記憶體(Trench-DRAM)製程中，監測閘極導體對深溝渠電容錯位之測試單元結構及其利用之測試方法。
在半導體製程中，為維持產品品質的穩定，須針對所生產之半導體元件持續進行線上測試。通常在進行各項製程的同時，亦會採用相同的步驟製作一測試用元件，稱為測試單元(Test Key)，藉由量測該測試單元的各項電性參數作為檢視製程是否正常之指標，進而有效控制產品品質。
請參照第1圖，係顯示一傳統溝渠電容動態隨機存取記憶體裝置在製造過程中，其一部份陣列佈局10的上視圖。此外，請參照第2圖，係為一剖面示意圖，顯示沿第1圖所標示2-2' 切線的測試單元結構。請參照第1圖，該陣列佈局10包含複數之溝渠電容DT0 、DT1 、DT2 、DT3 、DT4 、DT5 、以及DT6 。複數之閘極導體(Gate Conductor，GC)線GC0 、GC1 、GC2 、GC3 、及GC4 ，與位其上之位元線BL0 、BL1 、以及BL2 係以正交方式排列。該溝渠電容DT0 、DT1 、DT2 、DT3 、DT4 、DT5 、以及DT6 係以相同製造程序並在同一步驟所形成。因此，每一個溝渠電容DT0 、DT1 、DT2 、DT3 、DT4 、DT5 、以及DT6 的結構係大致上相同的。請參照第2圖，每一溝渠電容DT2 、及DT3 係深埋製作於基板5中，該溝渠電容包含一淺溝槽隔離(Shallow Trench Isolation，STI)11及一單邊埋藏導電帶(Single Side Buried Strap，SSBS)12。重摻雜源極/汲極13係被形成於該矽基板5中，並分別位於該溝渠電容的兩側。一埋藏帶外擴散區(未圖示)係被植入於該矽基板5中，並位於該溝渠電容之一側，以與該單邊埋藏導電帶12相鄰。一覆絕緣層14配於該溝渠電容DT2及DT3之上以及該基板5之上表面。複數行閘極導體線GC0 、GC1 、GC2 、GC3 、及GC4 彼此平行設置於該矽基板5之上表面。該閘極導體線GC0 配置於該覆絕緣層14之上並直接位於該溝渠電容DT2 之上。該閘極導體線GC1 配置於該覆絕緣層14之上並位於該溝渠電容DT2 以及DT3 之間。該閘極導體線GC2 配置於該覆絕緣層14之上並直接位於該溝渠電容DT3 之上。該閘極導體線GC4 配置於該覆絕緣層14之上並位於該溝渠電容DT3 及DT4 之間。每一位元線BL0 、BL1 、以及BL2 係經由一位元線接觸(Bitline Contact，CB)15與對應電晶體之源極/汲極區域電性連結。兩相鄰之該位元線接觸係由一介電層16所分離。
習知用以監測溝渠電容製程過程中閘極導體對深溝渠電容(GC-DT)錯位之原理，乃是藉由分別量測閘極導體線GC0 以及閘極導體線GC1 之臨界電壓(threshold voltage)值來評估GC-DT之對不準情形。然而，習知監測溝渠電容製程過程中GC-DT錯位的方法是不精準的。當沒有GC-DT錯位的發生時，該閘極導體線GC0 以及閘極導體線GC1 之臨界電壓被定義為一標準值Vth 。當一閘極導體向左移的錯位發生時，該閘極導體線GC0 以及閘極導體線GC1 所量測出之臨界電壓係小於該標準值Vth 。不幸地，當一閘極導體向右移的錯位發生時，該閘極導體線GC0 以及閘極導體線GC1 所量測出之臨界電壓係大致等於該標準值Vth 。因此，僅藉由量測臨界電壓，無法判斷是否GC-DT發生錯位。
基於上述，目前業界亟需一種較為精確的方法，來判斷閘極導體對深溝渠電容(GC-DT)是否發生錯位。
本發明提供一種監測閘極導體對深溝渠電容錯位之測試單元結構，包含：一溝渠電容結構，包含複數平行之溝渠電容線以及一溝渠電容連結，其中該複數之溝渠電容線經由該溝渠電容連結達到彼此電性連結；一埋藏帶外擴散區，其中該埋藏帶外擴散區與該溝渠電容線之一第一側相鄰，其中該溝渠電容線具有一第二側位於該第一側之反面，且沒有埋藏帶外擴散區與該第二側相鄰；一第一閘極導體結構包含複數平行的第一閘極導體線以及一第一閘極導體連結，其中該第一閘極導體線係經由該第一閘極導體連結達到彼此電性連結，且每一第一閘極導體線係直接配置於對應之溝渠電容線之上；以及，一第二閘極導體結構包含複數之第二閘極導體線以及一第二閘極導體連結，其中該第二閘極導體線係經由該第二閘極導體連結達到彼此電性連結，且該第一閘極導體線及該第二閘極導體線係互相平行，且該第一閘極導體線及該第二閘極導體線係交替排列。
根據本發明另一實施例，本發明亦提供一種監測閘極導體對深溝渠電容錯位的測試方法，包含提供上述測試單元結構；量測一介於該第一閘極導體線以及該溝渠電容線間之一第一電容值，以及一介於該第二閘極導體線以及該埋藏帶外擴散區之一第二電容；以及，將該第一電容值與一第一參考資訊比較，以及將該第二電容值與一第二參考資訊比較。值得注意的是，該第一參考資訊係指當沒有閘極導體對深溝渠電容錯位發生時，該第一閘極導體線及該溝渠電容線之間的電容值；以及，該第二參考資訊係指當沒有閘極導體對深溝渠電容錯位發生時，該第二閘極導體線以及該埋藏帶外擴散區之間的電容值。
以下藉由數個實施例及比較實施例，以更進一步說明本發明之方法、特徵及優點，但並非用來限制本發明之範圍，本發明之範圍應以所附之申請專利範圍為準。
請參照第3圖及第4圖，第3圖係根據本發明一實施例所述之監測閘極導體對深溝渠電容錯位之測試單元結構100的上視圖，其中該閘極導體對深溝渠電容(GC-DT)沒有錯位發生；第4圖係係為一剖面示意圖，顯示沿第3圖所標示的4-4' 切線的測試單元結構。
如第3及4圖所示，該測試單元100包含複數之第一閘極導體線GCa 及複數之第二閘極導體線GCb 。該第一閘極導體線GCa 以及該第二閘極導體線GCb 之結構可為金屬閘極、多晶矽/金屬矽化物/氮化矽堆疊閘極等等。此外，該第一閘極導體線GCa 以及該第二閘極導體線GCb 係彼此互相平行，且該第一閘極導體線GCa 以及該第二閘極導體線GCb 係彼此互相交替排列。舉例來說，一第一閘極導體線GCa 可以配置於兩相鄰的第二閘極導體線GCb 之間，以及一第二閘極導體線GCb 可以配置於兩相鄰的第一閘極導體線GCa 之間。值得注意的是，該第一閘極導體線GCa 並不會與該第二閘極導體線GCb 直接接觸。該複數之第一閘極導體線GCa 彼此係藉由一第一閘極導體連結GCac 達到彼此的電性連結，以及該複數第二閘極導體線GCb 彼此係藉由一第二閘極導體連結GCbc 達到彼此的電性連結。請參照第3圖，該複數之第一閘極導體線GCa 以及該第一閘極導體連結GCac 係構成一第一閘極導體結構110，其中該第一閘極導體結構110可為一梳狀結構。同時地，該複數第二閘極導體線GCb 以及該第二閘極導體連結GCbc 係構成一第二閘極導體結構111，其中該第二閘極導體結構111可為一梳狀結構。一電壓訊號可以經由該第一閘極導體連結GCac 來施予該第一閘極導體線GCa 。同樣地，一電壓訊號可以經由該第二閘極導體連結GCbc 來施予該第二閘極導體線GCb 。仍請參照第3圖，複數排位元線BL0 、BL1 、以及BL2 係配置於一介電層106上，而該介電層106係配置於該基板50上。該位元線BL0 、BL1 、以及BL2 係與位於其下之該第一閘極導體線GCa 以及該第二閘極導體線GCb 達成正交。該介電層106可包含一氮化矽層、以及一硼磷矽玻璃(BPSG)層。該介電層106係填滿該第一閘極導體線GCa 以及該第二閘極導體線GCb 之間的空隙。一傳統微影蝕刻製程可以被用來形成位元線接觸(CB)105。該位元線接觸(CB)105係與該位元線BL0 、BL1 、以及BL2 直接接觸。
請參照第3圖，該測試單元100進一步包含複數之溝渠電容線DT，其中該複數溝渠電容線DT係與該第一閘極導體線GCa 以及該第二閘極導體線GCb 平行(以上視圖的觀點)。該複數溝渠電容線DT係形成於該基板50內。該複數溝渠電容線DT係直接配置於該第一閘極導體線GCa 之上，或者是該複數溝渠電容線DT係直接配置於該第二閘極導體線GCb 之上。值得注意的是該溝渠電容線DT並不會同時配置於該第一閘極導體線GCa 以及該第二閘極導體線GCb 之上。在第3及4圖所示之實施例，該複數溝渠電容線DT係僅直接配置該複數第一閘極導體線GCa 之上，並與該複數第一閘極導體線GCa 之上對應。請參照第3圖，該複數溝渠電容線DT係經由一溝渠電容連結DTc 達到彼此之電性連結，且該溝渠電容線DT以及該溝渠電容連結DTc 係構成一溝渠電容結構112，其中該溝渠電容結構112係為一梳狀結構。在本發明中，習知所使用的溝渠電容(請參照第1圖)係被本發明所述之溝渠電容線DT所取代該。該測試單元100之該溝渠電容線DT係在同一步驟中所製得，且具有相同的尺寸。請參照第4圖，該溝渠電容線DT包含一淺溝槽隔離(STI)101及一多晶矽填充物(包含一單邊埋藏導電帶(SSBS))102。該重摻雜源極/汲極103係在該第一閘極導體線GCa 以及該第二閘極導體線GCb 形成後，以植入方式形成於該基板50內。值得注意的是，該重摻雜源極/汲極103係配置於該溝渠電容線DT的兩側。一埋藏帶外擴散區120植入於該基板50中，其中該埋藏帶外擴散區120係位於該溝渠電容線DT之一側，並與該單邊埋藏導電帶(SSBS)102相鄰。
換言之，該埋藏帶外擴散區120係僅配置於溝渠電容線DT之一側。一覆絕緣層104係直接配置於該第一閘極導體線GCa 以及該第二閘極導體線GCb 之上，用以將該閘極導體線與該溝渠電容線分隔。
本發明的特徵在於，藉由該第一閘極導體結構110、該第二閘極導體結構111、及該溝渠電容結構112，來對該溝渠電容線DT以及該第一閘極導體線GCa 間的電容值進行量測，並對該溝渠電容線DT該第二閘極導體線GCb 間的電容值進行量測。
以下藉由第4-6圖來說明本發明一實施例所述之監測閘極導體對深溝渠電容錯位的測試方法。
第4圖係為一沿第3圖所標示4-4' 切線的測試單元剖面結構示意圖，其係顯示閘極導體對深溝渠電容配置上的理想狀態，也就是該閘極導體對深溝渠電容(GC-DT)沒有錯位發生。
於此同時，第5圖係顯示當一閘極導體對深溝渠電容(GC-DT)發生錯位時的示意圖，其中該第一閘極導體線GCa 以及該第二閘極導體線GCb 係朝著該溝渠電容線DT的左側偏移，也就是導致一閘極導體左位移的狀況。
此外，第6圖係顯示當一閘極導體對深溝渠電容(GC-DT)發生錯位時的示意圖，其中該第一閘極導體線GCa 以及該第二閘極導體線GCb 係朝著該溝渠電容線DT的右側偏移，也就是導致一閘極導體右位移的狀況。
由於測試單元內的第一閘極導體線GCa 係與記憶體陣列同步進行定義，亦即使用同一光罩，因此，若使用該光罩進行第一閘極導體線GCa 定義在記憶體陣列中出現對不準情形，在該測試單元中同樣會發生。
在本發明實施例中，有別於習知技藝使用易受干擾之臨界電壓量測法，取而代之使用較為精準之電容量測法。根據本發明所述之監測閘極導體對深溝渠電容錯位的測試方法，該第一閘極導體線GCa 係作為一第一電容之第一電極。而作為該第一電容之第二電極係為溝渠電容線DT之多晶矽102。在沒有閘極導體對深溝渠電容錯位發生時，介於該第一閘極導體線GCa 以及該溝渠電容線DT之間的該第一電容具有一電容值C1 (該電容值C1 係藉由提供一第一電壓至該第一閘極導體線GCa ，以及提供一第二電壓至該溝渠電容線DT來進行量測)。同樣地，該第二閘極導體線GCb 係作為一第二電容之第一電極。而作為該第二電容之第二電極係為與該溝渠電容線DT相鄰之該埋藏帶外擴散區120。在沒有閘極導體對深溝渠電容錯位發生時，介於該第二閘極導體線GCb 以及該埋藏帶外擴散區120之間的該第二電容具有一電容值C2 (該電容值C2 係藉由提供一第一電壓至該第二閘極導體線GCb ，以及提供一第二電壓至該埋藏帶外擴散區120來進行量測)。因為該第二閘極導體線GCb 不與該埋藏帶外擴散區120直接重疊；亦即，當沒有閘極導體對深溝渠電容錯位發生時，該第二電容之電容值C2 係近似於0。
第5圖係顯示當一閘極導體對深溝渠電容(GC-DT)發生錯位時的示意圖，其中該第一閘極導體線GCa 以及該第二閘極導體線GCb 係朝著該溝渠電容線DT的左側偏移。請參照第5圖，該閘極導體左位移的狀況發生，使得該第一閘極導體線GCa 與該多晶矽102(該溝渠電容線DT)之間的重疊部份會減少，但是該第一閘極導體線GCa 會進一步與該埋藏帶外擴散區120部份重疊，因此該第一電容(第5圖所示結構)所量測到的電容值CL1 會大於該電容值C1 (即CL1 >C1 )。於此同時，該第二閘極導體線GCb 同樣朝著該溝渠電容線DT的左側偏移。因此，該第5圖所述之第二電容其電容值CL2 仍會等於電容值C2 (即C2 =CL2 )。
第6圖係顯示當一閘極導體對深溝渠電容(GC-DT)發生錯位時的示意圖，其中該第一閘極導體線GCa 以及該第二閘極導體線GCb 係朝著該溝渠電容線DT的右側偏移。請參照第6圖，該閘極導體右位移的狀況發生，使得該第一閘極導體線GCa 與該多晶矽102(該溝渠電容線DT)之間的重疊部份會減少，因此該第一電容(第6圖所示結構)所量測到的電容值CR1 會小於該電容值C1 (即C1 >CR1 )。於此同時，自從該第二閘極導體線GCb 同樣朝著該溝渠電容線DT的右側偏移，使得該第二閘極導體線GCb 更進一步與該埋藏帶外擴散區120接近，且/或導致該第二閘極導體線GCb 與該埋藏帶外擴散區120形成部份重疊。因此，該第6圖所述之第二電容其電容值CR2 會等於或大於(當該第二閘極導體線GCb 與該埋藏帶外擴散區120部份重疊)該電容值C2 (即C2 CR2 )。
基於上述，本發明所述之該測試單元結構可以藉由量測第一閘極導體線GCa 以及該溝渠電容線DT之間的電容值，以及該第二閘極導體線GCb 以及該埋藏帶外擴散區120的電容值，達到監測閘極導體對深溝渠電容(GC-DT)錯位的目的。此外，本發明所述之監測閘極導體對深溝渠電容錯位之測試單元結構，可以進一步判斷出當該閘極導體對深溝渠電容(GC-DT)發生錯位時，該閘極導體線係向深溝渠電容左邊偏移或是右邊偏移。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
 習知技術：
5．．．基板
10．．．傳統溝渠電容動態隨機存取記憶體裝置陣列佈局
11．．．淺溝槽隔離
12．．．單邊埋藏導電帶
13．．．重摻雜源極/汲極
14．．．覆絕緣層
15．．．位元線接觸
16．．．介電層
2-2' ．．．切線
BL0 、BL1 、BL2 ．．．位元線
DT0 、DT1 、DT2 、DT3 、DT4 、DT5 、DT6 ‧‧‧溝渠電容
GC0 、GC1 、GC2 、GC3 、GC4 ‧‧‧閘極導體線
本發明實施例：
4-4' ‧‧‧切線
50‧‧‧基板
100‧‧‧監測閘極導體對深溝渠電容錯位之測試單元結構
101‧‧‧淺溝槽隔離
102‧‧‧單邊埋藏導電帶(多晶矽)
103‧‧‧重摻雜源極/汲極
104‧‧‧覆絕緣層
105‧‧‧位元線接觸
106‧‧‧介電層
110‧‧‧第一閘極導體結構
111‧‧‧第二閘極導體結構
112‧‧‧溝渠電容結構
120‧‧‧埋藏帶外擴散區
BL0 、BL1 、BL2 ‧‧‧位元線
GCa ‧‧‧第一閘極導體線
GCac ‧‧‧第一閘極導體連結
GCb ‧‧‧第二閘極導體線
GCbc ‧‧‧第二閘極導體連結
DT‧‧‧溝渠電容線
DTc ‧‧‧溝渠電容連結
第1圖係顯示一傳統溝渠電容動態隨機存取記憶體裝置在製造過程中一部份的陣列佈局之上視圖。
第2圖係為一剖面示意圖，顯示沿第1圖所標示的2-2' 切線的測試單元結構。
第3圖係顯示根據本發明一實施例所述之監測閘極導體對深溝渠電容錯位之測試單元結構的上視圖。
第4圖係為一剖面示意圖，顯示沿第3圖所標示的4-4' 切線的測試單元結構。
第5及6圖係顯示當第4圖所述之監測閘極導體對深溝渠電容錯位的測試單元結構發生閘極導體對深溝渠電容(GC-DT)錯位發生時的剖面示意圖。
4-4' ．．．切線
100．．．監測閘極導體對深溝渠電容錯位之測試單元結構
105．．．位元線接觸
110．．．第一閘極導體結構
111．．．第二閘極導體結構
112．．．溝渠電容結構
BL0 、BL1 、BL2 ．．．位元線
GCa ．．．第一閘極導體線
GCac ．．．第一閘極導體連結
GCb ．．．第二閘極導體線
GCbc ．．．第二閘極導體連結
DT．．．溝渠電容線
DTc ．．．溝渠電容連結

Claims (14)

  1. 一種監測閘極導體對深溝渠電容錯位之測試單元結構，包含：一溝渠電容結構，包含複數平行之溝渠電容線以及一溝渠電容連結，其中該複數之溝渠電容線經由該溝渠電容連結達到彼此電性連結；一埋藏帶外擴散區，其中該埋藏帶外擴散區與該溝渠電容線之一第一側相鄰，其中該溝渠電容線具有一第二側位於該第一側之反面，且沒有埋藏帶外擴散區與該第二側相鄰，其中每一溝渠電容線的第一側係為同一側；一第一閘極導體結構包含複數平行的第一閘極導體線以及一第一閘極導體連結，其中該第一閘極導體線係經由該第一閘極導體連結達到彼此電性連結，且每一第一閘極導體線係直接配置於對應之溝渠電容線之上；以及一第二閘極導體結構包含複數之第二閘極導體線以及一第二閘極導體連結，其中該第二閘極導體線係經由該第二閘極導體連結達到彼此電性連結，且該第一閘極導體線及該第二閘極導體線係互相平行，且該第一閘極導體線及該第二閘極導體線係交替排列。
  2. 如申請專利範圍第1項所述之監測閘極導體對深溝渠電容錯位之測試單元結構，其中該第二閘極導體不與該溝渠電容線重疊。
  3. 如申請專利範圍第1項所述之監測閘極導體對深溝渠電容錯位之測試單元結構，更包含：複數之位元線，其中該複數之位元線與位於其下之該 第一閘極導體線以及該第二閘極導體線達成正交。
  4. 如申請專利範圍第1項所述之監測閘極導體對深溝渠電容錯位之測試單元結構，其中該溝渠電容結構係為一梳狀結構、該第一閘極導體結構係為一梳狀結構、以及該第二閘極導體結構係為一梳狀結構。
  5. 如申請專利範圍第1項所述之監測閘極導體對深溝渠電容錯位之測試單元結構，其中該第一閘極導體結構及該第二閘極導體結構彼此之間沒有達到電性連結。
  6. 一種監測閘極導體對深溝渠電容錯位的測試方法，包含：提供一測試單元結構，其中該測試單元結構包含：一溝渠電容結構包含複數平行之溝渠電容線以及一溝渠電容連結，其中該溝渠電容線係經由該溝渠電容連結達到彼此電性連結；一埋藏帶外擴散區與該溝渠電容線之一第一側相鄰，其中該溝渠電容線具有一第二側位於該第一側之反面，且沒有埋藏帶外擴散區與該第二側相鄰，其中每一溝渠電容線的第一側係為同一側；一第一閘極導體結構包含複數平行的第一閘極導體線以及一第一閘極導體連結，其中該第一閘極導體線係經由該第一閘極導體連結達到彼此電性連結，且每一第一閘極導體線係直接配置於對應之溝渠電容線之上；以及一第二閘極導體結構包含複數之第二閘極導體線以及一第二閘極導體連結，其中該第二閘極導體線係經由該第二閘極導體連結達到彼此電性連結，且該第一閘極導體線 及該第二閘極導體線係互相平行，且該第一閘極導體線及該第二閘極導體線係交替排列；量測一介於該第一閘極導體線以及該溝渠電容線間之一第一電容值，以及一介於該第二閘極導體線以及該埋藏帶外擴散區之一第二電容；以及將該第一電容值與一第一參考資訊比較，以及將該第二電容值與一第二參考資訊比較。
  7. 如申請專利範圍第6項所述之監測閘極導體對深溝渠電容錯位的測試方法，其中該第二閘極導體不與該溝渠電容線重疊。
  8. 如申請專利範圍第6項所述之監測閘極導體對深溝渠電容錯位的測試方法，其中該測試單元結構更包含：複數之位元線，其中該複數之位元線與位於其下之該第一閘極導體線以及該第二閘極導體線達成正交。
  9. 如申請專利範圍第6項所述之監測閘極導體對深溝渠電容錯位的測試方法，其中該溝渠電容結構係為一梳狀結構、該第一閘極導體結構係為一梳狀結構、以及該第二閘極導體結構係為一梳狀結構。
  10. 如申請專利範圍第6項所述之監測閘極導體對深溝渠電容錯位的測試方法，其中該第一閘極導體結構以及該第二閘極導體結構彼此之間沒有達到電性連結。
  11. 如申請專利範圍第6項所述之監測閘極導體對深溝渠電容錯位的測試方法，其中該第一參考資訊係指當沒有閘極導體對深溝渠電容錯位發生時，該第一閘極導體線及該溝渠電容線之間的電容值。
  12. 如申請專利範圍第6項所述之監測閘極導體對深溝渠電容錯位的測試方法，其中該第二參考資訊係指當沒有閘極導體對深溝渠電容錯位發生時，該第二閘極導體線以及該埋藏帶外擴散區之間的電容值。
  13. 如申請專利範圍第6項所述之監測閘極導體對深溝渠電容錯位的測試方法，其中當一閘極導體左位移發生時，該第一電容值係小於該第一參考資訊，且第二電容值係等於或大於該第二參考資訊。
  14. 如申請專利範圍第6項所述之監測閘極導體對深溝渠電容錯位的測試方法，其中當一閘極導體右位移發生時，該第一電容值係大於該第一參考資訊，且該第二電容值係等於該第二參考資訊。
TW100123020A 2011-05-19 2011-06-30 監測閘極導體對深溝渠電容錯位之測試單元結構及其測試方法 TWI472005B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/111,714 US20120293196A1 (en) 2011-05-19 2011-05-19 Test key structure for monitoring gate conductor to deep trench misalignment and testing method thereof

Publications (2)

Publication Number Publication Date
TW201248821A TW201248821A (en) 2012-12-01
TWI472005B true TWI472005B (zh) 2015-02-01

Family

ID=47155403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100123020A TWI472005B (zh) 2011-05-19 2011-06-30 監測閘極導體對深溝渠電容錯位之測試單元結構及其測試方法

Country Status (3)

Country Link
US (1) US20120293196A1 (zh)
CN (1) CN102790038B (zh)
TW (1) TWI472005B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977962B2 (en) 2008-07-15 2011-07-12 Micron Technology, Inc. Apparatus and methods for through substrate via test
US20150084659A1 (en) * 2013-09-20 2015-03-26 Infineon Technologies Ag Contact arrangements and methods for detecting incorrect mechanical contacting of contact structures
TWI662678B (zh) * 2016-01-12 2019-06-11 聯華電子股份有限公司 測試鍵結構
US9786571B1 (en) * 2017-02-17 2017-10-10 United Microelectronics Corp. Test key

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905897B1 (en) * 2003-12-10 2005-06-14 Nanya Technology Corp. Wafer acceptance testing method and structure of a test key used in the method
TW201003852A (en) * 2008-07-09 2010-01-16 Inotera Memories Inc Test method for monitoring the gate confact to deep trench overlay of DRAM

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002243689A (ja) * 2001-02-15 2002-08-28 Denso Corp 容量式湿度センサおよびその製造方法
TWI235445B (en) * 2003-09-02 2005-07-01 Nanya Technology Corp Method and device for measuring gate oxide layer thickness of vertical transistor
US7098049B2 (en) * 2003-11-18 2006-08-29 Nanya Technology Corp. Shallow trench isolation void detecting method and structure for the same
TWI237865B (en) * 2004-06-04 2005-08-11 Nanya Technology Corp Test key for monitoring gate conductor to deep trench misalignment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905897B1 (en) * 2003-12-10 2005-06-14 Nanya Technology Corp. Wafer acceptance testing method and structure of a test key used in the method
TW201003852A (en) * 2008-07-09 2010-01-16 Inotera Memories Inc Test method for monitoring the gate confact to deep trench overlay of DRAM

Also Published As

Publication number Publication date
CN102790038B (zh) 2015-10-14
US20120293196A1 (en) 2012-11-22
CN102790038A (zh) 2012-11-21
TW201248821A (en) 2012-12-01

Similar Documents

Publication Publication Date Title
US9947669B1 (en) Dynamic random access memory and method of manufacturing the same
US20050272251A1 (en) Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin
TWI472005B (zh) 監測閘極導體對深溝渠電容錯位之測試單元結構及其測試方法
KR20090036317A (ko) 반도체 소자 및 그 제조방법
US7538377B2 (en) Semiconductor memory device
US6905897B1 (en) Wafer acceptance testing method and structure of a test key used in the method
JP5379418B2 (ja) 半導体装置のテスト構造物
TW564512B (en) Test key of detecting whether the overlay of gate structure and deep trench capacitor of DRAM with vertical transistors is normal and test method of the same
US7271408B2 (en) Semiconductor device test patterns and related methods for precisely measuring leakage currents in semiconductor cell transistors
KR101406225B1 (ko) 반도체 소자의 제조방법
US20040056248A1 (en) Test key for detecting electrical isolation between a word line and a deep trench capacitor in dram cells
US9269618B2 (en) Semiconductor device and method for manufacturing the same
US6693834B1 (en) Device and method for detecting alignment of bit lines and bit line contacts in DRAM devices
US8816715B2 (en) MOS test structure, method for forming MOS test structure and method for performing wafer acceptance test
KR101093246B1 (ko) 반도체 소자 및 그 제조방법
US6984534B2 (en) Method and device for detecting whether the alignment of bit line contacts and active areas in DRAM devices is normal
KR100388223B1 (ko) 반도체장치의 비트라인 콘택 레이아웃
CN219499930U (zh) 半导体器件
TWI531025B (zh) 記憶體單元、記憶體單元陣列及其製造方法
TWI428590B (zh) 記憶胞之檢測方法
US20240147699A1 (en) Semiconductor device having word line embedded in gate trench
KR20080088996A (ko) 반도체 소자의 테스트 패턴
JP2013143484A (ja) 半導体記憶装置及びその製造方法
KR20100079916A (ko) 반도체 장치의 제조방법
CN116322036A (zh) 半导体器件及其制作方法