JP2002243689A - 容量式湿度センサおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 小型化および高感度化に適し、且つ信頼性に
優れた容量式湿度センサを提供する。 【解決手段】 第１の半導体層１１と第２の半導体層１
２との間に絶縁膜１３を介在させてなる積層基板１０を
備え、この積層基板１０には、第１の半導体層１１の表
面から絶縁膜１３に至る溝部２０が形成されており、第
１の半導体層１１には、溝部２０によって少なくとも２
個の電気的に分離された分離領域３１、３２が形成され
ており、溝部２０には、湿度に応じて誘電率が変化する
感湿部材５０が埋め込まれている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、対向する両電極間
に、湿度に応じて誘電率が変化する感湿部材を介在さ
せ、周囲の湿度変化に応じた両電極間の容量値変化に基
づき湿度を検出する容量式湿度センサおよびその製造方
法に関する。

【０００２】

【従来の技術】従来より、この種の容量式湿度センサと
して、実開平５−２３１２４号公報や特開昭６４−８６
０５３号公報に記載のものが提案されている。これらの
ものは、検出用の両電極を、基板上の同一平面にて対向
配置された薄膜にて形成し、これら両電極の対向間に感
湿部材を配した構成となっている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記し
た従来のセンサでは、検出容量部に係わる両電極の対向
面が薄膜の側面（厚さ方向の面）であり、電極間の対向
面積は薄膜の厚さに制約を受けるため、さほど大きくは
できない。そのため、電極間の容量値を大きくして検出
感度を向上させるには、電極自体の面積（薄膜面積）を
大きくする必要があり、結果的にセンサ体格の大型化を
招いてしまう。

【０００４】ちなみに、電極の膜厚を厚くすることも考
えられるが、そのためには、当該膜を堆積する時間が大
幅に長くなり、製造上、実用的ではない。また、膜厚が
大きいと膜応力が大きくなり、基板が変形したり、最
悪、破壊に至る恐れがあることからも実用的ではない。

【０００５】このような薄膜電極における厚さの問題が
ある上に、さらに、材料的に、従来の検出用の電極は金
属を用いており、水分等により腐食しやすい。そのた
め、電極の信頼性の問題も生じてくる。

【０００６】そこで、本発明は上記問題に鑑み、小型化
および高感度化に適し、且つ信頼性に優れた容量式湿度
センサおよびその製造方法を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、第１の半導体層（１
１）と第２の半導体層（１２）との間に絶縁膜（１３）
を介在させてなる積層基板（１０）を備え、この積層基
板には、第１の半導体層の表面から絶縁膜に至る溝部
（２０）が形成されており、第１の半導体層には、溝部
によって少なくとも２個の電気的に分離された分離領域
（３１、３２、３３）が形成されており、溝部には、湿
度に応じて誘電率が変化する感湿部材（５０）が埋め込
まれていることを特徴としている。

【０００８】それによれば、溝部を介して対向する２個
の分離領域が検出用電極として機能し、感湿部材の湿度
に応じた誘電率変化を、２個の分離領域間の容量値変化
として検出することにより、湿度を検出することができ
る。

【０００９】ここで、両分離領域は溝部にて区画され、
検出容量部に係わる両分離領域の対向面は溝部の側面と
なる。また、第１の半導体層として厚いものを用いて
も、溝部を形成することはエッチング等により容易であ
る。そのため、検出用電極としての分離領域の面積を大
きくすることなく、溝部を深くすることにより、検出容
量部における対向面積を容易に大きくすることができ、
感度の向上が図れる。

【００１０】また、本発明では、検出用電極として機能
する分離領域は、金属ではなく半導体にて構成されてい
るので、従来の金属電極に比べて水分等に対する耐腐食
性は大幅に向上する。このように、本発明によれば、小
型化および高感度化に適し、且つ信頼性に優れた容量式
湿度センサを提供することができる。

【００１１】ここで、請求項２に記載の発明のように、
第１および第２の半導体層（１１、１２）は、シリコン
よりなるものにすることができる。つまり、積層基板
（１０）としてＳＯＩ（シリコン−オン−インシュレー
タ）基板を採用することができる。

【００１２】また、請求項３に記載の発明のように、感
湿部材（５０）としては、吸湿性の高分子有機材料より
なるものを採用することができる。具体的には、ポリイ
ミドや酪酸酢酸セルロース等を用いることができる。

【００１３】また、請求項４に記載の発明のように、分
離領域が、第１の半導体層（１１）の周辺部に位置する
枠部（３３）と、この枠部の内周に位置する少なくとも
２個の電極部（３１、３２）とよりなり、これら２個の
電極部の間の容量値の変化に基づいて湿度を検出するよ
うになっている場合、２個の電極部の間の溝部の幅（Ｗ
１）が、電極部と枠部との間の溝部の幅（Ｗ２）よりも
小さくなっていることが好ましい。

【００１４】これは、このような溝部の幅の関係を採用
することにより、２個の電極部間の検出容量に対して、
電極部と枠部との間の寄生容量を小さくすることがで
き、センサ出力に対する当該寄生容量の影響を低減する
ことができるためである。

【００１５】また、請求項５に記載の発明のように、溝
部（２０）の側面に表面絶縁膜（４０）を形成すること
が好ましい。従来の金属電極に比べて腐食しにくい半導
体電極といえども、アルカリ性環境等のもとでは腐食す
る可能性があり、その点、本発明のように、電極間の対
向面となる溝部の側面に表面絶縁膜を形成すれば、その
ような腐食を抑制し、更なる信頼性の向上が図れる。

【００１６】ここで、請求項６に記載の発明のように、
表面絶縁膜（４０）として、酸化膜を採用すれば、第１
の半導体層を熱処理することで容易に表面絶縁膜を形成
することができるので、好ましい。

【００１７】また、請求項７に記載の発明のように、表
面絶縁膜（４０）の厚さ（Ｔ１）を、積層基板（１０）
の絶縁膜（１３）の厚さ（Ｔ２）よりも薄くすることが
好ましい。これは、検出用電極となる分離領域間の検出
容量に対して、分離領域とこの分離領域の支持基板とな
る第２の半導体層とのなす寄生容量を小さくすることが
でき、センサ出力に対する当該寄生容量の影響を低減す
ることができるためである。

【００１８】また、請求項８に記載の発明は、請求項１
ないし７のいずれか１つに記載の容量式湿度センサを製
造する方法であって、積層基板（１０）に対して、異方
性ドライエッチングを行うことによって溝部（２０）を
形成し、しかる後、溝部に感湿部材（５０）を埋め込む
ことを特徴としており、請求項１〜請求項７に記載の容
量式湿度センサを適切に製造することができる。

【００１９】ここで、溝部に感湿部材を埋め込む方法と
しては、請求項９に記載の発明のように、溝部（２０）
上に感湿部材（５０）を塗布した後、減圧下にて脱泡処
理を行う方法を採用することができる。減圧下にて脱泡
処理を行うことで、溝部内の空気を排出し、効率的に溝
部内へ感湿部材を入り込ませることができる。

【００２０】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。

【００２１】

【発明の実施の形態】（第１実施形態）図１は本発明の
第１実施形態に係る容量式湿度センサＳ１の概略平面
図、図２は図１中のＡ−Ａ断面に沿った概略断面図であ
る。なお、図１中のハッチングは識別のためであり、断
面を示すものではない。また、図２では、電極部の櫛歯
の数を一部省略している。この容量式湿度センサＳ１
は、例えば、エアコンの湿度制御に用いられ室内の湿度
を検出したり、気象観測用として屋外の湿度を検出する
等の用途に供される。

【００２２】容量式湿度センサＳ１は、第１の半導体層
１１と第２の半導体層１２との間に絶縁膜１３を介在さ
せてなる積層基板１０を備えている。本例では、この積
層基板１０は、第１および第２の半導体層１１、１２は
シリコン基板よりなり、絶縁膜１３はシリコン酸化膜よ
りなる。つまり、積層基板１０としてＳＯＩ（シリコン
−オン−インシュレータ）基板を採用している。

【００２３】この積層基板１０には、第１の半導体層１
１の表面から絶縁膜１３に至る溝部２０が形成されてお
り、第１の半導体層１１には、溝部２０によって少なく
とも２個の電気的に分離された分離領域３１、３２、３
３が形成されている。また、溝部２０内には、湿度に応
じて誘電率が変化する感湿部材５０が埋め込まれてい
る。

【００２４】ここで、本実施形態では好ましい例とし
て、溝部２０の内表面および第１の半導体層１１の表面
に、シリコン酸化膜やシリコン窒化膜等よりなる表面絶
縁膜４０が形成され、これら各表面を覆っている。本例
では、表面絶縁膜４０として、第１の半導体層１１であ
るシリコンを熱処理することで形成されたシリコン酸化
膜（熱酸化膜）を採用している。

【００２５】また、分離領域３１〜３３について、本例
では、第１の半導体層１１の周辺部に位置する枠部３３
と、この枠部３３の内周に位置する２個の電極部３１、
３２とよりなるものとしている。ここで、２個の電極部
３１、３２の対向間の容量値の変化に基づいて湿度を検
出するようになっている。

【００２６】さらに、形状を限定するものではないが、
２個の電極部３１、３２は互いに櫛歯状をなし、互いの
櫛歯部が噛み合って対向したものとしている。このよう
な櫛歯状の電極構成を採用することにより、電極の配置
面積を極力小さくしつつ、２個の電極部３１、３２間の
対向面積を大きくすることができ、電極部間の容量値を
稼ぐことができる。

【００２７】また、上記の感湿部材５０としては、吸湿
性の高分子有機材料よりなるものを採用することができ
る。具体的には、ポリイミドや酪酸酢酸セルロース等
（本例ではポリイミド）を用いることができる。そし
て、感湿部材５０中に水分子が侵入すると、水分子は誘
電率が大きいので侵入した水分量に応じて感湿部材５０
の誘電率も大きく変化する。

【００２８】従って、本センサＳ１においては、周囲の
湿度変化に応じて２個の電極部３１、３２間に介在する
感湿部材５０の誘電率が大きく変化し、両電極部３１、
３２間の容量値が変化するため、この容量値変化を図示
しない検出回路によって信号処理することで湿度検出が
可能となっている。

【００２９】例えば、両電極部３１、３２間の容量値変
化を、上記検出回路としてのスイッチドキャパシタ回路
を用いて電圧に変換する等により、湿度信号（センサ出
力）として検出できる。なお、この検出回路は、積層基
板１０に集積化されていても良いし、別体の外部回路で
あっても良い。

【００３０】また、図示例では、枠部３３にまで感湿部
材５０が配置されているが、感湿部材５０は、枠部３３
上に無くとも良く、少なくとも検出容量部となる両電極
部３１、３２の対向間に配置されていればよい。従っ
て、本例では、分離領域としては、枠部３３は無く、両
電極部３１、３２のみであっても良い。

【００３１】また、本実施形態では、検出用電極となる
両電極部３１、３２間に介在する表面絶縁膜４０の厚さ
（膜厚）Ｔ１を、積層基板１０の絶縁膜１３の厚さ（膜
厚）Ｔ２よりも薄くすることが好ましい。例えば、第１
の半導体層１１の厚さＴ３を１０μｍ〜１５μｍとした
とき、上記表面絶縁膜４０の厚さＴ１は０．５μｍ以
下、上記絶縁膜１３の厚さＴ２は１．５μｍ〜２μｍと
する。

【００３２】次に、上記した本例の容量式湿度センサＳ
１の製造方法について、図３を参照して述べる。図３
（ａ）〜（ｃ）は、本製造方法を上記図２に対応した断
面にて示す工程図である。まず、図３（ａ）に示す様
に、積層基板１０を用意する。

【００３３】次に、図３（ｂ）に示す様に、熱処理やス
パッタ法、蒸着法等を用いて、第１の半導体層１１の表
面にシリコン酸化膜１５を形成し、溝部２０を形成する
ところのシリコン酸化膜１５をフォトエッチング等によ
り除去する。

【００３４】次に、図３（ｃ）に示す様に、ＲＩＥ（反
応性イオンエッチング）等の異方性ドライエッチングを
行うことによって、積層基板１０に、第１の半導体層１
１の表面から絶縁膜１３に至る溝部２０を形成する。そ
して、熱処理を行うことにより、溝部２０の側面に表面
絶縁膜４０を形成する。なお、上記シリコン酸化膜１５
も、第１の半導体層１１の表面に位置する表面絶縁膜４
０の一部となる。

【００３５】しかる後、溝部２０に感湿部材５０を埋め
込む。ここで、溝部２０に感湿部材５０を埋め込む方法
としては、ポリイミド等をスピンコート法にて塗布した
後硬化させフォトエッチする方法や、印刷法にて塗布し
た後硬化させる方法を用いることができる。

【００３６】なお、効率的に、溝部２０内へ感湿部材５
０を入り込ませるためには、溝部２０上に感湿部材５０
を塗布した後、減圧下にて脱泡処理を行う方法を採用す
ることができる。減圧下にて脱泡処理を行うことで、液
状の感湿部材５０を通して溝部２０内の空気が排出さ
れ、効率的に溝部２０内へ感湿部材５０を入り込ませる
ことができる。

【００３７】こうして、上記図２に示す容量式湿度セン
サＳ１を完成させることができる。さらに、この後、図
示しないが、フォトリソグラフ法等を用いて、所定領域
に電極部３１、３２を取り出すためのアルミ等よりなる
パッドを形成する。そして、このパッドを介して、電極
部３１、３２と上記検出回路とが電気的に接続される。

【００３８】なお、このパッドは、図３（ｂ）に示す工
程を行った後、スパッタ法、蒸着法やフォトリソグラフ
法等を用いて所定領域に形成し、図３（ｃ）において
は、溝部形成後、スパッタ法により、シリコン酸化膜や
シリコン窒化膜等の表面絶縁膜４０を形成するようにし
て良い。

【００３９】以上のように、本実施形態によれば、溝部
２０を介して対向する２個の分離領域（電極部）３１、
３２が検出用電極として機能し、感湿部材５０の湿度に
応じた誘電率変化を２個の電極部３１、３２間の容量値
変化として検出することにより、湿度を検出することが
できる。

【００４０】ここで、溝部２０にて区画された両電極部
３１、３２においては、検出容量部に係わる対向面は溝
部２０の側面となる。また、第１の半導体層１１が厚い
積層基板１０を用いても、溝部２０を形成することは異
方性ドライエッチング等により容易である。

【００４１】ここで、上記した様に、従来のセンサで
は、検出容量部に係わる両電極の対向面が薄膜の側面
（厚さ方向の面）であり、電極間の対向面積は薄膜の厚
さに制約を受ける。例えば、薄膜の厚さは、数μｍ程度
が通常である。それに対して、本センサＳ１では、第１
の半導体層１１の厚さＴ３を１０μｍ〜１５μｍ程度と
することができ、更に厚いものも勿論可能である。

【００４２】そのため、本実施形態によれば、分離領域
（電極部）３１、３２の面積を大きくすることなく、第
１の半導体層１１を厚くし、溝部２０を深くすることに
より、検出容量部における対向面積を容易に大きくする
ことができ、感度の向上を図ることができる。また、本
実施形態では、電極部３１、３２は、金属ではなく半導
体（本例ではシリコン）にて構成されているので、従来
の金属電極に比べて水分等に対する耐腐食性は大幅に向
上する。

【００４３】従って、本実施形態によれば、小型化およ
び高感度化に適し、且つ信頼性に優れた容量式湿度セン
サＳ１を提供することができる。

【００４４】また、本実施形態では、溝部２０の側面に
表面絶縁膜４０を形成せずに、感湿部材５０と電極部３
１、３２とが直に接していても良い。しかし、従来の金
属電極に比べて腐食しにくい半導体電極といえども、ア
ルカリ性環境等のもとでは腐食する可能性がある。その
点、図示例のように、電極部３１、３２間の対向面とな
る溝部２０の側面に表面絶縁膜４０を形成した方が、そ
のような腐食を抑制し、更なる信頼性の向上が図れ、好
ましい。

【００４５】ここで、表面絶縁膜４０としては、酸化膜
（本例では、シリコン酸化膜）を採用することが好まし
い。これは、第１の半導体層１１を熱処理することで、
容易に、熱酸化膜としての表面絶縁膜４０を形成するこ
とができる、という理由による。

【００４６】また、上述したように、表面絶縁膜４０の
厚さＴ１を、積層基板１０の絶縁膜１３の厚さＴ２より
も薄くすることが好ましい。これは、電極部３１、３２
間に表面絶縁膜４０を介して形成される検出容量に対し
て、電極部３１、３２と第２の半導体層１２との間に絶
縁膜１３を介して形成される寄生容量を小さくすること
ができ、センサ出力に対する当該寄生容量の影響を低減
することができるためである。

【００４７】また、上記製造方法によれば、熱処理、ス
パッタ法、蒸着法、フォトリソグラフ法、異方性ドライ
エッチング等の通常の半導体製造技術を用いて、容量式
湿度センサＳ１を適切に製造することができる。そのた
め、低コストで大量生産に適している。

【００４８】（第２実施形態）本発明の第２実施形態に
係る容量式湿度センサＳ２の概略平面構成を図４に示
す。なお、図４中のハッチングは識別のためであり、断
面を示すものではない。上記図１に示すセンサＳ１で
は、溝部２０の幅は全体で均一であったが、それに対し
て、本実施形態は、２個の電極部３１、３２の間の溝部
２０の幅Ｗ１を、電極部３１、３２と枠部３３との間の
溝部２０の幅Ｗ２よりも小さくしたものである。

【００４９】本実施形態によれば、上記第１実施形態と
同様の作用効果が発揮されることに加えて、２個の電極
部３１、３２間の検出容量に対して、電極部３１、３２
と枠部３３との間の寄生容量を小さくすることができ、
センサ出力に対する当該寄生容量の影響を低減すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る容量式湿度センサ
の概略平面図である。

【図２】図１中のＡ−Ａ断面に沿った概略断面図であ
る。

【図３】図１に示す容量式湿度センサの製造方法を示す
工程図である。

【図４】本発明の第２実施形態に係る容量式湿度センサ
の概略平面図である。

【符号の説明】

１０…積層基板、１１…第１の半導体層、１２…第２の
半導体層、１３…絶縁膜、２０…溝部、３１、３２…電
極部、３３…枠部、４０…表面絶縁膜、５０…感湿部
材、Ｔ１…表面絶縁膜４０の厚さ、Ｔ２…積層基板の絶
縁膜の厚さ、Ｗ１…２個の電極部の間の溝部の幅、Ｗ２
…電極部と枠部との間の溝部の幅。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 第１の半導体層（１１）と第２の半導体
   層（１２）との間に絶縁膜（１３）を介在させてなる積
   層基板（１０）を備え、 この積層基板には、前記第１の半導体層の表面から前記
   絶縁膜に至る溝部（２０）が形成されており、 前記第１の半導体層には、前記溝部によって少なくとも
   ２個の電気的に分離された分離領域（３１、３２、３
   ３）が形成されており、 前記溝部には、湿度に応じて誘電率が変化する感湿部材
   （５０）が埋め込まれていることを特徴とする容量式湿
   度センサ。
2. 【請求項２】 前記第１および第２の半導体層（１１、
   １２）は、シリコンよりなることを特徴とする請求項１
   に記載の容量式湿度センサ。
3. 【請求項３】 前記感湿部材（５０）は、吸湿性の高分
   子有機材料よりなることを特徴とする請求項１または２
   に記載の容量式湿度センサ。
4. 【請求項４】 前記分離領域は、前記第１の半導体層
   （１１）の周辺部に位置する枠部（３３）と、この枠部
   の内周に位置する少なくとも２個の電極部（３１、３
   ２）とよりなり、 前記２個の電極部の間の容量値の変化に基づいて湿度を
   検出するようになっており、 前記２個の電極部の間の前記溝部の幅（Ｗ１）が、前記
   電極部と前記枠部との間の前記溝部の幅（Ｗ２）よりも
   小さくなっていることを特徴とする請求項１ないし３の
   いずれか１つに記載の容量式湿度センサ。
5. 【請求項５】 前記溝部（２０）の側面には表面絶縁膜
   （４０）が形成されていることを特徴とする請求項１な
   いし４のいずれか１つに記載の容量式湿度センサ。
6. 【請求項６】 前記表面絶縁膜（４０）は酸化膜である
   ことを特徴とする請求項５に記載の容量式湿度センサ。
7. 【請求項７】 前記表面絶縁膜（４０）の厚さ（Ｔ１）
   が前記積層基板（１０）の絶縁膜（１３）の厚さ（Ｔ
   ２）よりも薄いことを特徴とする請求項５または６に記
   載の容量式湿度センサ。
8. 【請求項８】 請求項１ないし７のいずれか１つに記載
   の容量式湿度センサを製造する方法であって、 前記積層基板（１０）に対して、異方性ドライエッチン
   グを行うことによって前記溝部（２０）を形成し、しか
   る後、前記溝部に前記感湿部材（５０）を埋め込むこと
   を特徴とする容量式湿度センサの製造方法。
9. 【請求項９】 前記溝部（２０）上に前記感湿部材（５
   ０）を塗布した後、減圧下にて脱泡処理を行うことで前
   記溝部に前記感湿部材を埋め込むことを特徴とする請求
   項８に記載の容量式湿度センサの製造方法。