CN102243443A - 曝光区域之间图形偏移量的检测方法及测试图形 - Google Patents

曝光区域之间图形偏移量的检测方法及测试图形 Download PDF

Info

Publication number
CN102243443A
CN102243443A CN2010101759340A CN201010175934A CN102243443A CN 102243443 A CN102243443 A CN 102243443A CN 2010101759340 A CN2010101759340 A CN 2010101759340A CN 201010175934 A CN201010175934 A CN 201010175934A CN 102243443 A CN102243443 A CN 102243443A
Authority
CN
China
Prior art keywords
resolution chart
area
exposure
resolution
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101759340A
Other languages
English (en)
Inventor
郭建
周伟峰
明星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2010101759340A priority Critical patent/CN102243443A/zh
Priority to US13/107,064 priority patent/US8883523B2/en
Priority to KR1020110045002A priority patent/KR101301216B1/ko
Priority to JP2011109314A priority patent/JP5624939B2/ja
Publication of CN102243443A publication Critical patent/CN102243443A/zh
Priority to US14/487,568 priority patent/US9303969B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/003—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring position, not involving coordinate determination
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/14—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring distance or clearance between spaced objects or spaced apertures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70658—Electrical testing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth

Abstract

本发明提供一种曝光区域之间图形偏移量的检测方法及测试图形，能够快速和实时地对曝光区域之间图形偏移量进行检测，提高不良检出率与良率。包括：通过两次曝光和其他构图工艺得到至少一对具有特定位置关系的导电测试图形；对至少一对导电测试图形进行电学特性检测，若电学特性不符合所述特定位置关系，则确定两次曝光区域之间的曝光图形偏移量不合格；若电学特性符合所述特定位置关系，则确定两次曝光区域之间的曝光图形偏移量合格。本发明用于曝光区域之间图形偏移量的检测。

Description

曝光区域之间图形偏移量的检测方法及测试图形
技术领域
本发明涉及薄膜晶体管液晶显示器制造领域，尤其涉及一种曝光区域之间图形偏移量的检测方法及测试图形。
背景技术
TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜晶体管液晶显示器)因其体积小，功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。
TFT-LCD器件是由阵列玻璃基板和彩膜玻璃基板对合而形成的。在阵列基板中相互交叉地配置定义像素区域的栅极线和信号线，在各像素区域中配置像素电极和薄膜晶体管。将驱动信号施加到栅极线上，图像数据通过信号线施加到像素电极。在彩膜基板上配置黑底，使光不能透过除了像素电极以外的区域，在各像素区域配置滤色层，在此基础上在配置公共电极。在阵列基板和彩膜基板中充入液晶，通过上述的加载驱动和信号的像素电极的电压来控制液晶的偏转来控制光线的强弱，配合彩膜基板的功能，在基板上显示出所要表达的图像。
目前的TFT-LCD生产流程中，在各个工程结束的时候，都需要对同一层的各个曝光区域之间图形的偏移量进行检测，以保证同一层各个曝光区域之间的图形能够实现均匀的排列。
其测试过程，如图1所示，在对第一区域进行曝光的时候，除了形成TFT-LCD图形区域1之外，在图形区域1周边同时形成了一系列测试光刻胶图形2，其图形可以是矩形，圆形等图形(如图1(a)所示)。然后对下一区域进行曝光的时候，除了形成图形区域3之外，也会在上一次曝光形成的图形区域1上再完成一次曝光，形成一个比图形2略小的没有光刻胶的区域4(如图1(b)所示)。当前后两次曝光之间的偏移量在规定标准之内时，图形4会位于图形2的区域之内，二者形成完整的环形结构。通过显微镜、照相机、图像处理装置等检测该环形结构上下左右的偏移量，判断出工程偏移量的大小。
但发明人发现，现有技术对各曝光区域之间图形偏移量的检测需要耗费较长时间，进而无法实现玻璃基板的全检，很容易发生漏检而使不良品流入后续工艺。
发明内容
本发明的实施例提供一种曝光区域之间图形偏移量的检测方法及测试图形，能够快速和实时地对曝光区域之间图形偏移量进行检测，提高不良检出率与良率。
为达到上述目的，本发明的实施例采用如下技术方案：
一种曝光区域之间图形偏移量的检测方法，包括：
通过两次曝光和其他构图工艺得到至少一对具有特定位置关系的导电测试图形；
对至少一对导电测试图形进行电学特性检测，若电学特性不符合所述特定位置关系，则确定两次曝光区域之间的曝光图形偏移量不合格；若电学特性符合所述特定位置关系，则确定两次曝光区域之间的曝光图形偏移量合格。
本发明提供的曝光区域之间图形偏移量的检测方法，通过两次曝光和其他构图工艺得到至少一对具有特定位置关系的导电测试图形；对至少一对导电测试图形进行电学特性检测，若电学特性不符合特定位置关系，则确定两次曝光区域之间的曝光图形偏移量不合格；若电学特性符合特定位置关系，则确定两次曝光区域之间的曝光图形偏移量合格。利用电学特性检测多次曝光的图形的偏移量，能够实现快速与实时，进而可以实现针对基板的全检，从而提高不良检出率与良率。
本发明还提供一种曝光区域之间图形偏移量的检测测试图形，包括位于曝光区域周边区域的成对设置的导电的第一测试图形和第二测试图形；所述第一测试图形与所述第二测试图形位于同一层，且所述第一测试图形与所述第二测试图形之间间隔规定距离相互绝缘。
本发明提供的曝光区域之间图形偏移量的检测测试图形，包括位于曝光区域周边区域的成对设置的导电的第一测试图形和第二测试图形；该第一测试图形与第二测试图形位于同一层，且第一测试图形与第二测试图形之间间隔规定距离相互绝缘。这样，可以通过向第一测试图形和第二测试图形加载电流来检测曝光区域之间图形偏移量，如果原来绝缘的两个测试图形仍然绝缘，说明曝光区域之间图形偏移量合格，如果两个测试图形导通，则说明曝光区域之间图形偏移量不合格。这种利用电学特性检测多次曝光的图形的偏移量，能够实现快速与实时，进而可以实现针对基板的全检，从而提高不良检出率与良率。
本发明还提供一种曝光区域之间图形偏移量的检测测试图形，包括位于曝光区域周边区域的成对设置的导电的第一测试图形和第二测试图形；所述第一测试图形与所述第二测试图形以规定的相对位置位于不同层，且所述第一测试图形与所述第二测试图形之间有绝缘层。
本发明提供的曝光区域之间图形偏移量的检测测试图形，包括位于曝光区域周边区域的成对设置的导电的第一测试图形和第二测试图形；该第一测试图形与第二测试图形以规定的相对位置位于不同层，且第一测试图形与第二测试图形之间有绝缘层。这样，可以通过向第一测试图形和第二测试图形加载电压判断两测试图形之间的电容变化来检测曝光区域之间图形偏移量，如果电容值与规定值之间的差值在规定范围内，则确定两层的曝光图形偏移量合格，若电容值与规定值之间的差值在规定范围外，则确定两层的曝光图形偏移量不合格。这种利用电学特性检测多次曝光的图形的偏移量，能够实现快速与实时，进而可以实现针对基板的全检，从而提高不良检出率与良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中曝光区域之间图形偏移量的检测的示意图；
图2为本发明实施例提供的曝光区域之间图形偏移量的检测方法的流程框图；
图3为本发明另一实施例提供的曝光区域之间图形偏移量的检测方法的流程框图；
图4为本发明实施例提供的第一测试图形的形成示意图；
图5为本发明实施例提供的第二测试图形的形成示意图；
图6为本发明实施例提供的测试图形的示意图；
图7为本发明实施例提供的基板的测试图形的示意图；
图8(a)(b)为本发明实施例提供的测试图形的示意图；
图9为本发明又一实施例提供的曝光区域之间图形偏移量的检测方法的流程框图；
图10为本发明实施例提供的第一、第二测试图形的对应关系示意图一；
图11为本发明实施例提供的第一、第二测试图形的对应关系示意图二。
符号说明
1、第一区域  2、第一测试图形  3、第二区域  4、第二测试图形  6、第一测试图形  7、第二测试图形  8、连接端  a、纵向间距  b、横向间距  9、引脚  10、引脚  11、测试图形12、基板  101、第一区域  201、第一区域  1001、第一测试图形  1002、第二测试图形  1101、第一测试图形  1102、第二测试图形
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供的曝光区域之间图形偏移量的检测方法，如图2所示，包括：
S201、通过两次曝光和其他构图工艺得到至少一对具有特定位置关系的导电测试图形。
S202、对至少一对导电测试图形进行电学特性检测，若电学特性不符合该特定位置关系，则确定两次曝光区域之间的曝光图形偏移量不合格；若电学特性符合该特定位置关系，则确定两次曝光区域之间的曝光图形偏移量合格。
本发明提供的曝光区域之间图形偏移量的检测方法，通过两次曝光和其他构图工艺得到至少一对具有特定位置关系的导电测试图形；对至少一对导电测试图形进行电学特性检测，若电学特性不符合特定位置关系，则确定两次曝光区域之间的曝光图形偏移量不合格；若电学特性符合特定位置关系，则确定两次曝光区域之间的曝光图形偏移量合格。利用电学特性检测多次曝光的图形的偏移量，能够实现快速与实时，进而可以实现针对基板的全检，从而提高不良检出率与良率。
构图工艺通常包括薄膜沉积、光刻胶涂覆、曝光、显影、薄膜刻蚀、光刻胶剥离等步骤。
本发明提供的曝光区域之间图形偏移量的检测方法，以同层多次曝光的曝光偏移量检测为例进行说明，如图3所示，该方法步骤包括：
S301、在基板上形成导电薄膜和光刻胶层。
S302、对光刻胶层的第一区域和其周边区域进行曝光，在该第一区域的周边区域未被曝光的光刻胶图案对应至少一个第一测试图形的图案。
具体的，如图4所示，对第一区域1进行曝光时，在该区域周边(本实施例只举例为右侧边)的上中、下、三处分别未被曝光的光刻胶图案对应三个锯齿状的第一测试图形6的图案，其中，该测试图形6的图案还可以具有用于加载电流进行检测的连接端8。
S303、对该光刻胶层的第二区域和其周边区域进行曝光，对应第一测试图形的图案，间隔规定距离，在该第二区域的周边区域未被曝光的光刻胶图案对应第二测试图形的图案，其中，第一测试图形的图案和第二测试图形的图案成对设置，并且，第二测试图形的图案与第一图形的图案不相接。
具体的，在图4的基础上，如图5所示，对同一光刻胶层的第二区域3进行曝光时，对应第一测试图形6的图案，间隔规定距离，在该第二区域的周边区域未被曝光的光刻胶图案对应“丰”字型的第二测试图形7的图案。同样分为上、中、下三个，第二测试图形7的图案与第一测试图形6的图案组成一对。该第二测试图形7的图案也可以具有用于加载电流进行检测的连接端8。在此，第二测试图形7的图案与第一测试图形6的图案不相接，且二者横向和纵向的间隔a、b均根据工艺标准制定。
S304、对该基板进行显影、刻蚀、剥离处理后，得到导电薄膜形成的相互绝缘的导电的第一测试图形和第二测试图形。
针对测试图形这部分区域，具体的，首先对曝光后的光刻胶层进行显影处理，去除掉被曝光的光刻胶部分，只剩下未被曝光的测试图形图案部分光刻胶；然后进行刻蚀处理，将未被光刻胶覆盖的导电薄膜刻蚀掉，只剩下被光刻胶覆盖的测试图形图案的导电薄膜部分；再进行剥离处理，将导电薄膜部分测试图形图案上覆盖的光刻胶剥离掉，从而得到相互绝缘的导电的第一测试图形和第二测试图形。
S305、对导电的第一测试图形和第二测试图形加载电流进行检测，若第一测试图形与第二测试图形之间导通电流，则确定该第一区域和第二区域之间的曝光图形偏移量不合格；若第一测试图形与第二测试图形之间绝缘，则确定该第一区域和第二区域之间的曝光图形偏移量合格。
具体的，当前后两次曝光工艺的偏移量在标准范围之内时，第一测试图形6和第二测试图形7之间相互绝缘，此时若在第一测试图形6的连接端8上加载电流，则在第二测试图形7的连接端8上应该检测不到电流，反之，若在第二测试图形7的连接端8上加载电流，则在第一测试图形6的连接端8上也应该检测不到电流。
但如果两次曝光工艺的偏移量不合格，超出标准范围时，则得到的第一测试图形6和第二测试图形7就会有某一部分发生重叠，导致第一测试图形6和第二测试图形7电连通。此时若在第一测试图形6的连接端8上加载电流，则会在第二测试图形7的连接端8上检测到电流，反之，若在第二测试图形7的连接端8上加载电流，则会在第一测试图形6的连接端8上也检测到电流。
本发明提供的曝光区域之间图形偏移量的检测方法，在基板上通过两次曝光，以及显影、刻蚀、剥离处理得到特定的导电但相互绝缘的测试图形，对该测试图形加载电流进行检测，若原来绝缘的测试图形相互导通，说明两曝光区域之间图形偏移量不合格；若原来绝缘测试图形仍然绝缘，则说明两曝光区域之间图形偏移量合格。利用电流检测同一层上各个曝光区域曝光图形的偏移量，能够快速和实时进行检测，进而实现针对基板的全检，从而提高不良检出率与良率。
另外，如图6所示，还可以将第一区域1和第二区域3之间(本实施例只举例为右侧边)的各个导电的第一测试图形6电连接，同时对应地将各个导电的第二测试图形7也电连接。这样，通过对任意一对第一测试图形6和第二测试图形7进行电流检测就能够得知该第一区域1和第二区域3之间的曝光图形偏移量情况，比上一实施例中分别检测更加省时快捷。
进一步地，对于整个玻璃基板，还可以将其上的全部或部分第一测试图形电连接，并通过引线引到该基板的边缘；同时对应地将第二测试图形电连接，并通过引线引到该基板边缘。
如图7所示，分别将玻璃基板12上的横向和纵向的各个测试图形11的连接端电连接，并引出到该玻璃基板12的边缘。其中，第一测试图形可以全部电连接并引到玻璃基板12的边缘引脚9处，也可以分别独立引到玻璃基板12的边缘引脚10处，其所实现的检测功能是相同的。
在玻璃基板12的边缘处输入电流，可以很方便地检测出横向和纵向曝光区域之间图形偏移量情况，进一步实现了快速检测，且更加方便。
当然，本实施例是将玻璃基板的部分测试图形进行连接为例进行的说明，也可以将所有测试图形进行连接，即将所有第一测试图形6连接到一起并引到基板的边缘，同时将所有第二测试图形7也连接到一起并引到基板边缘，利用电流进行检测。
需要说明的是，本实例所举例的测试图形6、7的图案只是一个例子，本发明所指的测试图形图案并不限于此，可以在符合本发明主旨的前提下有很多变形。例如，如图8(a)所示的间隔规定距离的凹凸互补图形，或如图8(b)所示的圆环套圆环图形等。
本发明提供的曝光区域之间图形偏移量的检测方法，以不同层多次曝光的曝光偏移量检测为例进行说明。如图9所示，该方法包括：
S901、在基板上形成第一导电薄膜和第一光刻胶层。
S902、对第一光刻胶层的第一区域和其周边区域进行曝光，之后对该基板进行显影、刻蚀、剥离处理后，在该第一区域的周边区域得到至少一个导电的第一测试图形。
具体的，针对测试图形这部分区域，与上述实施例相同，首先对曝光后的光刻胶层进行显影处理，去除掉被曝光的光刻胶部分，只剩下未被曝光的测试图形图案部分光刻胶；然后进行刻蚀处理，将未被光刻胶覆盖的导电薄膜刻蚀掉，只剩下被光刻胶覆盖的测试图形图案的导电薄膜部分；再进行剥离处理，将导电薄膜部分测试图形图案上覆盖的光刻胶剥离掉，从而得到至少一个导电的第一测试图形。
S903、在基板上形成第二导电薄膜和第二光刻胶层。
S904、对第二光刻胶层的第一区域和其周边区域进行曝光，之后对该基板进行显影、刻蚀、剥离处理后，在该第一区域的周边得到对应第一测试图形的，与第一测试图形成对的导电的第二测试图形，其中，第二测试图形与第一测试图形之间有绝缘层。在此，该第二测试图形的具体形成过程与第一测试图形形成过程相同，不再赘述。
具体的，此处第二测试图形与第一测试图形可以有两种对应关系：
第一种对应关系：如图10所示，第二层第一区域201的第二测试图形1002与第一层第一区域101的第一测试图形1001完全重叠，即初始时两测试图形重叠面积最大。
第二种对应关系：如图11所示，第二层第一区域201的第二测试图形1102与第一层第一区101域第一测试图形1101完全不重叠，即初始时两测试图形重叠面积为0。
需要说明的是，在图10和图11中，省略了两测试图形之间的绝缘层。
S905、检测第一测试图形和第二测试图形之间的电容，若电容值与规定值之间的差值在规定范围内，则确定两层的第一区域之间的曝光图形偏移量合格，若电容值与规定值之间的差值在规定范围外，则确定两层的第一区域之间的曝光图形偏移量不合格。
在此，针对不同层之间的多次曝光的偏移量检测，由于各个导电薄膜之间都有绝缘层相互隔离，所以不能按照上述实施例中的方式进行电流检测。但是，当各层之间的曝光区域图形位置出现对位偏差的时候，第一测试图形和第二测试图形的相对位置就会发生变化，或相应增大或减小两测试图形的重叠面积。由此可以利用电容来检测两光刻胶层曝光区域之间图形偏移量。
具体的，电容的计算公式为：C＝AS/d。其中，A为与介质特性有关的参数，S为交叠面积，d为导电薄膜之间的距离。当各层导电薄膜之间没有交叠的时候，电容值是非常小的，基本上可以忽略。当层间对位出现偏差，产生面积为S的交叠的时候，就可以测出这个时候的电容变化，从而判断出是否产生对位偏差以及偏差的严重程度。
例如，如图10所示的第一种对应关系，初始时第一测试图形1001和第二测试图形1002重叠面积最大，即公式中S最大，初始能够产生的电容最大(设规定值为A)。当两层曝光区域之间图形偏移量没有或微小时，两测试图形的重叠面积变化没有或不大，则测量得到的电容值与规定值A很接近，即测量电容值与规定值A之间的差值在规定范围内，由此确定两层曝光区域之间图形偏移量合格。当两层曝光区域之间图形偏移量较大时，两测试图形的重叠面积变化较大，则测量得到的电容值与规定值A之间的差值较大，超过规定范围，由此确定两层曝光区域之间图形偏移量不合格。
图11所示的第二种对应关系，只是初始两测试图形重叠面积最小，其原理与第一种对应关系相同，在此不再赘述。其中，各层之间的测试图形是通过过孔图形来连接的。
另外，还可以将第一层的第一区域周边的各个导电的第一测试图形电连接；同时对应地将第二层的第一区域周边的各个导电的第二测试图形电连接。这样，通过对任意一对测试图形进行电容检测就能够得知该第一层和第二层之间图形偏移量情况，比分别检测更加省时快捷
进一步地，，对于整个玻璃基板，可以将第一层的全部或部分第一测试图形电连接，并通过引线引到基板的边缘；同时对应地将第二层的全部或部分第二测试图形电连接，并通过引线引到基板的边缘。这样可以进一步实现了快速检测，且更加方便。
需要说明的是，本实施例中所举的测试图形1001、1002，1101、1102只是一个例子，本发明所指的测试图形并不限于此，可以在符合本发明主旨的前提下有很多变形。例如，上下两个测试图形可以是凹凸互补的图形或是圆环对应相套图形等。
另外，本实施例提供的针对两层多次曝光的偏移量检测，可以单独进行，即，专门为本检测特别设计测试图形，测试图形之间间既可以选择上述第一种对应关系也可以选择第二种对应关系。
或者，也可以重复利用以电流检测偏移量时的测试图形，即每一层都形成相同的用于电流检测的测试图形，在针对同层检测之后，再进行不同层之间的检测，此时两层之间的测试图形为上述第一种对应关系。相关的检测图形可以与上述的检测图形8相似，也可以是具有同样原理的类似图6的图形
本发明实施例提供的曝光区域之间图形偏移量的检测测试图形，如图5所示，该测试图形，包括位于曝光区域1、3周边区域的成对设置的导电的第一测试图形6和第二测试图形7；该第一测试图形6与第二测试图形7位于同一层，且第一测试图形6与第二测试图形7之间间隔规定距离a、b相互绝缘。
进一步地，该第一测试图形6和第二测试图形7还可以分别包括用于加载电流的连接端8。
本发明提供的曝光区域之间图形偏移量的检测测试图形，包括位于曝光区域周边区域的成对设置的导电的第一测试图形和第二测试图形；该第一测试图形与第二测试图形位于同一层，且第一测试图形与第二测试图形之间间隔规定距离相互绝缘。这样，可以通过向第一测试图形和第二测试图形加载电流来检测曝光区域之间图形偏移量，如果原来绝缘的两个测试图形仍然绝缘，说明曝光区域之间图形偏移量合格，如果两个测试图形导通，则说明曝光区域之间图形偏移量不合格。这种利用电学特性检测多次曝光的图形的偏移量，能够实现快速与实时，进而可以实现针对基板的全检，从而提高不良检出率与良率。
本发明提供的曝光区域之间图形偏移量的检测测试图形，如图10所示，该测试图形，包括位于曝光区域101、201周边区域的成对设置的导电的第一测试图形1001和第二测试图形1002；该第一测试图形1001与第二测试图形1002以规定的相对位置位于不同层，且第一测试图形1001与第二测试图形1002之间有绝缘层(图中未表示)。
进一步度，该第一测试图形1001和第二测试图形1002还可以分别包括用于加载电压的连接端(图中未表示)。
本发明提供的曝光区域之间图形偏移量的检测测试图形，包括位于曝光区域周边区域的成对设置的导电的第一测试图形和第二测试图形；该第一测试图形与第二测试图形以规定的相对位置位于不同层，且第一测试图形与第二测试图形之间有绝缘层。这样，可以通过向第一测试图形和第二测试图形加载电压判断两测试图形之间的电容变化来检测曝光区域之间图形偏移量，如果电容值与规定值之间的差值在规定范围内，则确定两层的曝光图形偏移量合格，若电容值与规定值之间的差值在规定范围外，则确定两层的曝光图形偏移量不合格。这种利用电学特性检测多次曝光的图形的偏移量，能够实现快速与实时，进而可以实现针对基板的全检，从而提高不良检出率与良率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (13)

1.一种曝光区域之间图形偏移量的检测方法，其特征在于，包括：
通过两次曝光和其他构图工艺得到至少一对具有特定位置关系的导电测试图形；
对至少一对导电测试图形进行电学特性检测，若电学特性不符合所述特定位置关系，则确定两次曝光区域之间的曝光图形偏移量不合格；若电学特性符合所述特定位置关系，则确定两次曝光区域之间的曝光图形偏移量合格。
2.根据权利要求1所述的方法，其特征在于，所述通过两次曝光和其他构图工艺得到至少一对具有特定位置关系的导电测试图形，包括：
在基板上形成导电薄膜和光刻胶层；
对所述光刻胶层的第一区域和其周边区域进行曝光，在所述第一区域的周边区域未被曝光的光刻胶图案对应至少一个第一测试图形的图案；
对所述光刻胶层的第二区域和其周边区域进行曝光，对应所述第一测试图形的图案，间隔规定距离，在所述第二区域的周边区域未被曝光的光刻胶图案对应第二测试图形的图案，其中，所述第一测试图形的图案和第二测试图形的图案成对设置，并且，所述第二测试图形的图案与所述第一图形的图案不相接；
对所述基板进行显影、刻蚀、剥离处理后，得到导电薄膜形成的相互绝缘的导电的第一测试图形和第二测试图形。
3.根据权利要求2所述的方法，其特征在于，所述对至少一对导电测试图形进行电学特性检测，若电学特性不符合所述特定位置关系，则确定两次曝光区域之间的曝光图形偏移量不合格；若电学特性符合所述特定位置关系，则确定两次曝光区域之间的曝光图形偏移量合格，包括：
对导电的第一测试图形和第二测试图形加载电流进行检测，若所述第一测试图形与所述第二测试图形之间导通电流，则确定所述第一区域和所述第二区域之间的曝光图形偏移量不合格；若所述第一测试图形与所述第二测试图形之间绝缘，则确定所述第一区域和所述第二区域之间的曝光图形偏移量合格。
4.根据权利要求2所述的方法，其特征在于，将所述第一区域和所述第二区域之间的各个导电的第一测试图形电连接，同时对应地将各个导电的第二测试图形电连接。
5.根据权利要求2或4所述的方法，其特征在于，将所述基板上的全部或部分第一测试图形电连接，并通过引线引到所述基板的边缘；同时对应地将第二测试图形电连接，并通过引线引到所述基板边缘。
6.根据权利要求1所述的方法，其特征在于，所述通过两次曝光和其他构图工艺得到至少一对具有特定位置关系的导电测试图形，包括：
在基板上形成第一导电薄膜和第一光刻胶层；
对所述第一光刻胶层的第一区域和其周边区域进行曝光，之后对该基板进行显影、刻蚀、剥离处理后，在所述第一区域的周边区域得到至少一个导电的第一测试图形；
在基板上形成第二导电薄膜和第二光刻胶层；
对所述第二光刻胶层的第一区域和其周边区域进行曝光，之后对该基板进行显影、刻蚀、剥离处理后，在所述第一区域的周边区域得到对应所述第一测试图形的，与所述第一测试图形成对设置的导电的第二测试图形，其中，所述第二测试图形与所述第一测试图形之间有绝缘层。
7.根据权利要求6所述的方法，其特征在于，所述对至少一对导电测试图形进行电学特性检测，若电学特性不符合所述特定位置关系，则确定两次曝光区域之间的曝光图形偏移量不合格；若电学特性符合所述特定位置关系，则确定两次曝光区域之间的曝光图形偏移量合格，包括：
检测所述第一测试图形和所述第二测试图形之间的电容，若该电容值与规定值之间的差值在规定范围内，则确定两层的第一区域之间的曝光图形偏移量合格，若所述电容值与规定值之间的差值在规定范围外，则确定两层的第一区域之间的曝光图形偏移量不合格。
8.根据权利要求6所述的方法，其特征在于，将各个导电的第一测试图形电连接；同时对应地将各个导电的第二测试图形电连接。
9.根据权利要求6所述的方法，其特征在于，将全部或部分导电的第一测试图形电连接，并通过引线引到所述基板的边缘；同时对应地将全部或部分导电的第二测试图形电连接，并通过引线引到所述基板的边缘。
10.一种曝光区域之间图形偏移量的检测测试图形，其特征在于，所述测试图形，包括位于曝光区域周边区域的成对设置的导电的第一测试图形和第二测试图形；所述第一测试图形与所述第二测试图形位于同一层，且所述第一测试图形与所述第二测试图形之间间隔规定距离相互绝缘。
11.根据权利要求10所述的测试图形，其特征在于，所述第一测试图形和所述第二测试图形分别包括用于加载电流的连接端。
12.一种曝光区域之间图形偏移量的检测测试图形，其特征在于，所述测试图形，包括位于曝光区域周边区域的成对设置的导电的第一测试图形和第二测试图形；所述第一测试图形与所述第二测试图形以规定的相对位置位于不同层，且所述第一测试图形与所述第二测试图形之间有绝缘层。
13.根据权利要求12所述的测试图形，其特征在于，所述第一测试图形和所述第二测试图形分别包括用于加载电压的连接端。
CN2010101759340A 2010-05-14 2010-05-14 曝光区域之间图形偏移量的检测方法及测试图形 Pending CN102243443A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN2010101759340A CN102243443A (zh) 2010-05-14 2010-05-14 曝光区域之间图形偏移量的检测方法及测试图形
US13/107,064 US8883523B2 (en) 2010-05-14 2011-05-13 Method for detecting pattern offset amount of exposed regions and detecting mark
KR1020110045002A KR101301216B1 (ko) 2010-05-14 2011-05-13 노광 영역 간의 패턴 시프트량에 대한 측정 방법 및 측정 마크
JP2011109314A JP5624939B2 (ja) 2010-05-14 2011-05-16 露光領域間のパターンシフト量に対する測定方法及び測定マーク
US14/487,568 US9303969B2 (en) 2010-05-14 2014-09-16 Method for detecting pattern offset amount of exposed regions and detecting mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101759340A CN102243443A (zh) 2010-05-14 2010-05-14 曝光区域之间图形偏移量的检测方法及测试图形

Publications (1)

Publication Number Publication Date
CN102243443A true CN102243443A (zh) 2011-11-16

Family

ID=44911209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101759340A Pending CN102243443A (zh) 2010-05-14 2010-05-14 曝光区域之间图形偏移量的检测方法及测试图形

Country Status (4)

Country Link
US (2) US8883523B2 (zh)
JP (1) JP5624939B2 (zh)
KR (1) KR101301216B1 (zh)
CN (1) CN102243443A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835837A (zh) * 2015-06-05 2015-08-12 杭州士兰微电子股份有限公司 高压半导体器件及其制造方法
WO2017067458A1 (zh) * 2015-10-19 2017-04-27 京东方科技集团股份有限公司 测试组件单元、阵列基板、显示面板、显示装置以及制造阵列基板的方法
CN109388030A (zh) * 2017-08-11 2019-02-26 联华电子股份有限公司 一组测试键布局结构与其布局图形对位失准的测量方法
CN110931380A (zh) * 2019-12-09 2020-03-27 上海华力微电子有限公司 测试方法
CN111123070A (zh) * 2019-12-19 2020-05-08 黄石沪士电子有限公司 一种pcb防焊对位能力测试图形及方法
CN111721245A (zh) * 2020-06-30 2020-09-29 上海创功通讯技术有限公司 一种热压偏位检测设备和检测方法
CN112563150A (zh) * 2020-12-17 2021-03-26 成都海光微电子技术有限公司 提高芯片内器件性能均匀性的方法、装置及电子设备
CN113834827A (zh) * 2020-06-24 2021-12-24 江苏长电科技股份有限公司 多层电路基板及其偏移检测方法
CN113917802A (zh) * 2021-10-13 2022-01-11 杭州广立微电子股份有限公司 一种套刻误差的测量计算方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015015910A1 (ja) * 2013-07-29 2015-02-05 株式会社村田製作所 印加交流電圧を考慮したコンデンサの静電容量値決定方法およびプログラム
FR3028328A1 (fr) * 2015-03-17 2016-05-13 Commissariat Energie Atomique Procede de controle de positionnement relatif
US20230215809A1 (en) * 2022-01-04 2023-07-06 Nanya Technology Corporation Marks for overlay measurement and overlay error correction

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861679A (en) * 1996-07-26 1999-01-19 Sony Corporation Pattern and method for measuring alignment error
JPH1123668A (ja) * 1997-07-04 1999-01-29 Sony Corp 配線不良検査回路
JP2003172601A (ja) * 2001-12-06 2003-06-20 Ricoh Co Ltd 半導体装置のアライメント誤差の測定用素子
JP2004303954A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置のｔｅｇパターンおよびｔｅｇパターンを使ったパターンずれの検査方法
US20080217613A1 (en) * 2007-03-07 2008-09-11 Nec Electronics Corporation Positional offset measurement pattern unit featuring via-plug and interconnections, and method using such positional offset measurement pattern unit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270211A (ja) 1990-03-20 1991-12-02 Sumitomo Metal Ind Ltd マスクアライメントずれ検査用のトランジスタ
JP2000252340A (ja) 1999-03-02 2000-09-14 Sony Corp 接続精度測定方法および接続精度測定素子
JP2001093818A (ja) 1999-09-24 2001-04-06 Toshiba Corp 露光方法及びレチクル
JP4268951B2 (ja) * 2005-04-06 2009-05-27 Ｔｄｋ株式会社 ウェハにおける識別情報記入方法
JP2008283051A (ja) 2007-05-11 2008-11-20 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
TW200913013A (en) * 2007-07-30 2009-03-16 Hoya Corp Method of manufacturing a gray tone mask, gray tone mask, method of inspecting a gray tone mask, and method of transferring a pattern
JP2010114130A (ja) 2008-11-04 2010-05-20 Panasonic Corp 半導体装置及びその製造方法
NL2004545A (en) * 2009-06-09 2010-12-13 Asml Netherlands Bv Lithographic method and arrangement
US8102064B2 (en) * 2010-04-08 2012-01-24 Nanya Technology Corp. Electrical alignment mark set and method for aligning wafer stack

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861679A (en) * 1996-07-26 1999-01-19 Sony Corporation Pattern and method for measuring alignment error
JPH1123668A (ja) * 1997-07-04 1999-01-29 Sony Corp 配線不良検査回路
JP2003172601A (ja) * 2001-12-06 2003-06-20 Ricoh Co Ltd 半導体装置のアライメント誤差の測定用素子
JP2004303954A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置のｔｅｇパターンおよびｔｅｇパターンを使ったパターンずれの検査方法
US20080217613A1 (en) * 2007-03-07 2008-09-11 Nec Electronics Corporation Positional offset measurement pattern unit featuring via-plug and interconnections, and method using such positional offset measurement pattern unit

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835837A (zh) * 2015-06-05 2015-08-12 杭州士兰微电子股份有限公司 高压半导体器件及其制造方法
WO2017067458A1 (zh) * 2015-10-19 2017-04-27 京东方科技集团股份有限公司 测试组件单元、阵列基板、显示面板、显示装置以及制造阵列基板的方法
US10020328B2 (en) 2015-10-19 2018-07-10 Boe Technology Group Co., Ltd. Test element unit, array substrate, display panel, display apparatus, and method of manufacturing array substrate
CN109388030B (zh) * 2017-08-11 2020-09-15 联华电子股份有限公司 一组测试键布局结构与其布局图形对位失准的测量方法
CN109388030A (zh) * 2017-08-11 2019-02-26 联华电子股份有限公司 一组测试键布局结构与其布局图形对位失准的测量方法
CN110931380A (zh) * 2019-12-09 2020-03-27 上海华力微电子有限公司 测试方法
CN110931380B (zh) * 2019-12-09 2023-02-07 上海华力微电子有限公司 测试方法
CN111123070A (zh) * 2019-12-19 2020-05-08 黄石沪士电子有限公司 一种pcb防焊对位能力测试图形及方法
CN113834827A (zh) * 2020-06-24 2021-12-24 江苏长电科技股份有限公司 多层电路基板及其偏移检测方法
CN113834827B (zh) * 2020-06-24 2024-04-12 江苏长电科技股份有限公司 多层电路基板及其偏移检测方法
CN111721245A (zh) * 2020-06-30 2020-09-29 上海创功通讯技术有限公司 一种热压偏位检测设备和检测方法
CN112563150A (zh) * 2020-12-17 2021-03-26 成都海光微电子技术有限公司 提高芯片内器件性能均匀性的方法、装置及电子设备
CN112563150B (zh) * 2020-12-17 2023-04-25 成都海光微电子技术有限公司 提高芯片内器件性能均匀性的方法、装置及电子设备
CN113917802A (zh) * 2021-10-13 2022-01-11 杭州广立微电子股份有限公司 一种套刻误差的测量计算方法

Also Published As

Publication number Publication date
JP5624939B2 (ja) 2014-11-12
KR20110126062A (ko) 2011-11-22
US8883523B2 (en) 2014-11-11
US9303969B2 (en) 2016-04-05
US20110279132A1 (en) 2011-11-17
KR101301216B1 (ko) 2013-08-28
JP2011242774A (ja) 2011-12-01
US20150002173A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
CN102243443A (zh) 曝光区域之间图形偏移量的检测方法及测试图形
CN103513454B (zh) 阵列基板及其检测方法和制备方法
CN104218042B (zh) 一种阵列基板及其制备方法、显示装置
US8912813B2 (en) Test device for liquid crystal display device and test method thereof
CN102338943B (zh) 阵列基板、液晶面板和液晶显示器以及制造和检测方法
CN102645799B (zh) 一种液晶显示器件、阵列基板和彩膜基板及其制造方法
US10007157B2 (en) Color-filter-on-array substrate and method of manufacturing thereof
CN103941488A (zh) 一种边缘场型液晶显示装置、阵列基板及其制造方法
WO2017155084A1 (ja) 走査アンテナならびに走査アンテナの検査方法
CN105093593A (zh) 显示基板及其测试方法、显示装置
CN104020902B (zh) 一种触摸屏及显示装置
US20160146880A1 (en) Display substrate, its testing method and its manufacturing method
CN103728804A (zh) 一种母板、阵列基板及制备方法、显示装置
CN103278986B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN105097832A (zh) 一种阵列基板及其制作方法、显示装置
CN107015387A (zh) 一种用于阵列基板的测试线路
CN104166289B (zh) Tft‑lcd阵列基板及其制造方法
CN104483776A (zh) 一种彩膜基板及其制备方法、显示装置
WO2014146349A1 (zh) 阵列基板及显示装置
CN103617777A (zh) 阵列基板、彩膜基板及制造方法、显示面板和显示装置
CN105404041A (zh) 显示基板母板及其制造和检测方法以及显示面板母板
CN103487961B (zh) 显示面板检测方法
CN101673017A (zh) 主动元件阵列基板及其制造方法
KR20150137218A (ko) 액정표시장치 및 이의 제조 방법
CN107123655B (zh) 一种阵列基板及其制备方法、检测方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111116