CN103728804A - 一种母板、阵列基板及制备方法、显示装置 - Google Patents

一种母板、阵列基板及制备方法、显示装置 Download PDF

Info

Publication number
CN103728804A
CN103728804A CN201310741386.7A CN201310741386A CN103728804A CN 103728804 A CN103728804 A CN 103728804A CN 201310741386 A CN201310741386 A CN 201310741386A CN 103728804 A CN103728804 A CN 103728804A
Authority
CN
China
Prior art keywords
electrode
via hole
grid
pixel region
peripheral wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310741386.7A
Other languages
English (en)
Other versions
CN103728804B (zh
Inventor
刘旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310741386.7A priority Critical patent/CN103728804B/zh
Publication of CN103728804A publication Critical patent/CN103728804A/zh
Priority to US14/432,025 priority patent/US9461074B2/en
Priority to PCT/CN2014/077920 priority patent/WO2015096360A1/zh
Priority to EP14861100.7A priority patent/EP3088951B1/en
Application granted granted Critical
Publication of CN103728804B publication Critical patent/CN103728804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明的实施例提供了一种母板、阵列基板及其制备方法、显示装置，涉及显示技术领域，可增强阵列基板的外围布线区换层连接处的抗腐蚀能力，提高产品良率。该阵列基板包括：像素区和外围布线区；所述外围布线区包括设置在衬底基板上的透明导电接触电极，所述透明导电接触电极通过设置于不同绝缘层上的过孔与设置于下方的金属电极线电连接，且位于不同绝缘层的过孔之间在投影方向无交叠。用于需要在外围布线区提高抗腐蚀能力的母板、阵列基板及显示装置的制造。

Description

一种母板、阵列基板及制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种母板、阵列基板及制备方法、显示装置。
背景技术
目前，液晶显示器(Liquid Crystal Display，简称LCD)已经成为了显示器领域发展的主流趋势。液晶显示器的阵列基板上设置有像素区，以及在像素区周边的用于与驱动IC连接、测试、防止静电等的外围布线区；外围布线区中设置有各种金属布线，在金属布线上因为金属布线排布的需要以及排布空间的限制，往往需要通过过孔换层来连接不同的金属布线，然而在换层连接的过孔位置处经常会发生过孔腐蚀的现象。
例如，对于外围布线区中的栅线引线，由于栅线引线与像素区中的栅极同层且同时形成，其一般是埋在阵列基板的里层，然而栅线引线需要与驱动IC连接，目前的做法是在最外层设置抗腐蚀能力相对较强的金属氧化物导电电极，并通过在其下方的绝缘层上形成一个过孔来与该过孔正下方的栅线引线电连接。
在上述方法中，虽然暴露在空气中的金属氧化物导电电极的抗腐蚀能力相对较强，但是空气中的水汽不可避免的还是会渗透该电极层，并通过过孔直接到达栅线引线，从而导致金属的栅线引线被腐蚀，影响阵列基板的良率。
发明内容
本发明的实施例提供一种母板、阵列基板及制备方法、显示装置，可以增强该阵列基板的外围布线区中换层连接的过孔处的抗腐蚀的能力，提高阵列基板的良率。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明的实施例提供了一种阵列基板，包括像素区和外围布线区；所述外围布线区包括设置在所述衬底基板上的透明导电接触电极，所述透明导电接触电极通过设置于不同绝缘层上的过孔与设置于下方的金属电极线电连接，且位于不同绝缘层的过孔之间在投影方向无交叠。
在此基础上，所述像素区包括设置在所述衬底基板上的多个薄膜晶体管、公共电极和与所述薄膜晶体管的漏极电连接的像素电极；所述透明导电接触电极与所述像素电极和所述公共电极二者中位于上方的同层设置。
进一步的，所述像素区还包括设置在所述衬底基板上的数据线和栅线；所述金属电极线包括栅线的延伸线和/或数据线的延伸线。
可选的，所述薄膜晶体管为底栅型薄膜晶体管；所述栅线的延伸线包括栅线引线，且所述栅线引线与所述栅线、所述薄膜晶体管的栅极同层设置；所述透明导电接触电极通过设置于钝化层上的第一过孔与源漏极保留图案电连接，所述源漏极保留图案通过设置于栅绝缘层上的第二过孔与所述栅线引线电连接。
在此基础上，所述钝化层位于像素区和外围布线区，且在所述像素区中位于所述像素电极和所述公共电极之间；所述源漏极保留图案与所述源极和漏极同层设置；所述栅绝缘层位于所述像素区和外围布线区，且在所述像素区中位于所述栅极与所述源极和所述漏极之间。
可选的，所述薄膜晶体管为底栅型薄膜晶体管；所述栅线的延伸线包括栅线引线，且所述栅线引线与所述栅线、所述薄膜晶体管的栅极同层设置；所述透明导电接触电极通过设置于钝化层上的第三过孔与第一透明电极保留图案电连接，所述第一透明电极保留图案通过设置于栅绝缘层上的第四过孔与所述栅线引线电连接。
在此基础上，所述钝化层位于像素区和外围布线区，且在所述像素区中位于所述像素电极和所述公共电极之间；所述第一透明电极保留图案与所述像素电极和所述公共电极中位于下方的电极同层设置；所述栅绝缘层位于所述像素区和外围布线区，且在所述像素区中位于所述栅极与所述源极和所述漏极之间。
可选的，薄膜晶体管为底栅型薄膜晶体管；所述数据线的延伸线包括数据线引线，且所述数据线引线与所述数据线、所述薄膜晶体管的源极和漏极同层设置；所述透明导电接触电极通过设置于钝化层上的第五过孔与第二透明电极保留图案电连接，所述第二透明电极保留图案通过设置于保护层上的第六过孔与所述数据线引线电连接。
在此基础上，所述钝化层位于像素区和外围布线区，且在所述像素区中位于所述像素电极和所述公共电极之间；所述第二透明电极保留图案与所述像素电极和所述公共电极中位于下方的电极同层设置；所述保护层位于所述像素区和外围布线区，且在所述像素区中位于所述源极和所述漏极与靠近的所述像素电极或所述公共电极之间。
可选的，薄膜晶体管为顶栅型薄膜晶体管；所述数据线的延伸线包括数据线引线，且所述数据线引线与所述数据线、所述薄膜晶体管的源极和漏极同层设置；所述透明导电接触电极通过设置于钝化层上的第七过孔与栅极保留图案电连接，所述栅极保留图案通过设置于栅绝缘层上的第八过孔与所述数据线引线电连接。
在此基础上，所述钝化层位于像素区和外围布线区，且在所述像素区中位于所述栅极上方；所述栅极保留图案与所述栅极同层设置；所述栅绝缘层位于所述像素区和外围布线区，且在所述像素区中位于所述栅极与所述源极和所述漏极之间。
优选的，所述透明导电接触电极与所述公共电极同层设置；其中，所述像素电极设置于所述公共电极和所述衬底基板之间。
优选的，所述透明导电接触电极与所述像素电极同层设置；其中，所述公共电极设置于所述像素电极和所述衬底基板之间。
另一方面，本发明实施例提供了一种显示装置，包括上述任一项所述的阵列基板。
再一方面，本发明实施例提供了一种母板，包括至少一个阵列基板，所述阵列基板为上述任一项所述的阵列基板。
可选的，所述母板还包括：与所述阵列基板的数据线平行，且与透明导电接触电极均电连接的测试栅线；和/或，与所述阵列基板的栅线平行，且与所述透明导电接触电极均电连接的测试数据线；其中，所述测试栅线和/或所述测试数据线与所述透明导电接触电极同层设置。
进一步可选的，所述测试栅线和测试数据线电连接。
又一方面，本发明实施例还提供了一种针对上述的所述阵列基板的制备方法，包括：
在衬底基板的像素区周边的外围布线区形成金属电极线、以及位于所述金属电极线上方的透明导电接触电极；其中，所述透明导电接触电极通过形成于不同绝缘层上的过孔与形成于下方的所述金属电极线电连接，且位于不同绝缘层的过孔之间在投影方向无交叠。
优选的，所述制备方法还包括：
在所述衬底基板的所述像素区形成多个薄膜晶体管、公共电极和与所述薄膜晶体管的漏极电连接的像素电极；其中，所述透明导电接触电极与所述像素电极和所述公共电极二者中位于上方的同层。
进一步优选的，所述在衬底基板的外围布线区形成金属电极线，包括：在所述衬底基板的所述外围布线区形成栅线的延伸线和/或数据线的延伸线。
可选的，所述制备方法具体包括：
在所述衬底基板上形成包括位于所述像素区的栅极、栅线以及位于所述外围布线区的栅线引线的栅金属层；在形成有包括所述栅金属层的基板上依次形成栅绝缘层和位于所述像素区的有源层；其中，在所述栅绝缘层上形成位于所述外围布线区的第二过孔，所述第二过孔露出所述栅线引线；在形成有包括所述栅绝缘层和所述有源层的基板上形成包括位于所述像素区的源极、漏极、与所述源极电连接的数据线以及位于所述外围布线区的源漏极保留图案的源漏金属层；所述源漏极保留图案通过所述第二过孔与所述栅线引线电连接；在形成有包括所述源漏金属层的基板上形成钝化层；其中，在所述钝化层上形成位于所述外围布线区的第一过孔，所述第一过孔露出所述源漏极保留图案；在形成有所述钝化层的基板上形成位于所述像素区的第一透明电极和位于所述外围布线区的透明导电接触电极，所述透明导电接触电极通过所述第一过孔与所述源漏极保留图案电连接；其中，在形成所述钝化层之前，所述制备方法还包括；在所述衬底基板上形成位于所述像素区的第二透明电极；所述第一透明电极和所述第二透明电极其中之一为像素电极，另一个为公共电极。
可选的，所述制备方法具体包括：
在所述衬底基板上形成包括位于所述像素区的栅极、栅线以及位于所述外围布线区的栅线引线的栅金属层；在形成有包括所述栅金属层的基板上依次形成栅绝缘层和位于所述像素区的有源层；其中，在所述栅绝缘层上形成位于所述外围布线区的第四过孔，所述第四过孔露出所述栅线引线；在形成有包括所述栅绝缘层和所述有源层的基板上形成包括位于所述像素区的源极、漏极、与所述源极电连接的数据线的源漏金属层；在形成有包括所述源漏金属层的基板上形成位于所述像素区的第一透明电极以及位于所述外围布线区的第一透明电极保留图案；其中，所述第一透明电极保留图案通过所述第四过孔与所述栅线引线电连接；在形成有包括所述第一透明电极以及所述第一透明电极保留图案的基板上形成钝化层；其中，在所述钝化层上形成位于所述外围布线区的第三过孔，所述第三过孔露出所述第一透明电极保留图案；在形成有包括钝化层的基板上形成位于所述像素区的第二透明电极以及位于所述外围布线区的透明导电接触电极；其中，所述透明导电接触电极通过所述第三过孔与所述第一透明电极保留图案电连接；其中，所述第一透明电极和所述第二透明电极其中之一为像素电极，另一个为公共电极。
可选的，所述制备方法具体包括：
在所述衬底基板上形成包括位于所述像素区的栅极、栅线的栅金属层；在形成有包括所述栅金属层的基板上依次形成栅绝缘层和位于所述像素区的有源层；在形成有包括所述栅绝缘层和所述有源层的基板上形成包括位于所述像素区的源极、漏极、与所述源极电连接的数据线、以及位于所述外围布线区的数据线引线的源漏金属层；在形成有包括所述源漏金属层的基板上形成保护层；其中，在所述保护层上形成位于所述外围布线区的第六过孔，所述第六过孔露出所述数据线引线；在形成有所述保护层的基板上形成位于所述像素区的第二透明电极以及位于所述外围布线区的第二透明电极保留图案；在形成有包括所述第二透明电极以及所述第二透明电极保留图案的基板上形成钝化层；其中，在所述钝化层上形成位于所述外围布线区的第五过孔，所述第五过孔露出所述第二透明电极保留图案；在形成有所述钝化层的基板上形成位于所述像素区的第一透明电极以及位于所述外围布线区的透明导电接触电极，所述透明导电接触电极通过所述第五过孔与所述第二透明电极保留图案电连接；其中，所述第一透明电极和所述第二透明电极其中之一为像素电极，另一个为公共电极。
可选的，所述制备方法具体包括：
在所述衬底基板上形成包括位于所述像素区的源极、漏极、与所述源极连接的数据线以及位于所述外围布线区的数据线引线的源漏金属层；在形成有包括所述源漏金属层的基板上依次形成位于所述像素区的有源层和栅绝缘层；其中，在所述栅绝缘层上形成位于所述外围布线区的第八过孔，所述第八过孔露出所述数据线引线；在形成有包括所述栅绝缘层的基板上形成包括位于所述像素区的栅极、栅线以及位于所述外围布线区的栅极保留图案的栅金属层；在形成有包括所述栅金属层的基板上形成钝化层；其中，在所述钝化层上形成位于所述外围布线区的第七过孔，所述第七过孔露出所述栅极保留图案；在形成有包括所述钝化层的基板上形成位于所述像素区的第一透明电极和位于所述外围布线区的透明导电接触电极，所述透明导电接触电极通过所述第七过孔与所述栅极保留图案电连接；其中，在形成所述钝化层之前，所述制备方法还包括：在所述衬底基板上形成位于所述像素区的第二透明电极；所述第一透明电极和所述第二透明电极其中之一为像素电极，另一个为公共电极。
本发明的实施例提供了一种母板、阵列基板及制备方法、显示装置，所述阵列基板包括像素区和外围布线区；所述外围布线区包括设置在衬底基板上的透明导电接触电极，所述透明导电接触电极通过设置于不同绝缘层上的过孔与设置于下方的金属电极线电连接，且位于不同绝缘层的过孔之间在投影方向无交叠。
由于所述透明导电接触电极是通过不同绝缘层上的过孔与所述金属电极线电连接的，且位于不同绝缘层的过孔之间在投影方向无交叠；这样，当水汽渗透暴露在外面的所述透明导电接触电极时，由于所述过孔通常具有很小的横截面积，能够通过所述透明导电接触电极渗透到与其直接接触的绝缘层上的过孔处的水汽分子很有限，而且由于位于下方的过孔与位于上方的过孔在垂直方向上没有交叠，这样以来，渗透到位于上方的过孔处的有限的水汽分子很难再到达位于下方的过孔，从而可以避免使设置在下方过孔下方的所述金属电极线被腐蚀，提高了所述阵列基板的良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的俯视结构示意图；
图2为本发明实施例提供的一种阵列基板中外围布线区过孔换层处的剖面结构示意图；
图3为本发明实施例提供的一种阵列基板中像素区和对应的外围布线区过孔换层处的剖面结构示意图一；
图4为本发明实施例提供的一种阵列基板中像素区和对应的外围布线区过孔换层处的剖面结构示意图二；
图5为本发明实施例提供的一种阵列基板中像素区和对应的外围布线区过孔换层处的剖面结构示意图三；
图6为本发明实施例提供的一种阵列基板中像素区和对应的外围布线区过孔换层处的剖面结构示意图四；
图7为本发明实施例提供的一种阵列基板中像素区和对应的外围布线区过孔换层处的剖面结构示意图五；
图8为本发明实施例提供的一种母板的局部俯视结构示意图一；
图9为本发明实施例提供的一种母板的局部俯视结构示意图二。
附图标记：
01-阵列基板；10-衬底基板；20-像素区；2001-栅极；2002-源极；2003-漏极；201-像素电极；202-公共电极；203-栅线；2031-栅线的延长线；2031a-栅线引线；204-数据线；2041-数据线的延长线；2041a-数据线引线；205-栅绝缘层；2051-第二过孔；2052-第四过孔；2053-第八过孔；30-外围布线区；301-透明导电接触电极；302-钝化层；3021-第一过孔；3022-第三过孔；3023-第五过孔；3024-第七过孔；303-源漏极保留图案；304-第一透明导电极保留图案；305-第二透明导电极保留图案；306-保护层；3061-第六过孔；307-栅极保留图案；308-测试栅线；309-测试数据线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板01，如图1所示，包括像素区20和外围布线区30，所述外围布线区30包括设置在所述衬底基板10上的透明导电接触电极301，所述透明导电接触电极301通过设置于不同绝缘层上的过孔与设置于下方的金属电极线电连接，且位于不同绝缘层的过孔之间在投影方向无交叠。
需要说明的是，第一、本发明实施例中，所述投影方向即为沿所述阵列基板01的垂直方向；此外，由于所述透明导电接触电极301要通过设置在所述透明导电接触电极301下方的不同绝缘层上的过孔与下方的所述金属电极线电连接，因此，在不同绝缘层之间还可以设置有导电层，这样以来，例如所述透明导电接触电极301可通过与其下方的与所述透明导电接触电极301直接接触的第一层绝缘层上的过孔与该导电层电连接，该导电层再通过下方的第二层绝缘层上的过孔与下方的所述金属电极线电连接。
这里，不对所述导电层进行限制，考虑到应最大程度地减小所述阵列基板01的构图工艺次数，本发明实施例优选为，所述不同绝缘层之间的导电层与所述像素区20中的导电图案一起形成。
第二，不对位于所述外围布线区30的所述绝缘层进行限定，其可以与像素区20的绝缘层一起形成。
第三，本发明实施例不限定所述金属电极线的具体构成，例如可以为如图2中所示的所述像素区20中的栅线的延伸线2031和/或数据线的延伸线2041。
本发明实施例提供了一种阵列基板01，包括设置在衬底基板10上的像素区20和外围布线区30；所述外围布线区30包括设置在所述衬底基板10上的透明导电接触电极301，所述透明导电接触电极301通过设置于不同绝缘层上的过孔与设置于下方的金属电极线电连接，且位于不同绝缘层的过孔之间在投影方向无交叠。
这样，参考图2所示，由于所述透明导电接触电极301是通过不同绝缘层上的过孔与所述金属电极线相连的，且位于不同绝缘层的过孔之间在投影方向无交叠，当水汽渗透暴露在外面的所述透明导电接触电极301时，如图中箭头方向所示，由于所述过孔通常具有很小的横截面积，能够通过所述透明导电接触电极301渗透到与其直接接触的绝缘层上的过孔处的水汽分子很有限，而且由于位于下方的过孔与位于上方的过孔在垂直方向上没有交叠，这样以来，渗透到位于上方的过孔处的有限的水汽分子很难再到达位于下方的过孔，从而可以避免使设置在下方过孔下方的所述金属电极线被腐蚀。
在上述基础上，参考图1所示，所述像素区20还可以包括设置在衬底基板10上的多个薄膜晶体管、公共电极202、与所述薄膜晶体管的漏极2003电连接的像素电极201；所述透明导电接触电极301与所述像素电极201和所述公共电极202二者中位于上方的同层设置。
这里，所述透明导电接触电极301与所述像素电极201和所述公共电极202中位于上方的电极同层设置，是指在所述像素电极201设置在所述公共电极202之上的情况下，所述透明导电接触电极301与所述像素电极201同层设置，当然，为了避免构图工艺次数的增加，优选为所述透明导电接触电极301与所述像素电极201通过一次构图工艺形成；在所述公共电极202设置在所述像素电极201之上的情况下，所述透明导电接触电极301与所述公共电极202同层设置，同样为了避免构图工艺次数的增加，优选为所述透明导电接触电极301与所述公共电极202通过一次构图工艺形成。
此外，本领域相关技术人员应当理解，图1仅以所述公共电极202设置在所述像素电极201之上为例进行说明，但本发明实施例不对所述像素电极201与所述公共电极202的相对位置做限定。
进一步优选的，所述像素区20还包括设置在所述衬底基板10上的数据线204和栅线203；所述金属电极线包括栅线的延伸线2031和/或数据线的延伸线2041。
需要说明的是，上述描述的所述金属电极线包括栅线的延伸线2031和/或数据线的延伸线2041是指，在所述像素区20的外围可以设置有不同的外围布线区30，即：在一种类型的外围布线区30中，所述透明导电接触电极301与栅线的延伸线2031电连接，在另一种类型的外围布线区30中，所述透明导电接触电极301与数据线的延伸线2041电连接；根据所述外围布线区30作用的不同，在同一个所述阵列基板01中，可以包括上述的一种类型的所述外围布线区30，也可以包括上述的两种类型的所述外围布线区30。
这样，所述像素区20的范围即由横纵交叉的多根所述栅线203和多根所述数据线204限定；其中，相邻的两根栅线203与相邻的两根数据线204交叉限定一个像素单元，而每个像素单元包括所述薄膜晶体管、与所述薄膜晶体管的漏极2003电连接的所述像素电极201以及所述公共电极202。
基于上述的描述，参考图3所示，在所述薄膜晶体管为底栅型薄膜晶体管，所述栅线的延伸线为栅线引线2031a，且所述栅线引线2031a与所述栅线203、所述薄膜晶体管的栅极2001同层设置的情况下：
可选的，如图3所示，所述透明导电接触电极301可以通过设置于钝化层302上的第一过孔3021与源漏极保留图案303电连接，所述源漏极保留图案303通过设置于栅绝缘层205上的第二过孔2051与所述栅线引线2031a电连接。
其中，所述钝化层302位于像素区20和外围布线区30，并且，在所述像素区20中,所述钝化层302位于所述像素电极201和所述公共电极202之间；所述源漏极保留图案303与所述源极和漏极同层设置；所述栅绝缘层205位于所述像素区20和外围布线区30，且在所述像素区20中位于所述栅极2001与所述源极2002和所述漏极2003之间。
由于所述透明导电接触电极301通过上述的钝化层302上的第一过孔3021与所述源漏极保留图案303电连接，所述源漏极保留图案303通过栅绝缘层205上的第二过孔2051与所述栅线引线2031a电连接，且所述第一过孔3021与所述第二过孔2051在垂直方向上没有交叠，可以避免水汽渗透所述透明导电接触电极301时，直接腐蚀所述栅线引线2031a。
此处，由于从透明导电接触电极301渗透的水汽不易通过上方的错位排列的两个过孔到达所述栅线引线2031a，因此，这里所述栅线引线2031a的材料可以采用铝-钕等具有较强抗腐蚀能力的金属合金，也可以采用钼等具有较弱抗腐蚀能力的金属单质；而所述源漏极保留图案303由于直接通过一个过孔与所述透明导电接触电极301连接，从透明导电接触电极301渗透的水汽可对所述源漏极保留图案303造成腐蚀，因此，这里所述源漏极保留图案303的材料可以采用铝-钕等具有较强抗腐蚀能力的金属合金。
可选的，如图4所示，所述透明导电接触电极301通过设置于钝化层302上的第三过孔3022与第一透明电极保留图案304电连接，所述第一透明电极保留图案304通过设置于栅绝缘层205上的第四过孔2052与所述栅线引线2031a电连接。
其中，所述钝化层302位于像素区20和外围布线区30，并且，在所述像素区20中，所述钝化层302位于所述像素电极201和所述公共电极202之间；所述第一透明电极保留图案304与所述像素电极201和所述公共电极202中位于下方的电极同层设置；所述栅绝缘层205位于所述像素区20和外围布线区30，且在所述像素区20中位于所述栅极2001与所述源极2002和所述漏极2003之间。
需要说明的是，图4中仅以所述公共电极202设置在所述像素电极201之上的情况进行说明，即：当所述公共电极202在上，像素电极201在下时，所述透明导电接触电极301与所述公共电极202同层设置，所述第一透明电极保留图案304与所述像素电极201同层设置。
由于所述透明导电接触电极301可以通过上述的钝化层302上的第三过孔3022与所述第一透明电极保留图案304电连接，所述第一透明电极保留图案304通过栅绝缘层205上的第四过孔2052与所述栅线引线2031a电连接，且所述第三过孔3022与所述第四过孔2052在垂直方向上没有交叠，可以避免水汽渗透所述透明导电接触电极301时，直接腐蚀所述栅线引线2031a。
此处，所述栅线引线2031a的材料可以采用铝-钕等具有较强抗腐蚀能力的金属合金，也可以采用钼等具有较弱抗腐蚀能力的金属单质；而透明电极的材料目前一般采用ITO(Indium Tin Oxide，氧化铟锡)等材料，其本身抗腐蚀性相对较高，因此，不对所述第一透明电极保留图案304的材料进行限定，但是为了减少构图工艺次数，优选为第一透明电极保留图案304的材料与同层的像素电极201或公共电极202的材料相同，这样可以通过一次构图工艺既形成所述第一透明电极保留图案304又形成与之同层的像素电极201或公共电极202。
在薄膜晶体管为底栅型薄膜晶体管，所述数据线的延伸线为数据线引线2041a，且所述数据线引线2041a与所述数据线204、所述薄膜晶体管的源极2002和漏极2003同层设置的情况下：
可选的，如图5所示，所述透明导电接触电极301通过设置于钝化层302上的第五过孔3023与第二透明电极保留图案305电连接，所述第二透明电极保留图案305通过设置于保护层306上的第六过孔3061与所述数据线引线2041a电连接。
其中，所述钝化层302位于像素区20和外围布线区30，并且，在所述像素区20中，所述钝化层302位于所述像素电极201和所述公共电极202之间；所述第二透明电极保留图案305与所述像素电极201和所述公共电极202中位于下方的电极同层设置；所述保护层306位于所述像素区20和外围布线区30，且在所述像素区20中位于所述源极和所述漏极与靠近的所述像素电极201或所述公共电极202之间。
需要说明的是，图5中仅以所述公共电极202设置在所述像素电极201之上的情况进行说明，即：当所述公共电极202在上，像素电极201在下时，所述透明导电接触电极301与所述公共电极202同层设置，所述第二透明电极保留图案305与所述像素电极201同层设置；并且，在所述像素区20中，所述保护层306位于所述源极2002和所述漏极2003与靠近的所述像素电极201之间。
由于所述透明导电接触电极301可以通过上述的钝化层302上的第五过孔3023与第二透明电极保留图案305电连接，所述第二透明电极保留图案305通过保护层306上的第六过孔3061与所述数据线引线2041a电连接，且所述第五过孔3023与所述第六过孔3061在垂直方向上没有交叠，可以避免水汽渗透所述透明导电接触电极301时，直接腐蚀所述数据线引线2041a。
此外，在所述薄膜晶体管为顶栅型薄膜晶体管，所述数据线的延伸线为数据线引线2041a，且所述数据线引线2041a与所述数据线204、所述薄膜晶体管的源极2002和漏极2003同层设置的情况下：
可选的，如图6所示，所述透明导电接触电极301通过设置于钝化层302上的第七过孔3024与栅极保留图案307电连接，所述栅极保留图案307通过设置于栅绝缘层205上的第八过孔2053与所述数据线引线2041a电连接。
其中，所述钝化层302位于像素区20和外围布线区，且在所述像素区20中位于所述栅极2001上方；所述栅极保留图案307与所述栅极同层设置；所述栅绝缘层205位于所述像素区20和外围布线区30，且在所述像素区20中位于所述栅极2001与所述源极2002和所述漏极2003之间。
需要说明的是，在本发明所有实施例中，所述钝化层302在所述像素区20中位于所述栅极2001上方，是指在所述阵列基板01的制备过程中，先形成的所述栅极2001，再形成所述钝化层302。
由于所述透明导电接触电极301通过设置于钝化层302上的第七过孔3024与栅极保留图案307电连接，所述栅极保留图案307通过设置于栅绝缘层205上的第八过孔2053与所述数据线引线2041a电连接，且所述第七过孔3024与所述第八过孔2053在垂直方向上没有交叠，可以避免水汽渗透所述透明导电接触电极301时，直接腐蚀数据线引线2041a。
基于上述的描述，由于像素电极201与所述漏极2003需电连接，考虑到工艺制备过程的复杂度，参考图3～图6所示，优选的，所述透明导电接触电极301与所述公共电极202同层设置，所述像素电极201设置于所述公共电极201和所述衬底基板10之间。其中，像素电极201的位置可以根据薄膜晶体管的类型进行相应的调整，以最大可能的简化工艺复杂度。当然，所述透明导电接触电极301也可以与所述像素电极201同层设置；其中，所述公共电极202设置于所述像素电极201和所述衬底基板10之间，此处不再赘述。
下面提供一个具体实施例，用来详细描述上述的阵列基板。
本发明实施例提供了一种阵列基板01，如图7所示，包括像素区20和外围布线区30，所述像素区20包括设置在衬底基板10上的多个底栅型薄膜晶体管、与所述底栅型薄膜晶体管的漏极2003电连接的像素电极201、设置在所述像素电极之上的公共电极202、以及多根栅线203和多根数据线204(图7中未标识出)。
进一步的，参考图7所示，所述外围布线区30包括设置在衬底基板10上的透明导电接触电极301以及栅线引线2031a，其中所述透明导电接触电极301与所述公共电极202同层且通过一次构图工艺形成；所述栅线引线2031a与所述栅线203、所述栅极2001同层且通过一次构图工艺形成。
所述透明导电接触电极301通过设置于钝化层302上的第一过孔3021与源漏极保留图案303电连接，所述源漏极保留图案303再通过设置在栅绝缘层205上的第二过孔2051与栅线引线2031a电连接，且沿所述阵列基板01的垂直方向，所述两个过孔无交叠；其中所述源漏极保留图案303与所述源极和漏极同层且通过一次构图工艺形成。
此处，所述钝化层302和所述栅绝缘层205即位于像素区20也位于外围布线区30；在所述像素区20中,所述钝化层302位于所述像素电极201和所述公共电极202之间，所述栅绝缘层205位于所述栅极2001与所述源极2002和所述漏极2003之间。
此外，由于从透明导电接触电极301渗透的水汽不易通过的错位排列的两个过孔到达下方的所述栅线引线2031a，因此，这里所述栅线引线2031a的材料可以采用铝-钕等具有较强抗腐蚀能力的金属合金，也可以采用钼等具有较弱抗腐蚀能力的金属单质；而所述源漏极保留图案303由于直接通过一个过孔与所述透明导电接触电极301连接，从透明导电接触电极301渗透的水汽可对所述源漏极保留图案303造成腐蚀，所以，这里所述源漏极保留图案303的材料可以采用铝-钕等具有较强抗腐蚀能力的金属合金。
这样，当水汽渗透暴露在外面的所述透明导电接触电极301，并通过第一过孔3021向下渗透时，由于第一过孔3021本身的尺寸较小，能够通过所述透明导电接触电极301渗透到第一过孔3021的水汽分子很有限，而且由于第二过孔2051与第一过孔3021在垂直方向上没有交叠，这样以来，渗透到第一过孔3021处的有限的水汽分子很难再到达位于下方的第二过孔2051，从而可以避免使设置在第二过孔2051下方的所述栅线引线2031a被腐蚀。
在上述实施例的基础上，参考图5所示，在所述外围布线区30，还可以包括设置在衬底基板10上的数据线引线2041a，其中，所述数据线引线2041a与所述数据线204、所述薄膜晶体管的源极2002和漏极2003同层且通过一次构图工艺形成。
在此情况下，所述透明导电接触电极301通过设置于钝化层302上的第五过孔3023与第二透明电极保留图案305电连接，所述第二透明电极保留图案305通过设置于保护层306上的第六过孔3061与所述数据线引线2041a电连接。
其中，所述第二透明电极保留图案305与所述像素电极201同层且通过一次构图工艺形成；所述保护层305即位于像素区20也位于外围布线区30，且在所述像素区20中位于所述源极2002和所述漏极2003与所述像素电极201之间。
这样，当水汽渗透暴露在外面的所述透明导电接触电极301时，也可以避免使设置在第六过孔3061下方的所述数据线引线2041a被腐蚀。
本发明实施例提供一种显示装置，包括上述任一项所述的阵列基板。
上述液晶显示装置具体可以为液晶显示器、液晶电视、数码相框、手机、平板电脑等具有任何显示功能的产品或者部件。
本发明实施例还提供了一种母板，包括至少一个阵列基板01，所述阵列基板01为上述任一项所述的阵列基板01。
此处，所述母板是指在阵列基板01的制备过程中在一整块相对较大的衬底基板上形成多个阵列基板01，通过切割等工艺形成多个具有特定尺寸的阵列基板01，因此，所述母板中包括的阵列基板01为多个上述的同一种类型的所述阵列基板01。
可选的，如图8所示，所述母板还包括：与所述阵列基板01的数据线204平行，且与透明导电接触电极301均电连接的测试栅线308；和/或，与所述阵列基板的栅线203平行，且与所述透明导电接触电极301均电连接的测试数据线309；其中，所述测试栅线308和/或所述测试数据线309与所述透明导电接触电极301同层设置。此外，所述测试栅线308和/或所述测试数据线309与所述透明导电接触电极301优选为通过一次构图工艺形成。
由于所述透明导电接触电极301通过不同绝缘层上的两个过孔与所述栅线引线2031a，和/或所述数据线引线2041a电连接，而所述栅线引线2031a、所述数据引线2041a又分别与所述栅线203、所述数据线204电连接，通过所述测试栅线308将与所述栅线引线2031a电连接的所述透明导电接触电极301电连接在一起，可以对设置于下方的即对所述栅线203进行检测，从而判断其是否导通；同样的，通过所述测试数据线309将与所述数据引线2041a电连接的所述透明导电接触电极301电连接在一起，可以对设置于下方的所述数据线204进行检测，从而判断其是否导通。
测试完毕后，可以通过将所述测试栅线308和/或所述测试数据线309与所述透明导电接触电极301切割开来等方式形成单个的所述阵列基板01。
进一步可选的，如图9所示，所述测试栅线308和所述测试数据线309电连接，这样，可以保持所述母板中分别与所述测试栅线308和所述测试数据线309电连接的所述栅线203和所述数据线204的电位均一致，避免了由于在所述母板中产生静电电位差，而对所述母板产生的静电破坏。
本发明实施例还提供了一种针对上述所述阵列基板01的制备方法，包括：
在衬底基板10的像素区20周边的外围布线区30形成金属电极线、以及位于所述金属电极线上方的透明导电接触电极301；其中，所述透明导电接触电极301通过设置于不同绝缘层上的过孔与设置于下方的所述金属电极线电连接，且位于不同绝缘层的过孔之间在投影方向无交叠。
这里，所述制备方法还包括：在所述衬底基板10的所述像素区20形成多个薄膜晶体管、公共电极202和与所述薄膜晶体管的漏极2003电连接的像素电极201；其中，所述透明导电接触电极301与所述像素电极201和所述公共电极202二者中位于上方的同层设置。
进一步的，所述在衬底基板10的外围布线区30形成金属电极线，包括：在所述衬底基板10的所述外围布线区30形成栅线的延伸线2031和/或数据线的延伸线2041。
在上述基础上，针对上述所述阵列基板01的可选的制备方法一，参考图3所示，具体可包括：
S11、在所述衬底基板10上形成包括位于所述像素区20的栅极2001、栅线203(图中未标识出)以及位于所述外围布线区的栅线引线2031a的栅金属层。
S12、在形成有包括所述栅金属层的基板上依次形成栅绝缘层205和位于所述像素区20的有源层；其中，在所述栅绝缘层205上形成位于所述外围布线区30的第二过孔2051，所述第二过孔2051露出所述栅线引线2031a。
S13、在形成有包括所述栅绝缘层205和所述有源层的基板上形成包括位于所述像素区20的源极2002、漏极2003、与所述源极2002电连接的数据线204(图中未标识出)以及位于所述外围布线区30的源漏极保留图案303的源漏金属层；所述源漏极保留图案303通过所述第二过孔2051与所述栅线引线2031a电连接。
S14、在形成有包括所述源漏金属层的基板上形成钝化层302；其中，在所述钝化层302上形成位于所述外围布线区30的第一过孔3021，所述第一过孔3021露出所述源漏极保留图案303。
S15、在形成有所述钝化层302的基板上形成位于所述像素区20的第一透明电极和位于所述外围布线区30的透明导电接触电极301，所述透明导电接触电极301通过所述第一过孔3021与所述源漏极保留图案303电连接。
其中，在形成所述钝化层302之前，所述制备方法还包括：在所述衬底基板10上形成位于所述像素区20的第二透明电极，即相对于所述衬底基板10，所述第一透明电极位于所述第二透明电极的上方；其中，所述第一透明电极和所述第二透明电极其中之一为像素电极201，另一个为公共电极202。
这里，当所述第一透明电极为公共电极202，所述第二透明电极为像素电极201的情况下，参考图3所示，例如可以在完成所述步骤S13之后，进行所述步骤S14之前，形成位于所述像素区20的所述像素电极201，在此情况下，在所述步骤S15中，形成位于所述像素区20的所述公共电极202和位于所述外围布线区30的所述透明导电接触电极301。
需要说明的是，当所述第二透明电极为公共电极202，所述第一透明电极为像素电极的情况下，需保证所述公共电极202与所述源极2002、漏极2003等无电连接，因此，若所述第二透明电极形成在所述源极2002、漏极2003之后且钝化层302之前时，需通过形成绝缘层来使所述源极2002、漏极2003与所述第二透明电极绝缘。
这样，参考图3所示，由于所述透明导电接触电极301通过所述第一过孔3021与所述源漏极保留图案303电连接，而所述源漏极保留图案303通过所述第二过孔2051与所述栅线引线2031a电连接，且所述第一过孔3021与所述第二过孔2051在垂直方向上没有交叠，可以避免水汽渗透所述透明导电接触电极301时，直接腐蚀所述栅线引线2031a。
由于从透明导电接触电极301渗透的水汽不易通过相互的错位排列的所述第一过孔3021以及所述第二过孔2051到达所述栅线引线2031a，因此，所述栅线引线2031a可以采用铝-钕等具有较强抗腐蚀能力的金属合金材料，也可以采用钼等具有较弱抗腐蚀能力的金属单质材料；而所述源漏极保留图案303由于直接通过所述第二过孔2051与所述透明导电接触电极301连接，从所述透明导电接触电极301渗透的水汽可对所述源漏极保留图案303造成腐蚀，因此，所述源漏极金属层可以采用铝-钕等具有较强抗腐蚀能力的金属合金材料。
针对上述所述阵列基板01的可选的制备方法二，参考图4所示，具体可包括：
S21、在所述衬底基板10上形成包括位于所述像素区20的栅极2001、栅线203(图中未标识出)以及位于所述外围布线区30的栅线引线2031的栅金属层。
S22、在形成有包括所述栅金属层的基板上依次形成栅绝缘层205和位于所述像素区20的有源层；其中，在所述栅绝缘层205上形成位于所述外围布线区30的第四过孔2052，所述第四过孔2052露出所述栅线引线2031a。
S23、在形成有包括所述栅绝缘层205和所述有源层的基板上形成包括位于所述像素区20的源极2002、漏极2003、与所述源极2002电连接的数据线204(图中未标识出)的源漏金属层。
S24、在形成有包括所述源漏金属层的基板上形成位于所述像素区20的第一透明电极以及位于所述外围布线区30的第一透明电极保留图案304；其中，所述第一透明电极保留图案304通过所述第四过孔2052与所述栅线引线2031a电连接。
S25、在形成有包括所述第一透明电极以及所述第一透明电极保留图案304的基板上形成钝化层302；其中，在所述钝化层302上形成位于所述外围布线区30的第三过孔3022，所述第三过孔3022露出所述第一透明电极保留图案304。
S26、在形成有包括钝化层302的基板上形成位于所述像素区20的第二透明电极以及位于所述外围布线区30的透明导电接触电极301；其中，所述透明导电接触电极301通过所述第三过孔3022与所述第一透明电极保留图案304电连接。
其中，所述第一透明电极和所述第二透明电极其中之一为像素电极201，另一个为公共电极202。
这里，当所述第二透明电极为公共电极202，所述第一透明电极为像素电极201的情况下，参考图4所示，例如可以在所述步骤S24中，形成位于所述像素区20的所述像素电极201以及位于所述外围布线区30的所述第一透明电极保留图案304，在此情况下，在所述步骤S26中形成位于所述像素区20的所述公共电极202以及位于所述外围布线区30的所述透明导电接触电极301。
当所述第一透明电极为公共电极202，第二透明电极为像素电极201的情况下，在完成所述步骤S23之后、进行所述步骤S24之前需形成绝缘层，以使源极2002、漏极2003与所述第一透明电极绝缘。
这样，参考图4所示，由于所述透明导电接触电极301通过所述第三过孔3022与所述第一透明电极保留图案304电连接，而所述第一透明电极保留图案304通过所述第四过孔2052与所述栅线引线2031a电连接，且所述第三过孔3022与所述第四过孔2052在垂直方向上没有交叠，可以避免水汽渗透所述透明导电接触电极301时，直接腐蚀所述栅线引线2031a。
这里，由于制作所述第一透明电极一般采用ITO(Indium TinOxide，氧化铟锡)等透明导电材料，其本身抗腐蚀性相对较高，因此，本发明实施例不限定所述第一透明电极所采用的材料。
针对上述所述阵列基板01的可选的制备方法三，参考图5所示，具体可包括：
S31、在所述衬底基板10上形成包括位于所述像素区20的栅极2001、栅线203(图中未标识出)的栅金属层。
S32、在形成有包括所述栅金属层的基板上依次形成栅绝缘层205和位于所述像素区20的有源层。
S33、在形成有包括所述栅绝缘层205和所述有源层的基板上形成包括位于所述像素区20的源极2002、漏极2003、与所述源极2002电连接的数据线204(图中未标识出)、以及位于所述外围布线区30的数据线引线2041a的源漏金属层。
S34、在形成有包括所述源漏金属层的基板上形成保护层306；其中，在所述保护层306上形成位于所述外围布线区30的第六过孔3061，所述第六过孔3061露出所述数据线引线2041a。
S35、在形成有所述保护层306的基板上形成位于所述像素区20的第二透明电极以及位于所述外围布线区30的第二透明电极保留图案305。
S36、在形成有包括所述第二透明电极以及所述第二透明电极保留图案305的基板上形成钝化层302；其中，在所述钝化层302上形成位于所述外围布线区30的第五过孔3023，所述第五过孔3023露出所述第二透明电极保留图案305。
S37、在形成有所述钝化层302的基板上形成位于所述像素区20的第一透明电极以及位于所述外围布线区30的透明导电接触电极301，所述透明导电接触电极301通过所述第五过孔3023与所述第二透明电极保留图案305电连接。
其中，所述第一透明电极和所述第二透明电极其中之一为像素电极201，另一个为公共电极202。
这里，当所述第二透明电极为像素电极201，所述第一透明电极为公共电极202的情况下，参考图5所示，例如可以在所述步骤S34中需在所述保护层306上形成位于像素区20的过孔，该过孔露出所述漏极2003；在所述步骤S35中，形成位于所述像素区20的所述像素电极201以及位于所述外围布线区30的所述第二透明电极保留图案305，其中所述像素电极201通过该过孔与所述漏极2003电连接；在此情况下，在所述步骤S37中形成位于所述像素区20的所述公共电极202以及位于所述外围布线区30的所述透明导电接触电极301。
当所述第一透明电极为像素电极201，第二透明电极为公共电极202的情况下，则需在位于所述像素区20的所述保护层306上和所述钝化层302上均形成用于连接所述像素电极201和所述漏极2003的过孔，在此不再赘述。
这样，参考图5所示，由于所述透明导电接触电极301通过所述第五过孔3023与所述第二透明电极保留图案305电连接，而所述第二透明电极保留图案305通过所述第六过孔3061与所述数据线引线2041a电连接，且所述第五过孔3023与所述第六过孔3061在垂直方向上没有交叠，可以避免水汽渗透所述透明导电接触电极301时，直接腐蚀所述数据线引线2041a。
针对上述所述阵列基板01的可选的制备方法四，参考图6所示，具体可包括：
S41、在所述衬底基板10上形成包括位于所述像素区20的源极2002、漏极2003、与所述源极2002连接的数据线204(图中未标识出)以及位于所述外围布线区30的数据线引线2041a的源漏金属层。
S42、在形成有包括所述源漏金属层的基板上依次形成位于所述像素区20的有源层和栅绝缘层205；其中，在所述栅绝缘层205上形成位于所述外围布线区30的第八过孔2053，所述第八过孔2053露出所述数据线引线2041a。
S43、在形成有包括所述栅绝缘层205的基板上形成包括位于所述像素区20的栅极2001、栅线203(图中未标识出)以及位于所述外围布线区30的栅极保留图案307的栅金属层。
S44、在形成有包括所述栅金属层的基板上形成钝化层302；其中，在所述钝化层302上形成位于所述外围布线区30的第七过孔3024，所述第七过孔3024露出所述栅极保留图案307。
S45、在形成有包括所述钝化层302的基板上形成位于所述像素区20的第一透明电极和位于所述外围布线区30的透明导电接触电极301，所述透明导电接触电极301通过所述第七过孔3024与所述栅极保留图案307电连接。
其中，在形成所述钝化层302之前，所述制备方法还包括：在所述衬底基板10上形成位于所述像素区20的第二透明电极；所述第一透明电极和所述第二透明电极其中之一为像素电极201，另一个为公共电极202。
这里，当所述第二透明电极为像素电极201，所述第一透明电极为公共电极202的情况下，参考图6所示，例如可以在完成所述步骤S41之后、进行所述步骤S42之前，形成位于所述像素区20的所述像素电极201；在此情况下，在所述步骤S45中形成位于所述像素区20的所述公共电极202以及位于所述外围布线区30的所述透明导电接触电极301。
当所述第一透明电极为像素电极201，所述第二透明电极为公共电极202的情况下，可以在完成所述步骤S43之后，进行所述步骤S44之前，形成绝缘层和位于所述像素区20的所述公共电极202；在此情况下，在所述步骤S45中形成位于所述像素区20的所述像素电极201以及位于所述外围布线区30的所述透明导电接触电极301。
这样，参考图6所示，由于所述透明导电接触电极301通过设置于钝化层302上的所述第七过孔3024与所述栅极保留图案307电连接，所述栅极保留图案307通过设置于所述栅绝缘层205上的所述第八过孔2053与所述数据线引线2041a电连接，且所述第七过孔3024与所述第八过孔2053在垂直方向上没有交叠，可以避免水汽渗透所述透明导电接触电极301时，直接腐蚀所述数据线引线2041a。
这里，由于从透明导电接触电极301渗透的水汽不易通过上方的错位排列的所述第七过孔3024以及所述第八过孔2053到达所述数据线引线2041a，因此，这里所述数据线引线2041a的材料可以采用铝-钕等具有较强抗腐蚀能力的金属合金，也可以采用钼等具有较弱抗腐蚀能力的金属单质；而所述栅极保留图案307由于直接通过所述第七过孔3024与所述透明导电接触电极301连接，从透明导电接触电极301渗透的水汽可对所述栅极保留图案307造成腐蚀，因此，这里所述栅极保留图案307的材料可以采用铝-钕等具有较强抗腐蚀能力的金属合金。
需要说明的是，本技术领域技术人员还应该明白，本发明所有附图是阵列基板的简略的示意图，只为清楚描述本方案体现了与发明点相关的结构，对于其他的与发明点无关的结构是现有结构，在附图中并未体现或只体现部分。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种阵列基板，包括像素区和外围布线区，其特征在于，
所述外围布线区包括设置在衬底基板上的透明导电接触电极，所述透明导电接触电极通过设置于不同绝缘层上的过孔与设置于下方的金属电极线电连接，且位于不同绝缘层的过孔之间在投影方向无交叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述像素区包括设置在所述衬底基板上的多个薄膜晶体管、公共电极和与所述薄膜晶体管的漏极电连接的像素电极；
所述透明导电接触电极与所述像素电极和所述公共电极二者中位于上方的同层设置。
3.根据权利要求2所述的阵列基板，其特征在于，所述像素区还包括设置在所述衬底基板上的数据线和栅线；
所述金属电极线包括栅线的延伸线和/或数据线的延伸线。
4.根据权利要求3所述的阵列基板，其特征在于，所述薄膜晶体管为底栅型薄膜晶体管；所述栅线的延伸线包括栅线引线，且所述栅线引线与所述栅线、所述薄膜晶体管的栅极同层设置；
所述透明导电接触电极通过设置于钝化层上的第一过孔与源漏极保留图案电连接，所述源漏极保留图案通过设置于栅绝缘层上的第二过孔与所述栅线引线电连接；
其中，所述钝化层位于像素区和外围布线区，且在所述像素区中位于所述像素电极和所述公共电极之间；所述源漏极保留图案与所述源极和漏极同层设置；
所述栅绝缘层位于所述像素区和外围布线区，且在所述像素区中位于所述栅极与所述源极和所述漏极之间。
5.根据权利要求3所述的阵列基板，其特征在于，所述薄膜晶体管为底栅型薄膜晶体管；所述栅线的延伸线包括栅线引线，且所述栅线引线与所述栅线、所述薄膜晶体管的栅极同层设置；
所述透明导电接触电极通过设置于钝化层上的第三过孔与第一透明电极保留图案电连接，所述第一透明电极保留图案通过设置于栅绝缘层上的第四过孔与所述栅线引线电连接；
其中，所述钝化层位于像素区和外围布线区，且在所述像素区中位于所述像素电极和所述公共电极之间；所述第一透明电极保留图案与所述像素电极和所述公共电极中位于下方的电极同层设置；
所述栅绝缘层位于所述像素区和外围布线区，且在所述像素区中位于所述栅极与所述源极和所述漏极之间。
6.根据权利要求3所述的阵列基板，其特征在于，薄膜晶体管为底栅型薄膜晶体管；所述数据线的延伸线包括数据线引线，且所述数据线引线与所述数据线、所述薄膜晶体管的源极和漏极同层设置；
所述透明导电接触电极通过设置于钝化层上的第五过孔与第二透明电极保留图案电连接，所述第二透明电极保留图案通过设置于保护层上的第六过孔与所述数据线引线电连接；
其中，所述钝化层位于像素区和外围布线区，且在所述像素区中位于所述像素电极和所述公共电极之间；所述第二透明电极保留图案与所述像素电极和所述公共电极中位于下方的电极同层设置；
所述保护层位于所述像素区和外围布线区，且在所述像素区中位于所述源极和所述漏极与靠近的所述像素电极或所述公共电极之间。
7.根据权利要求3所述的阵列基板，其特征在于，薄膜晶体管为顶栅型薄膜晶体管；
所述数据线的延伸线包括数据线引线，且所述数据线引线与所述数据线、所述薄膜晶体管的源极和漏极同层设置；
所述透明导电接触电极通过设置于钝化层上的第七过孔与栅极保留图案电连接，所述栅极保留图案通过设置于栅绝缘层上的第八过孔与所述数据线引线电连接；
其中，所述钝化层位于像素区和外围布线区，且在所述像素区中位于所述栅极上方；所述栅极保留图案与所述栅极同层设置；
所述栅绝缘层位于所述像素区和外围布线区，且在所述像素区中位于所述栅极与所述源极和所述漏极之间。
8.根据权利要求2所述的阵列基板，其特征在于，所述透明导电接触电极与所述公共电极同层设置；
其中，所述像素电极设置于所述公共电极和所述衬底基板之间。
9.根据权利要求2所述的阵列基板，其特征在于，所述透明导电接触电极与所述像素电极同层设置；
其中，所述公共电极设置于所述像素电极和所述衬底基板之间。
10.一种如权利要求1至9任一项所述阵列基板的制备方法，其特征在于，包括：
在衬底基板的像素区周边的外围布线区形成金属电极线、以及位于所述金属电极线上方的透明导电接触电极；
其中，所述透明导电接触电极通过形成于不同绝缘层上的过孔与形成于下方的所述金属电极线电连接，且位于不同绝缘层的过孔之间在投影方向无交叠。
11.根据权利要求10所述的制备方法，其特征在于，所述制备方法还包括：
在所述衬底基板的所述像素区形成多个薄膜晶体管、公共电极和与所述薄膜晶体管的漏极电连接的像素电极；
其中，所述透明导电接触电极与所述像素电极和所述公共电极二者中位于上方的同层形成。
12.根据权利要求11所述的制备方法，其特征在于，
所述在衬底基板的外围布线区形成金属电极线，包括：在所述衬底基板的所述外围布线区形成栅线的延伸线和/或数据线的延伸线。
13.根据权利要求12所述的制备方法，其特征在于，所述制备方法具体包括：
在所述衬底基板上形成包括位于所述像素区的栅极、栅线以及位于所述外围布线区的栅线引线的栅金属层；
在形成有包括所述栅金属层的基板上依次形成栅绝缘层和位于所述像素区的有源层；其中，在所述栅绝缘层上形成位于所述外围布线区的第二过孔，所述第二过孔露出所述栅线引线；
在形成有包括所述栅绝缘层和所述有源层的基板上形成包括位于所述像素区的源极、漏极、与所述源极电连接的数据线以及位于所述外围布线区的源漏极保留图案的源漏金属层；所述源漏极保留图案通过所述第二过孔与所述栅线引线电连接；
在形成有包括所述源漏金属层的基板上形成钝化层；其中，在所述钝化层上形成位于所述外围布线区的第一过孔，所述第一过孔露出所述源漏极保留图案；
在形成有所述钝化层的基板上形成位于所述像素区的第一透明电极和位于所述外围布线区的透明导电接触电极，所述透明导电接触电极通过所述第一过孔与所述源漏极保留图案电连接；
其中，在形成所述钝化层之前，所述制备方法还包括：在所述衬底基板上形成位于所述像素区的第二透明电极；
所述第一透明电极和所述第二透明电极其中之一为像素电极，另一个为公共电极。
14.根据权利要求12所述的制备方法，其特征在于，所述制备方法具体包括：
在所述衬底基板上形成包括位于所述像素区的栅极、栅线以及位于所述外围布线区的栅线引线的栅金属层；
在形成有包括所述栅金属层的基板上依次形成栅绝缘层和位于所述像素区的有源层；其中，在所述栅绝缘层上形成位于所述外围布线区的第四过孔，所述第四过孔露出所述栅线引线；
在形成有包括所述栅绝缘层和所述有源层的基板上形成包括位于所述像素区的源极、漏极、与所述源极电连接的数据线的源漏金属层；
在形成有包括所述源漏金属层的基板上形成位于所述像素区的第一透明电极以及位于所述外围布线区的第一透明电极保留图案；其中，所述第一透明电极保留图案通过所述第四过孔与所述栅线引线电连接；
在形成有包括所述第一透明电极以及所述第一透明电极保留图案的基板上形成钝化层；其中，在所述钝化层上形成位于所述外围布线区的第三过孔，所述第三过孔露出所述第一透明电极保留图案；
在形成有包括钝化层的基板上形成位于所述像素区的第二透明电极以及位于所述外围布线区的透明导电接触电极；其中，所述透明导电接触电极通过所述第三过孔与所述第一透明电极保留图案电连接；
其中，所述第一透明电极和所述第二透明电极其中之一为像素电极，另一个为公共电极。
15.根据权利要求12所述的制备方法，其特征在于，所述制备方法具体包括：
在所述衬底基板上形成包括位于所述像素区的栅极、栅线的栅金属层；
在形成有包括所述栅金属层的基板上依次形成栅绝缘层和位于所述像素区的有源层；
在形成有包括所述栅绝缘层和所述有源层的基板上形成包括位于所述像素区的源极、漏极、与所述源极电连接的数据线、以及位于所述外围布线区的数据线引线的源漏金属层；
在形成有包括所述源漏金属层的基板上形成保护层；其中，在所述保护层上形成位于所述外围布线区的第六过孔，所述第六过孔露出所述数据线引线；
在形成有所述保护层的基板上形成位于所述像素区的第二透明电极以及位于所述外围布线区的第二透明电极保留图案；
在形成有包括所述第二透明电极以及所述第二透明电极保留图案的基板上形成钝化层；其中，在所述钝化层上形成位于所述外围布线区的第五过孔，所述第五过孔露出所述第二透明电极保留图案；
在形成有所述钝化层的基板上形成位于所述像素区的第一透明电极以及位于所述外围布线区的透明导电接触电极，所述透明导电接触电极通过所述第五过孔与所述第二透明电极保留图案电连接；
其中，所述第一透明电极和所述第二透明电极其中之一为像素电极，另一个为公共电极。
16.根据权利要求12所述的制备方法，其特征在于，所述制备方法具体包括：
在所述衬底基板上形成包括位于所述像素区的源极、漏极、与所述源极连接的数据线以及位于所述外围布线区的数据线引线的源漏金属层；
在形成有包括所述源漏金属层的基板上依次形成位于所述像素区的有源层和栅绝缘层；其中，在所述栅绝缘层上形成位于所述外围布线区的第八过孔，所述第八过孔露出所述数据线引线；
在形成有包括所述栅绝缘层的基板上形成包括位于所述像素区的栅极、栅线以及位于所述外围布线区的栅极保留图案的栅金属层；
在形成有包括所述栅金属层的基板上形成钝化层；其中，在所述钝化层上形成位于所述外围布线区的第七过孔，所述第七过孔露出所述栅极保留图案；
在形成有包括所述钝化层的基板上形成位于所述像素区的第一透明电极和位于所述外围布线区的透明导电接触电极，所述透明导电接触电极通过所述第七过孔与所述栅极保留图案电连接；
其中，在形成所述钝化层之前，所述制备方法还包括：在所述衬底基板上形成位于所述像素区的第二透明电极；
所述第一透明电极和所述第二透明电极其中之一为像素电极，另一个为公共电极。
17.一种显示装置，其特征在于，包括权利要求1至9任一项所述的阵列基板。
18.一种母板，其特征在于，包括至少一个阵列基板，所述阵列基板为权利要求1至9任一项所述的阵列基板。
19.根据权利要求18所述的母板，其特征在于，所述母板还包括：
与所述阵列基板的数据线平行，且与透明导电接触电极均电连接的测试栅线；和/或，
与所述阵列基板的栅线平行，且与所述透明导电接触电极均电连接的测试数据线；
其中，所述测试栅线和/或所述测试数据线与所述透明导电接触电极同层设置。
20.根据权利要求19所述的母板，其特征在于，所述测试栅线和所述测试数据线电连接。
CN201310741386.7A 2013-12-27 2013-12-27 一种母板、阵列基板及制备方法、显示装置 Active CN103728804B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310741386.7A CN103728804B (zh) 2013-12-27 2013-12-27 一种母板、阵列基板及制备方法、显示装置
US14/432,025 US9461074B2 (en) 2013-12-27 2014-05-20 Motherboard, array substrate and fabrication method thereof, and display device
PCT/CN2014/077920 WO2015096360A1 (zh) 2013-12-27 2014-05-20 一种阵列基板、其制备方法、以及包括该阵列基板的母板和显示装置
EP14861100.7A EP3088951B1 (en) 2013-12-27 2014-05-20 Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310741386.7A CN103728804B (zh) 2013-12-27 2013-12-27 一种母板、阵列基板及制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103728804A true CN103728804A (zh) 2014-04-16
CN103728804B CN103728804B (zh) 2016-02-24

Family

ID=50452941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310741386.7A Active CN103728804B (zh) 2013-12-27 2013-12-27 一种母板、阵列基板及制备方法、显示装置

Country Status (4)

Country Link
US (1) US9461074B2 (zh)
EP (1) EP3088951B1 (zh)
CN (1) CN103728804B (zh)
WO (1) WO2015096360A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972242A (zh) * 2014-04-22 2014-08-06 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
WO2015096360A1 (zh) * 2013-12-27 2015-07-02 京东方科技集团股份有限公司 一种阵列基板、其制备方法、以及包括该阵列基板的母板和显示装置
CN105892750A (zh) * 2016-04-20 2016-08-24 京东方科技集团股份有限公司 触控基板制造方法、触控基板和触控显示屏
CN105895637A (zh) * 2016-05-05 2016-08-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN112882295A (zh) * 2021-02-05 2021-06-01 惠科股份有限公司 一种显示面板和显示装置
CN113540184A (zh) * 2021-06-16 2021-10-22 合肥维信诺科技有限公司 一种显示面板及其制备方法
CN114236922A (zh) * 2021-12-06 2022-03-25 昆山龙腾光电股份有限公司 反射式阵列基板及制作方法、反射式显示面板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016033980A (ja) * 2014-07-31 2016-03-10 キヤノン株式会社 撮像デバイス、撮像装置および撮像システム
KR102148491B1 (ko) * 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
JP6625212B2 (ja) * 2016-06-09 2019-12-25 シャープ株式会社 表示装置及びその製造方法
CN109524421A (zh) * 2019-01-04 2019-03-26 京东方科技集团股份有限公司 转接基板及其制造方法、阵列基板及显示装置
CN111638616B (zh) * 2019-03-01 2022-04-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板及其制作方法
CN113113431B (zh) * 2021-04-13 2023-08-29 合肥鑫晟光电科技有限公司 阵列基板及其制备方法和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276384A (en) * 1992-08-26 1994-01-04 Tektronix, Inc. Electrode configuration for channel confinement of plasma discharge in an electrode structure using an ionizable gaseous medium
US20100173433A1 (en) * 2006-07-19 2010-07-08 Yong Han Park Liquid crystal display panel and method of manufacturing the same
CN202171704U (zh) * 2011-06-15 2012-03-21 北京京东方光电科技有限公司 一种阵列基板及其接触端子区电极结构
CN102403311A (zh) * 2010-09-16 2012-04-04 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN102929059A (zh) * 2012-11-14 2013-02-13 信利半导体有限公司 一种薄膜晶体管液晶显示屏

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102392B2 (ja) * 1997-10-28 2000-10-23 日本電気株式会社 半導体デバイスおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR101265217B1 (ko) * 2006-07-20 2013-05-23 삼성디스플레이 주식회사 유기 박막트랜지스터 기판 및 그 제조방법
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101587936B1 (ko) * 2009-10-26 2016-01-25 삼성디스플레이 주식회사 표시 장치용 모기판 및 이의 제조 방법
CN103728804B (zh) * 2013-12-27 2016-02-24 京东方科技集团股份有限公司 一种母板、阵列基板及制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276384A (en) * 1992-08-26 1994-01-04 Tektronix, Inc. Electrode configuration for channel confinement of plasma discharge in an electrode structure using an ionizable gaseous medium
US20100173433A1 (en) * 2006-07-19 2010-07-08 Yong Han Park Liquid crystal display panel and method of manufacturing the same
CN102403311A (zh) * 2010-09-16 2012-04-04 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN202171704U (zh) * 2011-06-15 2012-03-21 北京京东方光电科技有限公司 一种阵列基板及其接触端子区电极结构
CN102929059A (zh) * 2012-11-14 2013-02-13 信利半导体有限公司 一种薄膜晶体管液晶显示屏

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096360A1 (zh) * 2013-12-27 2015-07-02 京东方科技集团股份有限公司 一种阵列基板、其制备方法、以及包括该阵列基板的母板和显示装置
US9461074B2 (en) 2013-12-27 2016-10-04 Boe Technology Group Co., Ltd. Motherboard, array substrate and fabrication method thereof, and display device
CN103972242A (zh) * 2014-04-22 2014-08-06 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN103972242B (zh) * 2014-04-22 2016-12-28 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法
CN105892750A (zh) * 2016-04-20 2016-08-24 京东方科技集团股份有限公司 触控基板制造方法、触控基板和触控显示屏
CN105895637A (zh) * 2016-05-05 2016-08-24 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN112882295A (zh) * 2021-02-05 2021-06-01 惠科股份有限公司 一种显示面板和显示装置
CN113540184A (zh) * 2021-06-16 2021-10-22 合肥维信诺科技有限公司 一种显示面板及其制备方法
CN113540184B (zh) * 2021-06-16 2023-11-28 合肥维信诺科技有限公司 一种显示面板及其制备方法
CN114236922A (zh) * 2021-12-06 2022-03-25 昆山龙腾光电股份有限公司 反射式阵列基板及制作方法、反射式显示面板
CN114236922B (zh) * 2021-12-06 2024-01-16 昆山龙腾光电股份有限公司 反射式阵列基板及制作方法、反射式显示面板

Also Published As

Publication number Publication date
US9461074B2 (en) 2016-10-04
WO2015096360A1 (zh) 2015-07-02
US20160027800A1 (en) 2016-01-28
CN103728804B (zh) 2016-02-24
EP3088951B1 (en) 2020-04-08
EP3088951A1 (en) 2016-11-02
EP3088951A4 (en) 2017-05-31

Similar Documents

Publication Publication Date Title
CN103728804B (zh) 一种母板、阵列基板及制备方法、显示装置
CN103293811B (zh) 一种阵列基板及其制作方法、显示装置
CN104218042B (zh) 一种阵列基板及其制备方法、显示装置
CN103676354B (zh) 电极结构及制备方法、阵列基板及制备方法和显示装置
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN101207138B (zh) 薄膜晶体管基板及其制造方法
CN103474436B (zh) 一种阵列基板及其制作方法、显示装置
US20090174681A1 (en) Liquid crystal display panel and touch panel therefor
CN103197463B (zh) 一种彩膜基板及其制作方法、触摸屏、显示装置
CN103021940B (zh) 阵列基板及其制造方法、显示装置
CN103941488A (zh) 一种边缘场型液晶显示装置、阵列基板及其制造方法
CN102750024A (zh) 用于嵌入式触摸传感器液晶显示装置的基板及其制造方法
CN105093736A (zh) Ips阵列基板及其制作方法、显示器件
CN103680317B (zh) 一种阵列基板及其制造方法和显示装置
CN102945846A (zh) 阵列基板及其制造方法、显示装置
CN102790051A (zh) 阵列基板及其制备方法、显示装置
CN105093606A (zh) 阵列基板、液晶显示面板和液晶显示装置
CN104091831A (zh) 一种薄膜晶体管、阵列基板和显示装置
CN202794782U (zh) 一种交替布线的接触端子对
CN104183607A (zh) 阵列基板及其制造方法、显示装置
CN103681692A (zh) 一种阵列基板及其制作方法、显示装置
CN100504561C (zh) 像素结构、其制作方法及多域垂直配向型液晶显示装置
CN104749846B (zh) 一种阵列基板及其制作方法、显示面板
CN203179887U (zh) 一种阵列基板及显示装置
CN104752442B (zh) 一种阵列基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant