CN104752442B - 一种阵列基板 - Google Patents
一种阵列基板 Download PDFInfo
- Publication number
- CN104752442B CN104752442B CN201510137030.1A CN201510137030A CN104752442B CN 104752442 B CN104752442 B CN 104752442B CN 201510137030 A CN201510137030 A CN 201510137030A CN 104752442 B CN104752442 B CN 104752442B
- Authority
- CN
- China
- Prior art keywords
- data wire
- detection zone
- base palte
- array base
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板，用以防止阵列基板的PAD区域内的数据线被腐蚀，进而提高产品的成品率。本发明提供的阵列基板，包括阵列区域、PAD区域和检测区域，所述阵列基板中的至少一条数据线上具有薄膜晶体管TFT结构，所述PAD区域中的数据线与所述检测区域中的数据线之间存在沟道，当对所述检测区域施加检测信号时，所述PAD区域中的数据线与所述检测区域中的数据线通过所述TFT导通。
Description
技术领域
本发明涉及显示器技术领域，尤其涉及一种阵列基板。
背景技术
薄膜晶体管液晶显示装置(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)是一种主要的平板显示装置(Flat Panel Display，简称为FPD)。
图1为现有的阵列基板结构示意图，如图1所示，现有技术中的TFT-LCD阵列基板中包括阵列区域1、PAD区域2和检测区域3，具体地，阵列区域是阵列基板的工作区域，具有栅线、数据线及公共电极线等信号线、像素电极、公共电极及薄膜晶体管(TFT)等组件，通过这些组件形成驱动液晶的电场。PAD区域为压接区域，是经切割及研磨工艺之后，将阵列基板的信号线与外部的驱动电路板(例如，覆晶薄膜(Chip On Flex,or,Chip On Film，COF))的引线进行压接的区域。PAD区域一般只设有信号线，而不需要像素电极和TFT等组件。PAD区域位于阵列基板的4个边中的其中一个或相邻的两个边上。为了将外部的驱动电路板的引线和阵列基板的信号线电连接，PAD区域的信号线上方必须没有绝缘层(栅绝缘层或钝化层等)覆盖。检测区域是形成于阵列基板最外围的一个区域，具有信号线，此处的信号线由于用于阵列基板的测试后被切割掉，因此，此区域称之为检测区域。
如图1所示，现有的阵列基板的结构包括：透明基板10、栅线11、栅绝缘层12、钝化层13及导电层14。透明基板10上设置有栅线11，栅绝缘层12和钝化层13依次覆盖在栅线11上；栅绝缘层12和钝化层13相同的位置上形成有连接孔，用于将导电层14与栅线11电连接，使得能够将外部驱动电路板的信号传输至栅线11。导电层14通常采用ITO或IZO等材料形成，其原因为在通过ITO或IZO等材料通过构图工艺形成像素电极或公共电极时，同时构图出导电层14的图形，以便于简化制造工艺。
图1中切割线4表示阵列基板测试完毕之后，切割并研磨的位置。之后，在阵列基板上安装外部的驱动电路板(例如COF)，制造阵列基板的信号线，特别是数据线通常采用铜、铝等金属或其合金制作。尤其是，制造大屏幕TV或宽屏液晶显示器的阵列基板时，为了保障其显示性能，数据线的电阻必须满足要求，不能过高，但是这种采用铜、铝等金属或合金制造的阵列基板存在易被腐蚀的缺陷，具体而言，易从检测区域的数据线暴露的地方受到腐蚀，这种腐蚀现象在对阵列基板进行测试的高温高湿环境尤为严重。甚至可以从检测区域腐蚀到阵列区域。导致在测试时显示为正常的阵列基板，在组装完成之后出现工作异常或无法工作的现象，严重影响产品的成品率。
发明内容
本发明实施例提供了一种阵列基板，用以防止阵列基板的PAD区域内的数据线被腐蚀，进而提高产品的成品率。
本发明实施例提供的一种阵列基板，包括阵列区域、PAD区域和检测区域，所述阵列基板中的至少一条数据线上具有薄膜晶体管TFT结构，所述PAD区域中的数据线与所述检测区域中的数据线之间存在沟道，当对所述检测区域施加检测信号时，所述PAD区域中的数据线与所述检测区域中的数据线通过所述TFT导通。
本发明实施例提供的所述阵列基板中的至少一条数据线上具有薄膜晶体管TFT结构，所述PAD区域中的数据线与所述检测区域中的数据线之间存在沟道，当对所述检测区域施加检测信号时，所述PAD区域中的数据线与所述检测区域中的数据线通过所述TFT导通，从而当检测区域被切割后，由于PAD区域中的数据线与所述检测区域中的数据线之间存在沟道，从而检测区域中的数据线被腐蚀不会影响到PAD区域中的数据线，从而可以避免PAD区域中的数据线被腐蚀。而在切割前，由于PAD区域中的数据线与检测区域中的数据线可以通过TFT导通，所以又不影响阵列基板的检测。
较佳地，所述数据线的下方设置有第一导电层，该第一导电层作为所述TFT的栅极通过过孔与所述检测区域中的数据线电相连，该检测区域中的数据线作为所述TFT的源极或漏级。
较佳地，所述数据线的上方设置有第二导电层，该第二导电层通过所述过孔将所述TFT的栅极与所述检测区域中的数据线电连接。
较佳地，所述第二导电层的材质为氧化铟锡、氧化铟锌、或氧化铝锌。
较佳地，还包括位于所述数据线和所述第一导电层之间的第一绝缘层。
较佳地，还包括位于所述第二导电层和所述数据线之间的第二绝缘层。
较佳地，所述过孔为第一功能过孔，所述第一功能过孔包括穿过所述第一绝缘层和所述第二绝缘层并暴漏出所述第一导电层的第一过孔，以及穿过所述第二绝缘层并暴漏出所述检测区域中的数据线的第二过孔；
所述第二导电层包括两部分，所述第二导电层的第一部分通过所述第一功能过孔将所述TFT的栅极与所述检测区域中的数据线电连接，所述第二导电层的第二部分通过第二功能过孔与所述PAD区中的数据线电连接。
较佳地，所述数据线和/或所述第一导电层为铝、铬、钨、钛、钼之一或任意组合构成的单层或复合层结构。
较佳地，所述第一绝缘层的材料为氮化硅、二氧化硅、或氧化铝。
较佳地，所述第二绝缘层的材料为氮化硅、二氧化硅、或氧化铝。
附图说明
图1为现有的阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的结构示意图；
图3为本发明实施例提供的沿着图2所示的阵列基板的AA线进行剖面所得到的该阵列基板的剖面结构示意图；
图4至图7为本发明实施例提供的数据线制作过程中产生的各个图形示意图。
具体实施方式
本发明实施例提供了一种阵列基板，用以防止阵列基板的PAD区域内的数据线被腐蚀，进而提高产品的成品率。
参见图2，本发明实施例提供的一种阵列基板，包括阵列区域、PAD区域和检测区域，可以认为图2中切割线07左侧为检测区域，右侧为PAD区域，也可以认为图2中切割线07位于检测区域，切割线07至TFT 08的区域都属于检测区域，TFT 08及右侧区域为PAD区域，图2中未示出阵列区域。
所述阵列基板中的至少一条数据线上具有薄膜晶体管TFT 08结构，所述PAD区域中的数据线03与所述检测区域中的数据线02之间存在沟道09，当对所述检测区域施加检测信号时，例如对检测区域内的数据线02或者作为TFT08的栅极的第一导电层01施加高电压信号，则所述PAD区域中的数据线03与所述检测区域中的数据线02通过所述TFT 08导通，从而可以进行检测。
本发明实施例提供的所述阵列基板中的至少一条数据线上具有薄膜晶体管TFT结构，所述PAD区域中的数据线与所述检测区域中的数据线之间存在沟道，当对所述检测区域施加检测信号时，所述PAD区域中的数据线与所述检测区域中的数据线通过所述TFT导通，从而当检测区域被切割后，由于PAD区域中的数据线03与所述检测区域中的数据线02之间存在沟道09，从而检测区域中的数据线02被腐蚀不会影响到PAD区域中的数据线03，从而可以避免PAD区域中的数据线被腐蚀。而在切割前，由于PAD区域中的数据线与检测区域中的数据线可以通过TFT导通，所以又不影响阵列基板的检测。
较佳地，所述数据线的下方设置有第一导电层01，该第一导电层作为所述TFT的栅极通过过孔与所述检测区域中的数据线02电相连，该检测区域中的数据线作为所述TFT的源极或漏级。
较佳地，所述数据线的上方设置有第二导电层051，该第二导电层通过过孔041和过孔042将所述TFT的栅极01与所述检测区域中的数据线02电连接。
图2中所示的导电层052的作用与现有技术相同，即通过过孔06与PAD区域中的数据线03电连接。
需要说明的是，图2中位于最上面一层的是导电层051和052，为了方便理解，将各个过孔画在最上面，但实际上，在最上面看不到过孔。
另外，为了节省工艺，导电层051和导电层052为同一层，在制作时可以同时制作，过孔的个数，也可以根据实际需要而定，并不局限于图中所示。
较佳地，所述第二导电层的材质为氧化铟锡、氧化铟锌、或氧化铝锌。
为了更加清楚的描述本发明实施例提供的阵列基板的结构，沿着图2中的AA线进行剖面的话，可以得到该阵列基板的剖面图如图3所示。
较佳地，本发明实施例提供的阵列基板还包括位于数据线02、03和第一导电层01之间的第一绝缘层301。
较佳地，本发明实施例提供的阵列基板还包括位于所述第二导电层051、052和数据线02、03之间的第二绝缘层302。使得PAD区域中的数据线03的顶端31具有该第二绝缘层的保护，从而可以进一步避免PAD区域中的数据线03不被腐蚀。
较佳地，用于实现第一导电层01和检测区域中的数据线02电连接的过孔为第一功能过孔，所述第一功能过孔包括穿过所述第一绝缘层301和所述第二绝缘层302并暴漏出所述第一导电层01的第一过孔041，以及穿过所述第二绝缘层302并暴漏出所述检测区域中的数据线02的第二过孔042；
所述第二导电层包括两部分，所述第二导电层的第一部分051通过所述第一功能过孔将所述TFT的栅极01与所述检测区域中的数据线02电连接，所述第二导电层的第二部分052通过第二功能过孔06与所述PAD区中的数据线03电连接。
较佳地，所述数据线和/或所述第一导电层为铝、铬、钨、钛、钼之一或任意组合构成的单层或复合层结构。
较佳地，所述第一绝缘层的材料为氮化硅、二氧化硅、或氧化铝。
较佳地，所述第二绝缘层的材料为氮化硅、二氧化硅、或氧化铝。
本发明实施例提供的阵列基板中的数据线的制作流程，例如包括：
步骤一：进行TFT结构中的Gate层金属(即所述的第一导电层)的制作，形成图4所示图形，其中，所述的TFT结构，是指在本发明实施例中的数据线上设置的TFT结构；
步骤二：在Gate层金属上面完全覆盖一层绝缘层，即设置所述的第一绝缘层；
步骤三：在第一绝缘层上设置S/D金属层(即数据线，包括检测区域的数据线和PAD区域的数据线)，形成图5所示图形；
Gate层金属上覆盖的第一绝缘侧在图5中没有表示出来。
此处需要说明的是，本发明实施例提供的附图仅作为一种示意，并不能对尺寸进行限定，各个图之间的同一结构的尺寸也不是完全一样的。
步骤四：在步骤三形成的结构上面覆盖一层绝缘层，即设置所述的第二绝缘层，在第一绝缘层和第二绝缘层内形成所述的第一功能过孔中的第一过孔，在第二绝缘层上分别形成所述的第一功能过孔中的第二过孔，以及所述的第二功能过孔，形成如图6所示的图形；
第二绝缘层在图6中也没有表示出来。
步骤五：进行ITO层制作，即设置所述的第二导电层，包括所述的第一部分和所述的第二部分，其中，所述的第一部分和所述的第二部分是同层同时形成的，生成第二导电层后得到的数据线形成如图7所示的图形；
图7中为了方便展示过孔和第二导电层之间的位置关系，将过孔画在了第二导电层之上，但实际上过孔在第二导电层之上是看不到的。
其中的各个功能过孔的数量及形状，不局限于附图中所示，可以根据实际需要而定。
最终得到的包括检测区域和PAD区域的任一数据线的形状如图2所示，其主要特征是：在检测区域，数据线上的TFT结构中的gate金属与S/D金属通过过孔041、042导通，检测区域的S/D金属02通过TFT 08与PAD区域的S/D金属03导通，这种设计不影响生产制造过程中的检测；切割线07在TFT的外侧，即位于检测区域，切割完成后，检测区域的S/D金属02和gate金属01顶端会暴露在环境中，而切割线内侧，即PAD区域的S/D金属03的最顶端31处有第二绝缘层302进行保护(参见图3)，因此不会被腐蚀。
综上所述，对于使用覆晶薄膜(Chip On Flex,or,Chip On Film，COF)的液晶显示器件，都是通过引线(即所述的数据线，也可以称为lead线)与COF上的通道(channel)导通，现有技术中lead线在panel外侧都会短接在一起，玻璃切割成panel的过程，会将lead线的短接处切除，这样导致lead线顶端直接暴露在环境中，由于制造液晶显示器件和液晶显示器使用的环境不是严格的干燥环境，环境中存在的水汽或者其他物质会导致lead线金属层腐蚀，大大降低了良率。而本发明实施例中提出了在lead线短接处(即切割线区域)通过设置TFT结构实现lead线(即数据线)的导通，在切割完成后，真正起到导通作用的lead线(即本发明实施例中所述的PAD区域中的数据线)顶端(即图3中的顶端31)不暴露在环境中，避免了真正起到导通作用的lead线金属的腐蚀，并且这种设计不影响产品在制造过程的检测。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种阵列基板，包括阵列区域、PAD区域和检测区域，其特征在于，所述阵列基板中的至少一条数据线上具有薄膜晶体管TFT结构，所述PAD区域中的数据线与所述检测区域中的数据线之间存在沟道，当对所述检测区域施加检测信号时，所述PAD区域中的数据线与所述检测区域中的数据线通过所述TFT导通。
2.根据权利要求1所述的阵列基板，其特征在于，所述PAD区域和检测区域中的数据线的下方设置有第一导电层，该第一导电层作为所述TFT的栅极通过过孔与所述检测区域中的数据线电相连，该检测区域中的数据线作为所述TFT的源极或漏级。
3.根据权利要求2所述的阵列基板，其特征在于，所述PAD区域和检测区域中的数据线的上方设置有第二导电层，该第二导电层通过所述过孔将所述TFT的栅极与所述检测区域中的数据线电连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二导电层的材质为氧化铟锡、氧化铟锌、或氧化铝锌。
5.根据权利要求3所述的阵列基板，其特征在于，还包括位于所述PAD区域和检测区域中的数据线和所述第一导电层之间的第一绝缘层。
6.根据权利要求5所述的阵列基板，其特征在于，还包括位于所述第二导电层和所述PAD区域和检测区域中的数据线之间的第二绝缘层。
7.根据权利要求6所述的阵列基板，其特征在于，所述过孔为第一功能过孔，所述第一功能过孔包括穿过所述第一绝缘层和所述第二绝缘层并暴露 出所述第一导电层的第一过孔，以及穿过所述第二绝缘层并暴漏出所述检测区域中的数据线的第二过孔；
所述第二导电层包括两部分，所述第二导电层的第一部分通过所述第一功能过孔将所述TFT的栅极与所述检测区域中的数据线电连接，所述第二导电层的第二部分通过第二功能过孔与所述PAD区中的数据线电连接。
8.根据权利要求2所述的阵列基板，其特征在于，所述PAD区域和检测区域中的数据线和/或所述第一导电层为铝、铬、钨、钛、钼之一或任意组合构成的单层或复合层结构。
9.根据权利要求5所述的阵列基板，其特征在于，所述第一绝缘层的材料为氮化硅、二氧化硅、或氧化铝。
10.根据权利要求6所述的阵列基板，其特征在于，所述第二绝缘层的材料为氮化硅、二氧化硅、或氧化铝。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510137030.1A CN104752442B (zh) | 2015-03-26 | 2015-03-26 | 一种阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510137030.1A CN104752442B (zh) | 2015-03-26 | 2015-03-26 | 一种阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752442A CN104752442A (zh) | 2015-07-01 |
| CN104752442B true CN104752442B (zh) | 2017-08-11 |
Family
ID=53591875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510137030.1A Active CN104752442B (zh) | 2015-03-26 | 2015-03-26 | 一种阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752442B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105632439A (zh) * | 2016-01-12 | 2016-06-01 | 深圳市华星光电技术有限公司 | Tft结构及其修复方法、goa电路 |
| CN107065363A (zh) * | 2017-06-12 | 2017-08-18 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN113539108B (zh) * | 2021-07-26 | 2023-08-11 | 合肥维信诺科技有限公司 | 阵列基板、显示模组及显示装置 |
| CN113506519B (zh) * | 2021-09-09 | 2021-12-24 | 惠科股份有限公司 | 显示面板及其测试端子 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101556382A (zh) * | 2008-04-10 | 2009-10-14 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法和测试方法 |
| CN101770122A (zh) * | 2008-12-31 | 2010-07-07 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法和测试方法 |
| CN102315227A (zh) * | 2010-06-30 | 2012-01-11 | 北京京东方光电科技有限公司 | Tft阵列基板及其制造方法与检测方法 |
| CN102983102A (zh) * | 2012-12-04 | 2013-03-20 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103676243A (zh) * | 2013-12-24 | 2014-03-26 | 京东方科技集团股份有限公司 | 一种阵列基板组件及其测量方法和显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8791572B2 (en) * | 2007-07-26 | 2014-07-29 | International Business Machines Corporation | Buried metal-semiconductor alloy layers and structures and methods for fabrication thereof |
-
2015
- 2015-03-26 CN CN201510137030.1A patent/CN104752442B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101556382A (zh) * | 2008-04-10 | 2009-10-14 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法和测试方法 |
| CN101770122A (zh) * | 2008-12-31 | 2010-07-07 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法和测试方法 |
| CN102315227A (zh) * | 2010-06-30 | 2012-01-11 | 北京京东方光电科技有限公司 | Tft阵列基板及其制造方法与检测方法 |
| CN102983102A (zh) * | 2012-12-04 | 2013-03-20 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103676243A (zh) * | 2013-12-24 | 2014-03-26 | 京东方科技集团股份有限公司 | 一种阵列基板组件及其测量方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752442A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103454819B (zh) | 用于液晶显示器的阵列基板及其制造方法 | |
| US9632375B2 (en) | Display device | |
| JP6734396B2 (ja) | Ｔｆｔ基板の断線修復方法 | |
| US9750140B2 (en) | Display device | |
| KR101302622B1 (ko) | 액정표시장치 및 액정표시장치의 리페어 방법 | |
| CN102053415B (zh) | 水平电场液晶显示设备 | |
| CN100417998C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US9985053B2 (en) | Array substrate | |
| CN101207138B (zh) | 薄膜晶体管基板及其制造方法 | |
| CN104752442B (zh) | 一种阵列基板 | |
| CN103728804B (zh) | 一种母板、阵列基板及制备方法、显示装置 | |
| CN103474436B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US20070273801A1 (en) | Liquid crystal display and fabricating method thereof | |
| CN100368909C (zh) | 薄膜晶体管阵列基板、液晶显示器件及其制造和检测方法 | |
| CN104680957B (zh) | 显示设备及其制造和测试方法 | |
| KR19980042033A (ko) | 액티브매트릭스형 액정표시장치 | |
| US8754999B2 (en) | Liquid crystal display and method for repairing defective pixel | |
| KR20090126052A (ko) | 박막 트랜지스터 기판 및 이를 표함하는 표시 장치 | |
| TWI552125B (zh) | 顯示裝置及其測試墊 | |
| US9869915B2 (en) | Array substrate and liquid crystal display panel including the same | |
| EP3654092B1 (en) | Display device | |
| US10371997B2 (en) | Array substrate, method of manufacturing the same, and display device | |
| WO2014183420A1 (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN104133333A (zh) | 阵列基板及制作方法 | |
| KR101565818B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |