JP6734396B2 - Ｔｆｔ基板の断線修復方法 - Google Patents

Ｔｆｔ基板の断線修復方法 Download PDF

Info

Publication number
JP6734396B2
JP6734396B2 JP2018555471A JP2018555471A JP6734396B2 JP 6734396 B2 JP6734396 B2 JP 6734396B2 JP 2018555471 A JP2018555471 A JP 2018555471A JP 2018555471 A JP2018555471 A JP 2018555471A JP 6734396 B2 JP6734396 B2 JP 6734396B2
Authority
JP
Japan
Prior art keywords
disconnection
layer
tft substrate
point
repairing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018555471A
Other languages
English (en)
Other versions
JP2019514075A (ja
Inventor
赫 趙
赫 趙
克成 謝
克成 謝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2019514075A publication Critical patent/JP2019514075A/ja
Application granted granted Critical
Publication of JP6734396B2 publication Critical patent/JP6734396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、液晶表示技術分野に関し、特にＴＦＴ基板の断線修復方法に関する。
液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）は現在最も広く使用されているフラットパネルディスプレイの１つであり、液晶パネルが液晶表示装置のコア構成部分である。
従来の液晶パネルは常にカラーフィルタ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ、ＣＦ）基板、薄膜トランジスタアレイ基板（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ａｒｒａｙ Ｓｕｂｓｔｒａｔｅ、ＴＦＴ Ａｒｒａｙ Ｓｕｂｓｔｒａｔｅ）及び２つの基板の間に配置される液晶層（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｌａｙｅｒ）で構成され、その動作原理は、平行する二枚のガラス基板の間に液晶分子を充填し、二枚のガラス基板の間に垂直及び水平である多くの小さな電線があり、通電するかどうかによって液晶分子の方向を変化させるように制御し、バックライトモジュールの光線を屈折することにより、画面を生成する。薄膜トランジスタアレイ基板には液晶の回転を駆動し、各ピクセルの表示を制御するための薄膜トランジスタ（ＴＦＴ）アレイが製造されるが、カラーフィルタ基板には各ピクセルのカラーを形成するためのカラーフィルタ層が設けられる。カラーフィルタ層は赤色カラーレジスト（Ｒｅｄ）、緑色カラーレジスト（Ｇｒｅｅｎ）、及び青色カラーレジスト（Ｂｌｕｅ）が交互配列されてなる。
ＴＦＴ基板の断線とは、ＴＦＴ基板の製造プロセスの欠点に起因して、液晶表示パネルにおける駆動線又は信号線に断線点が発生するため、液晶表示装置に表示する際に、あるピクセル点が常に明状態にあるという現象を意味する。断線がＴＦＴ基板の製造プロセスの欠点に起因するため、製造プロセスを改良しても、断線比率を０に低下することができないことは、液晶表示装置の解決不可能な欠点である。断線が発生する液晶表示装置は品質が悪く、出荷中に断線を発見すれば、該液晶表示装置を廃棄処分にする必要があるため、製造コストを増加させてしまう。廃棄処分量を減少させ、製造コストを削減するために、従来技術はＴＦＴ基板の製造プロセスを完了した後、ＴＦＴ基板に対して断線検出を行って、検査された断線を修復する。
図１及び図２は従来のＴＦＴ断線修復方法で修復されたＴＦＴ基板の構造模式図及び修復位置の断面模式図であり、該ＴＦＴ断線修復方法は断線２０′の断線点２１′に隣接するサブピクセル領域に修復構造を設置し、まず断線点２１′に隣接するサブピクセル領域におけるパッシベーション層５００′に位置するカラーレジスト層６００′の一部を除去（Ｒｅｍｏｖｅ）し、断線点２１′の両端を連通できるカラーレジスト溝６１０′を形成し、次に断線点２１′の両端にレーザ溶接（ｌａｓｅｒ ｗｅｌｄｉｎｇ）し、断線２０′における断線点２１′の両端に位置するパッシベーション層５００′、又はパッシベーション層５００′及び絶縁層３００′を除去し、その後、レーザ化学気相成長法（Ｌａｓｅｒ ＣＶＤ）でカラーレジスト溝６１０′に長金属膜７００′を形成することにより、断線２０′を導通させ、ついでにカラーレジスト溝６１０′の位置するサブピクセル領域に暗点化し、ＴＦＴ断線の修復を完了する。このような断線修復方法は、カラーレジストを除去する際に、カラーレジストを除去するエネルギーが小さすぎる場合、パッシベーション層５００′にカラーレジストが残され、カラーレジストを除去するエネルギーが大きすぎる場合、パッシベーション層５００′に褶曲を形成し、最終的に長金属膜７００′の局所が細すぎて、長金属膜７００′とパッシベーション層５００′との付着効果が悪く、長金属膜７００′の断線及び剥離（Ｐｅｅｌｉｎｇ）リスクが発生しやすく、ＴＦＴ断線の修復成功率を低下させてしまう。
本発明の目的は、長金属膜の付着効果及び均一性を向上させ、長金属膜の断線及び剥離リスクを低下させ、ＴＦＴ基板の断線修復成功率を向上させ、製品の品質を確保し、製品の競争力を向上させることができるＴＦＴ基板の断線修復方法を提供することである。
上記目的を実現するために、本発明はＴＦＴ基板の断線修復方法を提供し、
ベース基板と、前記ベース基板に設置されるパターニングされた第一金属層と、前記ベース基板及び第一金属層に被覆される絶縁層と、前記絶縁層に設置されるパターニングされた第二金属層と、前記絶縁層及び第二金属層に被覆されるパッシベーション層と、を含むＴＦＴ基板を提供するステップ１と、
前記ＴＦＴ基板における断線及び該断線における断線点の位置を特定するステップ２と、
前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置にそれぞれ加工することにより、前記断線の位置する金属層を露出させるステップ３と、
前記パッシベーション層及び断線点の両端に露出する金属層に中間材料層を被覆するステップ４と、
前記中間材料層に長金属膜を形成することにより、前記断線点の両端の前記断線を連通させるステップ５と、を含む。
前記ステップ４における中間材料層の材料がクロム、カドミウム、又は錫である。
前記ステップ２は、具体的に、前記ＴＦＴ基板をアレイテストサイトにて検出し、前記ＴＦＴ基板における断線及び該断線における断線点の位置座標を検索して、該断線点の座標を記録することを含む。
前記ステップ３は、具体的に、前記ＴＦＴ基板を修復装置本体に搬送し、前記修復装置本体が断線点の座標に基づいて対応する断線点を位置特定し、次に、レーザ溶接によって前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置に加工することにより、前記金属層を露出させることを含む。
前記ステップ４における中間材料層の材料がロゾール酸材料である。
前記ステップ４における中間材料層の材料がＣ１９Ｈ２９ＣＯＯＨであり、前記中間材料層が長金属膜の形成に従って次々と気化する。
前記ステップ４は、具体的に、前記ＴＦＴ基板を中間材料サイトに搬送することにより、前記パッシベーション層及び金属層に前記中間材料層を形成することを含む。
前記ＴＦＴ基板は更に前記パッシベーション層に設置されるカラーレジスト層を含み、
前記ステップ３において、該断線点に隣接する領域内のカラーレジスト層の一部を除去し、断線における断線点の両端を連通できるカラーレジスト溝を形成し、前記カラーレジスト溝には前記カラーレジスト層の下方に位置する前記パッシベーション層が露出し、前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置にそれぞれ加工することにより、前記断線の位置する金属層を露出させ、
前記ＴＦＴ基板の断線修復方法は更に前記カラーレジスト溝を有するサブピクセル領域に対して暗点化処理を行うステップ６を含む。
前記ステップ４において、前記カラーレジスト溝の内部のパッシベーション層及び断線点の両端に露出する金属層に中間材料層を被覆する。
前記ステップ６における暗点化処理ステップは、具体的に、
前記長金属膜と空間的に交差する記憶コンデンサの電極線を切断し、暗点化すべきサブピクセル領域のソース電極とデータ線との接続、又は、ドレイン電極とピクセル電極との接続を切断するステップ６１と、
暗点化すべきサブピクセル領域のピクセル電極と記憶コンデンサの電極線とを一体に溶接するステップ６２と、を含む。
本発明は更にＴＦＴ基板の断線修復方法を提供し、
ベース基板と、前記ベース基板に設置されるパターニングされた第一金属層と、前記ベース基板及び第一金属層に被覆される絶縁層と、前記絶縁層に設置されるパターニングされた第二金属層と、前記絶縁層及び第二金属層に被覆されるパッシベーション層と、を含むＴＦＴ基板を提供するステップ１と、
前記ＴＦＴ基板における断線及び該断線における断線点の位置を特定するステップ２と、
前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置にそれぞれ加工することにより、前記断線の位置する金属層を露出させるステップ３と、
前記パッシベーション層及び断線点の両端に露出する金属層に中間材料層を被覆するステップ４と、
前記中間材料層に長金属膜を形成することにより、前記断線点の両端の前記断線を連通させるステップ５と、を含み、
前記ステップ２は、具体的に、前記ＴＦＴ基板をアレイテストサイトにて検出し、前記ＴＦＴ基板における断線及び該断線における断線点の位置座標を検索して、該断線点の座標を記録することを含み、
前記ステップ３は、具体的に、前記ＴＦＴ基板を修復装置本体に搬送し、前記修復装置本体が断線点の座標に基づいて対応する断線点を位置特定し、次に、レーザ溶接によって前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置に加工することにより、前記金属層を露出させることを含む。
本発明は、本発明に係るＴＦＴ基板の断線修復方法であって、まず前記ＴＦＴ基板における断線及び該断線における断線点の位置を特定し、次に前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置にそれぞれ加工することにより、前記断線の位置する金属層を露出させ、ついでに前記パッシベーション層及び断線点の両端に露出する金属層に中間材料層を被覆し、最後に前記中間材料層に長金属膜を形成することにより、前記断線点の両端の前記断線を連通させ、中間材料層の設置によって、カラーレジスト層の残留又はパッシベーション層の褶曲に起因して修復効果が悪いという問題を解決し、長金属膜のパッシベーション層での付着効果及び均一性を向上させ、長金属膜の断線及び剥離リスクを低下させ、ＴＦＴ基板の断線修復成功率を向上させることができるという有益な効果を有する。
本発明の特徴及び技術的内容を更に理解するために、以下の本発明についての詳細な説明及び図面を参照できるが、図面は参照及び説明のためのものであって、本発明を制限するためのものではない。
図１は従来のＴＦＴ基板の断線修復方法で修復されたＴＦＴ基板の構造模式図である。 図２は図１におけるＡ−Ａ′箇所の断面模式図である。 図３は本発明のＴＦＴ基板の断線修復方法でＴＦＴ基板の表示領域内の断線を修復する時のフローチャートである。 図４は図３に示すフローチャートにおけるステップ１の模式図である。 図５は図４におけるＢ−Ｂ′線箇所の断面模式図である。 図６は図３に示すフローチャートにおけるステップ３の模式図である。 図７は図６におけるＢ−Ｂ′線箇所の断面模式図である。 図８は図３に示すフローチャートにおけるステップ４の模式図である。 図９は図８におけるＢ−Ｂ′線箇所の断面模式図である。 図１０は図３に示すフローチャートにおけるステップ５の模式図である。 図１１は中間材料層の材料が金属材料である場合の図１０におけるＢ−Ｂ′線箇所の断面模式図である。 図１２は中間材料層の材料がロゾール酸材料である場合の図１０におけるＢ−Ｂ′線箇所の断面模式図である。 図１３は図３に示すフローチャートにおけるステップ６の模式図である。 図１４は本発明のＴＦＴ基板の断線修復方法のフローチャートである。
本発明に用いた技術的手段及びその効果を更に説明するために、以下、本発明の好適な実施例及びその図面を参照しながら詳しく説明する。
図１４及び図３に示すように、本発明はＴＦＴ基板の断線修復方法を提供し、該方法でＴＦＴ基板の表示領域内の断線を修復する時、以下のステップを含む。
ステップ１、図４及び図５に示すように、ＴＦＴ断線を修復すべきＴＦＴ基板１を提供する。
具体的に、前記ＴＦＴ基板１は、ベース基板１００と、前記ベース基板１００に設置されるパターニングされた第一金属層２００と、前記ベース基板１００及び第一金属層２００に被覆されるゲート絶縁層３００と、前記ゲート絶縁層３００に設置されるパターニングされた第二金属層４００と、前記ゲート絶縁層３００及び第二金属層４００に被覆されるパッシベーション層５００と、前記パッシベーション層５００に設置されるカラーレジスト層６００と、を含み、
前記第一金属層２００は間隔を置いて平行に配列される複数の駆動線２１０を含み、前記第二金属層４００は間隔を置いて平行に配列される複数のデータ線４１０を含み、前記駆動線２１０及びデータ線４１０が空間的に垂直に交差してアレイ状に配列される複数のサブピクセル領域を形成する。
更に、前記ステップ１における第一金属層２００は更に各サブピクセル領域に被覆される記憶コンデンサの電極線（ＣＳＴ Ｌｉｎｅ）２２０、及びそれぞれアレイ状に配列される各サブピクセル領域に対応形成された複数のグリッド電極（図示せず）を含み、前記複数のグリッド電極はそれぞれそれが位置するサブピクセル領域に対応する駆動線２１０に電気的に接続され、前記絶縁層３００は積層設置されたゲート絶縁層及び層間絶縁層を含み、前記複数のグリッド電極の上方のゲート絶縁層と層間絶縁層との間に複数の半導体層３１０が形成され、前記ステップ１における第二金属層４００は更にそれぞれアレイ状に配列される各サブピクセル領域に対応形成された複数のソース電極４２０及びドレイン電極４３０を含み、前記複数のソース電極４２０及びドレイン電極４３０がそれぞれ対応する半導体層３１０の両端に接触し、前記複数のソース電極４２０はそれぞれそれが位置するサブピクセル領域に対応するデータ線４１０に電気的に接続され、前記ＴＦＴ基板１は更に前記カラーレジスト層６００に設けられる、それぞれ各サブピクセル領域に対応形成された複数のピクセル電極（図示せず）を含み、前記複数のピクセル電極はそれぞれそれが位置するサブピクセル領域に対応するドレイン電極４３０に電気的に接続される。
ただし、前記グリッド電極、半導体層３１０、ソース電極４２０、ドレイン電極４３０が共に各サブピクセル領域のスイッチＴＦＴを形成することにより、データ信号の書き込みを制御する。前記ソース電極４２０、ドレイン電極４３０が前記層間絶縁層に形成される貫通孔によって前記半導体層３１０に接触し、前記ピクセル電極が前記カラーレジスト層６００及びパッシベーション層５００に形成される貫通孔によって前記ドレイン電極４３０に接触し、前記ピクセル電極が前記記憶コンデンサの電極線２２０と絶縁的に重ね合わせして記憶コンデンサを形成する。好ましくは、前記絶縁層３００及びパッシベーション層５００の材料が酸化ケイ素、窒化ケイ素、又はそれらの組み合わせであり、前記第一金属層２００及び第二金属層４００の材料がアルミニウム、又は銅である。
具体的に、前記カラーレジスト層６００は様々な異なる色のカラーレジストを含み、好ましくは、前記ステップ１におけるカラーレジスト層６００は順に交互配列される赤色カラーレジストＲ、緑色カラーレジストＧ、及び青色カラーレジストＢを含み、当然ながら、必要に応じて、前記カラーレジスト層６００は更に白色カラーレジスト、黄色カラーレジスト等の様々な色のカラーレジストを含んでもよい。
ステップ２、前記ＴＦＴ基板１をアレイテストサイトにて検出し、前記ＴＦＴ基板１における断線２０及び該断線２０における断線点２１の位置座標を検索して、該断線点２１の座標を記録する。
具体的に、前記断線点２１の座標を対応する修復システムに記録することにより、各装置は修復システムから該座標を取得し、断線点２１の位置を直ちに特定することができる。
具体的に、該断線２０が駆動線２１０であってもよいし、データ線４１０であってもよい。
ステップ３、前記ＴＦＴ基板１を修復装置本体に搬送し、修復装置本体が断線点２１の座標に基づいて対応する断線点２１を位置特定して、レーザで該断線点２１に隣接するサブピクセル領域内のカラーレジスト層６００の一部を除去し、断線２０における断線点２１の両端を連通できるカラーレジスト溝６１０を形成し、次に断線２０における断線点２１の両端の位置にレーザ溶接することにより、断線点２１の両端の金属層を露出させる。
図６及び図７に示すように、断線２０がデータ線４１０である場合、レーザ溶接時に断線点２１の両端のパッシベーション層５００を除去する必要があり、断線２０が駆動線２１０である場合、レーザ溶接時に断線点２１の両端のパッシベーション層５００及び絶縁層３００を除去する必要がある。また、図６における除去されたのは断線点２１の右側のサブピクセル領域内のカラーレジスト層６００の一部であり、必要に応じて、更に断線点２１の左側のサブピクセル領域内のカラーレジスト層６００の一部を除去する案を用いてもよい。
ステップ４、図８及び図９に示すように、前記ＴＦＴ基板１を中間材料サイトに搬送し、前記カラーレジスト溝６１０の内部のパッシベーション層５００及び断線点２１の両端に露出する金属層に中間材料層７００を被覆する。
具体的に、前記中間材料７００層の材料が高接着力の金属であってもよく、クロム、カドミウム、又は錫が好ましい。前記中間材料７００層の材料がロゾール酸材料であってもよく、Ｃ１９Ｈ２９ＣＯＯＨが好ましい。
ステップ５、前記ＴＦＴ基板１をレーザＣＶＤ装置に搬送し、レーザＣＶＤプロセスを利用して前記中間材料層７００に長金属膜８００を形成する。
具体的に、図１０及び図１１に示すように、中間材料層７００が高接着力の金属であり、長金属膜８００が中間材料層７００及び断線点２１の両端のレーザ孔によって断線点２１の両端を接続することにより、断線２０を連通させ、正常に信号を伝送し、それにより断線２０の修復を完了する。
ただし、クロム、カドミウム、又は錫が金属及び非金属といずれもより高い接着力を有するため、中間材料層７００をパッシベーション層５００及び長金属膜８００にしっかりと接着させることができ、長金属膜８００のパッシベーション層５００での付着効果を向上させ、長金属膜８００の脱落を効果的に防止することができ、同時に、中間材料層７００は修復装置本体の大きすぎるカラーレジスト除去エネルギーによるパッシベーション層の褶曲及び小さすぎるカラーレジスト除去エネルギーによるカラーレジストの残留を改善することができ、長金属膜８００の付着面を平坦化し、長金属膜８００の均一性を向上させることができ、長金属膜８００の局所が細すぎるため、断線が発生することを防止し、ＴＦＴ基板の断線修復成功率を向上させる。
具体的に、図１０及び図１２に示すように、中間材料層７００がロゾール酸であり、長金属膜８００は製造中に放熱によってロゾール酸を気化させ、中間材料層７００を無くし、長金属膜８００の製造を完了した後、長金属膜８００が断線点２１の両端のレーザ孔によって断線点２１の両端を接続することにより、断線２０を連通させ、正常に信号を伝送し、それにより断線２０の修復を完了する。
ただし、ロゾール酸が熱の影響を受けると気化するため、長金属膜８００の製造中に、長金属膜８００を形成する溶融された金属がロゾール酸の気化中に次々と堆積し、レベリングすることにより、長金属膜８００内の金属分子同士を更に密着させ、長金属膜８００のパッシベーション層５００での付着効果及び均一性を向上させることができ、ＴＦＴ基板の断線修復成功率を向上させる。
ステップ６、カラーレジスト溝６１０を有するサブピクセル領域に対して暗点化処理を行い、ＴＦＴ基板の断線修復を完了する。
具体的に、図１３に示すように、前記ステップ６は具体的に以下を含む。
ステップ６１、まず前記長金属膜８００と空間的に交差する記憶コンデンサの電極線２２０を切断し、長金属膜８００と記憶コンデンサの電極線２２０との短絡を防止する。
次に暗点化すべきサブピクセル領域のソース電極４２０とデータ線４１０との接続、又は、ドレイン電極４２０とピクセル電極との接続を切断する。
ステップ６２、暗点化すべきサブピクセル領域のピクセル電極と記憶コンデンサの電極線２２０とを一体に溶接することにより、該サブピクセル領域が暗点化状態を呈する。
具体的に、前記断線２０の修復を完了した後、ＴＦＴ基板１を再検出し、修復に成功したと決定すれば、出荷可能になる。
本発明に係る中間材料層を追加する修復方法であって、
まず、加工によって修復対象金属線の上方のパッシベーション層領域を露出させ、前記加工方法は、従来の物理又は化学的方法でパッシベーション層の上方の他の構造（上記実施例における表示領域に対応するカラーレジスト層）を除去することにより、修復対象金属線の断線点近傍の上方のパッシベーション層を露出させることを含み、ここでパッシベーション層が絶縁層と称されてもよく、
次に、レーザ溶接によってパッシベーション層を加工することにより、断線点の両端の修復対象断線とパッシベーション層とが交差する位置に該断線の位置する金属層を露出させ、
最後に、順に該パッシベーション層及び断線点の両端に露出する金属層に中間材料層７００及び長金属膜８００を被覆することにより、断線点の両端の修復対象断線を中間材料層７００及び長金属膜８００によって導通させる本発明に係る中間材料層を追加する修復方法も非表示領域等の他の同様の位置にも適用すると理解される。ここで中間材料層の材料が上記実施例と同様であり、詳細な説明は省略する。
ただし、本発明を非表示領域内の断線の修復に応用する他の具体的な細部は本分野の従来技術に属し、詳細な説明は省略する。
要するに、本発明に係るＴＦＴ基板の断線修復方法であって、まず前記ＴＦＴ基板における断線及び該断線における断線点の位置を特定し、次に前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置にそれぞれ加工することにより、前記断線の位置する金属層を露出させ、ついでに前記パッシベーション層及び断線点の両端に露出する金属層に中間材料層を被覆し、最後に前記中間材料層に長金属膜を形成することにより、前記断線点の両端の前記断線を連通させ、中間材料層の設置によって、カラーレジスト層の残留又はパッシベーション層の褶曲に起因して修復効果が悪いという問題を解決し、長金属膜のパッシベーション層での付着効果及び均一性を向上させ、長金属膜の断線及び剥離リスクを低下させ、ＴＦＴ基板の断線修復成功率を向上させることができる。
以上の説明は、当業者であれば、本発明の技術案及び技術思想に基づいて他の種々の対応する変更及び変形を行うことができるが、すべてのこれらの変更及び変形はいずれも本発明の添付の特許請求の保護範囲に属すべきである。

Claims (16)

  1. ＴＦＴ基板の断線修復方法であって、
    ベース基板と、前記ベース基板に設置されるパターニングされた第一金属層と、前記ベース基板及び第一金属層に被覆される絶縁層と、前記絶縁層に設置されるパターニングされた第二金属層と、前記絶縁層及び第二金属層に被覆されるパッシベーション層と、を含むＴＦＴ基板を提供するステップ１と、
    前記ＴＦＴ基板における断線及び該断線における断線点の位置を特定するステップ２と、
    前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置にそれぞれ加工することにより、前記断線の位置する金属層を露出させるステップ３と、
    前記パッシベーション層及び断線点の両端に露出する金属層に中間材料層を被覆するステップ４と、
    前記中間材料層に金属膜を形成することにより、前記断線点の両端の前記断線を連通させるステップ５と、
    該断線点に隣接する領域内のサブピクセル領域に対して暗点化処理を行うステップ６と、を含み、
    前記ステップ６における暗点化処理ステップは、具体的に、
    前記金属膜と空間的に交差する記憶コンデンサの電極線を切断し、暗点化すべきサブピクセル領域のソース電極とデータ線との接続、又は、ドレイン電極とピクセル電極との接続を切断するステップ６１と、
    暗点化すべきサブピクセル領域のピクセル電極と記憶コンデンサの電極線とを一体に溶接するステップ６２と、を含むＴＦＴ基板の断線修復方法。
  2. 前記ステップ４における中間材料層の材料がクロム、カドミウム、又は錫である請求項１に記載のＴＦＴ基板の断線修復方法。
  3. 前記ステップ２は、具体的に、前記ＴＦＴ基板をアレイテストサイトにて検出し、前記ＴＦＴ基板における断線及び該断線における断線点の位置座標を検索して、該断線点の座標を記録することを含む請求項１に記載のＴＦＴ基板の断線修復方法。
  4. 前記ステップ３は、具体的に、前記ＴＦＴ基板を修復装置本体に搬送し、前記修復装置本体が断線点の座標に基づいて対応する断線点を位置特定し、次に、レーザ照射によって前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置に加工することにより、前記金属層を露出させることを含む請求項３に記載のＴＦＴ基板の断線修復方法。
  5. 前記ステップ４における中間材料層の材料が樹脂酸材料である請求項１に記載のＴＦＴ基板の断線修復方法。
  6. 前記ステップ４における中間材料層の材料がＣ１９Ｈ２９ＣＯＯＨであり、前記中間材料層が金属膜の形成に従って次々と気化する請求項５に記載のＴＦＴ基板の断線修復方法。
  7. 前記ステップ４は、具体的に、前記ＴＦＴ基板を中間材料サイトに搬送することにより、前記パッシベーション層及び金属層に前記中間材料層を形成することを含む請求項１に記載のＴＦＴ基板の断線修復方法。
  8. 前記ＴＦＴ基板は更に前記パッシベーション層に設置されるカラーレジスト層を含み、
    前記ステップ３において、該断線点に隣接する領域内のカラーレジスト層の一部を除去し、断線における断線点の両端を連通できるカラーレジスト溝を形成し、前記カラーレジスト溝には前記カラーレジスト層の下方に位置する前記パッシベーション層が露出し、前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置にそれぞれ加工することにより、前記断線の位置する金属層を露出させ、
    前記ステップ６は、前記カラーレジスト溝を有するサブピクセル領域に対して暗点化処理を行う請求項１に記載のＴＦＴ基板の断線修復方法。
  9. 前記ステップ４において、前記カラーレジスト溝の内部のパッシベーション層及び断線点の両端に露出する金属層に中間材料層を被覆する請求項８に記載のＴＦＴ基板の断線修復方法。
  10. ＴＦＴ基板の断線修復方法であって、
    ベース基板と、前記ベース基板に設置されるパターニングされた第一金属層と、前記ベース基板及び第一金属層に被覆される絶縁層と、前記絶縁層に設置されるパターニングされた第二金属層と、前記絶縁層及び第二金属層に被覆されるパッシベーション層と、を含むＴＦＴ基板を提供するステップ１と、
    前記ＴＦＴ基板における断線及び該断線における断線点の位置を特定するステップ２と、
    前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置にそれぞれ加工することにより、前記断線の位置する金属層を露出させるステップ３と、
    前記パッシベーション層及び断線点の両端に露出する金属層に中間材料層を被覆するステップ４と、
    前記中間材料層に金属膜を形成することにより、前記断線点の両端の前記断線を連通させるステップ５と、
    該断線点に隣接する領域内のサブピクセル領域に対して暗点化処理を行うステップ６と、を含み、
    前記ステップ２は、具体的に、前記ＴＦＴ基板をアレイテストサイトにて検出し、前記ＴＦＴ基板における断線及び該断線における断線点の位置座標を検索して、該断線点の座標を記録することを含み、
    前記ステップ３は、具体的に、前記ＴＦＴ基板を修復装置本体に搬送し、前記修復装置本体が断線点の座標に基づいて対応する断線点を位置特定し、次に、レーザ照射によって前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置に加工することにより、前記金属層を露出させることを含み、
    前記ステップ６における暗点化処理ステップは、具体的に、
    前記金属膜と空間的に交差する記憶コンデンサの電極線を切断し、暗点化すべきサブピクセル領域のソース電極とデータ線との接続、又は、ドレイン電極とピクセル電極との接続を切断するステップ６１と、
    暗点化すべきサブピクセル領域のピクセル電極と記憶コンデンサの電極線とを一体に溶接するステップ６２と、を含むＴＦＴ基板の断線修復方法。
  11. 前記ステップ４における中間材料層の材料がクロム、カドミウム、又は錫である請求項１０に記載のＴＦＴ基板の断線修復方法。
  12. 前記ステップ４における中間材料層の材料が樹脂酸材料である請求項１０に記載のＴＦＴ基板の断線修復方法。
  13. 前記ステップ４における中間材料層の材料がＣ１９Ｈ２９ＣＯＯＨであり、前記中間材料層が金属膜の形成に従って次々と気化する請求項１２に記載のＴＦＴ基板の断線修復方法。
  14. 前記ステップ４は、具体的に、前記ＴＦＴ基板を中間材料サイトに搬送することにより、前記パッシベーション層及び金属層に前記中間材料層を形成することを含む請求項１０に記載のＴＦＴ基板の断線修復方法。
  15. 前記ＴＦＴ基板は更に前記パッシベーション層に設置されるカラーレジスト層を含み、
    前記ステップ３において、該断線点に隣接する領域内のカラーレジスト層の一部を除去し、断線における断線点の両端を連通できるカラーレジスト溝を形成し、前記カラーレジスト溝には前記カラーレジスト層の下方に位置する前記パッシベーション層が露出し、前記パッシベーション層と前記断線点の両端に位置する前記断線とが交差する位置にそれぞれ加工することにより、前記断線の位置する金属層を露出させ、
    前記ステップ６は、前記カラーレジスト溝を有するサブピクセル領域に対して暗点化処理を行う請求項１０に記載のＴＦＴ基板の断線修復方法。
  16. 前記ステップ４において、前記カラーレジスト溝の内部のパッシベーション層及び断線点の両端に露出する金属層に中間材料層を被覆する請求項１５に記載のＴＦＴ基板の断線修復方法。
JP2018555471A 2016-05-11 2016-06-20 Ｔｆｔ基板の断線修復方法 Active JP6734396B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610311548.7 2016-05-11
CN201610311548.7A CN105759522B (zh) 2016-05-11 2016-05-11 Tft基板的断线修复方法
PCT/CN2016/086437 WO2017193454A1 (zh) 2016-05-11 2016-06-20 Tft基板的断线修复方法

Publications (2)

Publication Number Publication Date
JP2019514075A JP2019514075A (ja) 2019-05-30
JP6734396B2 true JP6734396B2 (ja) 2020-08-05

Family

ID=56322774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018555471A Active JP6734396B2 (ja) 2016-05-11 2016-06-20 Ｔｆｔ基板の断線修復方法

Country Status (5)

Country Link
US (1) US10101601B2 (ja)
JP (1) JP6734396B2 (ja)
KR (1) KR102120578B1 (ja)
CN (1) CN105759522B (ja)
WO (1) WO2017193454A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106425092B (zh) * 2016-11-25 2019-03-05 京东方科技集团股份有限公司 显示基板的金属线修复方法、用于该方法的透镜及激光器
CN106896601A (zh) * 2017-02-27 2017-06-27 深圳市华星光电技术有限公司 阵列基板断线修补方法
CN106950774A (zh) 2017-05-12 2017-07-14 京东方科技集团股份有限公司 阵列基板及其制作方法和维修方法、显示装置
CN107144528B (zh) * 2017-06-28 2019-08-30 武汉华星光电半导体显示技术有限公司 材料性能测试装置及制作方法
CN107464525A (zh) * 2017-09-19 2017-12-12 武汉华星光电半导体显示技术有限公司 一种显示面板修补方法及显示面板
CN107703657A (zh) * 2017-11-23 2018-02-16 武汉华星光电半导体显示技术有限公司 阵列基板缺陷修补方法
CN108817672B (zh) * 2018-03-20 2020-10-16 深圳市吉祥云科技有限公司 一种用激光在铝镁合金表面制作鱼鳞状纹路的方法
CN108646476B (zh) * 2018-03-22 2020-12-25 南京中电熊猫液晶显示科技有限公司 一种液晶面板的断线修复方法
CN112313806B (zh) 2019-05-31 2023-02-10 京东方科技集团股份有限公司 显示背板及制作方法、显示面板及制作方法、显示装置
JP7464540B2 (ja) * 2019-08-16 2024-04-09 京東方科技集團股▲ふん▼有限公司 表示バックプレーン及びその製造方法、表示装置
CN111243439B (zh) * 2020-03-04 2021-09-24 Tcl华星光电技术有限公司 一种显示面板及装置
CN111477658B (zh) * 2020-04-15 2021-06-04 山西穿越光电科技有限责任公司 一种oled显示器件及其修复方法
CN112992932A (zh) 2021-02-05 2021-06-18 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、短路修补方法
CN113655647B (zh) * 2021-08-20 2022-12-06 深圳市华星光电半导体显示技术有限公司 阵列基板的断线的修补方法及修补装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1122856A (en) * 1978-09-20 1982-05-04 Nicholas G. Koopman Process for in-situ modification of solder composition
US4808274A (en) * 1986-09-10 1989-02-28 Engelhard Corporation Metallized substrates and process for producing
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
JPH01217946A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2708560B2 (ja) * 1989-08-21 1998-02-04 株式会社日立製作所 半導体装置への接続配線形成方法
US5498573A (en) * 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
TW305948B (ja) * 1993-11-08 1997-05-21 Hitachi Ltd
JP3361945B2 (ja) * 1996-12-19 2003-01-07 株式会社日立製作所 平面ディスプレイパネルの製造方法およびプラズマディスプレイパネルの製造方法
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4001712B2 (ja) * 2000-03-29 2007-10-31 シャープ株式会社 液晶表示装置の欠陥修復方法
KR100382456B1 (ko) * 2000-05-01 2003-05-01 엘지.필립스 엘시디 주식회사 액정표시장치의 리페어 패턴 형성방법
CN100363825C (zh) * 2002-03-26 2008-01-23 怗福丕帝股份有限公司 阵列基板及其制造方法
US7019805B2 (en) * 2002-12-31 2006-03-28 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having a multi-domain structure and a manufacturing method for the same
KR101180863B1 (ko) * 2005-05-31 2012-10-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2007294558A (ja) * 2006-04-24 2007-11-08 Casio Comput Co Ltd 半導体装置およびその製造方法
TWI352842B (en) * 2006-05-09 2011-11-21 Au Optronics Corp Rescue structure and method for laser welding
KR101327847B1 (ko) * 2007-03-13 2013-11-11 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
JP5481715B2 (ja) * 2007-10-22 2014-04-23 株式会社ブイ・テクノロジー レーザ加工装置及びレーザ加工方法
JP2011044496A (ja) * 2009-08-19 2011-03-03 Panasonic Corp 半導体デバイス及びそれを用いた半導体装置
US9563004B2 (en) * 2009-10-27 2017-02-07 Dai Nippon Printing Co., Ltd. Image source unit and image display unit
CN101776808B (zh) * 2010-02-10 2012-02-29 深超光电（深圳）有限公司 一种液晶显示器阵列基板及其修补方法
JP5243664B2 (ja) * 2011-01-31 2013-07-24 シャープ株式会社 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法
KR101916100B1 (ko) * 2011-08-29 2018-11-08 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
JP5853336B2 (ja) * 2012-02-27 2016-02-09 株式会社ブイ・テクノロジー レーザ加工装置およびレーザ加工方法
US20140008345A1 (en) * 2012-07-03 2014-01-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Apparatus and method for repairing broken line of array substrate
CN102736341B (zh) * 2012-07-10 2015-08-19 深圳市华星光电技术有限公司 一种液晶显示面板及其修复方法
WO2014054449A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 回路基板及び表示装置
CN104280967A (zh) * 2014-10-31 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN104765170B (zh) * 2015-04-17 2019-01-01 深圳市华星光电技术有限公司 Coa阵列基板的长线修复方法
CN104793366B (zh) * 2015-04-23 2018-01-16 深圳市华星光电技术有限公司 经亮点修复后的液晶面板及其亮点修复方法

Also Published As

Publication number Publication date
KR102120578B1 (ko) 2020-06-08
WO2017193454A1 (zh) 2017-11-16
US10101601B2 (en) 2018-10-16
JP2019514075A (ja) 2019-05-30
CN105759522B (zh) 2019-01-22
CN105759522A (zh) 2016-07-13
KR20190006527A (ko) 2019-01-18
US20180088365A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
JP6734396B2 (ja) Ｔｆｔ基板の断線修復方法
CN105785678B (zh) Tft基板的断线修复方法
JP4777334B2 (ja) 液晶表示装置及びその製造方法
JP5190625B2 (ja) 液晶表示装置及びその不良画素修復方法
US8023054B2 (en) Flat panel display and fabricating method thereof
US8728836B2 (en) Method for preventing electrostatic breakdown, method for manufacturing array substrate and display substrate
CN107145019A (zh) 显示基板的修复方法、修复系统、显示基板及显示面板
CN105974705B (zh) 阵列基板、其制作方法、修复方法、显示面板及显示装置
KR101992893B1 (ko) 평판 표시 장치 및 이의 제조 방법
US9638972B2 (en) Array substrate, manufacturing method thereof and display panel
US7253851B2 (en) Pixel and method for pixel repair
KR102544942B1 (ko) 표시장치 및 그 제조방법
JP3705156B2 (ja) 平面ディスプレイパネルの配線欠陥修正方法
WO2016106856A1 (zh) 薄膜晶体管阵列基板及液晶显示面板
JPH11119253A (ja) アクティブマトリクス型液晶表示装置およびその欠陥修正方法
JPH11190858A (ja) アクティブマトリクス型表示装置及びその製造方法
US20050127810A1 (en) Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus comprising the same
KR100577301B1 (ko) 액정표시소자 및 그 제조방법
KR100885804B1 (ko) 박막 트랜지스터 액정표시장치 및 그 제조방법
KR102066085B1 (ko) 평판 표시 장치 및 이의 제조 방법
JP2009251353A (ja) アクティブマトリクス型表示装置
JP2006171576A (ja) 液晶表示装置及びその製造方法
KR101096731B1 (ko) 액정표시소자의 제조방법
CN202600321U (zh) Tft-lcd阵列基板、显示面板及其显示装置
US8986062B2 (en) Method for repairing white defect of liquid crystal display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200709

R150 Certificate of patent or registration of utility model

Ref document number: 6734396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250