KR102066085B1 - 평판 표시 장치 및 이의 제조 방법 - Google Patents

평판 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102066085B1
KR102066085B1 KR1020130018639A KR20130018639A KR102066085B1 KR 102066085 B1 KR102066085 B1 KR 102066085B1 KR 1020130018639 A KR1020130018639 A KR 1020130018639A KR 20130018639 A KR20130018639 A KR 20130018639A KR 102066085 B1 KR102066085 B1 KR 102066085B1
Authority
KR
South Korea
Prior art keywords
data line
pixel electrode
electrode
passivation layer
thin film
Prior art date
Application number
KR1020130018639A
Other languages
English (en)
Other versions
KR20140104752A (ko
Inventor
장정훈
이상협
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130018639A priority Critical patent/KR102066085B1/ko
Publication of KR20140104752A publication Critical patent/KR20140104752A/ko
Application granted granted Critical
Publication of KR102066085B1 publication Critical patent/KR102066085B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 데이터 배선의 단선이 발생한 경우, 라인 디펙트(Line Defect)를 방지할 수 있는 평판 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 평판 표시 장치는 기판 상에 복수 개의 게이트 배선과 데이터 배선이 교차하여 정의된 서브 화소 영역마다 형성된 박막 트랜지스터; 상기 박막 트랜지스터를 덮도록 형성된 제 1 보호막; 상기 제 1 보호막 상에 형성되며, 상기 데이터 배선에 대응되는 영역이 선택적으로 제거된 평탄화막; 상기 평탄화막 상에 형성되며, 상기 데이터 배선에 대응되는 영역이 선택적으로 제거된 공통 전극; 상기 공통 전극을 덮도록 상기 평탄화막 상에 형성된 제 2 보호막; 상기 제 2 보호막 상에 형성되어 상기 공통 전극과 프린지 전계를 형성하는 화소 전극; 상기 제 1, 제 2 보호막을 선택적으로 제거하여 상기 데이터 배선을 노출시키는 제 1, 제 2 콘택홀; 및 상기 제 1, 제 2 콘택홀을 통해 상기 데이터 배선과 상기 화소 전극을 각각 접속시키는 제 1, 제 2 연결 패턴을 포함한다.

Description

평판 표시 장치 및 이의 제조 방법{FLAT DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 평판 표시 장치에 관한 것으로, 데이터 배선의 단선에 의한 라인 디펙트(Line Defect)를 방지할 수 있는 평판 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
상기와 같은 평판 표시 장치는 화상을 표시하기 위한 표시 패널을 구비하며, 상기와 같은 표시 패널이 잘 구동하는지 검사 공정을 실시하여 불량 여부를 검출할 수 있다. 일반적으로 검사 공정은 표시 패널에 일정한 테스트 신호를 인가하여 불량 여부를 판단한다.
예를 들어, 평판 표시 장치가 액정 표시 장치인 경우 액정 표시 장치의 게이트 배선 및 데이터 배선에 테스트 신호를 인가하여 각 서브 화소에 형성된 박막 트랜지스터들의 온/오프(ON/OFF) 상태를 검사하고, 박막 트랜지스터가 온 상태일 때, 서브 화소의 점등 상태를 검사한다. 복수 개의 서브 화소는 신호 배선의 쇼트(Short), 단선(Open), 박막 트랜지스터의 불량, 전극 패턴의 불량 등에 의해 불량이 발생한다. 더욱이, 데이터 배선은 복수 개의 서브 화소가 공유하므로, 데이터 배선이 단선된 경우, 라인 디펙트(Line Defect)가 발생한다.
도 1은 라인 디펙트(Line Defect)가 발생한 사진이다.
데이터 배선이 단선되면, 단선된 데이터 배선과 접속된 복수 개의 서브 화소는 모두 불량 서브 화소가 된다. 따라서, 도 1과 같이, 라인 디펙트(Line Defect)가 발생하여 표시 품질이 크게 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 데이터 배선이 단선된 경우, 연결 패턴을 이용하여 화소 전극과 데이터 배선을 접속시켜 라인 디펙트(Line Defect)를 방지할 수 있는 평판 표시 장치 및 이의 제조 방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 평판 표시 장치는 기판 상에 복수 개의 게이트 배선과 데이터 배선이 교차하여 정의된 서브 화소 영역마다 형성된 박막 트랜지스터; 상기 박막 트랜지스터를 덮도록 형성된 제 1 보호막; 상기 제 1 보호막 상에 형성되며, 상기 데이터 배선에 대응되는 영역이 선택적으로 제거된 평탄화막; 상기 평탄화막 상에 형성되며, 상기 데이터 배선에 대응되는 영역이 선택적으로 제거된 공통 전극; 상기 공통 전극을 덮도록 상기 평탄화막 상에 형성된 제 2 보호막; 상기 제 2 보호막 상에 형성되어 상기 공통 전극과 프린지 전계를 형성하는 화소 전극; 상기 제 1, 제 2 보호막을 선택적으로 제거하여 상기 데이터 배선을 노출시키는 제 1, 제 2 콘택홀; 및 상기 제 1, 제 2 콘택홀을 통해 상기 데이터 배선과 상기 화소 전극을 각각 접속시키는 제 1, 제 2 연결 패턴을 포함한다.
상기 제 1, 제 2 콘택홀은 상기 데이터 배선의 단선을 검출한 후, 상기 데이터 배선이 단선된 영역을 기준으로 양 측의 상기 제 1, 제 2 보호막을 선택적으로 제거하여 형성된다.
상기 제 1, 제 2 연결 패턴은 텅스텐으로 형성된다.
상기 제 1, 제 2 연결 패턴을 통해 상기 데이터 배선과 접속된 상기 화소 전극은 상기 드레인 전극과 전기적으로 절연된다.
또한, 동일 목적을 달성하기 위한 본 발명의 평판 표시 장치의 제조 방법은 기판 상에 복수 개의 게이트 배선과 데이터 배선이 교차하여 정의된 서브 화소 영역 마다 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터를 덮도록 제 1 보호막과 평탄화막을 차례로 형성하는 단계; 상기 평탄화막을 선택적으로 제거하여 상기 데이터 배선에 대응되는 상기 제 1 보호막을 노출시키는 단계; 상기 평탄화막 상에 상기 데이터 배선에 대응되는 영역의 상기 제 1 보호막을 노출시키도록 공통 전극을 형성하는 단계; 상기 공통 전극을 덮도록 상기 평탄화막 상에 제 2 보호막을 형성하는 단계; 상기 제 2 보호막 상에 상기 공통 전극과 프린지 전계를 형성하는 화소 전극을 형성하는 단계; 상기 제 1, 제 2 보호막을 선택적으로 제거하여 상기 데이터 배선을 노출시키는 제 1, 제 2 콘택홀을 형성하는 단계; 및 상기 제 1, 제 2 콘택홀을 통해 상기 데이터 배선과 상기 화소 전극을 각각 접속시키는 제 1, 제 2 연결 패턴을 형성하는 단계를 포함한다.
상기 제 1, 제 2 콘택홀은 상기 데이터 배선의 단선을 검출한 후, 상기 데이터 배선이 단선된 영역을 기준으로 양 측의 상기 제 1, 제 2 보호막을 선택적으로 제거하여 형성한다.
상기 제 1, 제 2 콘택홀은 레이저를 이용한 재핑(Zapping) 방법을 이용하여 형성한다.
상기 제 1, 제 2 연결 패턴은 텅스텐으로 형성한다.
상기 제 1, 제 2 연결 패턴을 통해 상기 데이터 배선과 접속된 상기 화소 전극을 상기 드레인 전극과 전기적으로 절연시킨다.
상기와 같은 본 발명의 평판 표시 장치 및 이의 제조 방법은 데이터 배선이 단선된 경우, 데이터 배선을 화소 전극과 접속시켜 데이터 신호가 화소 전극을 통해 전달됨으로써, 라인 디펙트(Line Defect)를 방지할 수 있다. 특히, 데이터 배선에 대응되는 영역에 공통 전극 및 평탄화막을 형성하지 않음으로써, 데이터 배선의 단선 시 데이터 배선 상에 형성된 제 1, 제 2 보호막만을 제거하여 데이터 배선을 노출시킬 수 있다.
따라서, 본 발명의 평판 표시 장치 및 이의 제조 방법은 화소 전극까지 형성한 후 최종 검사 공정에서 데이터 배선의 단선이 검출되더라도, 데이터 배선의 리페어가 가능하다.
도 1은 라인 디펙트(Line Defect)가 발생한 사진이다.
도 2a는 본 발명의 평판 표시 장치의 평면도이다.
도 2b는 데이터 신호의 흐름을 나타낸 평면도이다.
도 3은 도 2a의 Ⅰ-Ⅰ', Ⅱ-Ⅱ'의 단면도이다.
도 4a 내지 도 4g는 본 발명의 평판 표시 장치의 제조 방법을 나타낸 공정 평면도이다.
도 5a 내지 도 5g는 도 4a 내지 도 4g의 Ⅰ-Ⅰ', Ⅱ-Ⅱ'의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 평판 표시 장치를 설명하면 다음과 같다.
도 2a는 본 발명의 평판 표시 장치의 평면도이며, 도 2b는 데이터 신호의 흐름을 나타낸 평면도이다. 그리고, 도 3은 도 2a의 Ⅰ-Ⅰ', Ⅱ-Ⅱ'의 단면도이다.
도 2a 및 도 3과 같이, 본 발명의 평판 표시 장치는 데이터 배선(130)이 제 1, 제 2 콘택홀(180A, 180B)을 통해 화소 전극(170)과 접속된다. 따라서, 데이터 배선(130)에 단선이 발생한 경우, 데이터 신호가 화소 전극(170)을 통해 다음 단의 서브 화소에 전달된다.
구체적으로, 기판(100) 상에 게이트 절연막(110)을 사이에 두고 복수 개의 게이트 배선(105)과 데이터 배선(130)이 교차하여 서브 화소 영역이 정의된다. 그리고, 서브 화소 영역마다 박막 트랜지스터가 형성되며, 화소 전극(170)과 공통 전극(160)이 제 2 보호막(140b)을 사이에 두고 중첩되어 프린지 전계(Fringe Field Switching; FFS)를 형성한다.
박막 트랜지스터는 게이트 전극(105a), 게이트 절연막(110), 반도체층(120), 소스 전극(130a) 및 드레인 전극(130b)을 포함한다. 소스 전극(130a)은 데이터 배선(130)에서 연장 형성되며, 드레인 전극(130b)은 소스 전극(130a)과 이격 형성된다. 그리고, 상기와 같은 박막 트랜지스터를 덮도록 제 1 보호막(140a)과 평탄화막(150)이 차례로 형성된다.
이 때, 평탄화막(150)은 드레인 콘택홀(140H)을 형성하기 위한 영역과 데이터 배선(130)에 대응되는 영역의 제 1 보호막(140a)을 노출시키도록 형성된다. 그리고, 평탄화막(150) 상에는 통 전극 형태의 공통 전극(160)이 형성된다. 공통 전극(160)은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide: ITZO) 등과 같은 투명 도전성 물질로 형성된다.
공통 전극(160)은 박막 트랜지스터 및 데이터 배선(130)과 중첩되는 영역을 제외하고 평탄화막(150) 전면에 형성된다. 이는, 데이터 배선(130)이 단선된 경우, 데이터 배선(130)과 화소 전극(170)을 접속시키기 위한 콘택홀을 용이하게 형성하기 위함이다.
공통 전극(160)을 덮도록 평탄화막(150) 상에 제 2 보호막(140b)이 형성된다. 그리고, 제 2 보호막(140b) 상에는 복수 개의 슬릿 형태의 화소 전극(170)이 형성된다. 화소 전극(170)은 공통 전극(160)과 같이 투명 도전성 물질로 형성되며, 제 1, 제 2 보호막(140a, 140b) 및 평탄화막(150)을 선택적으로 제거하여 형성된 드레인 콘택홀(140H)을 통해 드레인 전극(130b)과 접속된다.
그런데, 데이터 배선(130)이 단선된 경우, 단선된 데이터 배선(130)과 접속된 서브 화소에는 데이터 신호가 인가되지 않는다. 특히, 데이터 배선(130)은 복수 개의 서브 화소가 공유하므로, 데이터 배선(130)이 단선된 경우(A 영역), 단선된 데이터 배선(130)과 접속된 복수 개의 서브 화소는 모두 불량 서브 화소가 된다. 따라서, 일반적인 평판 표시 장치는 데이터 배선(130)의 단선에 의해 라인 디펙트(Line Defect)가 발생하여 표시 품질이 크게 저하된다.
본 발명의 평판 표시 장치는 상기와 같은 라인 디펙트(Line Defect)를 방지하기 위해, 데이터 배선(130)과 화소 전극(170)을 접속시킨다. 구체적으로, 검사 공정을 실시하여 데이터 배선(130)의 단선이 검출된 경우, 데이터 배선(130)의 단선 영역(A 영역)을 기준으로 양 측에 대응되는 제 1, 제 2 보호막(140a, 140b)을 제거하여 데이터 배선(130)을 노출시키는 제 1, 제 2 콘택홀(180A, 18OB)을 형성한다.
그리고, 텅스텐과 같은 금속으로 형성된 제 1, 제 2 연결 패턴(190A, 190B)을 통해 데이터 배선(130)과 화소 전극(170)이 연결된다. 구체적으로, 제 1 연결 패턴(190A)은 제 1 콘택홀(180A)을 통해 데이터 배선(130)과 화소 전극(170)을 접속시키며, 제 2 연결 패턴(190B)은 제 2 콘택홀(180B)을 통해 데이터 배선(130)과 화소 전극(170)을 접속시킨다.
따라서, 도 2b와 같이, 데이터 신호는 제 1 연결 패턴(190A)을 통해 화소 전극(170)으로 전달되고, 화소 전극(170)과 연결된 제 2 연결 패턴(190B)을 통해 다시 데이터 배선(130)으로 전달된다. 즉, 화소 전극(170)이 점핑부 기능을 수행하여, 데이터 배선(130)의 단선에 의해 라인 디펙트(Line Defect)가 발생하는 것을 방지할 수 있다.
이 때, 제 1, 제 2 연결 패턴(190A, 190B)을 통해 데이터 배선(130)과 접속된 화소 전극(170)을 구비한 서브 화소는 데이터 신호가 항상 인가되므로, 드레인 전극(130b)의 일부를 제거하여 화소 전극(170)과 드레인 전극(130b)을 전기적으로 절연시키는 것이 바람직하다.
이하, 첨부된 도면을 참조하여, 본 발명의 평판 표시 장치의 제조 방법 구체적으로 설명하면 다음과 같다.
도 4a 내지 도 4g는 본 발명의 평판 표시 장치의 제조 방법을 나타낸 공정 평면도이며, 도 5a 내지 도 5g는 도 4a 내지 도 4g의 Ⅰ-Ⅰ', Ⅱ-Ⅱ'의 단면도이다.
먼저, 도 4a 및 도 5a와 같이, 기판(100) 상에 박막 트랜지스터를 형성한다. 박막 트랜지스터는 게이트 절연막(110)을 사이에 두고 게이트 배선(105)과 데이터 배선(130)이 교차하여 정의된 서브 화소 영역마다 형성된다.
박막 트랜지스터는 게이트 전극(105a), 게이트 절연막(110), 반도체층(120), 소스 전극(130a) 및 드레인 전극(130b)을 포함한다. 게이트 전극(105a)은 게이트 배선(105)의 일부 영역으로 정의되거나 게이트 배선(105)에서 돌출 형성된다. 그리고, 반도체층(120)은 차례로 적층된 액티브층(미도시)과 오믹 콘택층(미도시)을 포함한다.
반도체층(120) 상에 형성된 소스 전극(130a)은 데이터 배선(130)에서 돌출 형성되며, 드레인 전극(130b)은 소스 전극(130a)과 이격 되도록 형성된다. 소스, 드레인 전극(130a, 130b) 사이의 이격된 구간에 노출된 오믹 콘택층(미도시)이 제거되어 채널이 정의된다.
그리고, 박막 트랜지스터와 데이터 배선(130)을 포함하는 기판(100) 전면에 제 1 보호막(140a)을 형성한다. 제 1 보호막(140a)은 질화 실리콘(SiNx), 산화 실리콘(SiOx) 등과 같은 무기 절연 물질로 형성한다.
그리고, 도 4b 및 도 5b와 같이, 제 1 보호막(140a) 전면에 평탄화막(150)을 형성한다. 평탄화막(150)은 유기 절연 물질로 형성하며, 감광성 화합물(Photo Active Compound; PAC)로 형성하는 것이 바람직하다. 그리고, 평탄화막(150)을 선택적으로 제거하여 제 1 보호막(140a)을 노출시킨다.
구체적으로, 평탄화막(150)은 후술할 화소 전극과 드레인 전극(130b)을 접속시키는 드레인 콘택홀을 형성하기 위한 영역 및 데이터 배선(130)에 대응되는 영역의 제 1 보호막(140a)을 노출시키도록 제거된다. 이 때, 데이터 배선(130)에 대응되는 영역의 평탄화막(150)을 제거하는 것은 데이터 배선(130)이 단선된 경우, 데이터 배선(130)과 후술할 화소 전극을 접속시키기 위한 것이다.
이어, 도 4c 및 도 5c와 같이, 평탄화막(150) 상에 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide: ITZO) 등과 같은 투명 도전성 물질을 형성하고, 이를 패터닝하여 공통 전극(160)을 형성한다. 공통 전극(160)은 평탄화막(150)과 같이 박막 트랜지스터 및 데이터 배선(130)과 중첩되는 영역을 제외한 평탄화막(150) 상에 형성되며, 통 전극 형태로 형성된다.
상기와 같이 데이터 배선(130)에 대응되는 영역에 공통 전극(160)을 형성하지 않는 것은 후술할 검사 공정 시 데이터 배선(130)의 단선(A 영역)이 검출된 경우, 데이터 배선(130)과 후술할 화소 전극을 용이하게 접속시키기 위함이다.
일반적인 평판 표시 장치는 평탄화막(150)과 공통 전극(160)을 데이터 배선(130)과 중첩되도록 기판(100) 전면에 형성하므로, 데이터 배선(130)이 단선된 경우, 이를 리페어하기 위해 데이터 배선(130)에 대응되는 평탄화막(150)과 공통 전극(160)을 제거하는 공정이 추가로 진행된다. 그러나, 공통 전극(160)을 제거할 때 공통 전극(160)에 불량이 발생할 수 있으며, 두께가 두꺼운 평탄화막(150)을 제거하는데 한계가 있다.
더욱이, 평탄화막(150) 하부에 구비된 제 1 보호막(140a) 역시 제거해야 하며, 제 1 보호막(140a)을 제거하는 공정은 평탄화막(150)을 제거하는 공정과 상이하므로 공정이 복잡해진다. 그러나, 본 발명의 평판 표시 장치의 제조 방법은 상술한 바와 같이 데이터 배선(130)과 중첩되는 공통 전극(160)과 평탄화막(150)을 미리 제거한다.
이어, 도 4d 및 도 5d와 같이, 공통 전극(160)을 덮도록 평탄화막(150) 전면에 무기 절연 물질로 제 2 보호막(140b)을 형성한다. 제 2 보호막(140b)은 평탄화막(150)이 제거된 영역에서 제 1 보호막(140a)과 접촉되도록 형성된다. 그리고, 드레인 전극(130b)에 대응되도록 평탄화막(150)이 제거된 영역의 제 1, 제 2 보호막(140a, 140b)을 제거하여 드레인 콘택홀(140H)을 형성한다.
도 4e 및 도 5e와 같이, 제 2 보호막(140b) 상에 화소 전극(170)을 형성한다. 화소 전극(170)은 드레인 콘택홀(140H)을 통해 드레인 전극(130b)과 접속된다. 화소 전극(170)은 복수 개의 슬릿 형태로 형성되며, 공통 전극(160)과 같이 투명 도전성 물질로 형성된다. 화소 전극(170)과 공통 전극(160)은 제 2 보호막(140b)을 사이에 두고 중첩되어 프린지 전계(Fringe Field Switching; FFS)를 발생시킨다.
그런데, 데이터 배선(130)이 단선된 경우(A 영역), 데이터 신호는 다음 단의 서브 화소에 전달되지 못한다. 특히, 데이터 배선(130)은 복수 개의 서브 화소가 공유하므로, 라인 디펙트(Line Defect)가 발생하여 표시 품질이 크게 저하된다.
본 발명의 평판 표시 장치의 제조 방법은 데이터 배선(130)과 화소 전극(170)을 연결 패턴을 통해 접속시켜, 데이터 신호가 데이터 배선(130)과 접속된 화소 전극(170)을 통해 다음 서브 화소로 전달된다. 따라서, 데이터 배선(130)이 단선되어도 라인 디펙트(Line Defect)가 아닌 포인트 디펙트(Point Defect)가 검출된다.
먼저, 검사 공정을 수행하여 데이터 배선(130)의 단선 여부를 판단한다. 그리고, 도 4f 및 도 5f와 같이, 검출된 데이터 배선(130)의 단선 영역(A 영역)을 기준으로, 단선 영역의 양 측의 데이터 배선(130)을 노출시키는 제 1, 제 2 콘택홀(180A, 180B)을 형성한다. 제 1, 제 2 콘택홀(180A, 180B)은 평탄화막(150)이 제거되어 차례로 적층된 제 1, 제 2 보호막(140a, 140b)을 제거하여 형성된다. 제 1, 제 2 보호막(140a, 140b)은 레이저를 이용한 재핑(Zapping) 방법으로 제거할 수 있다.
그리고, 도 4g 및 도 5g와 같이, 제 1, 제 2 콘택홀(180A, 180B)에 의해 노출된 데이터 배선(130)과 화소 전극(170)을 전기적으로 접속시킨다. 구체적으로, 제 1 연결 패턴(190A)은 제 1 콘택홀(180A)을 통해 데이터 배선(130)과 화소 전극(170)을 접속시키며, 제 2 연결 패턴(190B)은 제 2 콘택홀(180B)을 통해 데이터 배선(130)과 화소 전극(170)을 접속시킨다. 이 때, 제 1, 제 2 연결 패턴(190A, 190B)은 금속으로 형성하며, 텅스텐으로 형성하는 것이 바람직하다.
즉, 상기와 같은 본 발명의 평판 표시 장치의 제조 방법은 데이터 배선(130)의 단선 영역(A 영역)의 양 측에 제 1, 제 2 콘택홀(180A, 180B)을 형성하고, 제 1, 제 2 콘택홀(180A, 180B)을 통해 데이터 배선(130)과 화소 전극(170)을 접속시킨다. 따라서, 데이터 배선(130)이 단선되어도, 데이터 신호가 화소 전극(170)을 통해 전달된다.
이 때, 제 1, 제 2 연결 패턴(190A, 190B)을 통해 데이터 배선(130)과 접속된 화소 전극(170)을 구비한 서브 화소는 데이터 신호가 항상 인가되므로, 드레인 전극(130b)의 일부를 제거하여 화소 전극(170)과 드레인 전극(130b)을 전기적으로 절연시키는 것이 바람직하다.
특히, 본 발명의 평판 표시 장치의 제조 방법은 화소 전극(170)까지 형성한 후, 최종 검사 공정에서 데이터 배선(130)의 단선이 검출되더라도, 데이터 배선(130)의 리페어가 가능하다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 105: 게이트 배선
105a: 게이트 전극 110: 게이트 절연막
120: 반도체층 130: 데이터 배선
130a: 소스 전극 130b: 드레인 전극
140a: 제 1 보호막 140b: 제 2 보호막
140H: 드레인 콘택홀 150: 평탄화막
160: 공통 전극 170: 화소 전극
180A: 제 1 콘택홀 180B: 제 2 콘택홀
190A: 제 1 연결 패턴 190B: 제 2 연결 패턴

Claims (9)

  1. 기판 상에 복수 개의 게이트 배선과 데이터 배선이 교차하여 정의된 서브 화소 영역마다 형성된 박막 트랜지스터;
    상기 박막 트랜지스터를 덮도록 형성된 제 1 보호막;
    상기 박막 트랜지스터의 드레인 콘택홀이 형성될 영역과 상기 데이터 배선에 대응되는 영역의 상기 제 1 보호막이 노출되도록 상기 제 1 보호막 상에 형성되는 평탄화막;
    상기 박막 트랜지스터 및 데이터 배선과 중첩되는 영역을 제외하고 상기 평탄화막 상에 형성되는 공통 전극;
    상기 공통 전극을 덮도록 상기 평탄화막 상에 형성된 제 2 보호막;
    상기 제 2 보호막 상에 상기 제 1, 제 2 보호막 및 평탄화막을 관통하여 상기 박막트랜지스터의 드레인 전극과 접속되게 형성되어 상기 공통 전극과 프린지 전계를 형성하는 화소 전극;
    상기 제 1, 제 2 보호막을 선택적으로 제거하여 상기 데이터 배선을 노출시키는 제 1, 제 2 콘택홀; 및
    상기 제 1, 제 2 콘택홀을 통해 상기 데이터 배선과 상기 화소 전극을 각각 접속시키는 제 1, 제 2 연결 패턴을 포함하여 이루어지고,
    상기 제 1, 제 2 연결 패턴을 통해 상기 데이터 배선과 접속된 상기 화소 전극은 상기 드레인 전극의 일부가 선택적으로 제거되어 상기 화소전극과 드레인 전극을 전기적으로 절연하는 것을 특징으로 하는 평판 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 1, 제 2 콘택홀은 상기 데이터 배선의 단선을 검출한 후, 상기 데이터 배선이 단선된 영역을 기준으로 양 측의 상기 제 1, 제 2 보호막을 선택적으로 제거하여 형성된 것을 특징으로 하는 평판 표시 장치.
  3. 제 1 항에 있어서,
    상기 제 1, 제 2 연결 패턴은 텅스텐으로 형성되는 것을 특징으로 하는 평판 표시 장치.
  4. 삭제
  5. 기판 상에 복수 개의 게이트 배선과 데이터 배선이 교차하여 정의된 서브 화소 영역 마다 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터를 덮도록 제 1 보호막과 평탄화막을 차례로 형성하는 단계;
    상기 평탄화막을 선택적으로 제거하여 상기 데이터 배선에 대응되는 상기 제 1 보호막을 노출시키는 단계;
    상기 박막 트랜지스터 및 데이터 배선과 중첩되는 영역을 제외하고 상기 평탄화막 상에 공통 전극을 형성하는 단계;
    상기 공통 전극을 덮도록 상기 평탄화막 상에 제 2 보호막을 형성하는 단계;
    상기 제 2 보호막 상에 상기 공통 전극과 프린지 전계를 형성하는 화소 전극을 형성하는 단계;
    상기 제 1, 제 2 보호막을 선택적으로 제거하여 상기 데이터 배선을 노출시키는 제 1, 제 2 콘택홀을 형성하는 단계; 및
    상기 제 1, 제 2 콘택홀을 통해 상기 데이터 배선과 상기 화소 전극을 각각 접속시키는 제 1, 제 2 연결 패턴을 형성하는 단계를 포함하여 이루어지고,
    상기 제 1, 제 2 연결 패턴을 통해 상기 데이터 배선과 접속된 상기 화소 전극은 드레인 전극의 일부가 선택적으로 제거하여 상기 화소전극과 드레인 전극을 전기적으로 절연하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제 1, 제 2 콘택홀은 상기 데이터 배선의 단선을 검출한 후, 상기 데이터 배선이 단선된 영역을 기준으로 양 측의 상기 제 1, 제 2 보호막을 선택적으로 제거하여 형성하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  7. 제 5 항에 있어서,
    상기 제 1, 제 2 콘택홀은 레이저를 이용한 재핑(Zapping) 방법을 이용하여 형성하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  8. 제 5 항에 있어서,
    상기 제 1, 제 2 연결 패턴은 텅스텐으로 형성하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  9. 삭제
KR1020130018639A 2013-02-21 2013-02-21 평판 표시 장치 및 이의 제조 방법 KR102066085B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130018639A KR102066085B1 (ko) 2013-02-21 2013-02-21 평판 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130018639A KR102066085B1 (ko) 2013-02-21 2013-02-21 평판 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140104752A KR20140104752A (ko) 2014-08-29
KR102066085B1 true KR102066085B1 (ko) 2020-02-11

Family

ID=51748456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130018639A KR102066085B1 (ko) 2013-02-21 2013-02-21 평판 표시 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102066085B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382456B1 (ko) * 2000-05-01 2003-05-01 엘지.필립스 엘시디 주식회사 액정표시장치의 리페어 패턴 형성방법
KR20070117738A (ko) * 2006-06-09 2007-12-13 삼성전자주식회사 표시기판의 리페어 방법 및 이에 의해 리페어된 표시기판
KR101327847B1 (ko) * 2007-03-13 2013-11-11 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101654324B1 (ko) * 2009-12-28 2016-09-09 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
KR20140104752A (ko) 2014-08-29

Similar Documents

Publication Publication Date Title
JP4777334B2 (ja) 液晶表示装置及びその製造方法
JP6734396B2 (ja) Ｔｆｔ基板の断線修復方法
US9983451B2 (en) Rework method of array substrate for display device and array substrate formed by the method
KR101484022B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
US8728836B2 (en) Method for preventing electrostatic breakdown, method for manufacturing array substrate and display substrate
KR102204976B1 (ko) 표시 장치 및 그것의 제조 방법
US10644037B2 (en) Via-hole connection structure and method of manufacturing the same, and array substrate and method of manufacturing the same
JP2006191016A (ja) 薄膜トランジスタアレイ基板およびその製造方法
US9064751B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR20150080064A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR100957614B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US9431438B2 (en) Display device and method for fabricating the same
KR102350395B1 (ko) 평판 표시 패널 및 그의 제조 방법
US9343483B2 (en) Method for manufacturing thin film transistor array substrate
US8351015B2 (en) Liquid crystal display panel and method for testing the same
US20170213852A1 (en) Array substrate and method for manufacturing the same, display panel and display device
KR102042530B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102066085B1 (ko) 평판 표시 장치 및 이의 제조 방법
JP2011022182A (ja) 横電界方式の液晶表示装置
JP2009271105A (ja) 液晶表示装置の製造方法
KR20190052842A (ko) 표시장치
KR101023276B1 (ko) 액정표시장치 및 그 제조 방법과 검사방법
TW201303430A (zh) 影像顯示系統及其製造方法
KR20070075819A (ko) 표시 장치 및 그 제조 방법
KR101232145B1 (ko) 액정표시장치의 검사용 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant