KR20190052842A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20190052842A
KR20190052842A KR1020170148615A KR20170148615A KR20190052842A KR 20190052842 A KR20190052842 A KR 20190052842A KR 1020170148615 A KR1020170148615 A KR 1020170148615A KR 20170148615 A KR20170148615 A KR 20170148615A KR 20190052842 A KR20190052842 A KR 20190052842A
Authority
KR
South Korea
Prior art keywords
pattern
gate
substrate
electrode
gate insulating
Prior art date
Application number
KR1020170148615A
Other languages
English (en)
Other versions
KR102046297B1 (ko
Inventor
공영현
장규범
박미선
김혜림
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170148615A priority Critical patent/KR102046297B1/ko
Priority to US16/185,302 priority patent/US10606131B2/en
Publication of KR20190052842A publication Critical patent/KR20190052842A/ko
Application granted granted Critical
Publication of KR102046297B1 publication Critical patent/KR102046297B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Abstract

본 발명은 실패턴을 포함하는 표시장치에 관한 것이다.
본 발명의 특징은 실패턴 영역에 대응하여 유기절연물질로 이루어지는 보호막의 일부를 식각하여 식각홈을 구비하고, 식각홈에 게이트절연패턴을 위치시킴으로써, 실패턴이 게이트절연패턴과 접촉되도록 하는 것을 특징으로 한다.
이를 통해, 실패턴의 선폭을 축소할 수 있으면서도, 셀갭 유지 그리고 접착력 또한 확보하게 되며, 특히 실패턴 영역에 위치하는 배선의 불량이 발생하는 것 또한 방지할 수 있다.

Description

표시장치{Display device}
본 발명은 실패턴을 포함하는 표시장치에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 여러 가지 다양한 표시장치가 개발되어 각광받고 있다.
이 같은 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device : LCD), 플라즈마표시장치(Plasma Display Panel device : PDP), 전계방출표시장치(Field Emission Display device : FED), 전기발광표시장치(Electroluminescence Display device : ELD), 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있는데, 이들 표시장치는 박형화, 경량화, 저소비전력화의 우수한 성능을 보여 기존의 브라운관(Cathode Ray Tube : CRT)을 빠르게 대체하고 있다.
이러한 표시장치 중 액정표시장치(LCD)는 박막트랜지스터를 포함하는 어레이기판과, 컬러필터 및/또는 블랙매트릭스 등을 구비한 컬러필터기판과, 그 사이에 형성되는 액정층을 포함하여 표시패널을 이루게 되며, 화소영역의 양 전극 사이에 인가되는 전계에 따라 액정층의 배열 상태가 조절되고 그에 따라 광의 투과도가 조절되어 화상이 표시되게 된다.
또한, 유기발광표시장치(OLED)는 스위칭 및 구동 박막트랜지스터와 제 1 및 제 2 전극과, 그 사이에 배치되는 유기발광층을 포함하는 제 1 기판과, 그 상부에 합착되는 제 2 기판을 포함하여 표시패널을 이루게 되며, 화소영역의 양 전극 사이에 인가되는 전압 또는 전류의 크기에 따라 유기물의 발광 정도가 조절되어 화상이 표시되게 된다.
한편, 이러한 표시장치는 제 1 기판과 제 2 기판 사이의 가장자리를 따라서, 제 1 기판과 제 2 기판 사이의 셀갭(cell gap)을 유지하기 위한 실패턴이 구비되는데, 최근에는 네로우베젤을 구현하기 위하여 균일한 셀갭 유지 및 접착력을 유지하면서도 실패턴의 선폭을 축소하고자 하는 연구가 활발히 진행되고 있다.
특히, 실패턴의 선폭을 축소하는 과정에서, 실패턴 하부로 위치하는 배선의 산화 등에 의한 배선 불량이 발생하는 것을 최소화하기 위한 연구 또한 함께 진행되고 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 실패턴의 선폭 축소 및 셀갭 확보 그리고 접착력을 향상시키면서도, 실패턴이 형성될 영역에 대응하여 위치하는 배선의 불량이 발생하는 것을 최소화하는 것을 목적으로 한다.
전술한 바와 같이 목적을 달성하기 위해, 본 발명은 서로 이격하여 마주보는 제 1 및 제 2 기판과, 상기 제 1 및 제 2 기판 사이의 가장자리를 따라 위치하는 실패턴과, 상기 제 1 기판 상의 상기 실패턴과 접촉되는 무기절연물질로 이루어지는 게이트절연패턴과, 상기 게이트절연패턴을 노출하는 식각홈을 포함하며, 유기절연물질로 이루어지는 보호막을 포함하는 표시장치를 제공한다.
이때, 상기 식각홈의 폭은 상기 실패턴의 폭과 동일하거나, 그보다 작으며, 상기 게이트절연패턴의 폭은 상기 식각홈의 폭과 동일하거나, 그 보다 크다.
그리고, 상기 게이트절연패턴은 상기 실패턴 하부로 위치하는 각각의 배선에 대응되는 아일랜드 형상이며, 상기 제 1 기판 상에는 게이트전극과, 상기 게이트전극 상부로 위치하는 게이트절연막, 상기 게이트절연막 상부로 위치하는 반도체층 및 소스 및 드레인전극을 포함하는 박막트랜지스터를 포함하며, 상기 게이트절연패턴은 상기 게이트절연막으로부터 연장된다.
이때, 상기 제 1 기판 상에는 상기 게이트전극과 동일층에서 동일물질로 이루어지는 게이트패턴을 포함하며, 상기 게이트절연막에는 상기 게이트패턴을 노출하는 게이트패턴콘택홀이 구비되며, 상기 게이트절연막 상에는 상기 게이트패드콘택홀을 통해 상기 게이트패턴과 접촉되며, 상기 소스 및 드레인전극과 동일층에서 동일물질로 이루어지는 제 1 소스-드레인패턴이 구비되며, 상기 제 1 소스-드레인패턴은 상기 게이트절연막 상에 위치하는 제 2 소스-드레인패턴과 점핑전극을 통해 연결된다.
또한, 상기 제 1 및 제 2 소스-드레인패턴 상부로는 각각 상기 제 1 및 제 2 소스-드레인패턴을 노출하는 제 1 및 제 2 점핑콘택홀을 포함하는 상기 보호막이 위치하며, 상기 점핑전극은 상기 제 1 및 제 2 점핑콘택홀을 통해 상기 제 1 및 제 2 소스-드레인패턴과 연결되며, 상기 제 2 기판 상에는 블랙매트릭스와 컬러필터가 구비된다.
그리고, 상기 박막트랜지스터 상부로는 상기 드레인전극과 연결되는 제 1 전극과, 상기 제 1 전극 상부로 유기발광층과 제 2 전극이 순차적으로 위치하는 발광다이오드가 위치하며, 상기 식각홈의 주변으로는 단차가 구비된다.
위에 상술한 바와 같이, 본 발명에 따라 실패턴 영역에 대응하여 유기절연물질로 이루어지는 보호막의 일부를 식각하여 식각홈을 구비하고, 식각홈에 게이트절연패턴을 위치시킴으로써, 실패턴의 선폭을 축소할 수 있으면서도, 셀갭 유지 그리고 접착력 또한 확보하게 되는 효과가 있다.
특히 실패턴 영역에 위치하는 배선의 불량이 발생하는 것 또한 방지할 수 있는 효과가 있다.
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치를 개략적으로 도시한 평면도.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 일부를 개략적으로 도시한 단면도.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 비표시영역을 도시한 평면도.
도 4a ~ 4e는 본 발명의 제 1 실시예에 따른 액정표시장치용 제 1 기판의 제조 단계별 공정 단면도.
도 5는 본 발명의 제 1 실시예에 따른 보호막의 또 다른 구조를 개략적으로 도시한 단면도.
도 6은 본 발명의 제 2 실시예에 따른 유기발광표시장치를 개략적으로 도시한 단면도.
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
- 제 1 실시예 -
도 1은 본 발명의 제 1 실시예에 따른 액정표시장치를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 본 발명의 실시예에 따른 액정표시장치(100)는 액정층(103, 도 2 참조)을 사이에 두고 어레이기판(array substrate : 101)과 컬러필터기판(color filter substrate : 102)이 대면 합착된 액정패널(110, 도 2 참조)을 필수 요소로 한다.
이때, 하부기판 또는 어레이기판으로 불리는 제1기판(101)은 크게 영상을 표시하는 표시영역(AA)과, 각종 회로 및 배선 등이 형성되어 영상 표시에 사용되지 않는 비표시영역(NA)을 포함한다.
이때, 비표시영역(NA)은 제 1 기판(101)의 가장자리를 따라 정의되며, 표시영역(AA)은 비표시영역(NA)의 내측으로 위치하게 된다.
제1기판(101)의 표시영역(AA)에는, 복수개의 데이터배선(DL)과 게이트배선(GL)이 종횡 교차하여 m×n 개의 화소영역(P)을 정의하며, 이들 두 배선(DL, GL)의 교차지점에는 스위칭소자인 박막트랜지스터(T)가 구비된다.
그리고, 각 화소영역(P)을 관통하며 게이트배선(GL)과 이격하며 공통배선(미도시)이 형성되어 있다.
그리고 각 화소영역(P) 내부에는 공통배선(미도시)과 연결되는 다수의 공통전극(123, 도 2 참조)이 일정간격 이격하여 형성되어 있으며, 또한, 각 화소영역(P) 내부에는 박막트랜지스터(T)와 연결되는 다수의 화소전극(121, 도 2 참조)이 형성되어 있다.
이때, 게이트배선(GL) 및 데이터배선(DL)이 배치된 제 1 기판(101) 일측의 비표시영역(NA)에는 게이트배선(GL) 및 데이터배선(DL)과 각각 연결되는 게이트패드(112a) 및 데이터패드(112c)가 형성되어, 게이트배선(GL) 및 데이터배선(DL)은 외부 구동회로 기판인 인쇄회로기판(printed circuit board : 180, 도 2 참조)과 연결된다.
이러한 제 1 기판(101)과 액정층(103, 도 2 참조)을 사이에 두고 이와 마주보는 제 2 기판(102)은 상부기판 또는 컬러필터기판(color filter substrate)이라 불리는데, 이의 일면에는 제 1 기판(101)의 데이터배선(DL)과 게이트배선(GL) 그리고 박막트랜지스터(T) 등의 비표시 요소를 가리는 격자 형상의 블랙매트릭스(131, 도 2 참조)가 구성된다.
또한, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열되는 R(red), G(green), B(blue) 컬러필터(133, 도 2 참조)가 구비된다.
그리고 이들 두 기판(101, 102)과 액정층(103, 도 2 참조)의 경계부분에는 액정의 초기 분자배열 방향을 결정하는 제 1 및 제 2 배향막(미도시)이 개재되고, 그 사이로 충진되는 액정층(103, 도 2 참조)의 누설을 방지하기 위해 양 기판(101, 102)의 가장자리를 따라 실패턴(seal pattern : 140)이 형성된다.
여기서, 본 발명의 제 1 실시예에 따른 액정표시장치(100)는 실패턴(140) 하부로 유기절연물질막이 위치하지 않으며, 무기절연물질로 이루어지는 게이트절연패턴(200, 도 2 참조)이 위치하는 것을 특징으로 한다.
이를 통해, 본 발명의 제 1 실시예에 따른 액정표시장치(100)는 실패턴(140)의 선폭을 축소할 수 있으면서도, 셀갭 유지 그리고 접착력 또한 확보하게 되며, 특히 실패턴(140)이 형성되는 영역에 위치하는 배선의 불량이 발생하는 것 또한 방지할 수 있다.
이에 대해 도 2를 참조하여 좀더 자세히 살펴보도록 하겠다.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 일부를 개략적으로 도시한 단면도이다.
설명에 앞서, 설명의 편의를 위하여 화상이 표시되는 영역을 표시영역(AA)이라 정의하며, 표시영역(AA) 내의 화소영역(P)에서 박막트랜지스터(T)가 형성될 부분을 스위칭영역(TrA)이라 정의하도록 한다.
그리고, 표시영역(AA)의 가장자리를 두르는 비표시영역(NA)을 정의하는데, 비표시영역(NA)은 패드(112a)가 위치하는 패드부(PA)와, 실패턴(140)이 위치하는 실패턴 영역(SA)으로 나뉘어 정의하도록 한다.
도시한 바와 같이, 본 발명의 제 1 실시예에 따른 액정표시장치(100)는 크게 액정패널(110)과 제 1 및 제 2 편광판(150a, 150b), 그리고 액정패널(110)로 빛을 공급하는 백라이트(backlight : 160)로 구성된다.
이를 좀더 자세히 살펴보면, 액정패널(110)은 어레이기판(101)과 컬러필터기판(102)이 서로 이격되어 대향하고 있으며, 어레이기판(101) 및 컬러필터기판(102) 사이에는 액정층(103)이 개재되어 있다.
여기서 어레이기판(101) 상의 표시영역(AA) 내에는 소정간격 이격되어 평행하게 구성된 다수의 게이트배선(도 1의 GL)과 게이트배선(도 1의 GL)에 근접하여 게이트배선(도 1의 GL)과 평행하게 구성된 공통배선(미도시)과, 두 배선(도 1의 GL, 미도시)과 교차하며 특히 게이트배선(도 1의 GL)과 교차하여 화소영역(P)을 정의하는 데이터배선(도 1의 DL)이 구성되어 있다.
이때, 각 화소영역(P)의 게이트배선(도 1의 GL)과 데이터배선(도 1의 DL)의 교차지점인 스위칭영역(TrA)에는 박막트랜지스터(T)가 형성되며, 화소영역(P) 내에서 실질적으로 화상을 구현하는 화상구현영역에는 공통배선(미도시)과 연결되는 공통전극(123)과 박막트랜지스터(T)와 연결되는 화소전극(121)이 형성되어 있다.
여기서, 박막트랜지스터(T)는 게이트전극(111), 게이트절연막(113), 순수 비정질 실리콘의 액티브층(115a)과 불순물 비정질 실리콘의 오믹콘택층(115b)으로 이루어진 반도체층(115), 소스 및 드레인전극(117, 119)으로 이루어진다.
화소전극(121)은 박막트랜지스터(T)의 드레인전극(119)과 전기적으로 연결된다.
이때 화소전극(121)과 공통전극(123)은 바(bar) 형태로 다수개로 분리되어 교대로 서로 이격하여 위치하며, 각 화소영역(P) 내에 형성되고 있다.
그리고 박막트랜지스터(T)를 포함하는 제 1 기판(101)의 표시영역(AA) 내에는 보호층(116)이 형성되어 있으며, 보호층(116) 상부로는 유기절연물질 예를 들면 포토아크릴(photoacryl)로 이루어진 보호막(118)이 평탄한 표면을 이루며 기판(101)의 전면에 형성되어 있다.
이때, 보호층(116) 및 보호막(118)에는 박막트랜지스터(T)의 드레인전극(119)을 노출시키는 드레인콘택홀(114a)이 구비되고 있다.
한편, 변형예로서 화소전극(121)은 판 형태로 각 화소영역(P) 별로 형성될 수도 있다. 이때 화소전극(121)의 일부는 게이트배선(도 1의 GL)과 중첩되어 형성되어, 스토리지 커패시터(미도시)를 이루도록 구성될 수도 있다.
그리고, 각 화소영역(P) 내에 다수의 화소전극(121)과 공통전극(123)이 이격하는 형태로 구성될 경우 IPS모드로 동작하는 액정패널(110)을 이루게 되며, 공통전극(123)을 제외하고 판 형태의 화소전극(121) 만이 제 1 기판(101)에 형성될 경우 이는 TN모드, ECB모드, VA모드 중 어느 하나의 모드로 동작하는 액정패널(110)을 이루게 된다. 도면에 있어서는 IPS모드로 동작하는 액정패널(110)을 일예로 설명하겠다.
그리고, 제 1 기판(101)의 비표시영역(NA)의 패드부(PA)에는 게이트 및 데이터배선(도 1의 GL, DL)과 연결되는 게이트 및 데이터패드(112a, 도 1의 112c)가 구비된다.
여기서, 본 발명의 제 1 실시예에 따른 액정패널(110)은 제 1 기판(101)과 제 2 기판(102)이 서로 동일한 형태로 구성되어, 제 1 기판(101)과 제 2 기판(102)의 일단이 서로 일치하게 되며, 제 1 기판(101) 상에 구비된 게이트 및 데이터패드(112a, 도 1의 112c)는 측면이 제 1 기판(101)과 제 2 기판(102) 사이의 측면으로 노출되게 된다.
이러한 액정패널(110)의 일측에는 연성회로기판(Flexible Printed Circuit Board)과 같은 연결부재(170)를 매개로 인쇄회로기판(180) 연결되는데, 이때 연결부재(170)는 액정패널(110)의 측면에 부착되어 연결된다.
즉, 연결부재(170)는 제 1 기판(101)과 제 2 기판(102) 사이의 측면으로 노출되는 게이트 및 데이터패드(112a, 도 1의 112c)의 측면과 서로 전기적으로 연결되게 되며, 이러한 연결부재(170)에 인쇄회로기판(180)이 연결된다.
그리고 제 1 기판(101)과 마주보는 제 2 기판(102) 상에는 제 1 기판(101)에 구성된 각 화소영역(P)의 게이트배선(도 1의 GL)과 데이터배선(도 1의 DL)과 박막트랜지스터(T)에 대응하여 블랙매트릭스(131)가 형성되고 있다.
따라서, 블랙매트릭스(131)는 각 화소영역(P)에 대응하는 개구부를 가지고 있으며, 개구부에 대응하여 순차적으로 반복 배열된 R, G, B 컬러필터패턴(133)을 포함하는 컬러필터층이 형성되어 있다.
여기서, R, G, B 컬러필터패턴(133)이 구비되는 화소영역(P) 외에, 컬러필터패턴이 구비되지 않는 화이트를 구현하는 화소영역(P)을 더욱 포함할 수 있다.
그리고, R, G, B 컬러필터패턴(133)은 컬러필터패턴 외에도 제 1 기판(101)의 박막트랜지스터(T) 상부 또는 하부로 위치할 수도 있으며, 블랙매트릭스(131)는 적어도 2개의 컬러필터패턴(133)이 서로 중첩되어 이루어질 수도 있다.
이러한 R, G, B 컬러필터패턴(133) 하부로 전면에 투명한 오버코트층(135)이 구비되는데, 오버코트층(135)은 컬러필터패턴(133)이 형성된 제 2 기판(102)을 평탄화하기 위한 평탄화막으로서 기능하게 된다.
그리고, 액정층(103)과 제 2기판(102)의 오버코팅층(135) 사이, 그리고 액정층(103)과 제 1 기판(101)의 화소전극(121)및 공통전극(133) 사이로는 각각 액정을 향하는 표면이 각각 소정 방향으로 러빙(rubbing)된 제 1 및 제 2 배향막(미도시)이 개재되어 액정분자의 초기배열상태와 배향 방향을 균일하게 정렬한다.
그리고, 제 1 기판(101)과 제 2 기판(102)의 가장자리를 따라 비표시영역(NA)의 실패턴 영역(SA)에는 실런트가 도포되어 액정층(103)의 누설을 방지하는데, 실런트란 에폭시수지와 경화촉진제 등이 혼합된 고분자 혼합물로서, 가열 내지는 UV광 조사에 의해 경화되어 두 기판(101, 102)의 합착 상태를 유지시키는 접착제 역할의 실패턴(140)을 이루게 된다.
실패턴(140)은 액정층(103)의 두께로 정의되는 양 기판(101, 102) 사이의 셀 갭(cell gap)을 균일하게 제어하는 간극제 역할 또한 하게 된다. 즉, 실런트는 표시영역(AA)의 가장자리를 두르는 비표시영역(NA)에 형성되어, 액정패널(110)의 봉지제로서의 역할을 하게 된다.
여기서, 본 발명의 제 1 실시예에 따른 액정표시장치(100)는 실패턴(140)의 하부로 보호막(118)의 일부를 식각한 식각홈(118a)이 구비되며, 식각홈(118a)의 하부로는 게이트절연패턴(200)이 위치하게 된다.
게이트절연패턴(200)은 게이트절연층(113)으로부터 연장되어 형성될 수도 있으며, 또는 식각홈(118a)에 대응해서 적어도 한 개의 아일랜드 형태로 이루어질 수도 있다.
이러한 식각홈(118a)과 게이트절연패턴(200)에 의해 본 발명의 제 1 실시예에 따른 액정표시장치(100)는 실패턴(140)의 선폭을 축소할 수 있으면서도, 셀갭 유지 그리고 접착력 또한 확보하게 되며, 특히 실패턴(140)이 형성되는 영역에 위치하는 배선(112b)의 불량이 발생하는 것 또한 방지할 수 있다.
이에 대해 좀더 자세히 살펴보면, 실패턴(140)을 형성하기 위하여 제 1 기판(101)과 제2 기판(102) 중 선택된 하나의 가장자리를 따라서 비표시영역(NA)의 실패턴 영역(SA)으로 실런트를 도포하게 되는데, 이때 현 공정 상 기판(101, 102) 상에 도포되는 실런트의 양은 최소한으로 설계되어 있으나, 이의 실런트의 양은 최근 요구되어지고 있는 네로우베젤을 구현하기에는 두꺼운 선폭을 갖는 실패턴(140)을 형성하게 된다.
따라서, 본 발명의 제 1 실시예에 따른 액정표시장치(100)는 보호막(118)에 식각홈(118a)을 형성함으로써, 기존과 동일한 실런트의 양을 기판(101, 102) 상에 도포하더라도 실패턴(140)의 단면적을 최소화할 수 있어, 셀갭을 유지하면서도 실패턴(140)의 선폭 또한 줄일 수 있게 된다.
즉, 네로우씰(narrow seal)의 실패턴(140)을 형성할 수 있는 것이다. 이를 통해, 비표시영역(NA)의 실패턴 영역(SA)을 줄여 네로우베젤을 갖는 액정표시장치(100)를 제공할 수 있다.
또한, 이와 같은 네로우씰의 실패턴(140)은 단면적이 최소화됨에 따라 부착면적 또한 좁아지게 되므로 기판(101, 102)과의 접착성이 좋지 않게 되는데, 실패턴(140)과 기판(101, 102)과의 접착성이 좋지 않게 되면, 외부로부터의 유입 가능한 수분이나 오염원에 대한 내구성 저하로 실패턴(140) 주변에 얼룩이 발생하거나 실패턴(140) 터짐이나 미세하게 액정이 새는 현상이 발생할 수 있다.
여기서 본 발명의 제 1 실시예에 따른 액정표시장치(100)는 보호막(118)에 식각홈(118a)을 구비함으로써, 식각홈(118a)에 의해 실패턴(140)의 접촉면적을 늘릴 수 있어, 실패턴(140)과 기판(101)과의 충분한 접촉면적을 확보할 수 있다.
그리고, 유기절연물질로 이루어지는 보호막(118)과 실패턴(140)은 서로 접착력이 좋지 않으므로, 보호막(118)에 식각홈(118a)을 형성하여 유기절연물질로 이루어지는 보호막(118)과 실패턴(140)의 하부가 서로 접촉되지 않도록 하고, 식각홈(118a)에 구비되는 게이트절연패턴(200)이 실패턴(140)과 접촉되도록 함으로써, 이를 통해서도 실패턴(140)의 접착력을 확보할 수 있다.
특히, 본 발명의 제 1 실시예에 따른 액정표시장치(100)는 보호막(118)에 식각홈(118a)을 구비하여 실패턴(140)의 선폭 축소, 셀갭 유지 그리고 접착력을 확보하면서도, 실패턴 영역(SA)에 위치하는 배선(112b)의 불량이 발생하는 것 또한 방지할 수 있다.
즉, 실패턴 영역(SA)에 대응하여 게이트패드(112a)와 게이트배선(도 1의 GL)을 연결하기 위한 게이트링크배선(112b)이 위치할 수 있는데, 실패턴(도 2의 140)의 단면적을 축소시키기 위하여 보호막(118)에 식각홈(118a)을 구비하게 되면, 식각홈(118a)에 의해 실패턴 영역(SA)에 위치하는 게이트링크배선(112b)이 외부로 노출되게 된다.
이때, 본 발명의 제 1 실시예에 따른 액정표시장치(100)는 보호막(118)의 식각홈(118a)에 게이트절연패턴(200)을 위치시킴으로써, 보호막(118)에 식각홈(118a)을 구비하더라도, 식각홈(118a)으로 실패턴 영역(SA)에 대응하여 위치하는 게이트링크배선(112b)이 외부로 노출되는 것을 방지할 수 있는 것이다.
따라서, 게이트링크배선(112b)의 산화가 발생하거나 실패턴(140)을 형성하는 과정에서 배선(112b)이 손상되는 것을 방지함으로써, 게이트링크배선(112b)의 불량이 발생하는 것을 미연에 방지할 수 있는 것이다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 비표시영역을 도시한 평면도이다.
도시한 바와 같이, 제 1 기판(도 2의 101) 상에는 화상을 표시하는 표시영역(AA)에 있어서는 제 1 방향으로 연장하여 다수의 게이트배선(GL)이 형성되어 있으며, 제 1 방향과 교차되는 제 2 방향으로 연장하여 게이트배선(GL)과 더불어 화소영역(도 2의 P)을 정의하는 데이터배선(도 1의 DL)이 형성되어 있다.
그리고, 표시영역(AA)의 외측의 비표시영역(NA)의 패드부(PA)에는 다수의 게이트배선(GL)의 일끝단에 구성된 다수의 게이트패드(112a)가 구비되며, 게이트패드(112a)는 게이트링크배선(112b)을 통해 게이트배선(GL)과 전기적으로 연결된다.
이때, 도면상에 도시하지는 않았지만 기판(도 2의 101)의 타측으로는 데이터배선(도 1의 DL)의 끝단에 연결된 다수의 데이터패드(도 1의 112c)가 위치할 수 있다.
또는 게이트 및 데이터패드(112a, 도 1의 112c)가 모두 기판(101)의 일측으로 함께 위치할 수도 있는데, 본 발명의 제 1 실시예에서는 게이트패드(112a)와 데이터패드(도 1의 112c)가 서로 기판(101)의 일측 및 타측으로 각각 위치함을 일예로 설명하도록 하겠다.
그리고, 표시영역(AA)의 가장자리를 두르는 비표시영역(NA)에는 제 2 기판(102)과의 합착을 위한 실패턴 영역(SA)이 위치하게 된다.
즉, 실패턴 영역(SA)은 패드부(PA)와 표시영역(AA) 사이로 위치하며, 제 2 기판(102)이 합착되는 라인과 함께 위치하게 된다.
본 발명의 제 1 실시예에 따른 액정표시장치(도 2의 100)는 패드부(PA)와 표시영역(AA) 사이의 실패턴 영역(SA)에 위치하는 유기절연물질로 이루어지는 제 2 보호막(도 2의 118)의 일부를 제거하여 식각홈(118a)을 구비하고, 식각홈(118a)에 의해 노출되는 게이트링크배선(112b) 상부로 게이트절연패턴(200)을 위치시켰다.
여기서, 식각홈(118a)의 폭(d1)은 실패턴 영역(SA)과 동일하여, 실패턴(140)의 폭과 동일하거나 그보다 작은 폭을 가질 수 있으며, 식각홈(118a)에 위치하는 게이트절연패턴(200)의 폭(d2)은 식각홈(118a)과 동일하거나 그보다 큰 폭을 가질 수 있다.
그리고, 도시하지는 않았지만 게이트절연패턴(200)은 각각의 게이트링크배선(112b)에 대응하여 형성될 수도 있으며, 이때 게이트절연패턴(200)은 식각홈(118a)에 노출되는 게이트링크배선(112b)의 폭 보다 큰 폭을 가질 수 있다.
여기서, 식각홈(118a)의 폭(d1)을 실패턴 영역(SA) 보다 크게 형성할 경우에는 실패턴(140)의 단면적이 넓어지게 되어 네로우씰을 구현하기 어려우며, 또한 일정한 셀갭을 유지하기 또한 어려워지게 된다.
그리고, 식각홈(118a)에 위치하는 게이트절연패턴(200)의 폭(d2)을 식각홈(118a) 보다 작게 형성하거나, 게이트절연패턴(200)을 게이트링크배선(112b)의 폭 보다 작은 폭을 갖도록 형성할 경우에는 게이트절연패턴(200)과 식각홈(118a) 사이로 게이트링크배선(112b)이 노출될 수 있어, 게이트링크배선(112b)의 불량을 야기할 수 있다.
전술한 바와 같이, 본 발명의 제 1 실시예에 따른 액정표시장치(도 2의 100)는 실패턴 영역(SA)에 대응하여 유기절연물질로 이루어지는 보호막(도 2의 118)의 일부를 식각하여 식각홈(118a)을 구비하고, 식각홈(118a)에 게이트절연패턴(200)을 위치시킴으로써, 실패턴(도 2의 140)의 선폭을 축소할 수 있으면서도, 셀갭 유지 그리고 접착력 또한 확보하게 되며, 특히 실패턴 영역(SA)에 위치하는 게이트링크배선(112b) 등의 배선의 불량이 발생하는 것 또한 방지할 수 있다.
이후에는 전술한 평면 및 단면 구성을 갖는 본 발명의 제 1 실시예에 따른 액정표시장치용 제 1 기판의 제조방법에 대해 살펴보도록 하겠다.
도 4a ~ 4e는 본 발명의 제 1 실시예에 따른 액정표시장치용 제 1 기판의 제조 단계별 공정 단면도이며, 도 5는 본 발명의 제 1 실시예에 따른 보호막의 또 다른 구조를 개략적으로 도시한 단면도이다. 여기서, 본 발명의 제 1 실시예에 따른 액정표시장치용 제 1 기판의 제조 방법과 함께, 게이트패턴과 소스-드레인패턴 사이에 전기적인 연결을 위한 점핑구조 또한 함께 설명하도록 하겠다.
즉, 본 발명의 제 1 실시예에 따른 액정표시장치용 제 1 기판은, 액정표시장치를 제조할 때 구동 IC를 별도로 실장하지 않고, 제 1 기판을 형성하는 과정에서 기판 위에 함께 형성하는 경우가 있는데, 이때, 서로 다른 층에 형성된 도전물질을 서로 전기적으로 연결할 필요성이 있을 수 있다. 특히, 게이트 패턴과 소스-드레인패턴 사이에 전기적인 연결을 위한 점핑을 구성할 필요성이 있을 수 있다.
예를 들어, 액정표시장치의 게이트구동 IC 일부를 제 1 기판을 제조하는 공정에서 동시에 형성하는 GIP(Gate In Panel) 구조를 살펴보면, 이 경우, 게이트 층에 GSP(Gate Signal Pulse), GE(Gate Enable), GSC(Gate Signal Clock) 등과 같은 신호를 전송하는 연결배선을 기판 위에 LOG(Line On Glass) 방식으로 형성한다. 그리고, 게이트구동 IC를 구성하는 박막트랜지스터의 소스부와 연결하는 경우가 있다.
도 4a에 도시한 바와 같이, 투명한 절연기판(101) 상에 저저항 금속물질 예를 들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 중 하나 또는 둘 이상의 물질을 전면에 증착하여 제 1 금속층(미도시)을 형성한다.
이후, 제 1 금속층(미도시)을 포토레지스트의 도포, 포토 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 제 1 금속층(미도시)의 식각 및 포토레지스트의 스트립(strip) 등의 일련의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 단일층 또는 다중층 구조를 가지며 제 1 방향으로 연장하는 다수의 게이트배선(도 1의 GL)을 형성한다.
그리고 동시에 각 스위칭영역(TrA)에 게이트배선(도 1의 GL)과 연결된 게이트전극(111)을 형성한다.
이때, 각 스위칭영역(TrA)에 구비되는 게이트전극(111)은 게이트배선(도 1의 GL)에서 분기한 형태를 이루거나, 또는 게이트배선(도 1의 GL) 자체로서 타 영역 대비 더 큰 폭을 갖는 형태를 갖는 형태로 이루어진다.
그리고 비표시영역(NA)의 패드부(PA)에는 각 게이트배선(도 1의 GL)의 끝단에는 게이트패드(112a)를 형성하며, 그리고 비표시영역(NA)의 실패턴 영역(SA)에는 게이트배선(도 1의 GL)과 게이트패드(112a)를 연결하기 위한 게이트링크배선(112b)을 형성한다.
이때, 점핑부(JPA)에는 게이트패턴(301)을 형성한다.
다음으로 게이트배선(도 1의 GL), 게이트전극(111), 게이트패드(112a), 게이트링크배선(112b) 그리고 게이트패턴(301) 상부로 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 상기 기판(101) 전면에 게이트절연막(113)을 형성한다.
이후 도 4b에 도시한 바와 같이, 게이트절연막(113)에 마스크 공정을 진행하여 패터닝함으로써, 실패턴 영역(SA)에는 게이트링크배선(112b)을 덮는 게이트절연패턴(200)을 형성하고, 점핑부(JPA)에서는 게이트패턴(301)을 노출하는 게이트패턴콘택홀(113a)을 형성한다.
이때, 게이트절연패턴(200)은 게이트절연막(113)과 연결되어 이루어지거나, 또는 실패턴 영역(SA)에 대응하는 하나의 아일랜드 형태로 이루어지거나, 각각의 게이트링크배선(112b)에 대응하는 다수개의 아일랜드 형태로 이루어질 수 있다.
다음으로 게이트절연막(113)과 게이트절연패턴(200) 상부로 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 형성하고, 불순물 비정질 실리콘층(미도시) 위로 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 중 하나 또는 둘 이상의 물질을 전면에 증착하여 제 2 금속층(미도시)을 형성한다.
이후, 도 4c에 도시한 바와 같이, 제 2 금속층(미도시) 위로 포토레지스트층(미도시)을 형성하고 이를 하프톤 노광 또는 회절노광을 실시하여, 제 2 금속층(미도시)을 식각하여 제거하고, 동시에 그 하부의 불순물 비정질 실리콘층(미도시)을 연속으로 식각한다. 이때, 스위칭영역(TrA)의 게이트전극(111) 상부로는 하부의 순수 비정질 실리콘층(미도시) 일부까지 식각하여 하부의 순수 비정질 실리콘층(미도시)을 일부 노출시킨다.
따라서, 스위칭영역(TrA)의 게이트전극(111) 상부로는 서로 일정간격 이격하여 마주보는 소스 및 드레인전극(117, 119)을 형성하고, 소스 및 드레인전극(117, 119)의 하부의 불순물 비정질 실리콘층(미도시)의 오믹콘택층(115b)과 오믹콘택층(115b) 하부의 순수 비정질 실리콘층(미도시)의 액티브층(115a)을 형성한다.
이때 도시하지는 않았지만 게이트절연막(113) 상에 있는 게이트배선(도 1의 GL)과 교차하여 화소영역(P)을 정의하는 데이터배선(도 1의 DL)을 형성하고, 비표시영역(NA)에 있어 데이터배선(도 1의 DL)과 전기적으로 연결되는 데이터패드(도 1의 112c) 및 데이터패드링크배선(미도시) 또한 동시에 형성한다.
또한, 점핑부(JPA)에 있어서 게이트절연막(113) 상부로 게이트패턴콘택홀(113a)을 통해 게이트패턴(301)과 접촉하는 제 1 소스-드레인패턴(303)을 형성하고, 또한 게이트절연막(113) 상부로 제 2 소스-드레인패턴(305)을 형성한다.
이때, 제조공정 특성 상 제 1 및 제 2 소스-드레인패턴(303, 305)과 게이트절연막(113) 사이에는 이들 제 1 및 제 2 소스-드레인패턴(303, 305)과 각각 완전 중첩하는 형태로 순수 및 불순물 비정질 실리콘의 제 1 및 제 2 더미패턴(307a, 307b)이 형성된다.
여기서, 스위칭영역(TrA)에 순차 적층 형성된 게이트전극(111), 게이트절연막(113), 액티브층(115a)과 오믹콘택층(115b)으로 이루어진 반도체층(115) 그리고 반도체층(115) 상부로 서로 이격하여 위치하는 소스 및 드레인전극(117, 119)은 스위칭소자인 박막트랜지스터(T)를 이루게 된다.
다음으로 스위칭영역(TrA)의 소스 및 드레인전극(117, 119)과 노출된 오믹콘택층(115b) 그리고 점핑부(JPA)의 제 1 및 제 2 소스-드레인패턴(303, 305) 상부로 기판(101) 전면에 보호층(116)을 형성한다.
그리고 연속하여 보호층(116) 위로 기판(101) 전면에 유기절연물질인 포토아크릴을 도포하고 이에 대해 마스크 공정을 진행하여 패터닝함으로서 표시영역(AA)에 대응하여 평탄한 표면을 갖는 보호막(118)을 형성한다.
이후 도 4d에 도시한 바와 같이 전면에 증착된 보호층(116) 및 보호막(118)에 마스크 공정을 진행하여 패터닝함으로써 표시영역(AA)에 있어서는 각 화소영역(P)의 박막트랜지스터(T)의 드레인전극(119)의 일부를 노출시키는 드레인콘택홀(114a)과, 점핑부(JPA)에 있어서는 제 1 소스-드레인패턴(303)과 제 2 소스-드레인패턴(305)을 노출하는 제 1 및 제 2 점핑콘택홀(114b, 114c)을 형성한다.
특히, 보호막(118)에는 비표시영역(NA)의 실패턴 영역(SA)에 대응해서는 게이트절연패턴(200)을 노출시키는 식각홈(118a)을 형성한다.
다음으로, 도 4e에 도시한 바와 같이 보호막(118) 상부로 전면에 투명도전성 물질인 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 중 하나를 증착하고, 이에 대해 마스크 공정을 진행하여 패터닝함으로써, 화소영역(P)에 대응 하여 드레인콘택홀(114a)을 통해 박막트랜지스터(T)의 드레인전극(119)과 연결되는 다수의 화소전극(121)을 형성한다.
또한, 화소영역(P) 내에서 화소전극(121)과 교대로 서로 이격하여 위치하는 공통전극(123)을 형성한다.
그리고, 점핑부(JPA)에 있어서는 제 1 및 제 2 점핑콘택홀(114b, 114c)을 통해 제 1 소스-드레인패턴(303)과 제 2 소스-드레인패턴(305)을 연결하는 점핑전극(307)을 형성한다.
이로써, 본 발명의 제 1 실시예에 따른 액정표시장치용 제 1 기판(101)을 완성한다.
이후 도 4f에 도시한 바와 같이, 블랙매트릭스(131)와 컬러필터패턴(133), 그리고 오버코팅층(135)이 구비된 제 2 기판(102)을 준비하고, 제 1 기판(101)의 비표시영역(NA)의 실패턴 영역(SA) 상에 실런트를 도포하거나, 제 2 기판(102) 상에 실런트를 도포한 뒤, 제 1 기판(101)과 제 2 기판(102) 사이로 액정층(103)을 개재하여 합착함으로써, 액정패널(110)을 완성하게 된다.
여기서 실패턴 영역(SA) 상에 도포된 실런트는 경화되어 두 기판(101, 102)의 합착 상태를 유지시키게 되는데, 이때 실패턴(140)은 제 1 기판(101)의 보호막(118)의 식각홈(118a)에 위치하여, 식각홈(118a)에 의해 노출되는 게이트절연패턴(200)과 접촉하게 된다.
이를 통해, 본 발명의 제 1 실시예에 따른 액정표시장치(도 2의 100)는 실패턴 영역(SA)에 대응하여 유기절연물질로 이루어지는 보호막(118)의 일부를 식각하여 식각홈(118a)을 구비하고, 식각홈(118a)에 무기절연물질로 이루어지는 게이트절연패턴(200)을 위치시킴으로써, 실패턴(140)의 선폭을 축소할 수 있으면서도, 셀갭 유지 그리고 접착력 또한 확보하게 되며, 특히 실패턴 영역(SA)에 위치하는 게이트링크배선(112b) 등의 배선의 불량이 발생하는 것 또한 방지할 수 있다.
한편, 도 5에 도시한 바와 같이 보호막(118)의 식각홈(118a)의 주변으로 단차(118b)를 더욱 구비할 수 있는데, 단차(118b)는 제 1 기판(101)과 제 2 기판(102)의 실패턴 영역(SA) 상에 실런트를 도포한 뒤 제 1 및 제 2 기판(101, 102)을 합착하는 과정에서, 합착 압력에 의해 실런트로 압력이 가해지더라도 실런트가 표시영역(AA) 내로 유입되는 것을 방지하는 역할을 하게 된다.
또한, 단차(118b)는 보호막(118)의 식각홈(118a)으로 실런트가 정확하게 위치할 수 있도록 가이드하는 역할 또한 하게 되는데, 즉, 제 2 기판(102) 상에 실런트가 도포되면 제 2 기판(102) 상에 도포된 실런트를 제 1 기판(101)의 보호막(118)의 식각홈(118a) 내로 위치할 수 있도록 제 1 및 제 2 기판(101, 102)을 정확하게 얼라인하여 합착해야 하는데, 이때 제 1 기판(101)의 보호막(118)의 식각홈(118a) 주변으로 단차(118b)를 형성함으로써, 단차(118b)에 의해 제 2 기판(102) 상에 도포된 실런트를 식각홈(118a) 내부로 가이드되도록 하는 것이다. 여기서, 단차(118b)는 보호막(118)의 높이에 비해 낮은 깊이를 갖는 한도 내에서 자유로운 깊이를 가질 수 있으나, 패드부(PA)에 위치하는 패드(112a)가 외부로 노출되지 않는 한도내에서 형성되도록 하는 것이 바람직하며, 폭에 있어서도 특별히 한정되지 않으나 비표시영역(NA) 내에 위치하도록 하는 것이 바람직하며 특히 실패턴 영역(SA)을 크게 벗어나지 않는 한도내에서 형성되도록 하는 것이 바람직하다.
- 제 2 실시예 -
도 6은 본 발명의 제 2 실시예에 따른 유기발광표시장치를 개략적으로 도시한 단면도이다.
도시한 바와 같이, 본 발명의 제 2 실시예에 따른 유기발광표시장치(400)는 구동 박막트랜지스터(DTr)와 발광다이오드(E)가 형성된 제 1 기판(401)과 제 1 기판(401)과 마주하는 제 2 기판(402)으로 구성되며, 제 1 및 제 2 기판(401, 402)은 서로 이격 합착되어 표시패널을 이룬다.
도시하지는 않았지만 이를 좀더 자세히 살펴보면, 표시영역(AA)의 제 1 기판(401)의 상부에는 각 화소영역(P) 별로 구동 박막트랜지스터(DTr)가 형성되어 있고, 각각의 구동 박막트랜지스터(DTr)와 연결되는 제 1 전극(421)과 제 1 전극(421)의 상부에 특정한 색의 빛을 발광하는 유기발광층(423)과, 유기발광층(423)의 상부에는 제 2 전극(425)이 구성된다.
여기서, 도시하지는 않았지만 구동 박막트랜지스터(DTr)는 소스 및 드레인전극(미도시)과 이들 전극(미도시)과 접촉하는 소스 및 드레인영역(미도시)을 포함하는 반도체층(미도시)과 반도체층(미도시) 상부에 위치하는 게이트절연막(411) 및 게이트전극(미도시)을 포함한다.
이러한 구동 박막트랜지스터(DTr) 상부로는 보호층(413)이 위치하며, 구동 박막트랜지스터(DTr)의 드레인전극(미도시)과 연결되며 예를 들어 일함수 값이 비교적 높은 물질로 발광다이오드(E)의 양극(anode)을 이루는 제 1 전극(421)이 위치한다.
제 1 전극(421)은 각 화소영역(P) 별로 위치하는데, 각 화소영역(P) 별로 위치하는 제 1 전극(421) 사이에는 뱅크(bank : 415)가 위치한다.
제 1 전극(421) 상부로 유기발광층(423)이 위치하는데, 유기발광층(423)은 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transport layer), 발광층(emitting material layer), 전자수송층(electron transport layer) 및 전자주입층(electron injection layer)의 다중층으로 구성될 수도 있다.
그리고, 유기발광층(423)의 상부로는 전면에 음극(cathode)을 이루는 제 2 전극(425)이 위치한다.
이러한 유기발광표시장치(400)는 선택된 신호에 따라 제 1 전극(421)과 제 2 전극(425)으로 소정의 전압이 인가되면, 제 1 전극(421)으로부터 주입된 정공과 제 2 전극(425)으로부터 제공된 전자가 유기발광층(423)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기상태에서 기저상태로 천이 될 때 광이 발생되어 가시광선의 형태로 방출된다.
이때, 발광된 광은 투명한 제 1 전극(421) 또는 제 2 전극(425)을 통과하여 외부로 나가게 되므로, 유기발광표시장치(400)는 임의의 화상을 구현하게 된다.
그리고, 이러한 구동 박막트랜지스터(DTr)와 발광다이오드(E) 상부에는 얇은 박막필름 형태인 보호막(417)이 위치하는데, 보호막(417)은 외부 산소 및 수분이 유기발광표시장치(400) 내부로 침투하는 것을 방지하기 위하여, 유기절연물질로 이루어진다.
이러한 제 1 기판(401)의 상부로는 제 2 기판(402)이 위치하며, 제 1 및 제 2 기판(401, 402) 사이의 가장자리에 대응되는 비표시영역(NA)을 따라서는 실패턴(420)이 개재되어 서로 합착된다. 따라서, 유기발광표시장치(400)는 인캡슐레이션(encapsulation)된다.
한편, 제 1 기판(401)의 비표시영역(NA)의 패드부(PA)에는 외부의 구동부(미도시)로부터 전원을 공급받기 위한 패드(405)가 위치하는데, 패드(405)는 외부 구동회로 기판(printed circuit board : 미도시)과 연결된다.
이때, 패드(405)의 일부는 실패턴(420)이 형성되는 실패턴 영역(SA)에 위치하게 되는데, 여기서, 본 발명의 제 2 실시예에 따른 유기발광표시장치(400)는 실패턴 영역(SA)에 유기절연물질로 이루어지는 보호막(417)이 위치하지 않도록 보호막(417)의 일부를 식각하여 식각홈(417a)을 구비하며, 식각홈(417a) 하부로는 무기절연물질로 이루어지는 게이트절연패턴(200)을 위치하는 것을 특징으로 한다.
이를 통해, 본 발명의 제 2 실시예에 따른 유기발광표시장치(400)는 실패턴(420)의 선폭을 축소할 수 있으면서도, 셀갭 유지 그리고 접착력 또한 확보하게 되며, 특히 실패턴(420)이 형성되는 영역에 위치하는 패드(405)의 불량이 발생하는 것 또한 방지할 수 있다.
여기서, 도시하지는 않았지만 본 발명의 제 2 실시예에 따른 유기발광표시장치(400)는 발광다이오드(E)의 제 2 전극(425)과 유기발광층(423)이 제 2 기판(402) 상에 구비되어, 연결패턴(미도시)을 통해 제 1 기판(401) 상에 위치하는 제 1 전극(401)과 전기적으로 연결될 수 있으며, 각 화소영역(P) 별로 형성되는 유기발광층(423)은 각각 적, 녹, 청색을 발광하거나, 유기발광층(423)은 백색을 발광하고 각 화소영역(P) 별로 컬러필터(미도시)를 구비할 수도 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
100 : 액정표시장치, 110 : 액정패널
101, 102 : 제 1 및 제 2 기판
103 : 액정층, 110 : 액정패널
111 : 게이트전극, 113 : 게이트절연막(113a : 게이트패턴콘택홀), 115 : 반도체층(115a : 액티브층, 115b : 오믹콘택층), 117, 119 : 소스 및 드레인전극
121 : 화소전극, 123 : 공통전극
112a : 게이트패드, 112b : 게이트링크배선
114a : 드레인콘택홀, 114b, 114c : 제 1 및 제 2 점핑콘택홀
116 : 보호층
118 : 보호막(118a : 식각홈)
131 : 블랙매트릭스, 133 : 컬러필터패턴, 135 : 오버코팅층
140 : 실패턴
150a, 150b : 제 1 및 제 2 편광판
160 : 백라이트
170 : 연결전부재, 180 : 인쇄회로기판
200 : 게이트절연패턴

Claims (10)

  1. 서로 이격하여 마주보는 제 1 및 제 2 기판과;
    상기 제 1 및 제 2 기판 사이의 가장자리를 따라 위치하는 실패턴과;
    상기 제 1 기판 상의 상기 실패턴과 접촉되는 무기절연물질로 이루어지는 게이트절연패턴과;
    상기 게이트절연패턴을 노출하는 식각홈을 포함하며, 유기절연물질로 이루어지는 보호막
    을 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 식각홈의 폭은 상기 실패턴의 폭과 동일하거나, 그보다 작은 표시장치.
  3. 제 1 항에 있어서,
    상기 게이트절연패턴의 폭은 상기 식각홈의 폭과 동일하거나, 그 보다 큰 표시장치.
  4. 제 1 항에 있어서,
    상기 게이트절연패턴은 상기 실패턴 하부로 위치하는 각각의 배선에 대응되는 아일랜드 형상인 표시장치.
  5. 제 1 항에 있어서,
    상기 제 1 기판 상에는 게이트전극과, 상기 게이트전극 상부로 위치하는 게이트절연막, 상기 게이트절연막 상부로 위치하는 반도체층 및 소스 및 드레인전극을 포함하는 박막트랜지스터를 포함하며,
    상기 게이트절연패턴은 상기 게이트절연막으로부터 연장되는 표시장치.
  6. 제 5 항에 있어서,
    상기 제 1 기판 상에는 상기 게이트전극과 동일층에서 동일물질로 이루어지는 게이트패턴을 포함하며, 상기 게이트절연막에는 상기 게이트패턴을 노출하는 게이트패턴콘택홀이 구비되며, 상기 게이트절연막 상에는 상기 게이트패드콘택홀을 통해 상기 게이트패턴과 접촉되며, 상기 소스 및 드레인전극과 동일층에서 동일물질로 이루어지는 제 1 소스-드레인패턴이 구비되며,
    상기 제 1 소스-드레인패턴은 상기 게이트절연막 상에 위치하는 제 2 소스-드레인패턴과 점핑전극을 통해 연결되는 표시장치.
  7. 제 6 항에 있어서,
    상기 제 1 및 제 2 소스-드레인패턴 상부로는 각각 상기 제 1 및 제 2 소스-드레인패턴을 노출하는 제 1 및 제 2 점핑콘택홀을 포함하는 상기 보호막이 위치하며,
    상기 점핑전극은 상기 제 1 및 제 2 점핑콘택홀을 통해 상기 제 1 및 제 2 소스-드레인패턴과 연결되는 표시장치.
  8. 제 5 항에 있어서,
    상기 제 2 기판 상에는 블랙매트릭스와 컬러필터가 구비되는 표시장치.
  9. 제 5 항에 있어서,
    상기 박막트랜지스터 상부로는 상기 드레인전극과 연결되는 제 1 전극과, 상기 제 1 전극 상부로 유기발광층과 제 2 전극이 순차적으로 위치하는 발광다이오드가 위치하는 표시장치.
  10. 제 1 항에 있어서,
    상기 식각홈의 주변으로는 단차가 구비되는 표시장치.
KR1020170148615A 2017-11-09 2017-11-09 표시장치 KR102046297B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170148615A KR102046297B1 (ko) 2017-11-09 2017-11-09 표시장치
US16/185,302 US10606131B2 (en) 2017-11-09 2018-11-09 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170148615A KR102046297B1 (ko) 2017-11-09 2017-11-09 표시장치

Publications (2)

Publication Number Publication Date
KR20190052842A true KR20190052842A (ko) 2019-05-17
KR102046297B1 KR102046297B1 (ko) 2019-11-19

Family

ID=66328456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170148615A KR102046297B1 (ko) 2017-11-09 2017-11-09 표시장치

Country Status (2)

Country Link
US (1) US10606131B2 (ko)
KR (1) KR102046297B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110989221B (zh) * 2019-12-20 2022-09-06 京东方科技集团股份有限公司 显示基板及其制备方法和修复方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060000961A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 유기 절연막을 포함하는 액정 패널 및 그 제조 방법
KR20060043040A (ko) * 2004-07-30 2006-05-15 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
KR20090100056A (ko) * 2008-03-19 2009-09-23 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR20140010634A (ko) * 2012-07-16 2014-01-27 엘지디스플레이 주식회사 액정표시장치
KR20150081813A (ko) * 2014-01-07 2015-07-15 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10866472B2 (en) * 2016-09-14 2020-12-15 Sharp Kabushiki Kaisha Mounting substrate and display panel
JP6982958B2 (ja) * 2017-01-13 2021-12-17 株式会社ジャパンディスプレイ 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060000961A (ko) * 2004-06-30 2006-01-06 엘지.필립스 엘시디 주식회사 유기 절연막을 포함하는 액정 패널 및 그 제조 방법
KR20060043040A (ko) * 2004-07-30 2006-05-15 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
KR20090100056A (ko) * 2008-03-19 2009-09-23 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR20140010634A (ko) * 2012-07-16 2014-01-27 엘지디스플레이 주식회사 액정표시장치
KR20150081813A (ko) * 2014-01-07 2015-07-15 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
US10606131B2 (en) 2020-03-31
KR102046297B1 (ko) 2019-11-19
US20190137806A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
US7952677B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101298693B1 (ko) 액정표시패널 및 이의 제조 방법
US9983451B2 (en) Rework method of array substrate for display device and array substrate formed by the method
US10444579B2 (en) Display substrate and manufacturing method thereof, and display device
EP2818917B1 (en) Array substrate for liquid crystal display and method of fabricating the same
KR102115464B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
US9064751B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100957614B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070043098A (ko) 어레이 기판 및 이의 제조방법
KR102046297B1 (ko) 표시장치
KR20090072548A (ko) 게이트 인 패널 구조 액정표시장치
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101818453B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR20050062797A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100558715B1 (ko) 액정표시패널 및 그 제조 방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR20070063754A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101591333B1 (ko) 씨오지 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR20050035676A (ko) 액정표시패널 및 그 제조 방법
KR20120019974A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant