KR20070063754A - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20070063754A
KR20070063754A KR1020050123928A KR20050123928A KR20070063754A KR 20070063754 A KR20070063754 A KR 20070063754A KR 1020050123928 A KR1020050123928 A KR 1020050123928A KR 20050123928 A KR20050123928 A KR 20050123928A KR 20070063754 A KR20070063754 A KR 20070063754A
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
photoresist pattern
forming
Prior art date
Application number
KR1020050123928A
Other languages
English (en)
Other versions
KR101215943B1 (ko
Inventor
곽희영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050123928A priority Critical patent/KR101215943B1/ko
Publication of KR20070063754A publication Critical patent/KR20070063754A/ko
Application granted granted Critical
Publication of KR101215943B1 publication Critical patent/KR101215943B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에서는, 총 4마스크 공정을 통해 제조하며, 동시에 4 마스크 공정 특성상 소스 및 드레인 전극의 끝단 외측부 및 데이터 배선 양측으로 노출되는 반도체층을 제거함으로써 상기 노출되는 반도체층에 의해 발생하는 웨이비 노이즈(wavy noise)를 원천적으로 제거하여 화상 표시 품질을 향상시키며, 동시에 개구율 및 휘도를 향상시킬 수 있는 액정표시장치용 어레이 기판 및 그 제조 방법을 제공한다.
어레이 기판, 4마스크, 웨이비 노이즈, 리프트 오프

Description

액정표시장치용 어레이 기판 및 그 제조방법{The array substrate for liquid crystal display device and method of fabricating the same}
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 일반적은 액정표시장치의 어레이 기판 내의 하나의 화소부를 박막트랜지스터를 포함하여 절단한 단면도.
도 3a 내지 도 3b는 종래의 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 제조 공정 단면도.
도 4는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 단면도.
도 5a 내지 도 5j는 본 발명에 따른 액정표시장치용 어레이 기판의 스위칭 소자인 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 6a 내지 도 6j는 본 발명에 따른 액정표시장치용 어레이 기판의 스토리지 전극이 형성되는 영역에 대한 제조 단계별 공정 단면도.
도 7a 내지 도 7j는 본 발명에 따른 액정표시장치용 어레이 기판의 게이트 패드부에 대한 제조 단계별 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : (어레이)기판 115 : 게이트 전극
120 : 게이트 절연막 123 : 액티브층
125a : 오믹콘택층 126 : 반도체층
130 : 데이터 배선 133 : 소스 전극
136 : 드레인 전극 140 : 보호층
150 : 화소전극
P : 화소영역 Tr : 박막트랜지스터
TrA : 스위칭 영역
본 발명은 액정표시장치에 관한 것이며, 특히 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이들 두 기판 사이에 액정을 개재하는 셀 공정을 거쳐 완성된다.
좀 더 자세히, 액정표시장치의 구조에 대해 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판과 마주보는 상부의 컬러필터 기판(20)은 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시 영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제(sealant) 등으 로 밀봉된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 구비되어 있다.
또한, 어레이 기판의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
도 2는 종래의 액정표시장치의 어레이 기판 내의 하나의 화소부를 스위칭 소자인 박막트랜지스터를 포함하여 절단한 부분에 대한 단면을 도시한 것이다.
도시한 바와 같이, 절연기판(50) 상에서 다수의 게이트 배선(미도시)과 데이터 배선(65)이 교차하여 정의되는 화소영역(P) 내에 게이트 전극(55)이 형성되어 있으며, 상기 게이트 전극(55) 상부로 전면에 게이트 절연막(57)이 형성되어 있으며, 그 위에 순차적으로 섬형상의 액티브층(60a)과, 서로 이격하는 오믹콘택층(60b)이 형성되어 있다.
상기 서로 이격하는 각각의 오믹콘택층(60b) 위로는 소스 전극(67)과, 게이트 전극(55)을 중심으로 상기 소스 전극(67)으로부터 소정간격 이격하여 마주 대하고 있는 드레인 전극(69)이 형성되어 있다.
이때, 상기 소스 및 드레인 전극(67, 69)의 일끝단이 상기 액티브층(60a)의 일끝단보다 내측에 위치함으로써 더욱 정확히는 상기 소스 및 드레인 전극(67, 69) 과 그 하부의 서로 이격하는 오믹콘택층(60b)의 외측으로 각각 액티브층(60b)이 소정간격 외부로 노출되도록 형성되고 있다.
또한, 상기 데이터 배선(65) 하부에도 공정 특성상 상기 반도체층(60) 형성시 동일한 물질로 동시에 형성된 비정질 실리콘 패턴(62)이 더욱 형성되고 있으며, 이때 상기 비정질 실리콘 패턴(62) 중 액티브층(60a)과 동일 물질로 이루어진 순수 비정질 실리콘 패턴(62a)이 상기 데이터 배선(65)의 폭보다 넓게 형성됨으로써 상기 데이터 배선(65) 양측으로 노출되고 있다.
이러한 구조를 이루는 이유는 상기 반도체층(60)과 소스 및 드레인 전극(67, 69)과 데이터 배선(65)을 하나의 마스크를 통해 1회의 마스크 공정으로 형성하기 때문이다.
이때, 도 3a 내지 도 3c를 통해 종래의 액정표시장치용 어레이 기판의 제조 방법에 대해 간단히 설명한다.
도 3a 내지 도 3b는 종래의 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 제조 단면도로서 일부 공정 단계에 대해서만 나타낸 것이다.
우선 도 3a에 도시한 바와 같이, 게이트 전극(55) 및 이와 연결된 게이트 배선(미도시)이 형성된 기판(50)에 무기절연물질과 비정질 실리콘과 불순물 비정질 실리콘과 금속물질을 순차적으로 적층하여 각각 게이트 절연막(57)과, 비정질 실리콘층(58)과 불순물 비정질 실리콘층(59)과 금속물질층(64)을 형성한다.
이후, 상기 금속물질층(64) 상부로 포토레지스트를 도포하여 포토레지스트층 (미도시)을 형성한 후, 투과영역과 반투과영역 및 차단영역을 갖는 마스크(미도시)를 위치시킨 후, 이를 통해 상기 포토레지스트층(미도시)을 노광하고, 현상함으로써 두께를 달리하는 즉, 제 1 두께를 갖는 제 1 포토레지스트 패턴(95a)과, 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(95b)을 형성한다.
다음, 도 3b에 도시한 바와 같이, 상기 제 1, 2 포토레지스트 패턴(95a, 도 3a의 95b) 외부로 노출된 상기 금속물질층(도 3a의 64)과 그 하부의 불순불 비정질 실리콘층(도 3a의 59) 및 순수 비정질 실리콘층(도 3a의 58)을 연속하여 식각함으로써 동일한 형태로서 금속패턴(66)과, 그 하부로 불순물 비정질 실리콘 패턴(61, 62b)과 순수 비정질 실리콘 패턴(60a, 62a)을 형성한다.
이후, 애싱(ashing)을 실시함으로써 상기 제 2 두께를 갖는 제 2 포토레지스트 패턴(도 3a의 95b)을 제거한다.
이때, 상기 애싱(ashing)에 의해 상기 제 1 두께를 갖는 제 1 포토레지스트 패턴(도 3a의 95a) 또한 그 두께가 줄어들게 되며 그 측면 또한 상기 애싱(ashing)에 의해 소정 폭 제거됨으로써 상기 금속패턴(66) 양끝단의 소정폭이 노출되게 된다.
다음 도 3c에 도시한 바와 같이, 상기 제 1 포토레지스트 패턴(95a)을 식각 마스크로 하여 드라이 에칭(dry etching)함으로써 상기 제 1 포토레지스트 패턴(95a) 외부로 노출된 상기 금속패턴(도 3b의 66)과 그 하부의 불순물 비정질 실리콘 패턴(도 3b의 61)을 제거함으로써 서로 이격하는 소스 및 드레인 전극(67, 69)과, 그 하부의 상기 소스 및 드레인 전극(67, 69) 각각과 동일한 패턴 형태를 갖는 오믹콘택층(60b)을 형성하고, 상기 오믹콘택층(60b) 외부로 그 양끝단의 소정폭이 노출된 형태의 액티브층(60a)을 형성한다.
이 경우, 상기 소스 및 드레인 전극(67, 69)과 함께 형성되는 데이터 배선(65 )하부에 있어서도 상기 오믹콘택층(60b)을 형성한 동일 물질로써 불순물 비정질 실리콘 패턴(62b)이 형성되며, 그 하부로 상기 불순물 비정질 실리콘 패턴(62b) 외부로 그 양끝단의 소정폭이 노출된 형태의 순수 비정질 실리콘 패턴(62a)이 형성된다.
하지만, 전술한 소스 및 드레인 전극(67, 69)과 반도체층(60)을 1회의 마스크 공정을 통해 형성하는 것을 특징으로 하는 종래의 액정표시장치용 어레이 기판의 제조 방법에 의해 제작된 어레이 기판(50)은 도 2를 참조하면, 상기 소스 및 드레인 전극(67, 69)과 데이터 배선(65) 외부로 그 하부의 순수 비정질 실리콘으로 이루어진 액티브층(60a) 및 순수 비정질 실리콘 패턴(62a)이 노출되고 있는 바, 이러한 소스 및 드레인 전극(67, 69)과 데이터 배선(65) 외부로 노출된 액티브층(60a) 및 순수 비정질 실리콘 패턴(62a)에 의해 액정표시장치 구동 시, 액정층(미도시)이 영향을 받아 상기 액정표지장치의 온(on), 오프(off)시 상기 액정층이 소정 시간 요동치게 되어 물결무늬를 발생시키는 문제(웨이비 노이즈(wavy noise)라 함)가 있다.
따라서, 이러한 웨이비 노이즈(wavy noise) 문제를 최소화하기 위해 상기 스위칭 소자(Tr) 및 데이터 배선(65)을 가리는 블랙매트릭스(90)를 상기 어레이 기판(50)에 대향하는 컬러필터 기판(미도시)에 형성 시 상기 소스 및 드레인 전극(67, 69)과 데이터 배선(65) 외부로 노출된 액티브층(60a) 및 순수 비정질 실리콘 패턴(62a)까지도 충분히 가리도록 형성하고 있는 실정이나, 이 경우 상기 블랙매트릭스(90)에 의해 가려져야 할 부분이 더욱 증가(d3만큼 증가하게 됨)함으로써 즉, 상기 블랙매트릭스(90)의 폭이 증가함으로써 개구율이 저하되며 이로 인해 휘도 또한 감소하는 문제가 발생하고 있다.
더욱이, 화소영역(P)에 있어서도 상기 데이터 배선(65)과 이격하여 형성되는 화소전극(80)에 있어서도 이들 둘 간의 간섭현상 즉, 이들 둘 간에 발생하는 기생용량의 영향을 최소화하기 위해 소정간격(통상적으로 3.5㎛)(d1) 이상으로 이격시켜 형성하지만, 상기 데이터 배선(65) 외부로 노출된 순수 비정질 실리콘 패턴(62a)이 존재함으로써 이를 더욱 고려하여야 상기 순수 비정질 실리콘 패턴(62a)의 끝단부로부터 상기 화소전극(80)까지의 이격거리(d2)가 3.5㎛이상이 되도록 상기 화소전극(80)을 형성해야 하는 바, 더욱더 개구율이 작아지게 되는 문제가 발생하고 있다.
상기 문제점을 해결하기 위해서, 본 발명에서는 소스 및 드레인 전극 외부로 노출되는 액티브층 영역이 없으며 또한 데이터 배선 하부에는 순수 또는 불순물 비정질 실리콘 물질로 이루어진 패턴이 없는 구조의 어레이 기판 및 이의 제조 방법을 제공함으로써 웨이비 노이즈(wavy noise)를 원천적으로 방지하며, 개구율 및 휘도를 향상시키는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은 기판 상에 제 1 마스크 공정을 실시하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상부로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상부로 제 2 마스크 공정을 진행하여 상기 게이트 전극에 대응하여 순차 적층된 액티브층과 오믹콘택층을 형성하는 단계와; 제 3 마스크 공정을 실시하여 상기 오믹콘택층과 접촉하며 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 위로 보호층을 형성하는 단계와; 상기 보호층 위로 제 4 마스크 공정을 진행하여 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 보호층을 제거하여 상기 드레인 전극 끝단을 노출시키는 단계와; 상기 포토레지스트 패턴 위로 전면에 투명 도전성 물질층을 형성하는 단계와; 상기 포토레지스트 패턴을 스트립(strip)하여 그 상부에 형성된 투명 도전성 물질층을 함께 제거함으로써 상기 노출된 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
이때, 드라이 에칭(dry etching)을 실시하여 상기 소스 및 드레인 전극 사이의 노출된 상기 오믹콘택층을 제거하여 서로 이격하는 오믹콘택층을 형성하는 단계를 더욱 포함한다.
또한, 상기 게이트 전극을 형성하는 단계는 상기 게이트 전극과 연결되며 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선 일끝단에 게이트 패드전극을 형성하는 단계를 더욱 포함하며, 이때, 상기 소스 및 드레인 전극을 형성하는 단계 는 상기 게이트 절연막 위로 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선 일끝단에 데이터 패드전극을 형성하는 단계를 더욱 포함하며, 상기 포토레지스트 패턴을 형성하는 단계는 상기 보호층 위로 전면에 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층 위로 반투과영역을 구비한 마스크를 이용하여 노광, 현상함으로써 제 1 두께를 갖는 제 1 포토레지스트 패턴과, 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계를 포함한다.
이 경우, 상기 포토레지스트 패턴 외부로 노출된 보호층을 제거하여 상기 드레인 전극 끝단을 노출시키는 단계는 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 보호층과 그 하부의 게이트 절연막을 식각함으로써 상기 게이트 패드전극과 데이트 패드전극을 각각 노출시키는 제 1, 2 콘택홀을 형성하는 단계와; 애싱(ashing)을 실시하여 상기 제 1 두께의 제 1 포토레지스트 패턴을 제거함으로써 상기 화소영역의 중앙부를 포함하여 상기 드레인 전극 끝단 상부의 보호층을 노출시키는 단계와; 상기 제 1 포토레지스트 패턴이 제거됨으로써 노출된 보호층을 식각하는 단계를 포함하며, 이때, 상기 제 1 포토레지스트 패턴이 제거됨으로써 노출된 보호층의 식각은 등방성의 드라이 에칭(dry etching)을 실시함으로써 상기 기판 상에 남아있는 보호층이 상기 제 2 포토레지스트 패턴 하부에서 언더 컷 형태를 갖도록 형성되는 것이 특징이다. 또한 이때, 상기 포토레지스트 패턴의 스트립(strip)은 상기 제 2 포토레지스트 패턴의 스트립(strip)인 것이 바람직하며, 상기 화소전극을 형성하는 단계는 상기 제 1, 2 콘택홀을 통해 상기 게이트 패드전극과 상기 데이터 패드전극과 각각 접촉하는 게이트 보조 패드전극과 데이터 보조패드 전극을 형성하는 단계를 더욱 포함한다. 또한, 이때, 상기 화소전극은, 상기 게이트 배선까지 연장 형성됨으로써 상기 화소전극과 중첩된 게이트 배선을 제 1 스토리지 전극, 상기 화소전극을 제 2 스토리지 전극, 상기 화소전극과 게이트 배선 사이에 형성된 게이트 절연막을 유전체층으로 하는 스토리지 커패시터를 형성하는 것이 특징
본 발명에 따른 액정표시장치용 어레이 기판은 기판상에 일 방향으로 연장하는 게이트 배선과; 상기 게이트 배선에서 분기한 게이트 전극과; 상기 게이트 배선 및 게이트 전극 위로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 반도층과; 상기 반도체층 위로 서로 이격하며 상기 이격된 반도체층 영역을 제외하고 상기 반도체층을 완전히 덮는 형태로 형성된 소스 및 드레인 전극과; 상기 게이트 절연막 위로 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과; 상기 드레인 전극 일끝단의 상면 및 측면과 상기 화소영역의 중앙부에 대해서는 상기 게이트 절연막을 노출시키며 형성된 보호층과; 상기 보호층 사이로 노출된 상기 드레인 전극 일끝단의 상면 및 측면과 접촉하며 상기 게이트 절연막 위로 형성된 화소전극을 포함한다.
이때, 상기 게이트 배선의 일 끝단에는 게이트 패드전극이, 그리고 상기 데이터 배선의 일 끝단에는 데이터 패드전극이 더욱 형성된다.
또한, 상기 화소전극은 상기 화소영역을 정의하는 게이트 배선과 중첩하며 형성됨으로써 상기 게이트 배선을 제 1 스토리지 전극, 상기 화소전극을 제 2 스토리지 전극, 그리고 상기 제 1, 2 스토리지 전극 사이에 형성된 게이트 절연막을 유 전체층으로 하여 스토리지 커패시터를 형성하는 것이 특징이며, 상기 보호층과 상기 화소전극은 동일한 층에 서로 다른 물질로 형성된 것이 특징이다.
또한, 상기 보호층과 상기 화소전극은 상기 드레인 전극 상부에서 그 측면이 서로 소정간격 이격하여 형성되거나 또는 그 측면이 접촉하는 상태로 형성된 것이 특징이다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
우선 간단히 본 발명에 따른 액정표시장치용 어레이 기판의 평면구조에 대해 간단히 설명한다.
도면으로 나타내지 않았지만, 본 발명에 따른 액정표시장치용 어레이 기판은 서로 교차하여 화소영역을 정의하며 다수의 데이터 배선과 게이트 배선이 종횡으로 연장하고 있으며, 상기 각 배선의 일끝단에는 외부의 구동회로기판과 연결되는 데이터 패드 및 게이트 패드가 형성되어 있다.
또한, 상기 두 배선이 교차하여 정의되는 각 화소영역에는 이들 두 배선과 연결되며 스위칭 소자로써 게이트 전극과 게이트 절연막과 반도체층과 서로 이격하는 소스 및 드레인 전극으로 구성되는 박막트랜지스터가 형성되어 있다.
이때, 상기 게이트 전극은 상기 게이트 배선과, 상기 소스 전극은 상기 데이터 배선과 연결되고 있다.
또한, 상기 각 화소영역에는 상기 박막트랜지스터의 드레인 전극과 연결되며 각 화소영역별로 독립된 화소전극이 형성되어 있다.
또한, 상기 게이트 배선은 그 자체로 스토리지 제 1 스토리지 전극을 이루며, 그 상부로 상기 게이트 절연막과, 상기 게이트 절연막 상부로 형성된 보호층을 유전체층으로, 그리고 상기 게이트 배선과 그 일부가 중첩하도록 형성된 화소전극을 제 2 스토리지 전극으로 하고 있으며, 이들 제 1, 2 스토리지 전극과 그 사이의 유전체층을 이루는 게이트 절연막과 보호층은 스토리지 커패시터를 형성하고 있다.
도 4는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 단면도이다.
도시한 바와 같이, 화소영역(P) 내의 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 스위칭 영역(TrA)에 있어, 기판(110) 최하부에 게이트 전극(115)이 형성되어 있으며, 상기 게이트 전극(115) 위로 게이트 절연막(120)이 형성되어 있으며, 상기 게이트 절연막(120) 위로 순수 비정질 실리콘의 액티브층(123)이 형성되어 있으며, 상기 액티브층(123) 위로 상기 게이트 전극(115)을 기준으로 서로 이격하며 그 끝단이 상기 액티브층(123) 끝단과 일치하는 형태의 불순물 비정질 실리콘의 오믹콘택층(125a)이 형성되어 있으며, 상기 각각의 오믹콘택층(125a) 위로 그 양끝단이 상기 오믹콘택층(125a)의 끝단부에서 상기 게이트 절연막(120) 위로 연장한 형태로써 상기 게이트 전극(115)을 기준으로 서로 이격하는 소스 및 드레인 전극(133, 136)이 형성되어 있다.
따라서, 상기 소스 및 드레인 전극(133, 136)이 상기 오믹콘택층(125a)을 덮으며 그 끝단이 더욱 연장하여 형성됨으로써 상기 소스 및 드레인 전극(133, 136) 외측으로 노출되는 상기 액티브층(123)이 형성되지 않는 구조를 이루고 있는 것이 특징이다.
또한, 도면에 나타나지 않았지만 상기 게이트 전극(115)과 연결되며 형성된 게이트 배선(113)과 더불어 상기 게이트 배선(113)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130)이 형성된 부분에 있어서도 종래와는 달리 상기 데이터 배선(130)이 상기 게이트 절연막(120) 상부로 순수 및 불순물 비정질 실리콘 패턴없이 상기 게이트 절연막(120)과 직접 접촉하며 형성됨으로써 상기 데이터 배선(130) 외부로 노출되는 순수 및 불순물 비정질 실리콘 패턴이 없는 구조가 되고 있음을 알 수 있다.
따라서, 소스 및 드레인 전극(133, 136)과 데이터 배선(130) 외측으로 노출되는 순수 또는 불순물 비정질 실리콘 부분이 없는 구조가 되는 바, 종래에서와 같은 웨이비 노이즈(wavy noise)는 원천적으로 방지됨을 알 수 있다.
본 발명의 단면 구조에 대해 조금 더 살펴보면, 우선 상기 보호층(140)과 화소전극(150)은 상기 게이트 절연막(120)과 직접 접촉하며 형성되고 있는 바, 즉 동일층에 형성되어 있지만, 그 물질은 서로 다름을 알 수 있다. 즉, 상기 보호층(140)은 무기절연물질 또는 유기절연물질로 이루어지는 반면, 상기 화소전극(150)은 투명 도전성 물질로 이루어지는 바, 비록 동일층에 형성된다 하여도 그 재질은 달리한다는 것이 특징적인 것이 되고 있다.
또한, 상기 동일층에 형성되는 보호층(140)과 화소전극(150)은 상기 드레인 전극(136) 상부에서 상기 드레인 전극(136)과 접촉하며, 서로 그 측면이 소정간격 이격하며 마주하고 있거나, 또는 상기 보호층(140)의 측면과 상기 화소전극(150)의 측면이 이격간격 없이 서로 접촉하고 있는 구조가 되고 있는 것이 특징이다.
또한, 상기 드레인 전극(136)의 끝단부는 상기 보호층(140)이 제거되어 노출되며, 이러한 보호층(140) 외부로 노출된 상기 드레인 전극(136) 부분에 대해서는 상기 화소전극(150)이 그 상부로 직접 접촉하며 형성되고 있다는 것이 특징적인 면이 되고 있다.
이후에는 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 5a 내지 도 5g는 본 발명에 따른 액정표시장치용 어레이 기판의 스위칭 소자인 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도이며, 도 6a 내지 도 6g는 본 발명에 따른 액정표시장치용 어레이 기판의 스토리지 전극이 형성되는 영역에 대한 제조 단계별 공정 단면도로서 게이트 배선을 그 폭방향으로 자른 부분에 대해 도시하였으며, 도 7a 내지 도 7g는 본 발명에 따른 액정표시장치용 어레이 기판의 게이트 패드부에 대한 제조 단계별 공정 단면도이다.
우선, 도 5a, 6a 및 도 7a에 도시한 바와 같이, 절연기판(110) 상에 제 1 금속물질을 증착하여 제 1 금속층(미도시)을 형성한 후, 상기 제 1 금속층(미도시) 위로 포토레지스트를 도포함으로서 포토레지스트층(미도시)을 형성, 마스크를 이용한 상기 포토레지스트층(미도시)의 노광, 상기 노광된 포토레지스트층(미도시)의 현상을 통한 포토레지스트 패턴(미도시) 형성과 상기 포토레지스트 패턴(미도시) 외부로 노출된 상기 제 1 금속층(미도시)의 식각 및 상기 포토레지스트 패턴(미도시)의 스트립(strip) 등의 공정을 포함하는 제 1 마스크 공정을 진행하여 게이트 배선(113)과 상기 게이트 배선(113)에서 분기한 형태로서 상기 화소영역(P) 내의 상기 스위칭 영역(TrA)에 게이트 전극(115)을 형성하고, 동시에 상기 게이트 배선(113) 일 끝단은 상기 게이트 배선(113) 자체로써 게이트 패드전극(118)을 형성한다.
다음 도 5b, 6b 및 도 7b에 도시한 바와 같이, 상기 게이트 배선(113)과 게이트 전극(115) 및 게이트 패드전극(118)이 형성된 기판(110) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착함으로써 게이트 절연막(120)을 형성한다.
이후, 상기 게이트 절연막(120) 위로 순수 비정질 실리콘과 불순물 비정질 실리콘을 연속하여 순차적으로 증착하여 순수 비정질 실리콘층(미도시)과 불순물 비정질 실리콘층(미도시)을 형성한다.
다음, 상기 불순물 비정질 실리콘층(미도시)과 그 하부의 순수 비정질 실리콘층(미도시)을 포토레지스트의 도포, 노광 및 현상과 식각 등을 포함하는 제 2 마스크 공정을 실시하여 패터닝함으로써 상기 스위칭 영역(TrA)에 동일한 섬형상의 형태로써 순수 비정질 실리콘의 액티브층(123)과, 그 상부로 연결된 상태의 불순물 비정질 실리콘 패턴(125)을 형성한다.
다음, 도 5c, 6c 및 도 7c에 도시한 바와 같이, 상기 스위칭 영역(TrA)에 동일한 형태로 형성된 액티브층(123) 및 연결된 상태의 불순물 비정질 실리콘 패턴(125) 위로 제 2 금속물질 예를들면 몰리브덴(Mo)을 전면에 증착하여 제 2 금속물질층(128)을 형성하고, 상기 제 2 금속물질층(128) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 이를 패터닝함으로써 상기 스위칭 영역(TrA)에 있어 소스 및 드레인 전극이 형성될 부분과 데이터 배선 및 데이터 패드전극이 형성될 부분에 대응하여 각각 제 1 포토레지스트 패턴(180)을 형성한다.(제 2 마스크 공정)
다음, 도 5d, 6d 및 도 7d에 도시한 바와 같이, 상기 제 1 포토레지스트 패턴(도 5c의 180)을 식각 마스크로 이용하여 상기 제 1 포토레지스트 패턴(도 5c의 180) 외부로 노출된 제 2 금속물질층(도 5c의 128)을 식각함으로써 상기 스위칭 영역(TrA)에 있어서는 상기 게이트 전극(115)을 기준으로 서로 이격하여 상기 게이트 전극(115)에 대응되는 불순물 비정질 실리콘 패턴(도 5c의 125)을 노출시키며 동시에 각각의 끝단부가 상기 불순물 비정질 실리콘 패턴(도 5c의 125)의 끝단부보다 더욱 연장하여 상기 게이트 절연막(120)을 덮는 형태의 소스 및 드레인 전극(133, 136)을 형성하고, 동시에 상기 게이트 배선(113)과 교차하여 화소영역(P)을 정의하는 데이터 배선(130) 및 데이터 패드부(미도시)에 상기 데이터 배선(130)과 연결된 데이터 패드전극(미도시)을 형성한다.
이후, 상기 소스 및 드레인 전극(133, 136)을 식각 마스크로 하여 드라이 에칭(dry etching)을 실시함으로써 상기 서로 이격하는 소스 및 드레인 전극(133, 136) 하부의 연결된 상태의 불순물 비정질 실리콘 패턴(도 5c의 125)을 식각함으로서 그 하부의 액티브층(123)을 노출시키며, 불순물 비정질 실리콘의 서로 이격하는 오믹콘택층(125a)을 형성한다.
이후, 상기 소스 및 드레인 전극(133, 136)과 데이터 배선(130) 및 데이터 패드전극(미도시) 상부에 남아있는 제 1 포토레지스트 패턴(도 5c의 180)을 스트립(strip)하여 제거한다.
다음, 도 5e, 6e 및 도 7e에 도시한 바와 같이, 상기 소스 및 드레인 전극(133, 136)과 데이터 배선(130) 및 데이터 패드전극(미도시) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 보호층(140)을 형성한다.
이후, 상기 보호층(140) 위로 포토레지스트를 도포하여 포토레지스트층(181)을 형성한다. 이때, 상기 포토레지스트층(181)은 빛을 받은 부분이 현상 시 제거되는 특성을 갖는 포지티브 타입(positive type)의 포토레지스트를 사용한 것을 예로서 설명한다. 하지만 이와 반대의 특성을 갖는 즉, 빛을 받은 부분이 현상 시 남게되는 네가티브 타입(negative) 포토레지스트의 경우도 이후 설명할 마스크의 투과영역과 차단영역을 뒤바꾼 마스크를 이용할 경우 동일한 결과를 얻을 수 있다.
다음, 상기 포토레지스트층(180)이 형성된 기판(110)의 상부에 빛의 투과영역(TA)과 차단영역(BA) 그리고, 슬릿형태로 구성되어 통과하는 빛량을 조절할 수 있는 반투과영역(HTA)(슬릿 타입) 또는 투과되는 빛을 흡수하는 다층의 유기막을 코팅한 반투과영역(HTA)(하프 톤 타입)으로 구성된 마스크(191)를 위치시킨 후, 상기 포토레지스트층(181)에 상기 마스크(191)를 통한 노광을 실시한다. 이는 상기 반투과영역(HTA)이 구비된 마스크(191)를 이용함으로써 상기 포토레지스트층(미도시)에 조사되는 광량을 조절하는 회절노광 기법 또는 하프 톤 기법을 적용하여 두께를 달리하는 포토레지스트 패턴(미도시)을 형성하기 위함이다.(제 3 마스크 공정)
이때, 상기 마스크(191)를 통한 노광 진행 시, 빛이 투과되는 정도는 상기 투과영역(TA)에서는 100% 빛이 투과하고, 차단영역(BA)에서는 빛이 전혀 투과하지 못하고 차단되며, 반투과영역(HTA)에서는 슬릿구조 또는 하프 톤 구현을 위한 코팅 강도(코팅 회수 또는 코팅 두께)에 따라 0% 내지 100% 사이에서 적정 %로 결정된 빛량 만큼이 투과된다.
이러한 반투과영역(HTA)을 포함하는 마스크(191)를 상기 보호층(140) 상부에 위치시키고 노광함에 있어, 상기 스위칭 영역(TrA) 중 상기 드레인 전극(136) 끝단 일부를 제외한 부분에는 차단영역(BA)이, 상기 화소영역(P) 중 화소전극이 형성되어할 부분에 대해서는 반투과영역(HTA)이 대응되도록 하고, 게이트 및 데이터 패드부(GPA, 미도시)의 게이트 및 데이터 패드전극(118, 미도시)의 중앙부에 대응해서는 투과영역(TA)이, 그리고 상기 게이트 및 데이터 패드전극(118, 미도시)의 중앙부를 제외한 그 양측의 소정폭에 대응해서는 반투과영역(HTA)이 대응되도록 상기 마스크(191)를 위치시킨 후, 노광을 실시한다.
다음, 도 5f, 6f 및 도 7f에 도시한 바와 같이, 상기 반투과영역(도 5e, 6e, 7e의 HTA)을 포함하는 마스크(도 5e, 6e, 7e의 191)를 통한 노광을 실시한 후, 상기 포토레지스트층(도 5e, 6e, 7e의 181)을 현상하면, 상기 마스크(도 5e, 6e, 7e의 191)의 투과영역(도 5e, 6e, 7e의 TA)에 대응된 부분은 포토레지스트층(도 5e, 6e, 7e의 181)이 제거됨으로써 보호층(140)을 노출시키고, 차단영역(도 5e, 6e, 7e의 BA)에 대응된 부분은 제 1 두께의 제 2 포토레지스트 패턴(181a)이 형성되며, 반투과영역(도 5e, 6e, 7e의 HTA)에 대응된 부분은 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 3 포토레지스트 패턴(181b)이 형성된다.
다음, 상기 제 1, 2 두께를 갖는 제 2 및 제 3 포토레지스트 패턴(181a, 181b) 외부로 노출된 보호층(140)과 그 하부의 게이트 절연막(120)을 식각함으로써 게이트 패드부(GPA) 및 데이터 패드부(미도시)에 있어서 각각 게이트 패드전극(118)과 데이터 패드전극(미도시)을 노출시키는 게이트 및 데이터 패드 콘택홀(143, 미도시)을 형성한다. 이때, 상기 데이터 패드전극(미도시)은 상기 게이트 절연막(120) 상부에 형성되는 바, 상기 제 2 및 제 3 포토레지스트 패턴(181a, 181b) 외부로 보호층(140)만을 식각함으로써 외부 노출되게 된다.
다음, 도 5g, 6g 및 도 7g에 도시한 바와 같이, 상기 게이트 및 데이터 패드전극(118, 미도시)을 각각 노출시키는 상기 게이트 및 데이터 패드 콘택홀(143, 미도시)이 형성된 기판(110)을 애싱(ashing) 공정을 진행함으로써 상기 제 2 두께의 제 3 포토레지스트 패턴(도 5g, 6g, 7g의 181b)을 제거함으로써 보호층(140)을 노출시킨다.
이때, 상기 애싱(ashing) 공정에 의해 상기 제 1 두께의 제 2 포토레지스트 패턴(181a)도 그 두께가 얇아지게 되나 여전히 상기 보호층(140) 상부에 남아있게 된다.
다음, 도 5h, 6h 및 도 7h에 도시한 바와 같이, 상기 제 2 포토레지스트 패턴이 제거됨으로써 노출된 보호층(140)을 제거하기 위해 등방성 특성을 갖는 드라이 에칭(dry etching)을 실시한다.
따라서, 상기 등방성의 드라이 에칭(dry etching)에 의해 상기 제 2 포토레지스트 패턴(181a) 외부로 노출된 보호층(140)이 서서히 그 두께가 줄어들게 되며, 이때 상기 제 2 포토레지스트 패턴(181a) 하부에 위치하는 상기 보호층(140)의 끝단도 상기 줄어든 두께만큼 소정폭 상기 제 2 포토레지스트 패턴(181a)의 내측으로 줄어들게 된다.
따라서, 상기 등방성의 드라이 에칭(dry etching)을 마친 상태의 최종적으로는 상기 스위칭 영역(TrA)과 게이트 패드부(GPA)에 있어서는 상기 제 2 포토레지스트 패턴(181a) 하부로 상기 제 2 포토레지스트 패턴(181a) 끝단보다 그 내측으로 소정폭 줄어든 형태 즉, 상기 제 2 포토레지스트 패턴(181a)에 대해 언더 컷(under cut) 형태로서 보호층(140)이 식각되며, 이때, 상기 스위칭 영역(TrA)에 있어서는 상기 제 2 포토레지스트 패턴(181a) 외부로 노출된 보호층(140)이 제거됨으로써 그 하부의 드레인 전극(136) 끝단부의 상면 및 측면과 게이트 절연막(120)을 노출시키게 된다.
또한, 상기 게이트 패드부(GPA)에 있어서는 상기 보호층(140)의 끝단이 상기 제 2 포토레지스트 패턴(181a) 끝단보다 내측에 위치하게 됨으로써 노출된 게이트 패드전극(118) 주위로 그 하부의 게이트 절연막(120) 일부를 노출시키는 형태가 됨을 알 수 있다.
다음, 도 5i, 6i 및 도 7i에 도시한 바와 같이, 상기 드레인 전극(136) 끝단 일부로 노출된 상태의 기판(110) 상의 상기 제 2 포토레지스트(181a) 위로 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착함으로써 투명 도전성 물질층(157)을 형성한다.
이때, 상기 투명 도전성 물질층(157)은 상기 제 2 포토레지스트 패턴(181a) 끝단부에 있어서는 상기 언더 컷(under cut) 형태로 형성된 보호층(140)에 의해 상기 보호층(140) 끝단부가 상기 제 2 포토레지스트 패턴(181a) 끝단부보다 내측에 위치하게 되는 바, 끊김이 발생하게 된다.
따라서, 상기 제 2 포토레지스트 패턴(181a) 사이에 위치한 각 화소영역(P) 중앙부 및 상기 스위칭 영역(TrA) 중 상기 제 2 포토레지스트 패턴(181a) 외부로 노출된 드레인 전극(136) 끝단부에는 연결된 상태의 화소전극(150)을 형성하게 되며, 이때, 상기 화소전극(150)은 상기 화소영역(P) 기준으로 상측에 위치한 게이트 배선(113)이 형성된 부분까지 연장 형성됨으로써 상기 화소전극(150)과 중첩된 부분의 게이트 배선(113)을 제 1 스토리지 전극(114)으로 그리고 그 상부의 게이트 절연막(120)을 유전체층으로, 그리고 상기 제 1 스토리지 전극(114)과 중첩하는 화소전극(150) 부분이 제 2 스토리지 전극(151)을 형성함으로써 스토리지 커패시터(StgC)를 형성하게 된다.
또한, 게이트 및 데이터 패드부(GPA, 미도시)에 있어서는 상기 제 2 포토레지스트 패턴(181a) 상부에 형성된 투명 도전성 물질층(157)과 끊김이 발생함으로써 상기 게이트 패드전극(118)과 데이터 패드전극(미도시)과 상기 게이트 및 데이터 패드 콘택홀(143, 미도시)을 통해 각각 접촉하는 게이트 보조 패드전극(155)과 데이터 보조 패드전극(미도시)을 형성하게 된다.
다음, 도 5j, 6j 및 도 7j에 도시한 바와 같이, 상기 화소전극(150)과 제 2 스토리지 전극(151)과 게이트 및 데이터 보조 패드전극(143, 미도시)이 형성된 기판(110)을 상기 제 2 포토레지스트 패턴(도 5i, 6i, 7i의 181a)을 제거하기 위한 스트립(strip) 공정을 진행함으로써 상기 제 2 포토레지스트 패턴(도 5i, 6i, 7i의 181a) 및 그 상부에 형성된 투명 도전성 물질층(도 5i, 6i, 7i의 157)을 동시에 제거함으로써 본 발명에 따른 액정표시장치용 어레이 기판(110)을 완성한다.
이 경우, 상기 제 2 포토레지스트 패턴(도 5i, 6i, 7i의 181a) 제거를 위한 스트립(strip) 공정에 의해 상기 기판(110)이 스트립(strip) 액에 노출되게 되면 상기 제 2 포토레지스트 패턴(도 5i, 6i, 7i의 181a) 끝단부의 상기 투명 도전성 물질층(도 5i, 6i, 7i의 157)의 끊김이 발생한 부분을 통해 상기 스트립(strip)액이 침투하여 상기 제 2 포토레지스트 패턴(도 5i, 6i, 7i의 181a)을 녹이며 기판(110)으로부터 분리시키게 되며, 동시에 상기 제 2 포토레지스트 패턴(도 5i, 6i, 7i의 181a)이 기판(110)으로부터 떨어져 나감에 따라 그 상부에 형성된 투명 도전성 물질층(도 5i, 6i, 7i의 157)도 함께 제거되게 되는 것이다. 이러한 공정을 리프트 오프(lift off) 공정이라 하며, 본 발명에 있어서는 상기 제 2 포토레지스트 패턴(도 5i, 6i, 7i의 181a) 끝단부에 있어 그 하부로 언더 컷(under cut) 형태로 형성된 보호층(140)에 의해 상기 제 2 포토레지스트 패턴(도 5i, 6i, 7i의 181a)의 끝단부의 밑면이 노출되는 상태로 형성되므로 상기 스트립(strip)액이 상기 부분을 통해 상기 제 2 포토레지스트 패턴(도 5i, 6i, 7i의 181a)과 접촉하게 되는 바, 상기 리프트 오프(lift off) 공정이 원활히 진행될 수 있다.
따라서, 상기 리프트 오프 공정에 의해 상기 제 2 포토레지스트 패턴(도 5i, 6i, 7i의 181a) 및 그 상부의 투명 도전성 물질층(도 5i, 6i, 7i의 157)이 제거됨으로서 도시한 바와 같이, 기판(110) 상에 있어, 화소영역(P)의 중앙부에는 상기 스위칭 영역(TrA)에 형성된 드레인 전극의 상면 및 측면과 그 일끝단이 드레인 콘택홀없이 직접 접촉하며 상기 화소영역(P)의 상측에 위치하는 게이트 배선(113)과 중첩되는 형태의 화소전극(150)과, 각 패드부(GPA, 미도시에 있어 게이트 및 데이터 보조 패드전극(155, 미도시)이 형성된 액정표시장치용 어레이 기판(110)을 완성하게 된다.
이와 같이, 본 발명에 있어서는 반도체층과 소스 및 드레인 전극과 데이터 따른 4 마스크의 액정표시장치용 어레이 기판 제조방법에 의해 반도체층과 소스 및 드레인 전극과 데이터 배선을 서로 다른 마스크 공정을 진행하여 진행함으로써 상기 소스 및 드레인 전극 외부로 노출되는 반도체층이 없도록하는 동시에 상기 데이터 배선 하부에 반도체층이 형성되지 않도록 함으로써 웨이비 노이즈(wavy noise) 를 원천적으로 방지하는 효과가 있다.
또한, 데이터 배선과 소스 및 드레인 전극 외측으로 노출되는 반도체층이 없는 구조가 되는 바, 개구율 및 휘도를 향상시키는 효과가 있다.
또한, 종래에는 4마스크 공정에 의해 제작된 어레이 기판에는 상기 데이터 배선 하부로 반도체층이 형성됨으로써 포토 커런트에 의한 누설전류 발생하는 문제가 있지만, 본 발명에 있어서는 포토 커런트에 의해 누설전류의 발생을 원천적으로 방지하는 효과가 있다.

Claims (15)

  1. 기판 상에 제 1 마스크 공정을 실시하여 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 상부로 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부로 제 2 마스크 공정을 진행하여 상기 게이트 전극에 대응하여 순차 적층된 액티브층과 오믹콘택층을 형성하는 단계와;
    제 3 마스크 공정을 실시하여 상기 오믹콘택층과 접촉하며 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 위로 보호층을 형성하는 단계와;
    상기 보호층 위로 제 4 마스크 공정을 진행하여 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴 외부로 노출된 보호층을 제거하여 상기 드레인 전극 끝단을 노출시키는 단계와;
    상기 포토레지스트 패턴 위로 전면에 투명 도전성 물질층을 형성하는 단계와;
    상기 포토레지스트 패턴을 스트립(strip)하여 그 상부에 형성된 투명 도전성 물질층을 함께 제거함으로써 상기 노출된 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  2. 제 1 항에 있어서,
    드라이 에칭(dry etching)을 실시하여 상기 소스 및 드레인 전극 사이의 노출된 상기 오믹콘택층을 제거하여 서로 이격하는 오믹콘택층을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 게이트 전극을 형성하는 단계는
    상기 게이트 전극과 연결되며 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선 일끝단에 게이트 패드전극을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 소스 및 드레인 전극을 형성하는 단계는
    상기 게이트 절연막 위로 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선 일끝단에 데이터 패드전극을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 포토레지스트 패턴을 형성하는 단계는
    상기 보호층 위로 전면에 포토레지스트층을 형성하는 단계와;
    상기 포토레지스트층 위로 반투과영역을 구비한 마스크를 이용하여 노광, 현상함으로써 제 1 두께를 갖는 제 1 포토레지스트 패턴과, 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 포토레지스트 패턴 외부로 노출된 보호층을 제거하여 상기 드레인 전극 끝단을 노출시키는 단계는
    상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 보호층과 그 하부의 게이트 절연막을 식각함으로써 상기 게이트 패드전극과 데이트 패드전극을 각각 노출시키는 제 1, 2 콘택홀을 형성하는 단계와;
    애싱(ashing)을 실시하여 상기 제 1 두께의 제 1 포토레지스트 패턴을 제거함으로써 상기 화소영역의 중앙부를 포함하여 상기 드레인 전극 끝단 상부의 보호층을 노출시키는 단계와;
    상기 제 1 포토레지스트 패턴이 제거됨으로써 노출된 보호층을 식각하는 단 계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 1 포토레지스트 패턴이 제거됨으로써 노출된 보호층의 식각은 등방성의 드라이 에칭(dry etching)을 실시함으로써 상기 기판 상에 남아있는 보호층이 상기 제 2 포토레지스트 패턴 하부에서 언더 컷 형태를 갖도록 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 포토레지스트 패턴의 스트립(strip)은 상기 제 2 포토레지스트 패턴의 스트립(strip)인 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 화소전극을 형성하는 단계는
    상기 제 1, 2 콘택홀을 통해 상기 게이트 패드전극과 상기 데이터 패드전극과 각각 접촉하는 게이트 보조 패드전극과 데이터 보조패드 전극을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  10. 제 8 항에 있어서,
    상기 화소전극은,
    상기 게이트 배선까지 연장 형성됨으로써 상기 화소전극과 중첩된 게이트 배선을 제 1 스토리지 전극, 상기 화소전극을 제 2 스토리지 전극, 상기 화소전극과 게이트 배선 사이에 형성된 게이트 절연막을 유전체층으로 하는 스토리지 커패시터를 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  11. 기판상에 일 방향으로 연장하는 게이트 배선과;
    상기 게이트 배선에서 분기한 게이트 전극과;
    상기 게이트 배선 및 게이트 전극 위로 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 반도층과;
    상기 반도체층 위로 서로 이격하며 상기 이격된 반도체층 영역을 제외하고 상기 반도체층을 완전히 덮는 형태로 형성된 소스 및 드레인 전극과;
    상기 게이트 절연막 위로 상기 소스 전극과 연결되며 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선과;
    상기 드레인 전극 일끝단의 상면 및 측면과 상기 화소영역의 중앙부에 대해서는 상기 게이트 절연막을 노출시키며 형성된 보호층과;
    상기 보호층 사이로 노출된 상기 드레인 전극 일끝단의 상면 및 측면과 접촉 하며 상기 게이트 절연막 위로 형성된 화소전극
    을 포함하는 액정표시장치용 어레이 기판.
  12. 제 11 항에 있어서,
    상기 게이트 배선의 일 끝단에는 게이트 패드전극이, 그리고 상기 데이터 배선의 일 끝단에는 데이터 패드전극이 더욱 형성된 액정표시장치용 어레이 기판.
  13. 제 11 항에 있어서,
    상기 화소전극은 상기 화소영역을 정의하는 게이트 배선과 중첩하며 형성됨으로써 상기 게이트 배선을 제 1 스토리지 전극, 상기 화소전극을 제 2 스토리지 전극, 그리고 상기 제 1, 2 스토리지 전극 사이에 형성된 게이트 절연막을 유전체층으로 하여 스토리지 커패시터를 형성하는 것이 특징인 액정표시장치용 어레이 기판.
  14. 제 11 항에 있어서,
    상기 보호층과 상기 화소전극은 동일한 층에 서로 다른 물질로 형성된 것이 특징인 액정표시장치용 어레이 기판.
  15. 제 11 항에 있어서,
    상기 보호층과 상기 화소전극은 상기 드레인 전극 상부에서 그 측면이 서로 소정간격 이격하여 형성되거나 또는 그 측면이 접촉하는 상태로 형성된 것이 특징인 액정표시장치용 어레이 기판.
KR1020050123928A 2005-12-15 2005-12-15 액정표시장치용 어레이 기판 및 그 제조방법 KR101215943B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123928A KR101215943B1 (ko) 2005-12-15 2005-12-15 액정표시장치용 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123928A KR101215943B1 (ko) 2005-12-15 2005-12-15 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070063754A true KR20070063754A (ko) 2007-06-20
KR101215943B1 KR101215943B1 (ko) 2012-12-27

Family

ID=38363612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123928A KR101215943B1 (ko) 2005-12-15 2005-12-15 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101215943B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030968B1 (ko) * 2009-05-15 2011-04-28 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101248005B1 (ko) * 2009-11-17 2013-03-27 엘지디스플레이 주식회사 어레이 기판 및 그의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660812B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조방법
KR100583314B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030968B1 (ko) * 2009-05-15 2011-04-28 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101248005B1 (ko) * 2009-11-17 2013-03-27 엘지디스플레이 주식회사 어레이 기판 및 그의 제조방법

Also Published As

Publication number Publication date
KR101215943B1 (ko) 2012-12-27

Similar Documents

Publication Publication Date Title
KR101202983B1 (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR100638525B1 (ko) 컬러 액정표시장치용 어레이기판 제조방법
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101190045B1 (ko) 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
KR101217157B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20110054156A (ko) 어레이 기판 및 그의 제조방법
KR20110118999A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
KR20070117820A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101953832B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20080047085A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080049514A (ko) 수직정렬구조 반사투과형 액정표시장치 및 그 제조방법
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20090073709A (ko) 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법
KR101297357B1 (ko) 수직정렬모드 액정표시장치
KR20110018577A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101919455B1 (ko) 액정표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 7