KR101248005B1 - 어레이 기판 및 그의 제조방법 - Google Patents

어레이 기판 및 그의 제조방법 Download PDF

Info

Publication number
KR101248005B1
KR101248005B1 KR1020090110704A KR20090110704A KR101248005B1 KR 101248005 B1 KR101248005 B1 KR 101248005B1 KR 1020090110704 A KR1020090110704 A KR 1020090110704A KR 20090110704 A KR20090110704 A KR 20090110704A KR 101248005 B1 KR101248005 B1 KR 101248005B1
Authority
KR
South Korea
Prior art keywords
wiring
layer
gate
forming
gate insulating
Prior art date
Application number
KR1020090110704A
Other languages
English (en)
Other versions
KR20110054156A (ko
Inventor
천기철
김환
정득수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090110704A priority Critical patent/KR101248005B1/ko
Priority to CN2010105368543A priority patent/CN102096255B/zh
Priority to US12/943,345 priority patent/US8298843B2/en
Publication of KR20110054156A publication Critical patent/KR20110054156A/ko
Priority to US13/660,312 priority patent/US8969876B2/en
Application granted granted Critical
Publication of KR101248005B1 publication Critical patent/KR101248005B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 화소영역이 정의된 기판상에 제 1 금속층을 형성하고, 이를 패터닝하여 제 1 배선과 이와 연결된 게이트 전극과 상기 제 1 배선과 인접하여 이격하며 나란하게 연장하는 제 2 배선을 형성하는 단계와; 상기 제 1 배선과 게이트 전극과 제 2 배선 상부로 전면에 게이트 절연막과, 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하는 아일랜드 형상의 액티브층과, 상기 액티브층 상부로 불순물 비정질 실리콘 패턴을 형성하는 단계와; 상기 게이트 절연막 위로 전면에 제 2 금속층을 형성하고, 이를 패터닝함으로써 상기 게이트 배선과 교차하여 화소영역을 정의하는 제 3 배선과, 상기 불순물 비정질 실리콘 패턴 상에 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 노출된 상기 불순물 비정질 실리콘 패턴을 제거하여 상기 액티브층을 노출시키며 서로 이격하는 오믹콘택층을 형성하는 단계와; 상기 제 3 배선과 소스 및 드레인 전극 위로 전면에 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 전극의 일끝단을 포함하여 상기 화소영역을 노출시키는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 외측으로 노출된 보호층을 제거하는 단계와; 상기 포토레지스트 패턴 상부로 상기 기판 전면에 투명 도전성 물질층을 형성하는 단계와; 리프트 오프(lift off) 공정을 진행하여 상기 포토레지스트 패턴과 이의 상부에 형성된 투명 도전성 물질층을 함께 제거함으로써 상기 게이트 절연막 상에 상기 드레인 전극의 일끝단과 접촉하는 화소전극을 형성하는 단계를 포함하며, 상기 게이트 절연막과 액티브층 및 불순물 비정질 실리콘 패턴을 형성하는 단계는 상기 제 1 배선과 제 2 배선 사이의 이격영역에 대응하는 상기 게이트 절연막에 바(bar) 형태의 홈을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법 및 이에 의해 제조된 어레이 기판을 제공한다.
Figure R1020090110704
어레이기판, 4마스크, 액정표시장치, 리페어, 쇼트

Description

어레이 기판 및 그의 제조방법{Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same}
본 발명은 액정표시장치에 관한 것이며, 특히 동일한 층에 인접하여 형성되는 게이트 배선 간 또는 게이트 배선과 공통배선간의 쇼트 불량을 억제할 수 있는 액정표시장치용 어레이 기판의 제조방법 및 이에 따라 제조된 액정표시장치용 어레이 기판에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이들 두 기판 사이에 액정을 개재하는 셀 공정을 거쳐 완성된다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판과 마주보는 상부의 컬러필터 기판(20)은 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제(sealant) 등으로 봉함된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적 어도 하나의 외측면에는 편광판이 구비되어 있다.
또한, 어레이 기판의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(Tr)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
도 2는 종래의 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도이다.
도시한 바와 같이, 어레이 기판(51)에는 서로 교차하여 화소영역(P)을 정의하며 게이트 및 데이터 배선(55, 80)이 형성되어 있으며, 상기 각 화소영역(P)에는 상기 게이트 및 데이터 배선(55, 80)과 연결되며 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다.
또한, 상기 게이트 배선(55)이 형성된 동일한 층에는 상기 게이트 배선(55)과 동일한 물질로서 인접하여 이격하며 공통배선(59)이 형성되어 있다.
또한, 각 화소영역(P)에는 상기 박막트랜지스터(Tr)의 드레인 전극(86)과 게이트 콘택홀(90)을 통해 연결되며 화소전극(93)이 형성되어 있다. 이때 상기 화소전극(93)은 상기 공통배선(59)과 중첩함으로서 서로 중첩하는 공통전극(59)과 화소전극(93) 및 이들 두 구성요소 사이에 개재된 게이트 절연막(미도시) 및 보호층(미도시)은 스토리지 커패시터(StgC)를 이루고 있다.
한편, 이러한 구성을 갖는 액정표시장치용 어레이 기판(51)의 경우 상기 게 이트 배선(55)과 공통배선(59)이 동일한 층에 서로 인접하여 형성되고 있다. 즉, 상기 게이트 배선(55)과 공통배선(59)은 기판(51) 상에 금속층(미도시)을 형성한 후, 마스크 공정을 진행하여 패터닝함으로써 동일한 층에 형성될 수 있는데, 서로 인접한 이들 두 배선(55, 59)을 패터닝하는 과정에서 이물 등의 개입에 의해 노광 불량이 발생하는 경우 서로 완전히 분리되어 형성되지 않고 상기 이물이 개입된 부분에 대응하여 연결되어 형성됨으로써 쇼트가 발생하고 있다.
이러한 이물 개입에 의한 서로 인접하는 배선(55, 59)간의 쇼트된 부분은 이후 게이트 절연막(미도시)에 의해 덮혀진 상태가 되며, 이후 반도체층(78)과 소스 및 드레인 전극(83, 86)의 동시 형성 공정, 콘택홀(90)을 갖는 보호층(미도시) 형성공정, 화소전극(93)을 형성공정을 포함하는 종래의 4마스크 어레이 기판의 제조 공정에서는 상기 서로 인접하는 배선(55, 59)간의 쇼트 된 부분은 제거되지 않고 쇼트가 발생된 상태를 그대로 유지하게 된다.
따라서, 어레이 기판을 완성한 후에 별도로 레이저 장치(미도시)를 통한 레이저 리페어 공정을 진행하여 쇼트가 발생된 부분에 대해 레이저 빔을 조사하여 쇼트된 부분을 절단함으로써 리페어 처리하거나, 또는 게이트 공정을 완료한 후 패턴 검사 후, 쇼트 불량이 발생한 어레이 기판에 대해서는 포토레지스트의 도포, 노광 마스크를 이용한 노광과 현상 및 식각의 단위 공정을 포함하는 1회의 마스크 공정을 더욱 진행하여 상기 쇼트가 발생된 부분을 식각액에 노출되도록 하여 쇼트 발생 부분을 제거하고 있는 실정이다.
서로 인접하는 배선간의 쇼트가 발생한 어레이 기판에 대해 전술한 바대로 레이저 장비를 통해 레이저 리페어를 진행하는 것은 리페어를 위해 매우 고가의 레이저 장비를 별도로 추가 구입함으로써 어레이 기판 제조 비용을 증가시키고 있으며, 패터닝 검사 후 별도의 마스크 공정을 1회 더 진행하는 것은 제조 비용을 증가시키는 동시에 단위 시간당 어레이 기판의 생산성을 저감시키고 있는 실정이다.
한편, 이러한 인접한 배선간의 쇼트 불량에 대해서는 일례로 게이트 배선와 공통배선이 인접하여 형성된 것을 일례로 제시한 것이며, 액정표시장치의 모델에 따라 어레이 기판에는 인접하여 이중의 게이트 배선이 형성되는 구성을 가질 수도 있으며, 이 경우 서로 최 인접하여 형성되는 게이트 배선간에 쇼트가 발생하고 있는 실정이다.
상기 문제점을 해결하기 위해서, 본 발명은 4마스크 공정에 의해 제조되면서도 동일한 층에 서로 인접하여 형성되는 배선간의 쇼트 불량을 원천적으로 방지할 수 있는 어레이 기판 및 그 제조 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 어레이 기판의 제조 방법은, 화소영역이 정의된 기판상에 제 1 금속층을 형성하고, 이를 패터닝하여 제 1 배선과 이와 연결된 게이트 전극과 상기 제 1 배선과 인접하여 이격하며 나란하게 연장하는 제 2 배선을 형성하는 단계와; 상기 제 1 배선과 게이트 전극과 제 2 배선 상부로 전면에 게이트 절연막과, 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하는 아일랜드 형상의 액티브층과, 상기 액티브층 상부로 불순물 비정질 실리콘 패턴을 형성하는 단계와; 상기 게이트 절연막 위로 전면에 제 2 금속층을 형성하고, 이를 패터닝함으로써 상기 게이트 배선과 교차하여 화소영역을 정의하는 제 3 배선과, 상기 불순물 비정질 실리콘 패턴 상에 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 노출된 상기 불순물 비정질 실리콘 패턴을 제거하여 상기 액티브층을 노출시키며 서로 이격하는 오믹콘택층을 형성하는 단계와; 상기 제 3 배선과 소스 및 드레인 전극 위로 전면에 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 전극의 일끝단을 포함하여 상기 화소영역을 노출시키는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 외측으로 노출된 보호층을 제거하는 단계와; 상기 포토레지스트 패턴 상부로 상기 기판 전면에 투명 도전성 물질층을 형성하는 단계와; 리프트 오프(lift off) 공정을 진행하여 상기 포토레지스트 패턴과 이의 상부에 형성된 투명 도전성 물질층을 함께 제거함으로써 상기 게이트 절연막 상에 상기 드레인 전극의 일끝단과 접촉하는 화소전극을 형성하는 단계를 포함하며, 상기 게이트 절연막과 액티브층 및 불순물 비정질 실리콘 패턴을 형성하는 단계는 상기 제 1 배선과 제 2 배선 사이의 이격영역에 대응하는 상기 게이트 절연막에 바(bar) 형태의 홈을 형성하는 것을 특징으로 한다.
상기 제 1 배선은 제 1 게이트 배선을 이루며, 상기 제 2 배선은 공통배선을 이루거나 또는 제 2 게이트 배선을 이루는 것이 특징이다.
상기 제 1 및 제 2 배선과 게이트 전극을 형성하는 단계는, 상기 제 1 및 제 2 배선 사이의 이격영역에 상기 제 1 및 제 2 배선을 이루는 동일한 금속물질로 금속 더미패턴을 형성하며, 이때, 상기 금속 더미패턴은 상기 제 3 배선과 소스 및 드레인 전극을 형성을 위한 상기 제 2 금속층을 패터닝하는 단계에서 상기 제 2 금속층과 함께 제거되는 것이 특징이다.
또한, 상기 제 1 금속층과 상기 제 2 금속층은 동일한 금속물질로 이루어지거나 또는 동일한 식각액에 반응하여 제거되는 특성을 갖는 금속물질로 이루어지는 것이 특징이다.
또한, 상기 제 1 배선과 게이트 전극과 제 2 배선 상부로 전면에 게이트 절연막과, 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하는 아일랜드 형상의 액티브층과, 상기 액티브층 상부로 불순물 비정질 실리콘 패턴을 형성하는 단계는, 상기 제 1 배선과 게이트 전극과 제 2 배선 상부로 상기 기판 전면에 순차적으로 상기 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 형성하는 단계와; 상기 불순물 비정질 실리콘층 위로 상기 게이트 전극에 대응해서는 제 1 두께의 제 1 포토레지스트 패턴을 형성하고, 상기 바(bar) 형태의 홈이 형성될 부분에 대응해서는 상기 불순물 비정질 실리콘층을 노출시키며, 상기 게이트 전극에 대응하는 부분 및 바(bar) 형태의 홈이 형성될 부분을 제외한 영역에는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 불순물 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층과 게이트 절연막을 제거함으로써 상기 게이트 절연막 내에 상기 바(bar) 형태의 홈을 형성하는 단계와; 애싱을 실시하여 상기 제 2 두께의 제 2 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 포토레지스트 패턴이 제거됨으로서 노출된 상기 불순물 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층을 제거함으로서 상기 게이트 절연막 상에 상기 게이트 전극에 대응하여 상기 액티브층과 불순물 비정질 실리콘 패턴을 형성하는 단계와; 상기 제 1 포토레지스트 패턴을 제거하는 단계를 포함한다.
상기 게이트 배선을 형성하는 단계는 상기 게이트 배선의 일끝단과 연결된 게이트 링크 배선을 형성하는 단계를 포함하며, 상기 게이트 절연막에 바(bar) 형태의 홈을 형성하는 단계는 상기 게이트 링크 배선의 일끝단을 노출시키는 링크 콘택홀을 형성하는 단계를 포함하며, 상기 데이터 배선을 형성하는 단계는 상기 데이터 배선의 일끝단과 연결된 데이터 패드전극과, 상기 링크 콘택홀을 통해 상기 게이트 링크배선과 접촉하는 게이트 패드전극을 형성하는 단계를 포함하며, 상기 보호층을 형성하는 단계는 상기 게이트 및 데이터 패드전극을 각각 노출시키는 게이트 및 데이터 패드 콘택홀을 형성하는 단계를 포함하며, 상기 화소전극을 형성하는 단계는 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 보조 게이트 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 보조 데이터 패드전극을 형성하는 단계를 포함하는 것이 특징이다.
또한, 상기 화소전극은 상기 제 2 배선과 중첩되도록 형성함으로써 서로 중 첩되는 부분이 스토리지 커패시터를 이루도록 하는 것이 특징이다.
본 발명의 실시예에 따른 어레이 기판은, 화소영역이 정의된 기판 상에 동일한 금속물질로 형성된 제 1 배선과 이와 연결된 게이트 전극과 상기 제 1 배선과 인접하여 이격하며 나란하게 연장하는 제 2 배선과; 상기 제 1 배선과 게이트 전극과 제 2 배선 상부로 전면에 형성되며 상기 제 1 및 제 2 배선의 이격영역에 대응하여 바(bar) 형태의 홈을 갖는 게이트 절연막과; 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하는 순차 적층된 아일랜드 형상의 액티브층과, 서로 이격하는 오믹콘택층과; 상기 게이트 절연막 상기 제 1 배선과 교차하여 상기 화소영역을 정의하는 제 3 배선과, 상기 서로 이격하는 오믹콘택층과 각각 접촉하며 그 상부에 이격하며 형성된 소스 및 드레인 전극과; 상기 데이터 배선 위로 상기 드레인 전극의 일끝단과 상기 화소영역의 중앙부에 대응하여 상기 게이트 절연막을 노출시키는 개구(oa)를 가지며, 상기 바(bar) 형태의 홈에 대응하는 부분은 상기 기판과 접촉하며 형성된 보호층과; 상기 보호층의 개구에 대응하여 상기 드레인 전극의 일끝단과 접촉하며 상기 게이트 절연막 상에 형성된 화소전극을 포함한다.
이때, 상기 제 1 및 제 2 배선과, 상기 제 3 배선과 소스 및 드레인 전극은 동일한 금속물질로 이루어지거나 또는 동일한 식각액에 반응하여 제거되는 특성을 갖는 금속물질로 이루어지는 것이 특징이다.
또한, 상기 바(bar) 형태의 홈은 상기 데이터 배선 중첩하지 않도록 서로 이웃하는 상기 데이터 배선 사이의 영역에 형성된 것이 특징이다.
또한, 상기 게이트 배선의 일끝단에는 이와 연결된 링크 배선이 형성되며, 상기 게이트 절연막에는 상기 게이트 링크 배선의 일끝단을 노출시키는 링크 콘택홀이 구비되며, 상기 게이트 절연막 상부에는 상기 데이터 배선의 일끝단과 연결된 데이터 패드전극과, 상기 링크 콘택홀을 통해 상기 게이트 링크배선과 접촉하는 게이트 패드전극이 형성되며, 상기 보호층에는 상기 게이트 및 데이터 패드전극을 각각 노출시키는 게이트 및 데이터 패드 콘택홀이 구비되며, 상기 게이트 및 데이터 패드 콘택홀 내측에는 상기 화소전극을 이루는 동일한 물질로 이루어지며 상기 게이트 및 데이터 패드전극과 각각 접촉하는 보조 게이트 및 데이터 패드전극이 형성된 것이 특징이다.
또한, 상기 화소전극은 상기 제 2 배선과 중첩되도록 형성함으로써 서로 중첩되는 부분이 스토리지 커패시터를 이루는 것이 특징이다.
이와 같이, 본 발명에 있어서는 총 4회의 마스크 공정을 진행하여 액정표시장치용 어레이 기판을 제조하면서도 서로 인접하여 형성되는 게이트 및 공통배선간 또는 인접한 게이트 배선간의 쇼트 불량을 별도의 추가적인 마스크 공정이나 또는 레이저 조사 장치를 통한 레이저 리페어 등을 필요로 하지 않고 4회의 마스크 공정 진행 과정 중에 저절로 쇼트가 발생된 부분이 제거되도록 함으로써 제조 수율을 향상시키고, 제조 비용을 저감하며, 단위 시간당 어레이 기판의 생산성을 향상시키는 효과가 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 3은 본 발명의 일 실시예에 따른 어레이 기판의 하나의 화소영역에 대한 평면도이며, 도 4는 도3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도이다. 이때, 실시예의 경우 게이트 배선과 공통배선이 인접하는 것을 도시하였으며, 동일한 층에 게이트 배선이 인접하여 형성되는 어레이 기판에 대해서도 인접한 배선간 이격영역의 구성은 동일하게 적용될 수 있음은 자명한다. 또한, 설명의 편의를 위해 각 화소영역에 있어 스위칭 소자인 박막트랜지스터가 형성되는 영역을 소자영역이라 정의한다.
도시한 바와 같이, 어레이 기판(101)에는 다수의 게이트 배선(105)과 이와 인접하여 각각 소정간격 이격하며 다수의 공통배선(109)이 일방향으로 연장하여 형성되어 있다. 이때, 서로 인접하여 형성된 상기 게이트 배선(105)과 공통배선(109)의 이격간격은 7㎛ 내지 12㎛ 정도가 되고 있다. 또한, 각 소자영역(TrA)에는 상기 게이트 배선(105)과 연결되며 게이트 전극(107)이 형성되어 있다.
다음, 상기 게이트 배선(105)과 공통배선(109) 및 게이트 전극(107) 위로는 상기 기판(101) 전면에 게이트 절연막(113)이 형성되어 있다. 이때, 본 발명의 가장 특징적인 구성으로서 상기 게이트 절연막(113)에는 상기 서로 인접하여 형성된 두 개의 배선 즉, 실시예의 경우 상기 게이트 배선(105) 및 공통배선(109) 사이의 이격영역 대응하여 상기 게이트 배선(105)과 공통배선(109)간의 이격간격보다 작은 폭을 가지며 상기 게이트 배선(105)의 연장방향으로 장축을 갖는 바(bar) 형태의 홈(116)이 형성되고 있는 것이 특징이다. 이렇게 게이트 절연막(113)에 다수의 바(bar) 형태의 홈(116)이 형성된 구성을 갖는 이유는 추후 어레이 기판(101)의 제조 방법을 통해 상세히 설명한다.
다음, 상기 다수의 바(bar) 형태의 홈(116)을 갖는 게이트 절연막(113) 위로는 상기 다수의 각 게이트 배선(105)과 교차하여 화소영역(P)을 정의하는 다수의 데이터 배선이 형성되어 있으며, 상기 소자영역(TrA)에는 상기 게이트 절연막(113) 위로 상기 게이트 전극(107)에 대응하여 액티브층(122)과 서로 이격하는 오믹콘택층(125)으로 구성된 반도체층(128)이 형성되어 있으며, 상기 반도체층(128) 상부에 상기 오믹콘택층(125)과 각각 접촉하며 상기 액티브층(122)의 중앙부를 노출시키며 서로 이격하는 소스 및 드레인 전극(133, 136)이 형성되어 있다. 이때 상기 소스 전극(133)은 상기 데이터 배선(130)과 연결되고 있으며, 상기 소자영역(TrA)에 순차 적층된 상기 게이트 전극(107)과 게이트 절연막(113)과 반도체층(128)과 소스 및 드레인 전극(133, 136)은 박막트랜지스터(Tr)를 이룬다. 이때, 상기 박막트랜지스터(Tr)는 채널영역이 "I"자 형태를 이루는 것을 일례로 보이고 있지만, 이의 형태는 다양하게 변형될 수 있다. 일례로 도면에 나타내지 않았지만, 상기 소스 전극이 요입부를 갖도록 즉, "U"자 형태 또는 회전한 "U"자 형태를 이루도록 형성하고, 드레인 전극은 상기 소스 전극의 요입부에 삽입되는 형태로 형성되는 경우 채녈영역은 "U"자 형태 또는 회전한 "U"자 형태를 이루게 된다. 또한, 실시예에 있어서는 상기 박막트랜지스터(Tr)가 구성되는 소자영역(TrA)이 화소영역(P) 내에 형성됨을 보이고 있지만, 상기 소자영역(TrA)이 게이트 배선(105) 상에 형성됨으로써 게이트 배선(105) 일부가 그 자체로 게이트 전극(107)을 형성하도록 하는 경우 상기 소자영역(TrA)은 화소영역(P)의 경계에 형성될 수도 있다.
한편, 상기 박막트랜지스터(Tr) 위로는 상기 기판(101) 전면에 보호층(142)이 형성되어 있다. 이때, 상기 보호층(142)에는 상기 박막트랜지스터(Tr)의 드레인 전극(136)의 일끝단을 포함하여 상기 각 화소영역(P)에 대응하여 상기 게이트 절연막(113)을 노출시키는 개구(oa)를 갖는 보호층(142)이 형성되어 있다. 이때, 상기 보호층(142)은 상기 게이트 절연막(113)에 구비된 다수의 바(bar) 형태의 홈(116)에 대해서도 형성되고 있으며, 따라서 상기 다수의 바(bar) 형태의 홈(116)이 형성된 부분에 대응해서는 기판(101) 상에 보호층(142)이 직접 접촉하며 형성되고 있는 것이 특징이다.
다음, 상기 각 화소영역(P)에는 상기 보호층(142) 외측으로 노출된 상기 드레인 전극(136)의 일끝단과 접촉하며 상기 개구(oa)에 대응하여 상기 게이트 절연막(113) 위로 화소전극(153)이 형성되고 있다. 이때, 상기 게이트 절연막(113)을 사이에 두고 서로 중첩하는 상기 공통배선(109)과 화소전극(153)은 스토리지 커패시터(StgC)를 이룬다.
전술한 구성을 갖는 본 발명의 일 실시예에 따른 어레이 기판(101)은 서로 동일한 층에 서로 인접하여 형성되는 배선의 사이의 영역에 다수의 바(bar) 형태의 홈(116)이 구비됨으로서 이러한 바(bar) 형태의 홈(116)에 대해 데이터 배선(130)과 소스 및 드레인 전극(133, 136)을 형성하는 과정에서 이물이 개입되어 서로 인접하는 배선(실시예에 있어서는 게이트 배선(105)과 공통배선(109)간의 쇼트가 발생된 부분을 제거하게 되므로 서로 인접한 배선간의 쇼트 불량을 원천적으로 방지할 수 있는 것이 특징이다.
이후에는 전술한 구성을 갖는 본 발명의 실시예에 따른 어레이 기판의 제조 방법에 대해 설명한다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 어레이 기판의 하나의 화소영역에 대한 평면도이며, 도 6a 내지 도 6l은 본 발명의 일 실시예에 따른 어레이 기판의 하나의 화소영역과, 게이트 링크부와 게이트 패드부 및 데이터 패드부에 대한 단면도이다.
우선, 도 5a와 도 6a에 도시한 바와 같이, 투명한 절연 기판(101)상에 제 1 금속물질 예를들면 몰리브덴(Mo), 몰리브덴 합금(MoTi), 크롬(Cr), 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 어느 하나 또는 둘 이상을 증착하여 단일층 또는 다중층 구조의 제 1 금속층(미도시)을 형성한다.
이후, 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트의 현상, 식각, 포토레지스트의 스트립(strip) 등의 단위공정을 포함하는 마스크 공정을 진행하여 상기 제 1 금속층(미도시)을 패터닝함으로써 일방향으로 연장하는 게이트 배선(105)과 이와 인접하여 나란하게 연장하는 공통배선(109)을 형성하고, 동시에 상기 소자영역(TrA)에 상기 게이트 배선(105)에서 돌출된 형태의 게이트 전극(107)을 형성한다. 또한, 게이트 링크부(GLA)에 있어서는 상기 게이트 배선(105)의 일끝단과 연결된 게이트 링크배선(106)을 형성하고, 동시에 본 발명의 일 실시예에 있어서 특징적인 것으로 인접하는 두 배선 즉, 상기 게이트 배선(105)과 공통배 선(109) 사이의 이격영역에 대응하여 추후 형성될 데이터 배선(도 5d의 130)과 중첩되지 않도록 즉, 상기 데이터 배선(도 5d의 130) 사이의 영역에 상기 게이트 배선(105)의 연장방향으로 길이방향을 갖는 바(bar) 형태의 금속 더미패턴(110)을 형성한다.
이때, 도면에 있어서는 상기 게이트 배선(105)과 공통배선(109)과 게이트 전극(107) 및 게이트 링크배선(106)은 모두 단일층 구조를 형성한 것을 보이고 있지만, 이는 일례를 보인 것이며, 상기 제 1 금속층(미도시)을 전술한 제 1 금속물질 중 서로 다른 금속물질을 연속 증착하여 이중층 이상으로 형성함으로써, 이중충 또는 삼중층 구조의 게이트 배선(105)과 공통배선(109)과 게이트 전극(107) 및 게이트 링크배선(106)을 이루도록 형성할 수도 있다.
다음, 도 5b와 도 6b에 도시한 바와 같이, 상기 게이트 배선(105)과 공통배선(109)과 게이트 전극(107)과 게이트 링크배선(106) 및 금속 더미패턴(110)이 형성된 상기 기판(101)의 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)과 순수 비정질 실리콘 및 불순물 비정질 실리콘을 연속하여 증착함으로써 하부로부터 순차적으로 게이트 절연막(113)과 순수 비정질 실리콘층(120)과 불순물 비정질 실리콘층(123)을 형성한다.
이후, 상기 불순물 비정질 실리콘층(123) 위로 포토레지스트를 도포하여 포토레지스트층(180)을 형성한다. 이때, 본 발명의 실시예에서는 상기 포토레지스트층(180)은 빛을 받은 부분이 현상 시 남게되는 특성을 갖는 네가티브 타 입(negative type)을 사용하는 것을 일예로서 설명한다. 하지만 이와 반대의 특성을 갖는 즉, 빛을 받은 부분이 현상 시 제거되는 포지타입 타입(positive type)인 경우도 이후 설명할 노광 마스크에 있어 투과영역과 차단영역의 위치를 바꾼 형태의 마스크를 이용하면 동일한 결과를 얻을 수 있다.
다음, 상기 포토레지스트층(180)이 형성된 기판(101)의 상부에 빛의 투과영역(TA)과 차단영역(BA) 그리고, 슬릿형태로 구성되거나 또는 상기 투과영역(TA) 대비 빛의 투과를 감소시키는 다중의 코팅막을 더욱 구비하여 통과하는 빛량을 조절할 수 있는 반투과영역(HTA)으로 구성된 노광 마스크(191)를 위치시킨 후, 상기 노광 마스크(191)를 통한 노광을 실시한다.
이는 상기 반투과영역(HTA)이 구비된 노광 마스크(191)를 이용하여 노광함으로써 상기 포토레지스트층(180)에 도달되는 광량을 조절하는 회절노광 또는 하프톤 노광을 적용하여 두께를 달리하는 제 1 및 제 2 포토레지스트 패턴(도 6c의 181a, 181b)을 형성하기 위함이다. 전술한 형태를 갖는 노광 마스크(191)를 통해 노광 시 빛이 투과되는 정도는 투과영역(TA)에서는 거의 100% 빛이 투과하고, 차단영역(BA)에서는 빛이 전혀 투과하지 못하고 차단되며, 반투과영역(HTA)에서는 슬릿구조 또는 코팅막의 두께(또는 코팅막의 개수)에 따라 통상적으로 10% 내지 90% 사이에서 결정되는 하나의 투과량을 갖는 빛이 투과된다.
한편, 상기 노광은 상기 노광 마스크(191)의 투과영역(TA)이 소자영역(TrA) 내의 반도체층(128)이 형성될 부분 즉, 상기 게이트 전극(107)에 대응되도록, 상기 차단영역(BA)은 상기 게이트 링크배선(106)의 일끝단과, 서로 인접한 두 배선 즉, 상기 게이트 배선(105)과 공통배선(109) 사이의 이격영역에 형성된 상기 금속 더미패턴(110) 대응되도록, 그리고 그 외의 영역에 대해서는 반투과영역(HTA)이 대응되도록 한 상태에서 진행한다.
다음, 전술한 바와 같이, 상기 노광 마스크(191)를 상기 기판(101)상의 포토레지스트층(180)과 대응하도록 하여 노광을 실시한 후, 노광된 포토레지스트층(180)을 현상하면, 도 5b와 도 6c에 도시한 바와 같이, 상기 불순물 비정질 실리콘층(123) 위로 상기 게이트 전극(107)에 대응해서는 제 1 두께를 갖는 제 1 포토레지스트 패턴(181a)이 형성되고, 상기 게이트 링크배선(106)의 일끝단과 인접한 게이트 배선(105) 및 공통배선(109) 사이의 이격영역에 대응해서는 상기 포토레지스트층(180)이 제거되어 상기 불순물 비정질 실리콘층(123)이 노출된 상태가 되며, 그 외의 영역에 대해서는 상기 제 1 두께보다 얇은 제 2 두께를 갖는 제 2 포토레지스트 패턴(181b)이 형성된다.
다음, 도 5b와 도 6d에 도시한 바와 같이, 상기 제 1, 2 포토레지스트 패턴(181a, 181b) 외부로 노출된 상기 불순물 비정질 실리콘층(도 6c의 123)과 그 하부의 순수 비정질 실리콘층(도 6c의 120)과 게이트 절연막(113)을 순차적으로 식각함으로써 상기 게이트 링크부(GLA)에 있어서 상기 게이트 링크배선(106)의 일끝단을 노출시키는 링크 콘택홀(115)을 형성하고, 상기 인접하는 두 배선(105, 109) 사이의 이격영역에 대응해서는 상기 금속더미 패턴(110)을 노출시키는 바(bar) 형태의 홈(116)을 형성한다.
이때, 상기 링크 콘택홀과 바(bar) 형태의 홈(116)이 형성된 부분을 제외한 영역에 있어서는 제 1 또는 제 2 포토레지스트 패턴(181a, 181b)이 상기 불순물 비정질 실리콘층(123) 위로 형성되어 있는 바, 여전히 불순물 비정질 실리콘층(123)을 비롯하여 순수 비정질 실리콘층(120)과 게이트 절연막(113)이 남아있게 된다.
다음, 도 5b와 도 6e에 도시한 바와 같이, 애싱(ashing)을 진행하여 상기 제 2 두께의 제 2 포토레지스트 패턴(도 6d의 181b)을 제거함으로써 상기 소자영역(TrA)과 링크 콘택홀 및 바(bar) 형태의 홈(116)이 형성된 영역을 제외한 기판(101)상의 모든 영역에서 상기 불순물 비정질 실리콘층(도 6d의 217)을 노출시킨다. 이때, 상기 애싱 진행에 의해 상기 제 1 포토레지스트 패턴(281a) 또한 그 두께가 얇아지지만 여전히 상기 불순물 비정질 실리콘층 상에 남아있게 된다.
이후, 상기 노출된 불순물 비정질 실리콘층(도 6d의 123)과 그 하부의 순수 비정질 실리콘층(도 6d의 120)을 식각함으로써 상기 게이트 절연막(113)을 노출시킨다. 이때, 상기 게이트 절연막(113)에는 상기 게이트 링크배선(106)의 일 끝단을 노출시키는 링크 콘택홀과, 금속 더미패턴(110)을 노출시키는 바(bar) 형태의 홈(116)이 형성된 상태가 되며, 상기 소자영역(TrA)에 있어서는 상기 게이트 전극(107)에 대응하여 상기 게이트 절연막(113) 위로 순차적으로 순수 비정질 실리콘의 액티브층(122)과 불순물 비정질 실리콘 패턴(124)이 형성되게 된다.
다음, 도 5b와 도 6f에 도시한 바와 같이, 상기 게이트 절연막(113)이 노출되고 액티브층(122)과 불순물 비정질 실리콘 패턴(124)이 형성된 기판(101)에 대해 스트립(strip)을 진행함으로써 상기 제 1 포토레지스트 패턴(도 6e의 281a)을 제거한다.
다음, 도 5c와 도 6g에 도시한 바와 같이, 상기 불순물 비정질 실리콘 패턴(도 6f의 124) 상부로 상기 기판(101) 전면에 제 2 금속물질 예를들면, 몰리브덴(Mo), 몰리브덴 합금(MoTi), 크롬(Cr), 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금 중 하나 또는 둘 이상의 물질을 증착하여 제 2 금속층(미도시)을 형성한다. 이때, 상기 제 2 금속층(미도시)은 상기 게이트 배선(105)과 공통배선(109)을 이루는 동일한 금속물질로 이루어지거나 또는 상기 제 1 금속층(미도시)을 패터닝시 사용되는 식각액에 반응하여 제거되는 금속물질로 이루어지는 것이 특징이다. 일례로 상기 게이트 배선(105)과 공통배선(109)을 알루미늄(Al)으로 형성할 경우 상기 제 2 금속층(미도시)은 알루미늄(Al)으로 형성하거나 또는 알루미늄(Al)을 녹이는데 사용되는 식각액에 녹는 알루미늄 합금(AlNd)으로 형성하는 것이 특징이다.
이후, 상기 제 2 금속층(미도시) 위로 포토레지스트층(미도시)을 형성하고, 이를 노광 및 현상함으로서 상기 데이터 배선(130)과 게이트 및 데이터 패드전극(137, 138)이 형성될 부분과 소스 및 드레인 전극(133, 136)이 형성되어야 할 부분에 대응해서 제 3 포토레지스트 패턴(미도시)을 형성하고, 그 외의 영역에 대응해서는 상기 제 2 금속층(미도시)이 노출된 상태를 이루도록 한다. 이때, 상기 인접하는 공통배선(109)과 게이트 배선(105) 사이의 영역 중 바(bar) 형태의 홈(116)에 의해 노출된 상기 금속 더미패턴(110)에 대응해서는 상기 금속 더미패턴(110)과 접촉하며 상기 제 2 금속층(미도시)이 형성된 상태가 되며, 상기 금속 더미패턴(110)이 형성된 부분 더욱 정확히는 상기 바(bar) 형태의 홈(116)에 대응해서는 상기 제 3 포토레지스트 패턴(미도시)은 형성되지 않음으로서 상기 제 2 금속층(미도시)이 노출된 상태를 이루는 것이 특징이다.
이후, 상기 제 3 포토레지스트 패턴(미도시) 외부로 노출된 상기 제 2 금속층(미도시)을 식각하여 제거함으로서 상기 게이트 절연막(113) 위로 상기 게이트 배선(105)과 교차하여 화소영역(P)을 정의하는 데이터 배선(도 5c의 130)을 형성하고, 동시에 상기 데이터 패드부(DPA)에는 상기 게이트 절연막(113) 위로 상기 데이터 배선(130)의 일끝단과 연결된 데이터 패드전극(137)을 형성하며, 상기 게이트 패드부(GPA)에는 상기 게이트 절연막(113) 위로 상기 게이트 링크배선(106)의 일끝단과 상기 링크 콘택홀(115)을 통해 연결된 게이트 패드전극(138)을 형성한다.
또한, 상기 소자영역(TrA)에는 상기 불순물 비정질 실리콘 패턴(124) 위로 상기 데이터 배선(130)과 연결된 소스 전극(133)과, 상기 소스 전극(133)과 소정간격 이격하여 드레인 전극(136)을 형성한다. 이때, 상기 소스 및 드레인 전극(133, 136)은 그 하부의 불순물 비정질 실리콘 패턴(124)의 끝단을 완전히 덮는 형태로 즉, 상기 불순물 비정질 실리콘 패턴(124) 끝단보다 더욱 긴 형태로 형성하는 것이 바람직하다.
이때, 서로 인접한 상기 공통배선(109)과 게이트 배선(105) 사이의 이격영역 중 상기 바(bar) 형태의 홈(116)이 형성된 부분에 있어서는 상기 제 2 금속층(미도시)의 식각 시 그 하부에 위치한 금속 더미패턴(도 6f의 110)까지 함께 식각되어 제거됨으로써 상기 기판(101) 면이 노출된 상태가 되는 것이 특징이다.
따라서, 서로 동일한 층에 인접하여 형성된 두 배선 즉, 상기 게이트 배 선(105)과 공통배선(109)이 이들 배선(105, 109) 형성을 위한 패터닝시 이물개입에 의해 쇼트 불량이 발생하였다 하여도 상기 제 2 금속층(미도시)을 식각하여 제거함으로써 데이터 배선(도 5c의 130)과 소스 및 드레인 전극(133, 136)을 형성하는 과정에서 상기 금속 더미패턴(110)이 식각에 노출되어 제거되는 바, 자연적으로 쇼트가 발생된 부분이 함께 제거된다.
따라서, 본 발명의 실시예에 따른 어레이 기판(101)의 제조 방법에 의해서는 동일한 층에 동일한 금속물질로 인접하여 형성된 두 배선간의 쇼트 불량은 원천적으로 방지할 수 있다. 이때, 전술한 바, 별도의 공정이 추가되지 않음을 알 수 있다.
다음, 도 5c와 도 6h에 도시한 바와 같이, 상기 소스 및 드레인 전극(133, 136) 사이로 노출된 상기 불순물 비정질 실리콘 패턴(도 5f의 124)을 드라이 에칭을 실시하여 제거함으로써 상기 액티브층(122)의 중앙부를 노출시키며 서로 이격하는 형태의 오믹콘택층(125)을 형성한다. 이때 상기 액티브층(122)과 오믹콘택층(125)은 반도체층(128)을 이룬다.
한편, 상기 소자영역(TrA)에 순차 적층된 상기 게이트 전극(107)과, 게이트 절연막(113)과, 액티브층(122)과 오믹콘택층(125)으로 구성된 반도체층(128)과, 소스 및 드레인 전극(133, 136)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다.
다음, 도 5d와 도 6i에 도시한 바와 같이, 상기 데이터 배선(235)과 박막트랜지스터가 형성된 상기 기판(101)위로 무기절연물질 예를들면 산화실리콘(SiO2) 또 는 질화실리콘(SiNx)을 증착함으로써 상기 기판(101) 전면에 보호층(142)을 형성한다.
이후, 상기 보호층(142) 위로 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 이를 노광 마스크(미도시)를 이용한 노광과 현상을 실시함으로써 각 화소영역(P) 내의 상기 드레인 전극(136) 일 끝단을 포함하여 화소전극(도 6j의153)이 형성될 부분과, 게이트 및 데이터 패드전극(138, 137)에 대응해서는 현상 시 제거되어 상기 보호층(142)을 노출시킨 형태를 갖는 제 4 포토레지스트 패턴(183)을 형성한다.
다음, 도 5d와 도 6j에 도시한 바와 같이, 상기 제 4 포토레지스트 패턴(183)을 식각 마스크로 하여 상기 제 4 포토레지스트 패턴(183) 외부로 노출된 보호층(142)을 제거함으로써 상기 게이트 및 데이터 패드부(GPA, DPA)에서 각각 상기 게이트 패드전극(138) 및 데이터 패드전극(137)을 노출시키는 게이트 및 데이터 패드 콘택홀(145, 147)을 형성하고, 상기 각 화소영역(P)에 있어서는 상기 드레인 전극(136) 일 끝단을 포함하여 상기 게이트 절연막(113)을 노출시키는 개구(oa)를 형성한다.
이때, 상기 보호층(142)의 식각은 과식각을 진행시킴으로서 상기 제 4 포토레지스트 패턴(183) 끝단 하부의 소정폭의 보호층(142)이 제거되도록 하는 것이 바람직하며, 이로인해 최종적으로 상기 제 4 포토레지스트 패턴(183) 하부로 형성된 보호층(142)은 언더컷(under cut) 형태를 이루도록 하는 것이 바람직하다.
이렇게 상기 제 4 포토레지스트 패턴(183)에 대해 언더컷(under cut) 형태를 갖도록 보호층(142)을 형성하는 것은 추후 투명 도전성 물질을 형성함에 있어 상기 제 4 포토레지스트 패턴(183) 상부에 형성된 투명 도전성 물질층(미도시)과 게이트 절연막(113) 상부에 형성되는 투명 도전성 물질층(미도시)이 상기 제 4 포토레지스트 패턴(183) 각각의 끝단에서 언더컷(under cut)에 의해 연결되지 않고 끊김이 발생되도록 하여 추후 진행하는 리프트 오프(lift off) 공정에 의해 상기 제 4 포토레지스트 패턴(183)과 그 상부에 위치하는 투명 도전성 물질층(미도시)을 용이하게 제거하도록 하기 위함이다.
다음, 도 5d와 6k에 도시한 바와 같이, 상기 제 4 포토레지스트 패턴(183) 위로 상기 기판(101) 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착함으로써 투명 도전성 물질층(150)을 형성한다. 이때, 상기 투명 도전성 물질층(150)은 이후 진행될 리프트 오프(lift off) 공정 특성 상 상기 보호층(142)의 두께보다는 얇은 두께로 형성하는 것이 바람직하다.
이는 상기 보호층(142)의 두께보다 얇은 두께를 갖는 상기 투명 도전성 물질층(150)은 이전 단계에서 형성된 상기 제 4 포토레지스트 패턴(183)과 그 하부의 언더컷(under cut) 형태를 이루는 상기 보호층(142)의 구조적 특징에 의해 상기 언더컷(under)이 발생된 부분에서는 서로 연결되지 않도록 형성하기 위함이다. 상기 보호층(142)보다 상기 투명 도전성 물질층(150)의 두께가 두꺼울 경우, 상기 보호층이(142) 상기 제 4 포토레지스트 패턴(183)에 대해 언더컷 형태를 이룬다 하더라도 끊김이 발생되지 않을 수도 있기 때문이다.
따라서, 이러한 본 발명의 실시예에 따른 제조 방법적 특징에 의해 상기 투명 도전성 물질층(150)은 증착됨과 동시에 상기 제 4 포토레지스트 패턴(183)의 끝단의 언더컷(under cut)이 발생한 부분에서 끊김이 발생함으로써 상기 게이트 및 데이터 패드부(GPA, DPA)에 있어서 각각 상기 게이트 및 데이터 패드 콘택홀(145, 147)에 대응하여 노출된 게이트 및 데이터 패드전극(138, 137)과 접촉하는 보조 게이트 패드전극(155) 및 보조 데이터 패드전극(157)이 각각 형성된다.
또한, 각 화소영역(P)에 있어서는 상기 제 4 포토레지스트 패턴(183) 외부로 노출된 상기 게이트 절연막(113) 상에 상기 드레인 전극(136) 일 끝단을 덮으며 화소전극(153)이 형성된다. 이때, 상기 화소전극(153)은 상기 공통배선(109)과 상기 게이트 절연막(113)을 개재하여 중첩 형성됨으로서 서로 중첩하는 부분이 스토리지 커패시터(StgC)를 이루게 된다.
다음, 도 5d와 도 6l에 도시한 바와 같이, 상기 제 4 포토레지스트 패턴(도 6k의 183)의 끝단에서 끊김이 발생하도록 형성된 상기 투명 도전성 물질층(도 6k의 150)을 포함하는 기판(101)을 스트립(strip)액 속에 담구는 디핑법을 진행거나 또는 스트립(strip)액을 상기 기판(101) 전면에 분사하는 스프레이법을 진행하여 상기 제 4 포토레지스트 패턴(도 6k의 183)을 상기 스트립 액에 노출시킴으로서 제거한다.
상기 스트립(strip)액은 상기 제 4 포토레지스트 패턴(도 6k의 183)과 보호층(142)이 언더컷(under cut) 형태를 가지며 형성된 부분을 통해 반응을 시작하며, 상기 제 4 포토레지스트 패턴(도 6k의 183)과 상기 보호층(142)과의 계면을 파고들 며 그 접촉력을 약화시킴으로써 상기 제 4 포토레지스트 패턴(도 6k의 183)을 상기 보호층(142)으로부터 분리되도록 하는 것이다. 이때, 상기 제 4 포토레지스트 패턴(도 6k의 183)이 상기 보호층(142)으로부터 분리됨에 따라 상기 제 4 포토레지스트 패턴(도 6k의 183) 상부 및 측면을 덮고 있는 투명 도전성 물질층(도 6k의 150) 또한 함께 제거된다.
따라서, 이러한 과정에 의해 상기 제 4 포토레지스트 패턴(도 6k의 183)이 형성된 부분 이외의 영역에 형성된 투명 도전성 물질층만이 남게 되며, 이렇게 최종적으로 기판(101) 상에 남게 되는 투명 도전성 물질층은 각각 화소전극(153)과 보조 게이트 패드전극(155) 및 보조 데이터 패드전극(157)을 이루게 된다.
이때, 상기 제 4 포토레지스트 패턴(도 6k의 183)과 그 상부에 형성된 투명 도전성 물질층(도 6k의 150)을 함께 기판(101)으로부터 제거하는 공정을 리프트 오프(lift off) 공정이라 하고, 본 발명에 있어서는 이러한 리프트 오프(lift off) 공정을 진행함으로써 상기 보호층(142)과 화소전극(153)을 1회의 마스크 공정을 진행하여 형성하는 것을 특징으로 하여 총 4회의 마스크 공정을 진행하여 서로 동일한층에 인접하여 형성된 배선간의 쇼트 불량을 원천적으로 방지할 수 있는 어레이 기판(101)을 완성할 수 있는 것이 특징이다.
한편, 본 발명의 실시예에 있어서는 동일한 층에 동일한 금속물질로 인접하여 공통배선(109)과 게이트 배선(105)이 형성된 것을 일례로 보이고 있지만, 게이트 배선(105)간 인접하여 형성된 어레이 기판에 적용될 수도 있음은 자명한다.
또한, 본 발명의 실시예에 있어서는 동일한 층에 동일한 금속물질로 이루어진 서로 인접한 배선간의 이격영역에 상기 인접한 배선을 형성 시 금속 더미패턴(도 6a의 110)을 형성하고 있는 것을 보이고 있지만, 변형예로서 상기 금속 더미패턴(도 6의 110)은 생략할 수도 있다. 이러한 변형예에 따른 어레이 기판의 제조 방법은 상기 금속 더미패턴(도 6의 110)을 형성하지 않는다는 것 이외에는 전술한 실시예와 동일하게 진행된다.
이러한 변형예에 따른 어레이 기판의 제조 방법에 있어서는 상기 금속 더미패턴(도 6a의 110)이 형성되지 않으므로 게이트 절연막(113)을 형성하는 단계에서는 상기 게이트 절연막(113)에 구비되는 바(bar) 형태의 홈(116)은 기판(110)면을 노출시키게 되며, 데이터 배선과 소스 및 드레인 전극(133, 136) 형성을 위한 제 2 금속층(미도시)은 상기 바(bar) 형태의 홈(116)이 형성된 부분에 대응해서는 상기 기판(101)면과 접촉하며 형성되는 것이 특징이다.
이때, 상기 제 2 금속층(미도시)을 패터닝하는 과정에서 인접한 두 배선간 쇼트가 발생하였다면 상기 바(bar) 형태의 홈(116) 내부에서 인접한 배선간 연결된 부분이 위치하게 되며, 이 부분은 상기 제 2 금속층(미도시)을 식각하여 패터닝하는 과정에서 식각액에 노출됨으로써 상기 제 2 금속층(미도시)과 함께 제거된다. 따라서 변형예에 따른 어레이 기판의 제조에 있어서도 서로 동일한 층에 인접하여 형성된 배선간의 쇼트 불량은 원천적으로 방지할 수 있다.
한편, 전술한 바와같이 실시예 또는 변형예에 따라 제조되는 어레이 기판의 경우, 동일층에 인접하여 형성되는 배선간에 발생될 수 있는 쇼트 불량이 이후 진 행되는 타 구성요소 형성시 자연적으로 제거될 수 있으므로, 인접한 두 배선간 쇼트 불량 발생시 별도의 추가적인 공정을 필요로 하지 않고, 쇼트 불량이 발생된 부분에 대한 별도의 레이저 리페어 공정을 진행하지 않아도 되므로 단위 시간당 생산성을 향상시키며, 제조 비용을 저감할 수 있는 장점을 갖는다 할 것이다.
도 1은 일반적인 액정표시장치의 분해사시도인.
도 2는 종래의 액정표시장치용 어레이 기판의 하나의 화소영역에 대한 평면도.
도 3은 본 발명의 일 실시예에 따른 어레이 기판의 하나의 화소영역에 대한 평면도.
도 4는 도3을 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 어레이 기판의 하나의 화소영역에 대한 평면도.
도 6a 내지 도 6l은 본 발명의 일 실시예에 따른 어레이 기판의 하나의 화소영역과, 게이트 링크부와 게이트 패드부 및 데이터 패드부에 대한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 기판 105 : 게이트 배선
106 : 게이트 링크배선 107 : 게이트 전극
109 : 공통배선 110 : 금속 더미패턴
113 : 게이트 절연막 115 : 링크 콘택홀
116 : 바(bar) 형태의 홈 122 : 액티브층
124 : 불순물 비정질 실리콘 패턴
DPA : 데이터 패드부 GLA : 게이트 링크부
GPA : 게이트 패드부 P : 화소영역

Claims (13)

  1. 화소영역이 정의된 기판상에 제 1 금속층을 형성하고, 이를 패터닝하여 제 1 배선과 이와 연결된 게이트 전극과 상기 제 1 배선과 인접하여 이격하며 나란하게 연장하는 제 2 배선을 형성하는 단계와;
    상기 제 1 배선과 게이트 전극과 제 2 배선 상부로 전면에 게이트 절연막과, 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하는 아일랜드 형상의 액티브층과, 상기 액티브층 상부로 불순물 비정질 실리콘 패턴을 형성하는 단계와;
    상기 게이트 절연막 위로 전면에 제 2 금속층을 형성하고, 이를 패터닝함으로써 상기 1 배선과 교차하여 화소영역을 정의하는 제 3 배선과, 상기 불순물 비정질 실리콘 패턴 상에 서로 이격하는 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 사이로 노출된 상기 불순물 비정질 실리콘 패턴을 제거하여 상기 액티브층을 노출시키며 서로 이격하는 오믹콘택층을 형성하는 단계와;
    상기 제 3 배선과 소스 및 드레인 전극 위로 전면에 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 전극의 일끝단을 포함하여 상기 화소영역을 노출시키는 포토레지스트 패턴을 형성하는 단계와;
    상기 포토레지스트 패턴의 외측으로 노출된 보호층을 제거하는 단계와;
    상기 포토레지스트 패턴 상부로 상기 기판 전면에 투명 도전성 물질층을 형성하는 단계와;
    리프트 오프(lift off) 공정을 진행하여 상기 포토레지스트 패턴과 이의 상부에 형성된 상기 투명 도전성 물질층을 함께 제거함으로써 상기 게이트 절연막 상에 상기 드레인 전극의 일끝단과 접촉하는 화소전극을 형성하는 단계
    를 포함하며, 상기 게이트 절연막과 액티브층 및 불순물 비정질 실리콘 패턴을 형성하는 단계는 상기 제 1 배선과 제 2 배선 사이의 이격영역에 대응하는 상기 게이트 절연막에 바(bar) 형태의 홈을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 배선과 게이트 전극을 형성하는 단계는, 상기 제 1 및 제 2 배선 사이의 이격영역에 상기 제 1 및 제 2 배선을 이루는 동일한 금속물질로 금속 더미패턴을 형성하는 것이 특징인 어레이 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 금속 더미패턴은 상기 제 3 배선과 소스 및 드레인 전극을 형성하기 위한 상기 제 2 금속층을 패터닝하는 단계에서 상기 제 2 금속층과 함께 제거되는 것이 특징인 어레이 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 1 금속층과 상기 제 2 금속층은 동일한 금속물질로 이루어지거나 또는 동일한 식각액에 반응하여 제거되는 특성을 갖는 금속물질로 이루어지는 것이 특징인 어레이 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제 1 배선과 게이트 전극과 제 2 배선 상부로 전면에 게이트 절연막과, 상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하는 아일랜드 형상의 액티브층과, 상기 액티브층 상부로 불순물 비정질 실리콘 패턴을 형성하는 단계는,
    상기 제 1 배선과 게이트 전극과 제 2 배선 상부로 상기 기판 전면에 순차적으로 상기 게이트 절연막과 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 형성하는 단계와;
    상기 불순물 비정질 실리콘층 위로 상기 게이트 전극에 대응해서는 제 1 두 께의 제 1 포토레지스트 패턴을 형성하고, 상기 바(bar) 형태의 홈이 형성될 부분에 대응해서는 상기 불순물 비정질 실리콘층을 노출시키며, 상기 게이트 전극에 대응하는 부분 및 바(bar) 형태의 홈이 형성될 부분을 제외한 영역에는 상기 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 불순물 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층과 게이트 절연막을 제거함으로써 상기 게이트 절연막 내에 상기 바(bar) 형태의 홈을 형성하는 단계와;
    애싱을 실시하여 상기 제 2 두께의 제 2 포토레지스트 패턴을 제거하는 단계와;
    상기 제 2 포토레지스트 패턴이 제거됨으로서 노출된 상기 불순물 비정질 실리콘층과 그 하부의 순수 비정질 실리콘층을 제거함으로서 상기 게이트 절연막 상에 상기 게이트 전극에 대응하여 상기 액티브층과 불순물 비정질 실리콘 패턴을 형성하는 단계와;
    상기 제 1 포토레지스트 패턴을 제거하는 단계
    를 포함하는 어레이 기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제 1 배선을 형성하는 단계는 상기 제 1 배선의 일끝단과 연결된 게이트 링크 배선을 형성하는 단계를 포함하며,
    상기 게이트 절연막에 상기 바(bar) 형태의 홈을 형성하는 단계는 상기 게이트 링크 배선의 일끝단을 노출시키는 링크 콘택홀을 형성하는 단계를 포함하며,
    상기 제 3 배선을 형성하는 단계는 상기 제 3 배선의 일끝단과 연결된 데이터 패드전극과, 상기 링크 콘택홀을 통해 상기 게이트 링크 배선과 접촉하는 게이트 패드전극을 형성하는 단계를 포함하며,
    상기 보호층을 형성하는 단계는 상기 게이트 및 데이터 패드전극을 각각 노출시키는 게이트 및 데이터 패드 콘택홀을 형성하는 단계를 포함하며,
    상기 화소전극을 형성하는 단계는 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 보조 게이트 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 보조 데이터 패드전극을 형성하는 단계를 포함하는 것이 특징인 어레이 기판의 제조 방법.
  8. 삭제
  9. 화소영역이 정의된 기판 상에 동일한 금속물질로 형성된 제 1 배선과 이와 연결된 게이트 전극과 상기 제 1 배선과 인접하여 이격하며 나란하게 연장하는 제 2 배선과;
    상기 제 1 배선과 게이트 전극과 제 2 배선 상부로 전면에 형성되며 상기 제 1 및 제 2 배선의 이격영역에 대응하여 바(bar) 형태의 홈을 갖는 게이트 절연막과;
    상기 게이트 절연막 상에 위치하며 상기 게이트 전극에 대응하는 순차 적층된 아일랜드 형상의 액티브층과, 서로 이격하는 오믹콘택층과;
    상기 게이트 절연막 위로 상기 제 1 배선과 교차하여 상기 화소영역을 정의하는 제 3 배선과, 상기 서로 이격하는 오믹콘택층과 각각 접촉하며 그 상부에 이격하며 형성된 소스 및 드레인 전극과;
    상기 제 3 배선 위로 상기 드레인 전극의 일끝단과 상기 화소영역의 중앙부에 대응하여 상기 게이트 절연막을 노출시키는 개구(oa)를 가지며, 상기 바(bar) 형태의 홈에 대응하는 부분은 상기 기판과 접촉하며 형성된 보호층과;
    상기 보호층의 개구에 대응하여 상기 드레인 전극의 일끝단과 접촉하며 상기 게이트 절연막 상에 형성된 화소전극
    을 포함하는 어레이 기판.
  10. 제 9 항에 있어서,
    상기 제 1 및 제 2 배선과, 상기 제 3 배선과 소스 및 드레인 전극은 동일한 금속물질로 이루어지거나 또는 동일한 식각액에 반응하여 제거되는 특성을 갖는 금 속물질로 이루어지는 것이 특징인 어레이 기판.
  11. 제 9 항에 있어서,
    상기 바(bar) 형태의 홈은 상기 제 3 배선과 중첩하지 않도록 서로 이웃하는 상기 제 3 배선 사이의 영역에 형성된 것이 특징인 어레이 기판.
  12. 제 9 항에 있어서,
    상기 제 1 배선의 일끝단에는 이와 연결된 게이트 링크 배선이 형성되며,
    상기 게이트 절연막에는 상기 게이트 링크 배선의 일끝단을 노출시키는 링크 콘택홀이 구비되며,
    상기 게이트 절연막 상부에는 상기 제 3 배선의 일끝단과 연결된 데이터 패드전극과, 상기 링크 콘택홀을 통해 상기 게이트 링크배선과 접촉하는 게이트 패드전극이 형성되며,
    상기 보호층에는 상기 게이트 및 데이터 패드전극을 각각 노출시키는 게이트 및 데이터 패드 콘택홀이 구비되며,
    상기 게이트 및 데이터 패드 콘택홀 내측에는 상기 화소전극을 이루는 동일한 물질로 이루어지며 상기 게이트 및 데이터 패드전극과 각각 접촉하는 보조 게이트 및 데이터 패드전극이 형성된 것이 특징인 어레이 기판.
  13. 삭제
KR1020090110704A 2009-11-17 2009-11-17 어레이 기판 및 그의 제조방법 KR101248005B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090110704A KR101248005B1 (ko) 2009-11-17 2009-11-17 어레이 기판 및 그의 제조방법
CN2010105368543A CN102096255B (zh) 2009-11-17 2010-11-04 液晶显示设备的阵列基板及其制造方法
US12/943,345 US8298843B2 (en) 2009-11-17 2010-11-10 Array substrate for liquid crystal display device and method of fabricating the same
US13/660,312 US8969876B2 (en) 2009-11-17 2012-10-25 Array substrate for liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090110704A KR101248005B1 (ko) 2009-11-17 2009-11-17 어레이 기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20110054156A KR20110054156A (ko) 2011-05-25
KR101248005B1 true KR101248005B1 (ko) 2013-03-27

Family

ID=44010634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090110704A KR101248005B1 (ko) 2009-11-17 2009-11-17 어레이 기판 및 그의 제조방법

Country Status (3)

Country Link
US (2) US8298843B2 (ko)
KR (1) KR101248005B1 (ko)
CN (1) CN102096255B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101701229B1 (ko) 2010-04-19 2017-02-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US9048326B2 (en) * 2012-03-02 2015-06-02 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
DE112014003175B4 (de) * 2013-07-08 2020-12-03 Efficient Power Conversion Corporation Verfahren zur Herstellung einer selbstausrichtenden Isolation in Galliumnitrid-Komponenten und integrierten Schaltungen
CN103969865B (zh) * 2013-10-10 2017-10-27 上海中航光电子有限公司 Tft阵列基板及其制造方法、显示面板和显示装置
CN103928406B (zh) * 2014-04-01 2016-08-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示装置
CN104617132B (zh) * 2014-12-31 2017-05-10 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
KR102412468B1 (ko) 2015-08-11 2022-06-23 삼성디스플레이 주식회사 표시 장치
KR102455318B1 (ko) * 2015-10-30 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
US10338440B2 (en) * 2017-04-10 2019-07-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT substrate and manufacturing method thereof
CN109445197B (zh) * 2018-12-21 2021-05-07 惠科股份有限公司 显示面板的液晶配向结构、显示面板及显示装置
CN109828419B (zh) * 2019-04-08 2022-02-22 惠科股份有限公司 阵列基板及其制作方法
CN113451334B (zh) * 2021-06-30 2024-03-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070052936A (ko) * 2005-11-18 2007-05-23 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR20070063754A (ko) * 2005-12-15 2007-06-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196359A (ja) * 2000-12-22 2002-07-12 Nec Kagoshima Ltd アクティブマトリクス基板及びその製造方法
US7359022B2 (en) * 2002-11-22 2008-04-15 Lg.Philips Lcd Co., Ltd. Wire structure of display device
KR20060016920A (ko) * 2004-08-19 2006-02-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN100456089C (zh) * 2006-03-09 2009-01-28 北京京东方光电科技有限公司 一种液晶显示器阵列基板的像素结构及其制造方法
TWI321853B (en) * 2006-11-21 2010-03-11 Innolux Display Corp Tft substrate and method of fabricating the same
CN101614917B (zh) * 2008-06-25 2011-04-20 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070052936A (ko) * 2005-11-18 2007-05-23 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR20070063754A (ko) * 2005-12-15 2007-06-20 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
US20110114955A1 (en) 2011-05-19
CN102096255A (zh) 2011-06-15
CN102096255B (zh) 2013-08-07
US8969876B2 (en) 2015-03-03
US8298843B2 (en) 2012-10-30
US20130099241A1 (en) 2013-04-25
KR20110054156A (ko) 2011-05-25

Similar Documents

Publication Publication Date Title
KR101248005B1 (ko) 어레이 기판 및 그의 제조방법
KR100372579B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101221261B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP4299113B2 (ja) 液晶表示装置用アレイ基板の製造方法
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101198127B1 (ko) 액정표시장치와 그 제조방법
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101190045B1 (ko) 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101682432B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
KR100957614B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP4112672B2 (ja) 表示装置用アレイ基板及びその製造方法
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR20120130983A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101187718B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100923701B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101275068B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR20080058762A (ko) 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101392203B1 (ko) 횡전계형 액정표시장치용 어레이 기판의 제조 방법
KR20080048861A (ko) 액정표시장치용 어레이 기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 6