CN109828419B - 阵列基板及其制作方法 - Google Patents
阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN109828419B CN109828419B CN201910277862.1A CN201910277862A CN109828419B CN 109828419 B CN109828419 B CN 109828419B CN 201910277862 A CN201910277862 A CN 201910277862A CN 109828419 B CN109828419 B CN 109828419B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- data line
- line
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 11
- 239000010409 thin film Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例公开一种阵列基板及其制作方法，包括透明基底；第一金属层，设置在所述透明基底上，所述第一金属层包括扫描线和栅极；绝缘层，设置在所述第一金属层上；半导体层，设置在所述绝缘层上；以及第二金属层，设置在所述半导体层上，所述第二金属层包括数据线、源极和漏极；其中，所述扫描线和所述数据线交叉设置形成重叠区域，所述半导体层延伸至所述重叠区域内。本发明可以有效地降低扫描线驱动负载，提高像素充电率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板以及一种阵列基板制作方法。
背景技术
应市场趋势所需，大尺寸液晶显示面板现已发展至高清、高画值和广色域为主的高品值显示屏。随着4K(水平方向每行像素值达到或者接近4096个)解析度面板产品所带来严苛的扫描驱动能力，每一個子像素在60Hz画面显示下，仅用有约7.7微秒充电时间，相较于相同尺寸全高清(Full High Definition，FHD)解析度面板产品在60Hz画面显示下，仅剩一半的有效充电时间，且4K解析度面板扫描线驱动和数据线驱动负载都比相同尺寸FHD解析度面板重许多。在设计4K解析度像素时，如何有效降低扫描线驱动负载，提高像素充电率为液晶面板生成厂家面临的重大课题。
目前，为了降低扫描线和数据线相互影响，在设计上采用减少扫描线和数据线重叠区域的方法，来减小二者重叠产生的寄生电容，且将主动元件如薄膜晶体管远离数据线，在有限的空间内要维持足够高的像素充电率，将需要将扫描线与像素主动元件区往显示区内设计，但这种方法将减少像素的有效开口区，降低像素开口率。
发明内容
本发明的实施例提供一种阵列基板及其制作方法，以有效地降低了扫描线驱动负载，提高了像素充电率。
一方面，本发明实施例提供的一种阵列基板，包括：透明基底；第一金属层，设置在所述透明基底上，所述第一金属层包括扫描线和栅极；绝缘层，设置在所述第一金属层上；半导体层，设置在所述绝缘层上；以及第二金属层，设置在所述半导体层上，所述第二金属层包括数据线、源极和漏极；其中，所述扫描线和所述数据线交叉设置形成重叠区域，所述半导体层延伸至所述重叠区域内。
在本发明的一个实施例中，所述阵列基板还包括：钝化层，设置在所述第二金属层上且形成有接触孔；以及像素电极层，设置在所述钝化层上并通过所述接触孔连接所述第二金属层。
在本发明的一个实施例中，所述源极包括连接所述数据线并与所述数据线垂直的两条平行线，所述漏极位于所述两条平行线之间。
在本发明的一个实施例中，所述数据线包括环形镂空结构，且所述环形镂空结构至少部分位于所述重叠区域内；或所述数据线包括一侧开口的环形镂空结构，且所述一侧开口的环形镂空结构至少部分位于重叠区域内。
在本发明的一个实施例中，所述第一金属层还包括公共电极配线，所述公共电极配线包括第一线段和两条第二线段，所述第一线段和所述两条第二线段交叉并相互连接。
另一方面，本发明实施例提供的一种阵列基板制作方法，包括：在透明基底上形成第一金属层，所述第一金属层包括扫描线和栅极；在所述第一金属层上形成绝缘层；在所述绝缘层上形成半导体层；以及在所述半导体层上形成第二金属层；所述第二金属层包括数据线源极和漏极；其中，所述扫描线和所述数据线交叉设置形成重叠区域，所述半导体层延伸至所述重叠区域内。
在本发明的一个实施例中，所述阵列基板的制作方法还包括：在所述第二金属层上形成钝化层、并在所述钝化层中形成接触孔；以及在所述钝化层上形成像素电极层、并使所述像素电极层通过所述接触孔连接所述第二金属层。
在本发明的一个实施例中，所述源极包括连接所述数据线并与所述数据线垂直的两条平行线，所述漏极位于所述两条平行线之间且与所述两条平行线平行。
在本发明的一个实施例中，所述数据线包括环形镂空结构，且所述环形镂空结构至少部分位于所述重叠区域内；或所述数据线包括一侧开口的环形镂空结构且所述一侧开口的环形镂空结构至少部分位于重叠区域内。
在本发明的一个实施例中，所述第一金属层还包括公共电极配线，所述公共电极配线包括第一线段和两条第二线段，所述第一线段和所述两条第二线段交叉设置并相互连接。
上述技术方案可以具有如下一个或多个优点：在阵列基板的第一金属层和第二金属层之间增设半导体层，并优化数据线与源极的连接方式，增加了像素电极的面积，有效地降低了扫描线驱动负载且提高了像素充电率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的一种阵列基板结构示意图。
图2为沿着图1的剖面线A的阵列基板的剖面示意图。
图3a-3c为图1示的重叠区域B处数据线不同走线形式的局部结构示意图。
图4a-4d为本发明另一实施例提供的一种阵列基板制造方法的过程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1和图2所示，本发明一个实施例提供的一种阵列基板，包括透明基底110、第一金属层M1、绝缘层GSN、半导体层AS、第二金属层M2。第一金属层M1设置于透明基底110之上，并向上依次设置有绝缘层GSN、半导体层AS、第二金属层M2。另外，阵列基板还包括钝化层PSN以及像素电极层PE。钝化层PSN，且钝化层PSN上形成有接触孔CH，像素电极层PE设置在钝化层PSN上并通过接触孔CH连接第二金属层M2。
具体地，透明基底110可以由例如玻璃、石英、有机聚合物或是其它可适用的材料制成。
第一金属层M1为导电层，材料可为钼、铝、铜、钛、钨等。第一金属层M1包括扫描线131和栅极G。
绝缘层GSN位于扫描线131上方，半导体层AS位于绝缘层GSN上对应栅极G的位置。
第二金属层M2包括数据线150、源极S和漏极D。
扫描线131和数据线150交叉设置形成重叠区域B，半导体层AS延伸至重叠区域B内，从而半导体层AS在重叠区域B内与第二金属层M2的数据线150相接触并通过绝缘层GSN与第一金属层M1相绝缘，如图2所示。这样以来，半导体层AS减小了扫描线131与数据线150相互间的等效阻值效应和等效寄生电容效应，有效降低了扫描线驱动负载，减小了对像素充电能力的影响。
扫描线131的延伸方向与数据线150的延伸方向不相同，可选地的是扫描线131的延伸方向与数据线150的延伸方向垂直，即扫描线131和数据线150相互垂直交叉布置。多条扫描线131和多条数据线150交叉形成多个呈矩阵分布的交错区域，此处为便于说明将一个交错区域命名为一个像素单元170。扫描线131、数据线150主要用来传递驱动阵列基板上所有像素单元170的驱动信号。
如图1所示，每个像素单元170内设置有如薄膜晶体管171和像素电极173。薄膜晶体管171包括栅极G、绝缘层GSN、半导体层AS、源极S、漏极D、钝化层PSN。具体地，栅极G与扫描线131连接。源极S和漏极D位于半导体层AS的上方，且源极S与数据线150连接。
如图3a所示，源极S包括两条平行线，所述平行线连接数据线150，并与数据线150垂直。漏极D位于所述两条平行线之间。可选地，如图3b所示，数据线150包括环形镂空结构K，且该环形镂空结构K至少部分位于重叠区域B范围内。可选地，如图3c所示，数据线150包括一侧开口的环形镂空结构C，并且该一侧开口的环形镂空结构C至少部分位于重叠区域B范围内。通过优化数据线150与源极S的连接方式，缩小了数据线与薄膜晶体管之间的空间，增大了像素电极173的面积，提高像素开口率。
钝化层PSN覆盖于源极S和漏极D以及数据线150之上，且在与漏极D对应位置形成有接触孔CH，用于连接漏极D和像素电极173。像素电极173为像素电极层PE位于扫描线131和数据线150交叉形成的交错区域的部分。像素电极173的材料可以是如采用氧化锡铟(Indium-tin-oxide，ITO)等透明氧化物材料。
承上述，如图1所示，第一金属层M1还包括公共电极配线133。公共电极配线133在透明基底110上的投影与像素电极173在透明基底110上的投影部分重叠，以使公共电极配线133与像素电极173形成存储电容。公共电极配线133包括多条第一线段L1和多条第二线段L2，第一线段L1和第二线段L2交叉设置并相互连接(图1中取一个像素单元的一条第一线段L1和两条第二线段L2为例)。第一线段L1的延伸方向与第二线段L2的延伸方向不相同，可选地是第一线段L1的延伸方向与第二线段L2的延伸方向垂直，即第一线段L1和两条第二线段L2垂直交叉设置并连接。进一步可选地，第一线段L1的延伸方向与扫描线131的延伸方向相同，且第二线段L2的延伸方向与数据线150的延伸方向相同。
如图4a-图4d所示，本发明另一个实施例提供的一种阵列基板的制作方法，具体包括：
(a)如图4a所示，在透明基底110上形成第一金属层M1，第一金属层包括扫描线131、公共电极配线133和栅极G。
(b)在第一金属层M1上依次形成绝缘层GSN(图4a中未标示)；
(c)如图4b所示，在绝缘层GSN上与栅极G对应的位置处形成半导体层AS。
(d)如图4c所示，在半导体层AS上形成第二金属层M2。第二金属层M2包括数据线150、源极S和漏极D。数据线150连接源极S。扫描线131与数据线150形成重叠区域B，半导体层AS延伸至扫描线131与数据线150的重叠区域B内。
(e)在第二金属层M2上形成钝化层PSN(图4d未示出)并在钝化层PSN中形成接触孔CH。
(f)如图4d所示,在钝化层PSN上形成像素电极层PE。像素电极层PE通过钝化层PSN的接触孔CH与薄膜晶体管170的漏极D连接。至此，阵列基板制造完成。
综上所述，综上所述，本实施例在阵列基板的第一金属层和第二金属层之间增设半导体层，减小了扫描线131与数据线150相互间的等效阻值效应和等效寄生电容效应，有效地降低了扫描线驱动负载，提高了像素充电率；另外，优化了数据线与源极的连接方式，缩小了数据线与薄膜晶体管之间的空间，增大像素电极的面积，有效提高像素开口率。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (6)
1.一种阵列基板，其特征在于，包括：
透明基底；
第一金属层，设置在所述透明基底上，所述第一金属层包括扫描线和栅极；
绝缘层，设置在所述第一金属层上；
半导体层，设置在所述绝缘层上；以及
第二金属层，设置在所述半导体层上，所述第二金属层包括数据线、源极和漏极；
其中，所述扫描线和所述数据线交叉设置形成重叠区域，所述半导体层延伸至所述重叠区域内；
其中，所述源极包括连接所述数据线并与所述数据线垂直的两条平行线，所述漏极位于所述两条平行线之间；所述数据线包括环形镂空结构，且所述环形镂空结构至少部分位于所述重叠区域内；或所述数据线包括一侧开口的环形镂空结构且所述一侧开口的环形镂空结构至少部分位于重叠区域内。
2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
钝化层，设置在所述第二金属层上且形成有接触孔；以及
像素电极层，设置在所述钝化层上并通过所述接触孔连接所述第二金属层。
3.如权利要求2所述的阵列基板，其特征在于，所述第一金属层还包括公共电极配线，所述公共电极配线包括第一线段和两条第二线段，所述第一线段和所述两条第二线段交叉并相互连接。
4.一种阵列基板制作方法，其特征在于，包括：
在透明基底上形成第一金属层，其中所述第一金属层包括扫描线和栅极；
在所述第一金属层上形成绝缘层；
在所述绝缘层上形成半导体层；以及
在所述半导体层上形成第二金属层，所述第二金属层包括数据线、源极和漏极；
其中，所述扫描线和所述数据线交叉设置形成重叠区域，所述半导体层延伸至所述重叠区域内；
其中，所述源极包括连接所述数据线并与所述数据线垂直的两条平行线，所述漏极位于所述两条平行线之间且与所述两条平行线平行；所述数据线包括环形镂空结构，且所述环形镂空结构至少部分位于所述重叠区域内；或所述数据线包括一侧开口的环形镂空结构且所述一侧开口的环形镂空结构至少部分位于重叠区域内。
5.如权利要求4所述的阵列基板制作方法，其特征在于，所述阵列基板的制作方法还包括：
在所述第二金属层上形成钝化层、并在所述钝化层中形成接触孔；以及
在所述钝化层上形成像素电极层、并使所述像素电极层通过所述接触孔连接所述第二金属层。
6.如权利要求4所述的阵列基板制作方法，其特征在于，所述第一金属层还包括公共电极配线，所述公共电极配线包括第一线段和两条第二线段，所述第一线段和所述两条第二线段交叉设置并相互连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910277862.1A CN109828419B (zh) | 2019-04-08 | 2019-04-08 | 阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910277862.1A CN109828419B (zh) | 2019-04-08 | 2019-04-08 | 阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109828419A CN109828419A (zh) | 2019-05-31 |
| CN109828419B true CN109828419B (zh) | 2022-02-22 |
Family
ID=66874251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910277862.1A Active CN109828419B (zh) | 2019-04-08 | 2019-04-08 | 阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109828419B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110297369A (zh) * | 2019-06-11 | 2019-10-01 | 惠科股份有限公司 | 阵列基板、阵列基板的制作方法和显示面板 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1492273A (zh) * | 2002-10-21 | 2004-04-28 | Lg.������Lcd����˾ | 液晶显示器阵列基板及其制造方法 |
| CN1542508A (zh) * | 2002-12-31 | 2004-11-03 | Lg.菲利浦Lcd株式会社 | 液晶显示装置及其制造方法 |
| CN101211080A (zh) * | 2006-12-29 | 2008-07-02 | Lg.菲利浦Lcd株式会社 | 用于液晶显示装置的阵列基板及其制造方法 |
| CN102096255A (zh) * | 2009-11-17 | 2011-06-15 | 乐金显示有限公司 | 液晶显示设备的阵列基板及其制造方法 |
| CN105629612A (zh) * | 2016-03-14 | 2016-06-01 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN107153308A (zh) * | 2017-06-19 | 2017-09-12 | 深圳市华星光电技术有限公司 | 阵列基板及制作方法 |
| CN108828862A (zh) * | 2018-08-22 | 2018-11-16 | 惠科股份有限公司 | 阵列基板及其制作方法 |
-
2019
- 2019-04-08 CN CN201910277862.1A patent/CN109828419B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1492273A (zh) * | 2002-10-21 | 2004-04-28 | Lg.������Lcd����˾ | 液晶显示器阵列基板及其制造方法 |
| CN1542508A (zh) * | 2002-12-31 | 2004-11-03 | Lg.菲利浦Lcd株式会社 | 液晶显示装置及其制造方法 |
| CN101211080A (zh) * | 2006-12-29 | 2008-07-02 | Lg.菲利浦Lcd株式会社 | 用于液晶显示装置的阵列基板及其制造方法 |
| CN102096255A (zh) * | 2009-11-17 | 2011-06-15 | 乐金显示有限公司 | 液晶显示设备的阵列基板及其制造方法 |
| CN105629612A (zh) * | 2016-03-14 | 2016-06-01 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN107153308A (zh) * | 2017-06-19 | 2017-09-12 | 深圳市华星光电技术有限公司 | 阵列基板及制作方法 |
| CN108828862A (zh) * | 2018-08-22 | 2018-11-16 | 惠科股份有限公司 | 阵列基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109828419A (zh) | 2019-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111028692A (zh) | 一种显示面板和显示装置 | |
| US10423025B2 (en) | Curved display panel, curved display apparatus, and fabricating method thereof | |
| US5517342A (en) | Liquid crystal display having additional capacitors formed from pixel electrodes and a method for manufacturing the same | |
| CN101540333B (zh) | 薄膜晶体管基板及具有薄膜晶体管基板的显示装置 | |
| TWI437337B (zh) | 液晶顯示裝置及其製造方法 | |
| KR20100019601A (ko) | 표시 장치 | |
| US11942487B2 (en) | Array substrate and display panel | |
| US10510780B2 (en) | Array substrate and display device | |
| US20140160416A1 (en) | Array substrate for tft-led, method of manufacturing the same, and display device | |
| CN104360556A (zh) | 一种液晶显示面板及阵列基板 | |
| CN104062823A (zh) | 一种阵列基板及显示装置 | |
| CN106449652B (zh) | 阵列基板及其制造方法、显示面板和显示设备 | |
| KR20080013590A (ko) | 액정 표시 장치 | |
| CN101799605B (zh) | 像素阵列 | |
| CN103488015A (zh) | 像素结构及具有此像素结构的显示面板 | |
| CN112748616A (zh) | 阵列基板、阵列基板的制作方法、显示面板以及显示装置 | |
| CN112365831B (zh) | 显示面板 | |
| CN111708237B (zh) | 一种阵列基板、显示面板及显示装置 | |
| WO2021227112A1 (zh) | 阵列基板、具有该阵列基板的显示面板及显示装置 | |
| CN107300816B (zh) | 显示装置 | |
| CN109828419B (zh) | 阵列基板及其制作方法 | |
| CN107958910B (zh) | 主动开关阵列基板及其制造方法 | |
| WO2018176809A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN208861616U (zh) | 一种有机发光显示面板 | |
| US20180239204A1 (en) | Fringe field switching (ffs) mode array substrate and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |