CN112748616A - 阵列基板、阵列基板的制作方法、显示面板以及显示装置 - Google Patents

阵列基板、阵列基板的制作方法、显示面板以及显示装置 Download PDF

Info

Publication number
CN112748616A
CN112748616A CN202110079480.5A CN202110079480A CN112748616A CN 112748616 A CN112748616 A CN 112748616A CN 202110079480 A CN202110079480 A CN 202110079480A CN 112748616 A CN112748616 A CN 112748616A
Authority
CN
China
Prior art keywords
sub
substrate
array substrate
pixels
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110079480.5A
Other languages
English (en)
Inventor
许森
肖邦清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202110079480.5A priority Critical patent/CN112748616A/zh
Publication of CN112748616A publication Critical patent/CN112748616A/zh
Priority to PCT/CN2021/100792 priority patent/WO2022156131A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

本申请提供一种阵列基板、阵列基板的制作方法、显示面板以及显示装置，所述阵列基板包括衬底基板，所述衬底基板上设置有：多个子像素，呈阵列排布，每个子像素包括像素电极，像素电极包括第一主干电极，第一主干电极沿着第一方向设置；多条第一数据线，沿第一方向延伸，每条第一数据线分别连接一组子像素，每组子像素沿第一方向延伸；多条第一扫描线，沿着第一方向延伸，第一扫描线和第一主干电极在衬底基板上的正投影相互重叠。本申请通过将均沿着第一方向设置的第一主干电极和第一扫描线重叠设置，以此节约像素电极的设计空间，有利于提升阵列基板的像素开口率，同时降低了光透过量的损失，也有效提升了阵列基板的透光率。

Description

阵列基板、阵列基板的制作方法、显示面板以及显示装置
技术领域
本申请涉及显示器件技术领域，尤其涉及一种阵列基板、阵列基板的制作方法、显示面板以及显示装置。
背景技术
目前，随着液晶显示器逐步的发展，现有产品不断向高分辨率、窄边框、轻薄化等方向发展，超窄边框的技术随即应运而生，现有的“三窄一宽”的超窄边框技术中使用的是扫描线数据线驱动同侧设计(gate driver in source cof，GCOF)，在这种设计中，水平扫描线的驱动信号(扫描线垂直走线)从源极侧的COF输出，由于不使用阵列基板行驱动(Gateon Array，GOA)技术，减小了两边边框(border)的宽度。
目前的GCOF设计中水平扫描线的驱动信号(扫描线垂直走线)从两个子像素之间通过。该设计的驱动技术可以使用于HG2D(Half Gate Double Data)或1G1D驱动技术。其中，1G1D是指显示面板的显示区的同一行子像素与同一条水扫描线电连接，同一列子像素与同一条数据线连接。
在现有的1G1D的设计中，如图1所示，每列子像素中的每个子像素设置有像素电极130，像素电极130的一侧连接有第一数据线110，且每列子像素与第二数据线120间隔设置，其中，第二数据线120通过像素电极与相邻列子像素连接，每个子像素的扫描线的垂直信号走线140设置于像素电极130的一侧，与第一数据线110或第二数据线120间隔设置。由于信号走线一般是由金属制成，现有技术中垂直信号走线的设计会制约了像素电极的面积，不利于提高液晶显示面板的透光率。
发明内容
本申请提供一种阵列基板、阵列基板的制作方法、显示面板以及显示装置，以解决现有阵列基板开口率低的问题。
本申请提供一种阵列基板，包括衬底基板，所述衬底基板上设置有：
多个子像素，呈阵列排布，每个所述子像素包括像素电极，所述像素电极包括第一主干电极，所述第一主干电极沿着第一方向设置；
多条第一数据线，沿第一方向延伸，每条所述第一数据线分别连接一组所述子像素，每组所述子像素沿第一方向延伸；
多条第一扫描线，沿着所述第一方向延伸，所述第一扫描线和所述第一主干电极在所述衬底基板上的正投影相互重叠。
在本申请一种可能的实现方式中，所述衬底基板上还设置有：
多条第二数据线，沿着第一方向延伸且在第二方向上间隔设置，每列子像素位于相邻的所述第一数据线和所述第二数据线之间，每个子像素的像素电极与相邻的两条所述第一数据线之间的距离相等，所述第一方向和所述第二方向交叉。
在本申请一种可能的实现方式中，所述衬底基板上还设置有：
多条第二扫描线，沿着第一方向延伸，每条所述第二扫描线分别连接一列所述子像素；
连接孔，每条所述第二扫描线在非有效显示区通过所述连接孔与每条所述第一扫描线连接，所述非有效显示区为所述多个子像素之间的区域。
在本申请一种可能的实现方式中，所述衬底基板上还设置有：
多条第二扫描线，沿所述第二方向延伸，每条所述第二扫描线分别连接一列所述子像素，所述第二方向和所述第一方向交叉。
在本申请一种可能的实现方式中，所述阵列基板还包括：
第一金属层，设置于所述衬底基板上，所述第二扫描线和第一公共电极在所述第一金属层中同层设置；
第二金属层，设置于所述第一金属层上，所述第一扫描线、所述第一数据线以及所述第二数据线在所述第二金属层中同层设置。
在本申请一种可能的实现方式中，所述子像素还包括：
第二主干电极，沿所述第二方向设置，所述第一主干电极和所述第二主干电极将所述子像素划分成多个畴。
在本申请一种可能的实现方式中，所述像素电极还包括：
多个分支电极，与所述第一主干电极、所述第二主干电极交错设置。
在本申请一种可能的实现方式中，所述阵列基板上还包括：
薄膜晶体管，阵列设置于所述衬底基板上，所述薄膜晶体管包括漏极，所述漏极与所述像素电极连接。
本申请还提供一种显示面板，包括所述的阵列基板。
本申请还提供一种显示装置，包括所述的显示面板。
本申请还提供一种阵列基板的制作方法，用于制作所述的阵列基板，所述制作方法包括：
提供一衬底基板；
在所述衬底基板上制作多个呈阵列排布的子像素，每个所述子像素包括像素电极，所述像素电极包括第一主干电极，所述第一主干电极沿着第一方向设置；
在所述衬底基板上制作多条沿第一方向延伸的第一数据线，每条所述第一数据线分别连接一组所述子像素，每组所述子像素沿第一方向延伸；
在所述衬底基板上制作多条沿着所述第一方向延伸的第一扫描线，一所述第一扫描线和一所述第一主干电极在所述衬底基板上的正投影相互重叠。
本申请提供的一种阵列基板、阵列基板的制作方法、显示面板以及显示装置，通过在呈阵列排布多个子像素中，将和第一数据线同向设置的第一扫描线，即沿着第一方向设置的第一扫描线和像素电极中同沿第一方向延伸的所述第一主干电极在所述衬底基板上的正投影相互重叠设置，通过将均沿着第一方向设置的所述第一主干电极和所述第一扫描线重叠设置，以此节约像素电极的设计空间，有利于提升阵列基板的像素开口率，同时降低了光透过量的损失，也有效提升了阵列基板的透光率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有技术的阵列基板的子像素的结构示意图。
图2为本申请实施例提供的阵列基板的结构示意图。
图3为本申请实施例提供的阵列基板的剖面结构示意图。
图4为本申请实施例提供的显示面板的剖面结构示意图。
图5为本申请实施例提供的阵列基板的制作方法的流程示意图。
图6为本申请又一实施例提供的阵列基板的制作方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参考图2-图3，本申请实施例提供一种阵列基板，包括衬底基板10，所述衬底基板10上设置有多个子像素40、多条第一扫描线21、多条第一数据线31。
多个子像素40呈阵列排布，每个所述子像素包括像素电极41，所述像素电极包括第一主干电极411，所述第一主干电极411沿着第一方向Y设置；其中，主干电极用于将所述子像素分隔为多个子像素区，任一子像素区内可以设置多条分支电极。在本申请实施例中，第一方向Y为垂直方向，所述第一主干电极为垂直主干电极，用于将所述子像素分隔为两个畴的像素。
多条第一数据线31，沿第一方向Y延伸，每条所述第一数据线分别连接一组所述子像素40，每组所述子像素40沿第一方向Y设置。
多条第一扫描线21，沿着所述第一方向Y延伸，所述第一扫描线21和所述第一主干电极411在所述衬底基板10上的正投影相互重叠。在本申请实施例中，在本申请实施例中第一扫描线21为垂直扫描走线。
本申请实施例提供的阵列基板在呈阵列排布多个子像素中，将和第一数据线同向设置的第一扫描线，即沿着第一方向设置的第一扫描线和像素电极中同沿第一方向延伸的所述第一主干电极在所述衬底基板上的正投影相互重叠设置，通过将均沿着第一方向设置的所述第一主干电极和所述第一扫描线重叠设置，以此节约像素出光区的设计空间，有利于提升阵列基板的像素开口率，同时降低了光透过量的损失，也有效提升了阵列基板的透光率。此外，相比HG2D的设计方式，HG2D中为了避免垂直扫描走线信号对数据线的影响，一般需要设计屏蔽电极来屏蔽垂直扫描走线信号，而本申请提供的阵列基板不需要使用屏蔽电极，可以减少光罩的使用，有利于节约生成工序以及降低生产成本。
在一些实施例中，所述衬底基板10上还设置有多条第二扫描线22，所述第二扫描线沿第二方向X延伸，其中，所述第二方向X和所述第一方向Y交叉。示例性地，在本申请实施例中，所述第二方向X和所述第一方向Y相互垂直，其中，所述第二方向X为水平方向，即，所述第一扫描线21为水平扫描走线。
每条所述第二扫描线22分别连接一列所述子像素，每条所述第一扫描线21连接有一条所述第二扫描线，第一扫描线21用于为第二扫描线22提供驱动信号。
在一些实施例中，所述衬底基板10上还设置有连接孔23，所诉连接孔23的数量为多个，所述第二扫描线22在非有效显示区通过一所述连接孔23与所述第一扫描线21连接，所述非有效显示区为所述多个子像素40之间的区域，具体为相邻子像素40之间的黑色矩阵区域。具体地，第一扫描线为水平扫描线，与第二扫描线相互垂直设置。
在一些实施例中，如图2所示，多条第一数据线31在第二方向X上等距间隔设置，每列子像素40位于相邻的两条所述第一数据31之间，每个子像素的像素电极41与相邻的两条所述第一数据线31之间的距离相等，所述第一方向Y和所述第二方向X交叉。对于每个子像素40，与该子像素40相邻的数据线为第二数据线32，第二数据线32沿着第一方向Y延伸，每列子像素40与相邻的两条所述第一数据线31之间的距离相等，即每个所述子像素位于一所述第一数据线31和一所述第二数据线32之间的中点位置。对于每个子像素来说，其中，第一距离D1和第二距离D2相同，具体地，所述第一距离D1为该子像素的像素电极41与其所连接的第一数据线31之间的距离，所述第二距离D2为该子像素的像素电极41与其相邻的第二数据线32之间的距离。当子像素两侧的数据线与像素电极距离不同时，会由于电容耦合效应不同，从而对子像素产生垂直串扰，设置第一距离D1和第二距离D2相同，从而防止子像素40两侧的数据线(即第一数据线31和第二数据线32)与像素电极41距离不同而使得电容耦合效应不同产生的垂直串扰。
在一些实施例中，如图3所示，所述阵列基板上还包括薄膜晶体管11，所述薄膜晶管，阵列设置于所述衬底基板10上，所述薄膜晶体管11包括漏极101，如图1所示，所述漏极101与所述像素电极41连接。示例性地，薄膜晶体管一般包括三个极：栅极、源极和漏极，其中，栅极设置于第一金属层50中，源极和漏极设置于第二金属层60中，薄膜晶体管中的源极和漏极在功能上根据需要两者可以互换。
在一些实施例中，所述子像素40还包括第二主干电极412。所述第二主干电极412沿所述第二方向X设置，所述第一主干电极411和所述第二主干电极412将所述子像素40划分成多个畴，如图2所示，所述第一主干电极411和所述第二主干电极412将所述子像素40划分成4个对称的畴。多个畴的液晶可以相互补偿使得以使得液晶阵列基板在大视角下提高的光学性能。
在一些实施例中，所述像素电极41还包括多个分支电极413。所述多个分支电极413分别与所述第一主干电极411、所述第二主干电极412交错设置，具体地，一个畴内的多个分支电极413相互平行且相互间隔，相邻两个畴内的电极分支413的延伸方向不同，示例性地，所述分支电极沿着与所述第二主干电极呈45°、135°、-135°或-45°夹角的方向延伸。
在一些实施例中，如图2所示，所述阵列基板还包括：第一金属层50和第二金属层60。第一金属层50设置于所述衬底基板10上，所述第一扫描线21和第一公共电极在所述第一金属层50中同层设置，其中，第一公共电极用于存储电容，通过将所述第一扫描线21和第一公共电极在同一工艺中使用同种材料图案化形成，从而有利于简化制作工艺，降低生产成本。
第二金属层60设置于所述第一金属层50上，所述第二扫描线22、所述第一数据线31以及所述第二数据线32在所述第二金属层60中同层设置。通过将所述第二扫描线22、所述第一数据线以及所述第二数据线在同一工艺中使用同种材料图案化形成，从而有利于进一步简化制作工艺，降低生产成本。
在一些实施例中，所述阵列基板还包括第一绝缘层80。所述第一绝缘层80设置于所述第一金属层50和所述第二金属层60之间，所述连接孔23设置于所述且第一绝缘层80上且贯穿所述第一绝缘层80，第一金属层50中的第一扫描线21通过所述连接孔23与第二金属层60中的第二扫描线22连接。
所述阵列基板还包括滤光层70，设置于所述第二金属层60上。可以理解的是，所述滤光层和第二金属层之间还可以设置钝化层(PV)。所述滤光层70包括滤光片，滤光片为面状结构。在每个子像素中，滤光片在所述衬底基板上的正投影与每个所述像素电极在所述衬底基板上的正投影至少部分重叠。其中，滤光片可以为红色滤光片、蓝色滤光片或者绿色滤光片中的一种，滤光片的颜色与子像素的颜色相同。多个子像素构成一个像素。示例性地，每个子像素(像素)包括的子像素的数量可以为3个，例如可以为红色子像素R、绿色子像素G和蓝色子像素B。当然，每个子像素包括的子像素的数量可以为4个，例如可以为红色子像素、绿色子像素、蓝色子像素和白色子像素。本实施例对此不做具体限定。
在一些实施例中，所述阵列基板还包括有机平坦层80(Polymer Film on Array，FPA)，所述有机平坦层80设置于所述滤光层70上，所述有机平坦层80用于起到绝缘作用。其中，所述像素电极设置于所述有机平坦层80上。
为了更好地实施例本申请的阵列基板，本申请实施例还提供一种显示面板，包括所述的阵列基板，该显示面板可以例如为液晶显示面板，示例性地，如图4所示，所述显示面板包括依次叠层设置阵列基板100、液晶层200、第一电极300、黑色矩阵层400以及盖板玻璃500，其中，所述第一电极300为ITO公共电极，当阵列基板100中的像素电极和公共电极300之间的电场发生变化时，所述液晶层200受电场力作用发生偏转，从而实现面板的显示功能。由于该显示面板具有上述阵列基板，因此具有全部相同的有益效果，本发明在此不再赘述。
本申请还提供一种显示装置，所述显示装置包括所述的显示面板。由于该显示装置具有上述显示面板，因此具有全部相同的有益效果，本发明在此不再赘述。
本申请实施例对于所述显示装置的适用不做具体限制，其可以是电视机、笔记本电脑、平板电脑、可穿戴显示设备(如智能手环、智能手表等)、手机、虚拟现实设备、增强现实设备、车载显示、广告灯箱等任何具有显示功能的产品或部件。
为了更好地实施例本申请实施例所述的阵列基板，本申请实施例还提供一种阵列基板的制作方法，用于制作所述的阵列基板，如图5所示，所述制作方法包括以下步骤S101-S103：
S101、提供一衬底基板。
其中，所述衬底基板10可以为刚性衬底，例如是玻璃衬底基板或PMMA(Polymethylmethacrylate，聚甲基丙烯酸甲酯)衬底基板等。衬底基板10也可以为柔性衬底基板。例如是PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)衬底基板或PI(Polyimide，聚酰亚胺)衬底基板等。
S102、在所述衬底基板上制作多条分别沿第一方向延伸的第一数据线和第一扫描线。
具体地，所述第一数据线和第一扫描线可以通过第一金属层50同层制作，所述第一金属层50沉积于所述衬底基板10上，将所述第一数据线和第一扫描线同层制作有利于节约制作工序。
示例性地，如图6所示，在步骤S102之后，还可以包括：
步骤1)、在所述第一金属层50上沉积覆盖绝缘层51，并在对应第一扫描线处开设连接孔23，其中第一金属层还可以部分作为薄膜晶体管11的栅极。
步骤2)、在所述绝缘层51上沉积半导体层52。
步骤3)、在所述半导体层52上沉积第二金属层60。
步骤4)、在所述上半导体层52沉积并刻蚀第二金属层60，第二金属层部分作为薄膜晶体管11的源极和漏极，部分作为第二数据线以及部分作为第二扫描线，第二金属层对应第二扫描线部分通过所述连接孔与第一扫描线连接。
步骤5)、在所述第二金属层60上沉积覆盖钝化层61。其中，钝化层61起到绝缘作用。
步骤6)、在所述钝化层61上沉积覆盖滤光层70。
步骤7)、在所述滤光层70上沉积覆盖有机平坦层80。
S103、在所述衬底基板上制作多个呈阵列排布子像素，每个所述子像素制作有像素电极，所述像素电极制作有沿着第一方向设置的第一主干电极，一所述第一扫描线和一所述第一主干电极在所述衬底基板上的正投影相互重叠。具体地，如图6所示，所述像素电极41位于第一金属层上50且沉积于所述有机平坦层80上。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板、阵列基板的制作方法、显示面板以及显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (11)

1.一种阵列基板，其特征在于，包括衬底基板，所述衬底基板上设置有：
多个子像素，呈阵列排布，每个所述子像素包括像素电极，所述像素电极包括第一主干电极，所述第一主干电极沿着第一方向设置；
多条第一数据线，沿第一方向延伸，每条所述第一数据线分别连接一组所述子像素，每组所述子像素沿第一方向延伸；
多条第一扫描线，沿着所述第一方向延伸，一所述第一扫描线和一所述第一主干电极在所述衬底基板上的正投影相互重叠。
2.如权利要求1所述的阵列基板，其特征在于，所述衬底基板上还设置有：
多条第二数据线，沿着第一方向延伸且在第二方向上间隔设置，每列子像素位于相邻的所述第一数据线和所述第二数据线之间，每个子像素的像素电极与相邻的两条所述第一数据线之间的距离相等，所述第一方向和所述第二方向交叉。
3.如权利要求1所述的阵列基板，其特征在于，所述衬底基板上还设置有：
多条第二扫描线，沿着第一方向延伸，每条所述第二扫描线分别连接一列所述子像素；
连接孔，每条所述第二扫描线在非有效显示区通过所述连接孔与每条所述第一扫描线连接，所述非有效显示区为所述多个子像素之间的区域。
4.如权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括：
第一金属层，设置于所述衬底基板上，所述第二扫描线和第一公共电极在所述第一金属层中同层设置；
第二金属层，设置于所述第一金属层上，所述第一扫描线、所述第一数据线以及所述第二数据线在所述第二金属层中同层设置。
5.如权利要求2所述的阵列基板，其特征在于，所述衬底基板上还设置有：
多条第二扫描线，沿所述第二方向延伸，每条所述第二扫描线分别连接一列所述子像素，所述第二方向和所述第一方向交叉。
6.如权利要求5所述的阵列基板，其特征在于，所述子像素还包括：
第二主干电极，沿所述第二方向设置，所述第一主干电极和所述第二主干电极将所述子像素划分成多个畴。
7.如权利要求6所述的阵列基板，其特征在于，所述像素电极还包括：
多个分支电极，与所述第一主干电极、所述第二主干电极交错设置。
8.如权利要求1-7任一项所述的阵列基板，其特征在于，所述阵列基板上还包括：
薄膜晶体管，阵列设置于所述衬底基板上，所述薄膜晶体管包括漏极，所述漏极与所述像素电极连接。
9.一种显示面板，其特征在于，包括如权利要求1-8任一项所述的阵列基板。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。
11.一种阵列基板的制作方法，其特征在于，用于制作如权利要求1-8任一项所述的阵列基板，所述制作方法包括：
提供一衬底基板；
在所述衬底基板上制作多条分别沿第一方向延伸的第一数据线和第一扫描线；
在所述衬底基板上制作多个呈阵列排布子像素，每个所述子像素制作有像素电极，所述像素电极制作有沿着第一方向设置的第一主干电极，一所述第一扫描线和一所述第一主干电极在所述衬底基板上的正投影相互重叠。
CN202110079480.5A 2021-01-21 2021-01-21 阵列基板、阵列基板的制作方法、显示面板以及显示装置 Pending CN112748616A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110079480.5A CN112748616A (zh) 2021-01-21 2021-01-21 阵列基板、阵列基板的制作方法、显示面板以及显示装置
PCT/CN2021/100792 WO2022156131A1 (zh) 2021-01-21 2021-06-18 阵列基板、阵列基板的制作方法以及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110079480.5A CN112748616A (zh) 2021-01-21 2021-01-21 阵列基板、阵列基板的制作方法、显示面板以及显示装置

Publications (1)

Publication Number Publication Date
CN112748616A true CN112748616A (zh) 2021-05-04

Family

ID=75652707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110079480.5A Pending CN112748616A (zh) 2021-01-21 2021-01-21 阵列基板、阵列基板的制作方法、显示面板以及显示装置

Country Status (2)

Country Link
CN (1) CN112748616A (zh)
WO (1) WO2022156131A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113504680A (zh) * 2021-06-29 2021-10-15 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示面板
CN113721395A (zh) * 2021-08-25 2021-11-30 Tcl华星光电技术有限公司 显示面板及显示装置
TWI772113B (zh) * 2021-07-19 2022-07-21 友達光電股份有限公司 電路基板
WO2022156131A1 (zh) * 2021-01-21 2022-07-28 Tcl华星光电技术有限公司 阵列基板、阵列基板的制作方法以及显示面板
CN114927100A (zh) * 2022-05-25 2022-08-19 云南创视界光电科技有限公司 显示面板、显示装置及驱动方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115268128B (zh) * 2022-08-04 2023-08-22 苏州华星光电技术有限公司 阵列基板、显示面板及其缺陷修复方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102759828A (zh) * 2012-04-19 2012-10-31 深圳市华星光电技术有限公司 显示面板的布线结构及像素结构
US20130321251A1 (en) * 2012-06-05 2013-12-05 Samsung Display Co., Ltd. Display device
CN204406004U (zh) * 2015-03-06 2015-06-17 京东方科技集团股份有限公司 阵列基板和显示装置
CN105785683A (zh) * 2016-05-24 2016-07-20 深圳市华星光电技术有限公司 像素结构及其阵列基板和液晶面板
CN106200176A (zh) * 2016-08-25 2016-12-07 深圳市华星光电技术有限公司 显示面板及显示器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018336B2 (ja) * 2007-08-22 2012-09-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5273382B2 (ja) * 2009-06-12 2013-08-28 セイコーエプソン株式会社 画素回路、及び電子機器
JP5499638B2 (ja) * 2009-10-30 2014-05-21 セイコーエプソン株式会社 電気泳動表示装置とその駆動方法、及び電子機器
CN102722055B (zh) * 2012-06-04 2015-06-17 深圳市华星光电技术有限公司 阵列基板及液晶显示装置
CN102759826B (zh) * 2012-07-16 2016-06-08 深圳市华星光电技术有限公司 像素电极结构及液晶显示装置
CN106405963B (zh) * 2016-10-31 2020-03-06 厦门天马微电子有限公司 阵列基板及包括该阵列基板的显示面板
CN112748616A (zh) * 2021-01-21 2021-05-04 Tcl华星光电技术有限公司 阵列基板、阵列基板的制作方法、显示面板以及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102759828A (zh) * 2012-04-19 2012-10-31 深圳市华星光电技术有限公司 显示面板的布线结构及像素结构
US20130321251A1 (en) * 2012-06-05 2013-12-05 Samsung Display Co., Ltd. Display device
CN204406004U (zh) * 2015-03-06 2015-06-17 京东方科技集团股份有限公司 阵列基板和显示装置
CN105785683A (zh) * 2016-05-24 2016-07-20 深圳市华星光电技术有限公司 像素结构及其阵列基板和液晶面板
CN106200176A (zh) * 2016-08-25 2016-12-07 深圳市华星光电技术有限公司 显示面板及显示器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022156131A1 (zh) * 2021-01-21 2022-07-28 Tcl华星光电技术有限公司 阵列基板、阵列基板的制作方法以及显示面板
CN113504680A (zh) * 2021-06-29 2021-10-15 惠科股份有限公司 阵列基板、阵列基板的制作方法和显示面板
TWI772113B (zh) * 2021-07-19 2022-07-21 友達光電股份有限公司 電路基板
CN113721395A (zh) * 2021-08-25 2021-11-30 Tcl华星光电技术有限公司 显示面板及显示装置
CN113721395B (zh) * 2021-08-25 2022-09-09 Tcl华星光电技术有限公司 显示面板及显示装置
WO2023024149A1 (zh) * 2021-08-25 2023-03-02 Tcl华星光电技术有限公司 显示面板及显示装置
CN114927100A (zh) * 2022-05-25 2022-08-19 云南创视界光电科技有限公司 显示面板、显示装置及驱动方法

Also Published As

Publication number Publication date
WO2022156131A1 (zh) 2022-07-28

Similar Documents

Publication Publication Date Title
CN112748616A (zh) 阵列基板、阵列基板的制作方法、显示面板以及显示装置
CN109634012B (zh) 显示面板
CN111474758B (zh) 一种显示面板及显示装置
US20160372490A1 (en) Array substrate and manufacturing method thereof, and display panel
US10223954B2 (en) Array substrate and method for manufacturing the same, and display apparatus
JP2014528598A (ja) 画素ユニット、アレイ基板、液晶パネル及びアレイ基板の製造方法
JP2003195330A (ja) 液晶表示装置
KR20050040621A (ko) 횡전계방식 액정표시소자 및 그 제조방법
CN110187576B (zh) 一种显示面板及显示装置
CN107561800B (zh) 一种阵列基板、显示面板和显示装置
US20230236691A1 (en) Touch display substrate and display device
EP4053908A1 (en) Display substrate, and display device
EP2757411B1 (en) Array substrate and liquid crystal display panel
US20240036420A1 (en) Array substrate and display panel
JP2022503264A (ja) アレイ基板及び表示装置
US20210215964A1 (en) Display substrate and display device
US20220406816A1 (en) Display panel
CN114280861B (zh) 阵列基板及显示装置
CN111290185B (zh) 阵列基板及其制作方法、显示面板
US20230154427A1 (en) Array substrate and display device
US11387310B2 (en) Array substrate with connection portion connecting power bus and power line and display panel
CN111292679A (zh) 显示面板及显示装置
US20230258989A1 (en) Array substrate and display panel
WO2022226982A1 (zh) 一种显示基板及显示装置
US20240069391A1 (en) Array substrate and touch display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210504