WO2018176809A1 - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
WO2018176809A1
WO2018176809A1 PCT/CN2017/106916 CN2017106916W WO2018176809A1 WO 2018176809 A1 WO2018176809 A1 WO 2018176809A1 CN 2017106916 W CN2017106916 W CN 2017106916W WO 2018176809 A1 WO2018176809 A1 WO 2018176809A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal line
connection portion
pixel units
signal
array substrate
Prior art date
Application number
PCT/CN2017/106916
Other languages
English (en)
French (fr)
Inventor
宫奎
段献学
徐德智
Original Assignee
京东方科技集团股份有限公司
合肥京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 合肥京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US15/769,591 priority Critical patent/US11137652B2/en
Publication of WO2018176809A1 publication Critical patent/WO2018176809A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一种阵列基板及其制作方法、显示装置。该阵列基板包括衬底基板(100)、位于衬底基板(100)上的沿行和列方向排列的像素单元(110)以及沿行方向延伸的第一信号线(130)。像素单元(110)包括公共电极(111)，在列方向上相邻像素单元(110)的公共电极(111)之间通过第一连接部(120)电连接；第一信号线(130)位于沿列方向相邻像素单元(110)之间，第一连接部(120)与第一信号线(130)至少部分交叠。该阵列基板中的每两个像素单元(110)的公共电极(111)之间的第一连接部(120)与第一信号线(130)交叠的总面积为第一交叠面积，第一信号线(130)的至少一端为第一信号输入端(1301)，沿行方向第一交叠面积随第一连接部(120)距第一信号输入端(1301)的最小距离的增大而减小，补偿了金属信号线造成的信号延迟，从而改善了显示面板显示不均匀的现象。

Description

阵列基板及其制作方法、显示装置
本申请要求于2017年3月27日递交的中国专利申请第201710188823.5号的优先权，在此全文引用上述中国专利申请公开的内容以作为本申请的一部分。
技术领域
本公开至少一个实施例涉及一种阵列基板及其制作方法、显示装置。
背景技术
液晶显示面板具有色彩表现优异、可视角度大、对比度高等优点，使其具有广阔的市场前景。液晶显示面板通常由位于其周围的数据驱动器和扫描驱动器驱动显示。一条扫描线的扫描信号分别由与扫描线两端连接的扫描驱动器输入，以控制与该条扫描线连接的薄膜晶体管(TFT)打开，从而数据驱动器可通过薄膜晶体管对液晶显示面板的像素电极输入显示画面所需的电压信号，以实现液晶显示面板的显示。
发明内容
本公开的至少一实施例提供一种阵列基板及其制作方法、显示装置。该阵列基板中，每两个像素单元的公共电极之间的第一连接部与第一信号线交叠的总面积为第一交叠面积，第一信号线的至少一端为第一信号输入端，沿行方向第一交叠面积随第一连接部距第一信号输入端的最小距离的增大而减小，补偿了金属信号线的电阻值沿行方向从衬底基板的一侧向衬底基板的中心或向衬底基板的相对的另一侧增大而造成的信号延迟，从而改善了显示面板显示不均匀的现象。
本公开的至少一实施例提供一种阵列基板，该阵列基板包括衬底基板；沿行方向和列方向排列成矩阵的多个像素单元，每个像素单元包括公共电极，且在列方向上相邻的像素单元的公共电极之间通过第一连接部电连接；位于衬底基板上并且沿行方向延伸的第一信号线，且第一信号线位于沿列方向相邻的像素单元之间，第一连接部与第一信号线至少部分交叠，其中，每两个像素单元的公共电极之间的第一连接部与第一信号线交叠的总面积为 第一交叠面积，第一信号线的至少一端为第一信号输入端，沿行方向第一交叠面积随第一连接部距第一信号输入端的最小距离的增大而减小。
例如，沿行方向，第一交叠面积反比于第一连接部距第一信号输入端的最小距离。
例如，阵列基板还包括：第二信号线，位于衬底基板上并且沿列方向延伸，且位于沿行方向相邻的像素单元之间；第二连接部，被配置为连接在行方向上相邻的像素单元的公共电极，第二连接部与第二信号线至少部分交叠，其中，每两个像素单元的公共电极之间的第二连接部与第二信号线交叠的总面积为第二交叠面积，第二信号线的至少一端为第二信号输入端，沿列方向第二交叠面积随第二连接部距第二信号输入端的最小距离的增大而减小。
例如，第一信号线和第二信号线之一为栅极线，另一个为数据线。
例如，公共电极的材料与第一连接部和第二连接部至少之一的材料相同。
例如，至少一对像素单元的公共电极之间的第一连接部和第二连接部的至少之一包括多个子连接部。
例如，沿列方向，第二交叠面积反比于第二连接部距第二信号输入端的最小距离。
本公开的至少一实施例提供一种阵列基板的制作方法，包括：在衬底基板上划分多个像素单元，多个像素单元沿行方向和列方向排列成矩阵，每个像素单元包括公共电极；在列方向上相邻像素单元的公共电极之间形成第一连接部以连接相邻的像素单元的公共电极；在衬底基板上形成沿行方向延伸的第一信号线，且第一信号线形成在沿列方向相邻的像素单元之间，第一连接部与第一信号线至少部分交叠，其中，每两个像素单元的公共电极之间的第一连接部与第一信号线交叠的总面积为第一交叠面积，第一信号线的至少一端为第一信号输入端，沿行方向第一交叠面积随第一连接部距第一信号输入端的最小距离的增大而减小。
例如，阵列基板的制作方法还包括：在衬底基板上形成沿列方向延伸的第二信号线，且第二信号线形成在沿行方向相邻的像素单元之间；在行方向上相邻像素单元的公共电极之间形成第二连接部以连接相邻的像素单元的公共电极，第二连接部与第二信号线至少部分交叠，其中，每两个像素单元 的公共电极之间的第二连接部与第二信号线交叠的总面积为第二交叠面积，第二信号线的至少一端为第二信号输入端，沿列方向第二交叠面积随第二连接部距第二信号输入端的最小距离的增大而减小。
例如，公共电极与第一连接部和第二连接部至少之一通过一次构图工艺形成。
本公开的至少一实施例提供一种显示装置，包括本公开实施例提供的任一种阵列基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种显示面板的扫描信号波形示意图；
图2为一种阵列基板的局部示意图；
图3a为一条栅极线示意图；
图3b为图3a所示的栅极线上的点到栅极线的两端的电阻分布示意图；
图4a为本公开一实施例提供的阵列基板的局部示意图；
图4b为图4a中沿行方向排列的多个第一连接部的放大后的示意图；
图5为本公开一实施例的另一示例提供的阵列基板的局部示意图；
图6为本公开另一实施例提供的阵列基板的局部示意图；
图7为本公开一实施例提供的阵列基板的制作方法的具体步骤示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来 区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1为一种显示面板的扫描信号波形示意图。如图1所示，显示面板11由位于其周围的数据驱动器12和扫描驱动器13驱动显示。一条扫描线的扫描信号分别由与扫描线两端连接的扫描驱动器13输入，以控制与该条扫描线连接的薄膜晶体管(TFT)打开，从而数据驱动器12可通过薄膜晶体管对显示面板11的像素电极14输入显示画面所需的电压信号，以实现显示面板11的显示。
在研究中，本申请的发明人发现：由于扫描线的信号的阻容延迟(RC Delay)，导致输入至扫描线的扫描信号波形发生失真，即从扫描线两端输入的原本波形正常的扫描信号在向扫描线的中间传输时，受扫描线的RC Delay的影响，扫描信号会逐渐减小。扫描信号在传输到扫描线的中间部分时，减小程度尤为严重，导致位于显示面板11中间位置的像素电极14的充电率降低，使得位于显示面板11中间位置的像素电极14的电压15低于位于显示面板11两侧边的像素电极14的电压16，造成显示面板11的中间区域的亮度低于两侧边区域的亮度，即显示面板11出现“两侧发白”的现象，从而影响显示面板11亮度的均匀性。
在阵列基板的显示区域，栅极线(即扫描线)和数据线一般采用导电金属线，然而金属线不但存在电阻，而且与其他导电层避免不了会有重叠区域。由于重叠区域的两个导电体之间一般有绝缘层，因此，就会存在有电容。对于液晶显示屏，当存在较大的RC常数时，会导致像素的充电不足，使图像的像质变差、亮度不均匀，另外，也会产生较大的功耗以及显示面板的局部散热不良等问题。
图2为一种阵列基板的局部示意图。如图2所示，沿X方向延伸的电极线为栅极线23，沿Y方向延伸的电极线为数据线24，多条的数据线24和多条的栅极线23交叉设置，以将相交形成的区域划分为多个像素单元。这里以图2中沿与X方向相反的延伸方向的阵列基板的边缘(即图2中A点位置)为阵列基板的左侧边缘为例，A、B和C为栅极线23的三个点，AB之 间的距离为L1，AC之间的距离为L2，栅极线23的电阻率为P，栅极线23的截面积为S。一般的阵列基板中栅极线23的厚度均匀，即当栅极线23的截面积S固定不变时，AB之间的电阻R(AB)＝P·L1/S，AC之间的电阻R(AC)＝P·L2/S，通过上述结构可知，沿X方向从阵列基板的左侧边缘到阵列基板中间的区域，栅极线23的任一点到左侧边缘之间的电阻R与该点到左侧边缘之间的距离成正比例关系。
假设R＝K1·L(其中K1为常数)。这里忽略其他耦合电容对栅极线信号延迟的影响，只考虑栅极线与像素单元中的公共电极之间的耦合电容，当栅极线与某一像素单元中的公共电极之间重叠部分的面积保持不变时，则可以认为显示区域中栅极线与公共电极之间的RC常数中的耦合电容是固定的，即该像素单元中公共电极与栅极线的重合部分的耦合电容C是固定的。那么对应于显示区域中某一个像素单元的栅极，RC常数正比于此处栅极与距该栅极较近的扫描驱动器之间(沿栅极线的延伸方向上)的金属导线的电阻R，即此处栅极的RC常数正比于此处栅极与距该栅极较近的的扫描驱动器之间(沿栅极线的延伸方向上)的距离L，从而扫描信号到达显示区域的延迟将随着栅极距扫描驱动器的距离增大而增大。
同理，沿与X方向相同的延伸方向的阵列基板的边缘(即阵列基板的右端)到阵列基板中间的区域，栅极线23上的点到右边缘的电阻R与该点到右边缘之间的距离也成正比例关系。
图3a为一条栅极线示意图，图3b为图3a所示的栅极线上的点到栅极线两端的电阻分布示意图。需要说明的是，该栅极线的两端均为信号输入端，即该栅极线的两端各连接一个栅极驱动器。如图3a和图3b所示，例如，位于栅极线上的A点为栅极线的左侧信号输入端，位于栅极线上的D点为栅极线的右侧信号输入端，位于栅极线上的O点为栅极线的中点。沿栅极线的延伸方向，位于A点与O点之间的区域的B点随着距其距离最小的信号输入端(即A点)的距离的增大，B点所在位置的栅极线的电阻R也逐渐增大；当B点位于栅极线的中点O时，即沿栅极线的延伸方向，B点位于阵列基板中间位置时，B点所在位置的栅极线的电阻值R最大。同理，沿栅极线的延伸方向，位于D点与O点之间的区域的C点随着距其距离最小的信号输入端(即D点)的距离的增大，C点所在位置的栅极线的电阻R也逐渐增大；当C点与O点重合时，即沿栅极线的延伸方向，C点位于阵列基 板中间时，C点所在位置的栅极线的电阻值R最大。如图3b所示，从栅极线上的O点向两边A点和D点延伸的方向，栅极线上的电阻值R逐渐减小。需要说明的是，栅极线的形式不限于图3a中的形式，还可以为在O点断开的两部分栅极线，每个栅极线靠近阵列基板的边缘的一端为信号输入端，在此情况下，两部分栅极线可作为一个整体工作，即不影响显示区中心位置的显示效果，而此时作为一个整体工作的两部分栅极线上的点到阵列基板边缘区域的电阻分布示意图仍可以近似为图3b所示。
本公开的实施例提供一种阵列基板及其制作方法、显示装置。该阵列基板包括衬底基板；沿行方向和列方向排列成矩阵的多个像素单元，每个像素单元包括公共电极，且在列方向上相邻的像素单元的公共电极之间通过第一连接部电连接；位于衬底基板上并且沿行方向延伸的第一信号线，且第一信号线位于沿列方向相邻的像素单元之间，第一连接部与第一信号线至少部分交叠，其中，每两个像素单元的公共电极之间的第一连接部与第一信号线交叠的总面积为第一交叠面积，第一信号线的至少一端为第一信号输入端，沿行方向第一交叠面积随第一连接部距第一信号输入端的最小距离的增大而减小，通过上述结构，补偿了因金属信号线的电阻值沿行方向从衬底基板的一侧向衬底基板的中心或向衬底基板相对的另一侧增大而造成的信号延迟，从而改善了显示面板显示不均匀的现象。
下面结合附图对本公开实施例提供的一种阵列基板及其制作方法、显示装置进行描述。
实施例一
本实施例提供一种阵列基板，图4a为本实施例提供的阵列基板的局部示意图。如图4a所示，该阵列基板包括衬底基板100、沿行方向和列方向排列成矩阵的多个像素单元110以及位于衬底基板100上并且沿行方向延伸第一信号线130。本实施例以行方向为图中所示的X方向，列方向为图中所示的Y方向为例进行描述，本实施例包括但不限于此，例如，还可以行方向为图中所示的Y方向，列方向为图中所示的X方向。每个像素单元110包括公共电极111(即图中位于像素单元110中的整面方块电极)，且在Y方向上相邻的像素单元110的公共电极111之间通过第一连接部120电连接。第一信号线130位于沿Y方向相邻的像素单元110之间，第一连接部120与第一信号线130在垂直于衬底基板100的方向上至少部分交叠。
例如，如图4a所示，沿Y方向，每两个像素单元110的公共电极111之间的第一连接部120与第一信号线130交叠的总面积为第一交叠面积S1，即图中位于第一连接部120上的虚线圈出的区域。这里的“第一交叠面积S1”指每两个像素单元110的公共电极111之间的第一连接部120的整体与第一信号线130交叠的总面积。
例如，如图4a所示，沿X方向从衬底基板100的一侧向衬底基板100的中心，第一交叠面积S1逐渐减小，即第一信号线130的两端均连接扫描驱动器，即第一信号线130包括两个第一信号输入端1301(第一信号线的两端输入相同的信号)，沿X方向第一交叠面积S1随该第一交叠面积S1所在的第一连接部120距第一信号输入端1301的最小距离的增大而减小。这里的“最小距离”指第一连接部120距两个第一信号输入端1301的距离中相对较小的一个。
需要说明的是，本实施例以第一信号线的两端均为第一信号输入端为例进行描述，即以第一信号线的两端各连接一个信号驱动器，分别从第一信号线的两端向中间输入驱动信号为例进行描述。本实施例不限于此，例如，还可以第一信号线的一端为第一信号输入端，则沿行方向第一交叠面积随第一连接部距该第一信号输入端的距离的增大而减小。
例如，以一条第一信号线130为例进行描述，以第一信号线130的中点为对称中心，从第一信号线130沿X方向的两侧边缘向第一信号线130的中点依次排列的第一连接部120与第一信号线130的第一交叠面积S1逐渐减小。这里衬底基板100沿X方向的边缘即为第一信号线130沿X方向的边缘。通过上述结构，可以补偿金属信号线的电阻值沿与X平行的方向从衬底基板的左(右)侧边缘向衬底基板的中间位置逐渐增大而造成的信号延迟，从而改善了由于阻容延迟(RC delay)导致的显示面板显示不均匀的现象。
例如，如图4a所示，沿X方向从衬底基板100的左(右)侧边缘向衬底基板100的中间位置，第一交叠面积S1反比于该第一交叠面积S1所在的第一连接部120距衬底基板100的左(右)侧边缘的距离，即沿X方向，第一交叠面积S1反比于该第一交叠面积S1所在的第一连接部120距第一信号输入端1301的最小距离。
例如，图4b为图4a中沿行方向排列的多个第一连接部的放大后的示意图，如图4b所示，第一信号线130上的任一个第一连接部M距第一信号线 130的左侧边缘A的距离为Lm，则第一连接部M距第一信号线130的左侧边缘A的电阻为Rm＝K1·Lm(其中K1为常数)。需要说明的是，这里的“第一连接部M”位于第一信号线130的左侧边缘A与第一信号线130的中点之间。
例如，以第一信号线130的中点为对称中心，从第一信号线130左(右)侧的边缘向第一信号线130的对称中心排列的多个第一连接部120与第一信号线130的沿X方向的交叠尺寸依次为的d、d1···dm···dn，其中，第一连接部M与第一信号线130沿X方向交叠的尺寸为dm。
本实施例中，在只考虑第一连接部120与第一信号线130之间的耦合电容时，由电容计算公式C＝εS/4πkd可知，第一连接部M与第一信号线130之间的耦合电容为C＝K2·Sm，其中K2为常数，与介电常数以及第一连接部M与第一信号线130之间的垂直距离有关；Sm为第一连接部M与第一信号线130之间交叠部分的面积，即第一交叠面积S1。
例如，第一连接部M与第一信号线130之间的RC常数可以表示为RC＝K1·K2·Lm·Sm。当第一信号线130沿Y方向的尺寸不变时，第一连接部M与第一信号线130之间交叠部分的面积Sm正比于第一连接部M与第一信号线130沿X方向交叠的尺寸dm。本实施例中通过改变第一连接部M的dm，使Sm反比于Lm，即Sm＝K3/Lm(K3为常数)，也就是说，沿X方向从衬底基板100的左(右)边缘向衬底基板100的中心，第一交叠面积S1与该第一交叠面积S1所在第一连接部120距衬底基板100的左(右)边缘的距离L成反比例减小。由Sm＝K3/Lm可得到第一连接部M与第一信号线130之间的RC常数为RC＝K1·K2·K3。
因此，在只考虑第一连接部120与第一信号线130的耦合电容的前提下，整个显示区域的第一信号线130上的RC常数都是相等的，因而可以补偿金属信号线的电阻值沿行方向从衬底基板的边缘向衬底基板的中心增大而造成的信号延迟，从而改善了RC delay导致的显示面板显示不均匀的现象。
例如，如图4a所示，阵列基板还包括位于衬底基板100上的沿Y方向延伸的第二信号线140，以及被配置为连接沿X方向上相邻的像素单元110的公共电极111之间的第二连接部150。第二信号线140位于沿X方向相邻的像素单元110之间，且第二连接部150与第二信号线140沿垂直于衬底基板100的方向上至少部分交叠。在沿X方向上，每两个像素单元110的公共 电极111之间的第二连接部150与第二信号线140交叠的总面积为第二交叠面积S2，即图中位于第二连接部150上的虚线圈出的区域。这里的“第二交叠面积S2”指每两个像素单元110的公共电极111之间的第二连接部150的整体与第二信号线140交叠的总面积。
例如，在如图4a所示的一示例中，沿Y方向延伸的每一列中的第一交叠面积S1均相同，沿X方向排列的第一交叠面积S1以第一信号线130的中点为对称中心，第一交叠面积S1从位于第一线号线130的中间位置向左右两侧边缘延伸方向逐渐增大。而位于衬底基板100上的各个第二交叠面积S2均相同。
例如，图5为本实施例的另一示例提供的阵列基板的局部示意图，如图5所示，至少一对像素单元110的公共电极111之间的第一连接部120包括多个沿X方向排列的子连接部123，本实施例以两个为例，但不限于此，还可以是更多个。
例如，如图5所示，至少一对像素单元110的公共电极111之间的多个子连接部123与第一信号线130交叠的总面积为第一交叠面积S1(图5中示意性地示出了最左边一对和最右边一对)，即每两个像素单元110的公共电极111之间的第一连接部120的整体与第一信号线130交叠的总面积为S1。
例如，如图5所示，至少一对像素单元110的公共电极111之间的第二连接部150包括多个沿Y方向排列的子连接部123，每两个像素单元110的公共电极111之间的多个子连接部123与第二信号线140交叠的总面积为第二交叠面积。因此，本实施例中的至少一对像素单元110的公共电极111之间的第一连接部120和第二连接部150的至少之一包括多个子连接部123。
例如，第一信号线130包括栅极线，第二信号线140包括数据线。本实施例包括但不限于此，例如，还可以是第一信号线包括数据线，第二信号线包括栅极线。
例如，公共电极111的材料可以包括透明导电材料，例如可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)中的组合或至少一种，本实施例对此不作限制。
例如，公共电极的材料可以包括不透明导电材料等。
例如，公共电极111的材料与第一连接部120和第二连接部150至少之 一的材料相同。
例如，公共电极111的材料与第一连接部120和第二连接部150的材料相同，在制作过程中可以通过一次构图工艺同时形成公共电极111、第一连接部120与第二连接部150的图案，从而节省工艺。
实施例二
与实施例一不同的是，本实施例提供的阵列基板中的沿列方向从衬底基板的边缘向衬底基板的中心，第二交叠面积逐渐减小，即第二信号线的两端均为第二信号输入端(第二信号线的两端输入相同的信号)，沿列方向第二交叠面积随第二连接部距第二信号输入端的最小距离的增大而减小。这里的“最小距离”指第二连接部距两个第二信号输入端的距离中相对较小的一个。
需要说明的是，本实施例以第二信号线的两端均为第二信号输入端为例进行描述，即以第二信号线的两端各连接一个信号驱动器，分别从第二信号线的两端向中间输入驱动信号为例进行描述。本实施例不限于此，例如，还可以第二信号线的一端为第二信号输入端，则沿列方向第二交叠面积随第二连接部距该第二信号输入端的距离的增大而减小。
图6为本实施例提供的阵列基板的局部示意图，如图6所示，第二信号线140的两端均为第二信号输入端1401，沿Y方向从衬底基板100的边缘向衬底基板100的中心，第二交叠面积S2逐渐减小。
例如，以一条第二信号线140为例进行描述，以第二信号线140的中点为对称中心，从第二信号线140沿Y方向两侧的第二信号输入端1401向第二信号线140的中点依次排列的第二连接部150与第二信号线140的第二交叠面积S2逐渐减小。这里衬底基板100沿Y方向的边缘即为第二信号线140沿Y方向的边缘。
例如，沿Y方向从衬底基板100的上(下)边缘向衬底基板100的中心，第二交叠面积S2与该第二交叠面积S2所在的第二连接部150距衬底基板100的上(下)边缘的距离成反比例。只考虑第二连接部150与第二信号线140之间的耦合电容时，整个显示区域的第二信号线140上的RC常数都是相等的，因而可以补偿金属信号线的电阻值沿列方向从衬底基板的边缘向衬底基板的中心增大而造成的信号延迟，从而改善了RC delay导致的显示面板显示不均匀的现象。
例如，在如图6所示的一示例中，沿X方向延伸的每一行中的第二交叠面积S2均相同，沿Y方向排列的第二交叠面积S2以第二信号线140的中点为对称中心，第二交叠面积S2从位于第二线号线140的中间位置向上下两侧边缘延伸方向逐渐增大。而第一交叠面积S1具有实施例一提供的变化规律。
另外，根据本公开的实施例不限于上述示例性结构。例如，也可以是仅第二信号线的第二交叠面积沿列方向是变化的，而第一信号线的第一交叠面积沿行方向是不变的。
例如，第一交叠面积沿行方向从边缘到中心逐渐减小包括部分相邻的第一连接部对应的第一交叠面积相等的情况，第二交叠面积沿行方向从边缘到中心逐渐减小包括部分相邻的第二连接部对应的第二交叠面积相等的情况。
实施例三
本实施例提供一种阵列基板的制作方法，该制作方法的具体步骤如图7所示，具体步骤如下：
S301：在衬底基板上划分多个像素单元，多个像素单元沿行方向和列方向排列成矩阵，每个像素单元包括公共电极。
S302：在列方向上相邻像素单元的公共电极之间形成第一连接部以连接相邻的像素单元的公共电极。
S303：在衬底基板上形成沿行方向延伸的第一信号线，且第一信号线形成在沿列方向相邻的像素单元之间，第一连接部与第一信号线至少部分交叠。
本实施例中，每两个像素单元的公共电极之间的第一连接部与第一信号线交叠的总面积为第一交叠面积，这里的“第一交叠面积”指每两个像素单元的公共电极之间的第一连接部的整体与第一信号线交叠的总面积。
例如，在列方向上，至少一对像素单元的公共电极之间的第一连接部包括多个沿行方向排列的子连接部，至少一对像素单元的公共电极之间的多个子连接部与第一信号线交叠的总面积为第一交叠面积。
本实施例中，沿行方向从衬底基板的边缘向衬底基板的中心，第一交叠面积逐渐减小，即第一信号线的两端为第一信号输入端(第一信号线的两端输入相同的信号)，沿行方向第一交叠面积随该第一交叠面积所在的第一连接部距第一信号输入端的最小距离的增大而减小。这里的“最小距离”指第 一连接部距两个第一信号输入端的距离中相对较小的一个。
需要说明的是，本实施例以第一信号线的两端均为第一信号输入端为例进行描述，即以第一信号线的两端各连接一个信号驱动器，分别从第一信号线的两端向中间输入驱动信号为例进行描述。本实施例不限于此，例如，还可以第一信号线的一端为第一信号输入端，则沿行方向第一交叠面积随第一连接部距该第一信号输入端的距离的增大而减小。
例如，沿行方向从衬底基板的左(右)边缘向衬底基板的中心，第一交叠面积随该第一交叠面积所在的第一连接部距衬底基板的左(右)边缘的距离成反比例减小，即沿行方向，第一交叠面积反比于该第一交叠面积所在的第一连接部距第一信号输入端的最小距离。通过上述结构，可以补偿金属信号线的电阻值沿行方向从衬底基板的两侧边缘向衬底基板的中心逐渐增大而造成的信号延迟，从而改善了由于阻容延迟(RC delay)导致的显示面板显示不均匀的现象。
例如，本实施例提供的阵列基板的制作方法，还包括：在衬底基板上形成沿列方向延伸的第二信号线，且第二信号线形成在沿行方向相邻的像素单元之间；在行方向上相邻像素单元的公共电极之间形成第二连接部以连接相邻的像素单元的公共电极，第二连接部与第二信号线至少部分交叠。这里，每两个像素单元的公共电极之间的第二连接部与第二信号线交叠的总面积为第二交叠面积，“第二交叠面积”指每两个像素单元的公共电极之间的第二连接部的整体与第二信号线交叠的总面积。
例如，在行方向上，至少一对两个像素单元的公共电极之间的第二连接部包括多个沿列方向排列的子连接部，至少一对像素单元的公共电极之间的多个子连接部与第二信号线交叠的总面积为第二交叠面积。
例如，在本实施例的一个示例中，沿列方向延伸的每一列中的第一交叠面积均相同，沿行方向排列的第一交叠面积以第一信号线的中点为对称中心，第一交叠面积从第一线号线的中间位置向左右两侧边缘延伸方向逐渐增大。而位于衬底基板上的各个第二交叠面积均相同。
因此，在只考虑第一连接部与第一信号线之间的耦合电容的前提下，整个显示区域的第一信号线上的RC常数都是相等的，因而可以补偿金属信号线的电阻值沿行方向从衬底基板的边缘向衬底基板的中心增大而造成的信号延迟，从而改善了RC delay导致的显示面板显示不均匀的现象。
例如，在本实施例的一个示例中，沿行方向延伸的每一行中的第二交叠面积均相同，沿列方向排列的第二交叠面积以第二信号线的中点为对称中心，第二交叠面积从第二线号线的中间位置向上下两侧边缘延伸方向逐渐增大，即第二信号线的两端为第二信号输入端(第二信号线的两端输入相同的信号)，沿列方向第二交叠面积随第二连接部距第二信号输入端的最小距离的减小而增大。而位于衬底基板上的各个第一交叠面积均相同。
因此，在只考虑第二连接部与第二信号线之间的耦合电容的前提下，整个显示区域的第二信号线上的RC常数都是相等的，因而可以补偿金属信号线的电阻值沿列方向从衬底基板的边缘向衬底基板的中心增大而造成的信号延迟，从而改善了RC delay导致的显示面板显示不均匀的现象。
需要说明的是，本实施例以第二信号线的两端均为第二信号输入端为例进行描述，即以第二信号线的两端各连接一个信号驱动器，分别从第二信号线的两端向中间输入驱动信号为例进行描述。本实施例不限于此，例如，还可以第二信号线的一端为第二信号输入端，则沿列方向第二交叠面积随第二连接部距该第二信号输入端的距离的增大而减小。
例如，在本实施例的一个示例中，沿行方向排列的第一交叠面积以第一信号线的中点为对称中心，第一交叠面积从第一线号线的中间位置向左右两侧边缘延伸方向逐渐增大，沿列方向排列的第二交叠面积以第二信号线的中点为对称中心，第二交叠面积从第二线号线的中间位置向上下两侧边缘延伸方向逐渐增大。
因此，在只考虑第一连接部与第一信号线之间的耦合电容以及第二连接部与第二信号线之间的耦合电容的前提下，整个显示区域的第一信号线、第二信号线上的RC常数都是相等的，因而可以补偿金属信号线的电阻值沿行/列方向从衬底基板的边缘向衬底基板的中心增大而造成的信号延迟，从而改善了RC delay导致的显示面板显示不均匀的现象。
例如，第一信号线包括栅极线，第二信号线包括数据线。本实施例包括但不限于此，例如，还可以是第一信号线包括数据线，第二信号线包括栅极线。
例如，公共电极与第一连接部和第二连接部至少之一通过一次构图工艺同时形成。
例如，在制作过程中可以通过一次构图工艺同时形成公共电极、第一连 接部以及第二连接部的图案，从而可以节省工艺步骤。
实施例四
本实施例提供一种显示装置，包括上述实施例提供的任一种阵列基板。具有该阵列基板的显示装置中，沿行和/或列方向从阵列基板的边缘向阵列基板的中心，每两个像素单元的公共电极之间的第一和/或第二连接部与第一和/或第二信号线交叠的第一和/或第二交叠面积逐渐减小，补偿了金属信号线的电阻值沿行和/或列方向从阵列基板的边缘向阵列基板的中心增大而造成的信号延迟，从而改善了显示装置显示不均匀的现象。
需要说明的是，本实施例以第一和/或第二信号线的两端均为第一和/或第二信号输入端为例进行描述，即以第一和/或第二信号线的两端各连接一个信号驱动器，分别从第一和/或第二信号线的两端向中间输入驱动信号为例进行描述。本实施例不限于此，例如，还可以第一和/或第二信号线的一端为第一和/或第二信号输入端，则沿行和/或列方向第一和/或第二交叠面积随第一和/或第二连接部距该第一和/或第二信号输入端的距离的增大而减小。
例如，该显示装置可以为液晶显示装置、OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置等显示器件以及包括该显示装置的电视、数码相机、手机、手表、电子书、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件，本实施例不限于此。
有以下几点需要说明：
(1)除非另作定义，本公开实施例以及附图中，同一标号代表同一含义。
(2)本公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(3)为了清晰起见，在用于描述本公开的实施例的附图中，层或区被放大。可以理解，当诸如层、膜、区或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (11)

  1. 一种阵列基板，包括：
    衬底基板；
    多个像素单元，沿行方向和列方向排列成矩阵，每个所述像素单元包括公共电极，且在所述列方向上相邻的所述像素单元的公共电极之间通过第一连接部电连接；
    第一信号线，位于所述衬底基板上并且沿所述行方向延伸，且位于沿所述列方向相邻的所述像素单元之间，所述第一连接部与所述第一信号线至少部分交叠，
    其中，每两个所述像素单元的公共电极之间的所述第一连接部与所述第一信号线交叠的总面积为第一交叠面积，所述第一信号线的至少一端为第一信号输入端，沿所述行方向所述第一交叠面积随所述第一连接部距所述第一信号输入端的最小距离的增大而减小。
  2. 根据权利要求1所述的阵列基板，其中，沿所述行方向，所述第一交叠面积反比于所述第一连接部距所述第一信号输入端的最小距离。
  3. 根据权利要求1或2所述的阵列基板，还包括：
    第二信号线，位于所述衬底基板上并且沿所述列方向延伸，且位于沿所述行方向相邻的所述像素单元之间；
    第二连接部，被配置为连接在所述行方向上相邻的所述像素单元的公共电极，所述第二连接部与所述第二信号线至少部分交叠，
    其中，每两个所述像素单元的公共电极之间的所述第二连接部与所述第二信号线交叠的总面积为第二交叠面积，所述第二信号线的至少一端为第二信号输入端，沿所述列方向所述第二交叠面积随所述第二连接部距所述第二信号输入端的最小距离的增大而减小。
  4. 根据权利要求3所述的阵列基板，其中，所述第一信号线和所述第二信号线之一为栅极线，另一个为数据线。
  5. 根据权利要求3或4所述的阵列基板，其中，所述公共电极的材料与所述第一连接部和所述第二连接部至少之一的材料相同。
  6. 根据权利要求3-5任一项所述的阵列基板，其中，至少一对像素单元的公共电极之间的所述第一连接部和所述第二连接部的至少之一包括多个子 连接部。
  7. 根据权利要求3-6任一项所述的阵列基板，其中，沿所述列方向，所述第二交叠面积反比于所述第二连接部距所述第二信号输入端的最小距离。
  8. 一种显示装置，包括权利要求1-7任一项所述的阵列基板。
  9. 一种阵列基板的制作方法，包括：
    在衬底基板上划分多个像素单元，所述多个像素单元沿行方向和列方向排列成矩阵，每个所述像素单元包括公共电极；
    在所述列方向上相邻所述像素单元的公共电极之间形成第一连接部以连接相邻的所述像素单元的公共电极；
    在所述衬底基板上形成沿所述行方向延伸的第一信号线，且所述第一信号线形成在沿所述列方向相邻的所述像素单元之间，所述第一连接部与所述第一信号线至少部分交叠，
    其中，每两个所述像素单元的公共电极之间的所述第一连接部与所述第一信号线交叠的总面积为第一交叠面积，所述第一信号线的至少一端为第一信号输入端，沿所述行方向所述第一交叠面积随所述第一连接部距所述第一信号输入端的最小距离的增大而减小。
  10. 根据权利要求9所述的阵列基板的制作方法，还包括：
    在所述衬底基板上形成沿所述列方向延伸的第二信号线，且所述第二信号线形成在沿所述行方向相邻的所述像素单元之间；
    在所述行方向上相邻所述像素单元的公共电极之间形成第二连接部以连接相邻的所述像素单元的公共电极，所述第二连接部与所述第二信号线至少部分交叠，
    其中，每两个所述像素单元的公共电极之间的所述第二连接部与所述第二信号线交叠的总面积为第二交叠面积，所述第二信号线的至少一端为第二信号输入端，沿所述列方向所述第二交叠面积随所述第二连接部距所述第二信号输入端的最小距离的增大而减小。
  11. 根据权利要求10所述的阵列基板的制作方法，其中，所述公共电极与所述第一连接部和所述第二连接部至少之一通过一次构图工艺形成。
PCT/CN2017/106916 2017-03-27 2017-10-19 阵列基板及其制作方法、显示装置 WO2018176809A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/769,591 US11137652B2 (en) 2017-03-27 2017-10-19 Array substrate and fabrication method thereof, and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710188823.5 2017-03-27
CN201710188823.5A CN106681076A (zh) 2017-03-27 2017-03-27 阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
WO2018176809A1 true WO2018176809A1 (zh) 2018-10-04

Family

ID=58826342

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2017/106916 WO2018176809A1 (zh) 2017-03-27 2017-10-19 阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US11137652B2 (zh)
CN (1) CN106681076A (zh)
WO (1) WO2018176809A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106681076A (zh) 2017-03-27 2017-05-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109597256A (zh) * 2018-12-29 2019-04-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847639A (zh) * 2009-03-27 2010-09-29 北京京东方光电科技有限公司 阵列基板及其制造方法
CN104267552A (zh) * 2014-09-24 2015-01-07 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
US8988644B2 (en) * 2012-05-03 2015-03-24 Samsung Display Co., Ltd. Liquid crystal display
CN104914639A (zh) * 2015-06-26 2015-09-16 深圳市华星光电技术有限公司 一种tft基板及显示装置
CN105911786A (zh) * 2016-06-30 2016-08-31 南京中电熊猫液晶显示科技有限公司 水平电场型液晶显示装置及阵列基板
CN106681076A (zh) * 2017-03-27 2017-05-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263082B (en) * 2005-03-02 2006-10-01 Chi Mei Optoelectronics Corp Liquid crystal display, pixel array substrate and method for preventing flicker in display panel applied thereto
CN105116652B (zh) * 2015-09-08 2018-01-16 昆山龙腾光电有限公司 用于补偿面板开关元件的寄生电容的方法及阵列基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847639A (zh) * 2009-03-27 2010-09-29 北京京东方光电科技有限公司 阵列基板及其制造方法
US8988644B2 (en) * 2012-05-03 2015-03-24 Samsung Display Co., Ltd. Liquid crystal display
CN104267552A (zh) * 2014-09-24 2015-01-07 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN104914639A (zh) * 2015-06-26 2015-09-16 深圳市华星光电技术有限公司 一种tft基板及显示装置
CN105911786A (zh) * 2016-06-30 2016-08-31 南京中电熊猫液晶显示科技有限公司 水平电场型液晶显示装置及阵列基板
CN106681076A (zh) * 2017-03-27 2017-05-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
US11137652B2 (en) 2021-10-05
US20200257175A1 (en) 2020-08-13
CN106681076A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
US11249569B2 (en) Flexible display panel and flexible display device
US9638975B2 (en) Method for manufacturing COA liquid crystal panel comprising color resist blocks having first and second intersection zones and COA liquid crystal panel
US20180292693A1 (en) A display panel and an array substrate thereof
WO2022001411A9 (zh) 阵列基板、显示面板和显示装置
US9146436B2 (en) Liquid crystal panel
US8625059B2 (en) Liquid crystal display device
WO2017012304A1 (zh) 一种阵列基板、显示装置及制作方法
US20180373104A1 (en) Display panel and display device
US9817290B2 (en) TFT substrate and display device
TWI631402B (zh) 陣列基板與顯示面板
WO2018054098A1 (zh) 阵列基板及其制造方法、显示面板和显示设备
US10147744B2 (en) Array substrate, method of manufacturing the same, and display device
US20230163141A1 (en) Thin film transistor, array substrate, fabricating methods thereof, and display apparatus
WO2020155970A1 (zh) 驱动电路和显示面板
CN104880873A (zh) 像素结构、显示面板和像素结构的制作方法
CN111708237B (zh) 一种阵列基板、显示面板及显示装置
WO2018014370A1 (zh) 阵列基板及触控显示器
US10209569B2 (en) Display panel and display apparatus
WO2022062879A9 (zh) 触控基板及显示面板
WO2018176809A1 (zh) 阵列基板及其制作方法、显示装置
WO2020107148A1 (zh) 显示面板及其驱动方法
TW201732763A (zh) 顯示器及其畫素結構
CN113050335A (zh) 一种阵列基板、显示面板及显示装置
CN113611714A (zh) 显示面板
TWI450375B (zh) 主動元件陣列基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17903106

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17903106

Country of ref document: EP

Kind code of ref document: A1

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 17.03.2020)

122 Ep: pct application non-entry in european phase

Ref document number: 17903106

Country of ref document: EP

Kind code of ref document: A1