CN101847639A - 阵列基板及其制造方法 - Google Patents

Abstract

本发明的实施例公开了一种基板及其制造方法，涉及显示技术，能够解决液晶显示面板中，由于各条栅线和数据线上的RC延迟不一致造成的显示效果的降低。所述阵列基板包括：基板和设置于所述基板上的阵列电路，其中，与栅线和栅极驱动器之间的各栅连接线相对、且通过绝缘层隔离设置有第一金属线，所述第一金属线与各栅连接线正对的面积从对应的栅极驱动器的中间向两侧递减；和/或与数据线和源极驱动器之间的各数据连接线相对、且通过绝缘层隔离设置有第二金属线，所述第二金属线与各数据连接线正对的面积从对应的源极驱动器的中间向两侧递减。本发明适用于液晶显示器的制造。

Description

阵列基板及其制造方法

技术领域

本发明涉及显示技术，尤其涉及一种阵列基板及其制造方法。

背景技术

RC位相延迟是电路中常见的问题，是由导线电阻和电路中的电容产生的延迟。当导线电阻和电路中的电容越大时，导线电阻和电路中电容产生的延迟时间就越长，延迟时间τ利用数学公式可表示为：

在液晶显示面板中，显示区域的画面显示需要栅极扫描信号和数据信号的驱动，而栅极扫描信号是来自显示区域外的栅极驱动器，数据信号是来自显示区域外的源极驱动器。栅极驱动器与显示区域的栅线通过栅连接线连接，或源极驱动器与显示区域的数据线之间通过数据连接线连接。如图1所示，栅连接线或数据连接线的布置一般采取八字形排布，使得这些连接线的长度存在差异，其中，位于中间的连接线最短，位于两侧的连接线的长度最长。因而这些连接线的电阻大小也存在差异。同时各栅线和数据线与液晶显示面板的层间也会存在着大量的电容。因而栅线与栅连接线的导线电阻、数据线与数据连接线的导线电阻的差异、以及层间电容的存在会产生RC位相延迟，并且各条栅线、数据线上的RC位相延迟都存在着差异。

由于各条栅线、数据线上的RC位相延迟的差异，从而降低了液晶显示面板的显示效果。

发明内容

本发明提供一种阵列基板以及制造方法，能够解决液晶显示面板中，由于各条栅线和数据线上的RC延迟不一致造成的显示效果的降低。

为达到上述目的，本发明采用如下技术方案：

一种阵列基板，包括：基板和设置于所述基板上的阵列电路，其中，与栅线和栅极驱动器之间的各栅连接线相对、且通过绝缘层隔离设置有第一金属线，所述第一金属线与各栅连接线正对的面积从对应的栅极驱动器的中间向两侧递减；和/或与数据线和源极驱动器之间的各数据连接线相对、且通过绝缘层隔离设置有第二金属线，所述第二金属线与各数据连接线正对的面积从对应的源极驱动器的中间向两侧递减。

以下为了简便起见，将栅线与栅极驱动器的连接线简称为栅连接线，将数据线与源极驱动器连接的数据连接线简称为数据连接线。以下不再对此做特别说明。

本发明提供的阵列基板，通过在各栅连接线上通过绝缘层隔离形成有第一金属线、和/或各数据连接线上通过绝缘层隔离形成有第二金属线，这些金属线与栅连接线或数据连接线相对形成层间电容，而且所述第一金属线与各条栅连接线正对的面积从对应的栅极驱动器的中间向两侧递减，所述第二金属线与各条数据连接线正对的面积从对应的源极驱动器的中间向两侧递减，因而位于栅极驱动器中间的栅连接线或位于源极驱动器中间的数据连接线上的电容的正对面积最大，电容也最大，从而减小了各栅线或各数据线上的RC延迟差异，提高液晶显示器的画面显示质量。

本发明还公开了一种阵列基板的制造方法，包括：在玻璃基板上形成阵列电路；该方法进一步包括：与各栅连接线相对形成第一金属线，和/或与各数据连接线相对形成第二金属线；其中，所述第一金属线与所述各栅连接线之间通过绝缘层隔离，且相对面积从对应的栅极驱动器的中间向两侧递减；所述第二金属线与所述各数据连接线之间通过绝缘层隔离，且相对面积从对应的源极驱动器的中间向两侧递减。

本发明提供的阵列基板的制造方法，除了在玻璃基板上形成常规的阵列电路外，还包括与各栅连接线各栅连接线相对形成第一金属线，和/或与各数据连接线相对形成第二金属线，这些金属线与栅连接线或数据连接线相对形成层间电容，而且所述第一金属线与各条栅连接线正对的面积从对应的栅极驱动器的中间向两侧递减，所述第二金属线与各条数据连接线正对的面积从对应的源极驱动器的中间向两侧递减，因而位于栅极驱动器中间的栅连接线或位于源极驱动器中间的数据连接线上的电容的正对面积最大，电容也最大，从而减小了各栅线或各数据线上的RC延迟差异，提高了液晶显示器的画面显示质量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中栅线与栅极驱动器、数据线与源极驱动器的连接示意图；

图2为本发明阵列基板实施例一中阵列基板上第一金属线和第二金属线的示意图；

图3为沿图2所示C-C′方向的剖视图；

图4为沿图2所示D-D′方向的剖视图；

图5为本发明阵列基板实施例二中栅连接线和数据连接线的示意图；

图6为本发明的实施例阵列基板的制造方法的流程图。

附图标记说明：

A，栅极驱动器；B，源极驱动器；10，基板；20，显示区域；30，栅连接线；40，栅绝缘层；50，钝化层；61，第一金属线；62，第二金属线；70，数据连接线；g1，g2，g1′，g2′，栅连接线；d1，d2，d1′，d2′数据连接线；g0，栅线；d0，数据线。

具体实施方式

下面结合附图对本发明实施例阵列基板及其制造方法进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

阵列基板实施例一

本发明的实施例提供的阵列基板包括：基板和设置于所述基板上的阵列电路，其中，与栅线和栅极驱动器之间的各栅连接线相对、且通过绝缘层隔离设置有第一金属线，所述第一金属线与各栅连接线正对的面积从对应的栅极驱动器的中间向两侧递减；和/或与数据线和源极驱动器之间的各数据连接线相对、且通过绝缘层隔离设置有第二金属线，所述第二金属线与各数据连接线正对的面积从对应的源极驱动器的中间向两侧递减。

形成的第一金属线和第二金属线可以参考图2所示，图中未示出各栅线、数据线等结构，图2中仅示出有一个栅极驱动器和一个数据线驱动器的情况。第一金属线61和第二金属线62的宽度并不限于图中所示的平行宽度，也可以是其它形状，只需保证第一金属线正对栅连接线的面积、第二金属线正对数据连接线的面积满足上述要求即可。第一金属线61和第二金属线62的形状优选与相应的栅连接线或数据连接线形状一样。

本发明提供的阵列基板，通过在各栅连接线上通过绝缘层隔离形成有第一金属线、和/或各数据连接线上通过绝缘层隔离形成有第二金属线，这些金属线与栅连接线或数据连接线相对形成层间电容，而且所述第一金属线与各条栅连接线正对的面积从对应的栅极驱动器的中间向两侧递减，所述第二金属线与各条数据连接线正对的面积从对应的源极驱动器的中间向两侧递减，因而位于栅极驱动器中间的栅连接线或位于源极驱动器中间的数据连接线上的电容的正对面积最大，电容也最大，从而减小了各栅线或各数据线上的RC延迟差异，提高液晶显示器的画面显示质量。

以下将说明本发明的实施例应用于5次光刻工艺形成的液晶显示器阵列基板中，形成的层间电容结构。

如图3所示，栅连接线30上依次沉积了一层栅绝缘层40和钝化层50；并且在所述钝化层50上，形成有第一金属线61。其中，栅连接线30与栅线(图中未示出)位于阵列基板的同一层上，并且可以一次成型。因而图3中显示的栅绝缘层40也形成在栅线上方。第一金属线61与栅连接线30之间形成了层间电容。并且，在位于对应的栅极驱动器中间的栅连接线上方，正对第一金属线61的面积较大，因而能够形成较大的层间电容。而位于最外侧的两条栅连接线上正对的第一金属线面积最小，可以认为形成的层间电容几乎为零。

如图4所示，数据连接线70上通过钝化层50的隔离相对形成有第二金属线62。其中数据连接线70与数据线(图中未示出)位于同一层，并且可以一次成型，因而图4中显示的钝化层40也形成在数据线之上。第二金属线62与所述数据连接线70之间形成了层间电容。并且，位于对应的源极驱动器中间的数据连接线上方，正对的第二金属线62的面积较大，因而能够形成较大的层间电容。而位于最外侧的两条数据连接线上正对的第二金属线62的面积最小，可以认为形成的层间电容几乎为零。

本实施例中，第一金属线或第二金属线优选为透明导电薄膜形成，即为ITO(纳米铟锡金属氧化物)。

本实施例中，说明的是最普通的5次光刻工艺的情况，显然4次或者3次光刻工艺都可以实现本发明，第一金属线或第二金属线可以相应设置在各栅连接线、或各数据连接线的上方或下方。对于4次光刻工艺的情况，在图4中，数据连接线70的下方还包括了半导体薄膜和掺杂半导体薄膜。

由于位于对应的栅极驱动器中间的栅连接线、或位于对应的源极驱动器中间的数据连接线上电容较大，从而缓和了由于位于中间的栅连接线、或数据连接线的长度最短导致的各栅线或数据线上较大的RC延迟差异，提高了液晶显示器的画面显示质量。

以下将通过计算说明采用本实施例的方案如何减小不同栅线和数据线上的RC延迟差异。

如图1所示为现有技术中，栅线与栅极驱动器A连接的栅连接线或与源极驱动器B连接的数据连接线示意图，其中10为基板，20为显示区域。

首先计算现有技术中，栅线上的RC乘积的差异大小。由于RC延迟为

因而RC的乘积大，则RC延迟也大。所以以下将只比较RC乘积的大小。

设R_g0为显示区域20上的各条栅线的电阻；R_g1为栅连接线的最小电阻，即如图1所示的位于中间的栅连接线g1的电阻；R_g2为栅连接线的最大电阻，即如图1所示的位于最下侧的栅连接线g2的电阻。C_g0为显示区域20上各条栅线上的层间电容的大小，对于与g1线或g2线相连的栅线g0，C_g0是相同的。

g1线与相应的栅线上的RC乘积RC_-g1为：

RC_-g1＝(R_g1+R_g0)×C_g0＝R_g1×C_g0+R_g0×C_g0               (1)；

g2线与相应的栅线上的RC延迟RC_-g2为：

RC_-g2＝(R_g2+R_g0)×C_g0＝R_g2×C_g0+R_g0×C_g0                  (2)；

因而，各栅连接线与相应的栅线上的RC乘积的差异的最大值为：

RC_-g＝(R_g2-R_g1)×C_g0                                      (3)

再计算现有技术中，数据线与相应的数据连接线上的RC乘积的差异大小。

设R_d0为显示区域20上的各条数据线上的电阻大小；R_d1为数据连接线的最小电阻，即如图1所示、位于中间的连接线d1的电阻；C_d0为显示区域20中各条数据线上的层间电容的大小，对于d1线或d2线，C_d0是相同的。

d1线与相应的数据线上的RC乘积为：

RC_-d1＝(R_d1+R_d0)×C_d0＝R_d1×C_d0+R_d0×C_d0                  (4)；

d2线与相应的数据线上的乘积为：

RC_-d2＝(R_d2+R_d0)×C_d0＝R_d2×C_d0+R_d0×C_d0                  (5)；

因而，数据连接线与相应的数据线上的RC乘积的差异的最大值为：

RC_-d＝(R_d2-R_d1)×C_d0                                      (6)

本实施例在栅连接线上与绝缘层相对设置了第一金属线，和/或在数据连接线上与绝缘层相对设置了第二金属线，以下将说明采用本实施例的方案对栅线或数据线上的RC延迟差异的改善。

栅连接线上采用了本实施例所述的第一金属线后，C_gl表示g1线与金属线相对形成的层间电容的大小；C_g2表示g2线与第一金属线相对形成的层间电容的大小。如图2所示，由于g1线上的第一金属线面积较大，由电容公式，

其中，ε为介电常数，s为栅连接线与第一金属线的正对面积，d为栅连接线与第一金属线之间的层间距离。因而g1线上形成电容较大，即在本实施例中C_g1大于C_g2，从而能够缓解由于g1线较短、导致的R_g1小于R_g2引起的RC延迟不一致的问题。

由于g2线上第一金属线的面积极小，可视为0，因而可认为C_g2＝0。

g1线与相应的栅线上的RC乘积RC_-g1′为：

RC_-g1′＝(R_g1+R_g0)×(C_g0+C_g1)＝R_g1×C_g0+R_g0×C_g0+R_g1×C_g1+R_g0×C_g1(7)；

g2线与相应的栅线上的RC乘积RC_-g2为：

RC_-g2′＝(R_g2+R_g0)×(C_g0+C_g2)＝R_g2×C_g0+R_g0×C_g0+R_g2×C_g2+R_g0×C_g2(8)；

因而，各栅连接线与相应的栅线上的RC乘积的差异的最大值为：

RC_-g′＝(R_g2-R_g1)×C_g0-(R_g0+R_g1)×C_g1                (9)；

可见，相对于现有技术中，各栅连接线与相应的栅线上的RC乘积的最大差异RC_-g＝(R_g2-R_g1)×C_g0来说，采用本实施例的方案，各栅连接线与相应的栅线上的RC乘积的最大差异RC_-g′增加了一项：

Δ_g＝-(R_g0+R_g1)×C_g1＜0；

因而采用本实施例的方案之后，栅线上的RC延迟差异减小。

具体地，各栅连接线上相对设置的第一金属线的面积大小，可以通过计算来设置。对于第i条栅线，如果要与图中与g2相连的整条栅线上的RC延迟一致，则设R_gi表示第i条栅连接线的电阻大小；C_gi表示所述第i条栅连接线上形成的层间电容的大小，S_i表示第i条栅连接线上的第一金属线面积；则根据式(9)可得，

RC_-g′＝(R_g2-R_gi)×C_g0-(R_g0+R_gi)×C_gi    (10)

将

代入式(10)，可得：

${{\mathrm{RC}}_{-g}}^{\′}=(R_{g2}-R_{\mathrm{gi}})\×C_{g0}-(R_{g0}+R_{\mathrm{gi}})\×\frac{\mathrm{\ϵ}{s}_i}{4\mathrm{kd}}=0,$

则 $s_i=\frac{4\mathrm{\πkd}{C}_{g0}(R_{g2}-R_{\mathrm{gi}})}{\mathrm{\ϵ}(R_{g0}+R_{\mathrm{gi}})}.$

因而各条栅线连接上的第一金属线的面积应当参照上式来设定。其中，C_g0、R_g0、R_g2为定值，可以根据液晶显示器的参数获得。

同理对于数据连接线与相应的数据线上的RC延迟差异来说，在引入与数据连接线相对设置的第二金属线后，也能够减小，理论同上，这里不再赘述。

本实施例采用的方案，可以只在栅连接线上沉积绝缘层和第一金属线，从而形成层间电容，对栅线上的RC延迟差异进行改善；也可以只在数据连接线上沉积绝缘层和第二金属线，从而形成层间电容，对数据线上的RC延迟差异进行改善；当然还可以采用二者结合的方案。

阵列基板实施例二

在实施例一的基础上，为了进一步改善栅线或数据线上的RC延迟不一致的现象，本实施例还可以对栅连接线、或数据连接线的形状进行改进。

如图5所示，本实施例将各栅连接线、各数据连接线设计为有弯曲部分和直线部分连接而成。所述各栅连接线的弯曲部分用于与栅极驱动器A相连接，且长度从对应的栅极驱动器A的中间向两侧递减，所述栅连接线的直线部分与栅线g0相连接；所述数据连接线的弯曲部分用于与源极驱动器B相连接，且长度从对应的源极驱动器B的中间向两侧递减，所述数据连接线的直线部分与数据线d0相连接。

并且，位于g1′两侧的各栅连接线的直线部分呈八字形排布；位于d1′两侧的各数据连接线的直线部分呈八字形排布。这种排布方式与图1相同，因而，本实施例对栅连接线或数据连接线的改进，即在弯曲部分。

以下说明采用本实施例的方案对栅线或数据线上的RC延迟差异的改善。

为了简便起见，还是以栅线上的RC延迟差异来说明。R_g1′为栅连接线的最小电阻，即如图5所示的位于中间的栅连接线g1′的电阻；R_g2′为栅连接线的最大电阻，即如图5所示的位于最外侧的栅连接线g2′的电阻。则实施例一中式(9)相应为，

RC_-g″＝(R_g2′-R_g1′)×C_g0-(R_g0+R_g1′)×C_g1             (11)

其中，由于g1′线上的弯曲部分最长，因而相对于实施例一R_g1′增大了；g2′线上的弯曲部分最短，因而相对于实施例一R_g2′几乎没有增大，从而在栅线上的RC延迟最大差异RC_-g″中，(R_g2′-R_g1′)×C_g0这一项减小了，而(R_g0+R_g1′)×C_g1增大了，从而进一步减小了栅连接线与相应的栅线上的RC乘积的最大差异RC_-g″。

在本实施例的基础上来计算各条栅连接线上的RC延迟差异为零的情况。R_gi表示第i条栅连接线的电阻大小；C_gi表示所述第i条栅连接线上与第一金属线相对形成的层间电容的大小；R_g2′表示本实施例中位于最外侧的连接线的电阻；C_g2′表示g2′线上形成的层间电容，可以认为是零。

gi线与相应的栅线上的RC乘积为：

RC_-gi＝(R_gi+R_g0)×(C_g0+C_gi)

     ＝R_gi×C_g0+R_g0×C_g0+R_gi×C_gi+R_g0×C_gi          (12)

g2′线与相应的栅线上的RC乘积为：

RC_-g2′＝(R_g2+R_g0)×(C_g0+C_g2)＝R_g2′×C_g0+R_g0×C_g0；(13)

因而gi线与g2′上的RC乘积的差异为：

RC_-g″＝R_g2′×C_g0-R_gi×C_g0-R_gi×C_gi-R_g0×C_gi

      ＝(R_g2′-R_gi)×C_g0-(R_gi+R_g0)C_gi               (14)

为了减少各条栅线之间的RC延迟，应当使RC_-g″＝0，且由于R_g0＞＞R_gi，则可得

C_gi＝(R_g2′-R_gi)×C_g0/R_g0                            (15)

其中，C_g0、R_g0为定值；R_g2′可以认为与R_g2相等，也可以认为是定值。则第i条连接线的弯曲部分与第一金属线形成的层间电容的大小C_gi可以通过式(15)计算获得。当然计算的方法可选，为了精确起见，也可以不省略R_gi直接计算。

R_gi的大小可以通过电阻公式：

进行计算，其中ρ为栅连接线的金属电阻率，1为栅连接线长度，S′为栅连接线的横截面积。在根据计算出的R_gi计算出C_gi的大小之后，可以根据电容公式：

来计算需要在第i条金属线上正对的第一金属线的面积S的大小。应当明确，要使RC乘积的差异为零或接近零，各条第一金属线上的面积大小与相应的第一金属线的长度紧密相关，因而需要根据实际情况调整第一金属线的长度。

通过本实施例所述的方式能够实现将栅线上的RC延迟差异减少到几乎为零。

同理，对于数据线上的RC延迟差异，采用本实施例的方案也能够改善，理论计算同上。

为了能够在集成工艺上更好地实现本发明，如图5所示，各条栅连接线上的弯曲部分平行排列。并且，位于栅连接线g1′的同一侧的各栅连接线中，直线部分都互相平行。各条数据连接线上的弯曲部分互相平行。并且，位于数据连接线d1′的同一侧的各数据连接线中，直线部分都互相平行。

栅连接线的弯曲部分或数据连接线的弯曲部分的形状可以为矩形弯曲、三角弯曲、圆形弯曲或以上任意几种的组合。

本实施例阵列基板，可以只对栅极连接线采用本实施例所述的弯曲部分与直线部分相结合的设计，也可以只对数据连接线采用本实施例所述的弯曲部分与直线部分相结合的设计，或者也可以在两部分上同时采用本实施例所述的设计。

比较图2和图5，第一金属线61位于各条栅连接线的弯曲部分的正上方为一较佳方案，并且第一金属线61可以与对应的栅连接线的弯曲部分形状完全相同；第二金属线62位于各条数据连接线的弯曲部分的正上方为一较佳方案，并且第二金属线62可以与对应的数据连接线的弯曲部分形状完全相同。这样的方案，能够较为有效地改善各栅线或各数据线的RC延迟差异。本发明的实施例提供的阵列基板，能够减少各栅线或数据线上的RC延迟的差异，提高液晶显示器的画面显示质量。

本发明还公开了一种阵列基板的制造方法，包括：在玻璃基板上形成阵列电路；该方法进一步包括：与各栅连接线相对形成第一金属线，和/或与各数据连接线相对形成第二金属线；其中，所述第一金属线与所述各栅连接线之间通过绝缘层隔离，且正对面积从对应的栅极驱动器的中间向两侧递减；所述第二金属线与所述各数据连接线之间通过绝缘层隔离，且正对面积从对应的源极驱动器的中间向两侧递减。

形成的第一金属线和第二金属线可以参考图2所示，图中未示出各栅线、数据线等结构。第一金属线61和第二金属线62的宽度并不限于图中所示的平行宽度，也可以是其它形状，只需保证第一金属线正对栅连接线的面积、第二金属线正对数据连接线的面积满足上述要求即可。第一金属线61和第二金属线62的形状优选与相应的栅连接线或数据连接线形状一样。

本发明提供的阵列基板的制造方法，除了在玻璃基板上形成常规的阵列电路外，还包括与各栅连接线各栅连接线相对形成第一金属线，和/或与各数据连接线相对形成第二金属线，这些金属线与栅连接线或数据连接线相对形成层间电容，而且所述第一金属线与各条栅连接线正对的面积从对应的栅极驱动器的中间向两侧递减，所述第二金属线与各条数据连接线正对的面积从对应的源极驱动器的中间向两侧递减，因而位于栅极驱动器中间的栅连接线或位于源极驱动器中间的数据连接线上的电容的正对面积最大，电容也最大，从而减小了各栅线或各数据线上的RC延迟差异，提高液晶显示器的画面显示质量。

为了进一步减少各栅线或数据线上的RC延迟，还可以在通过构图工艺形成栅线图形或数据线图形时，同时形成各栅连接线图形或数据连接线图形。形成的栅连接线和数据连接线结构可以参照图5所示。所述栅连接线可以包括相连接的弯曲部分和直线部分，所述栅连接线的弯曲部分用于与栅极驱动器相连接，且长度从对应的栅极驱动器的中间向两侧递减，所述栅连接线的直线部分与栅线相连接所述直线部分与栅线相连接。所述数据连接线可以包括相连接的弯曲部分和直线部分，所述数据连接线的弯曲部分用于与源极驱动器相连接，且长度从对应的源极驱动器的中间向两侧递减，所述数据连接线的直线部分与数据线相连接。

以下详细描述将本发明的实施例结合5次光刻工艺完成阵列基板的制造的方案，形成的各栅连接线或数据线连接以及金属线结构如阵列基板的各实施例所述。

如图6所示，本发明的实施例阵列基板的制造方法可以包括如下步骤；

S601、沉积栅金属薄膜，通过构图工艺在玻璃基板上形成包括栅线和栅连接线的图形，所述栅连接线包括相连接的弯曲部分和直线部分。

栅连接线的形状如图5所示，其中栅连接线的弯曲部分用于与栅极驱动器A相连接，长度从对应的栅极驱动器的中间向两侧依次递减，即由栅连接线g1′向两侧递减；栅连接线的直线部分与栅线g0相连接，位于g1′两侧的各栅连接线的直线部分呈八字形分布。

在该步骤之前可以参照现有技术在玻璃基板上形成衬底结构，这里不再赘述。

S602、在S601形成的玻璃基板上沉积栅绝缘层薄膜，其中包括在各连接线的弯曲部分上也沉积了栅绝缘层。

S603、在S602形成的玻璃基板上沉积半导体层薄膜、掺杂半导体层薄膜，利用构图工艺形成有源层图形。

S604、在S603形成的玻璃基板上沉积源、漏金属薄膜，利用构图工艺形成包括数据线和数据连接线以及源、漏电极的图形，数据连接线包括相连接的弯曲部分和直线部分。

如图5所示，其中数据连接线的弯曲部分用于与源极驱动器B相连接，且长度从源极驱动器B的中间向两侧依次递减，即从数据连接线d1′向两侧依次递减，数据连接线的直线部分与数据线d0相连接，位于d1′两侧的各连接线的直线部分呈八字形分布。

S605、在S604形成的玻璃基板上沉积一层钝化层薄膜，其中包括在上述各弯曲部分上也形成有钝化层，通过构图工艺形成钝化层的图形。

S606、在S605形成的玻璃基板上沉积透明导电薄膜，利用构图工艺形成像素电极图形，所述栅连接线弯曲部分上方的第一金属线和数据连接线的弯曲部分上方的第二金属线。

形成的第一金属线和第二金属线的结构可以参照图2所示。位于栅极驱动器A的中间的栅连接线的弯曲部分正对的第一金属线61的面积最大，第一金属线61与各栅连接线正对的面积从中间向两侧依次递减。位于源极驱动器B的中间的数据连接线的弯曲部分正对的第二金属线62的面积最大，第二金属线62与各数据连接线正对的面积从中间向两侧依次递减。

第一金属线61和第二金属线62的形状并不局限于图中所示，只需第一金属线61和第二金属线62与各弯曲部分正对的面积满足上述要求即可。此外，一种优选的方式是，第一金属线61的形状与图5中的栅连接线的弯曲部分的形状相同；第二金属线62的形状与图5中的数据连接线的弯曲部分的形状相同。这种设置方式能够较好地改善各栅线或数据线上的RC延迟差异。原理可以参照上述阵列基板实施例一和实施例二中所述。

另外，除了透明导电薄膜之外，第一金属线和第二金属线也可以通过其它金属形成。在栅连接线的弯曲部分上形成第一金属线从而形成的层间电容的结构可以参照图3所示，在数据连接线的弯曲部分上形成第二金属线从而形成的层间电容的结构类似图4所示。

本发明的实施例还可以与4次光刻工艺结合完成阵列基板的制造，采用4次光刻工艺形成的阵列基板，略有不同，在图4所示的数据连接线70的下方还有半导体层薄膜和掺杂半导体层薄膜。

本发明的实施例并不局限于上述实施例，可以仅在栅连接线的弯曲部分上形成上述第一金属线，或者仅在数据连接线的弯曲部分上形成上述第二金属线。

本实施例的方案可以通过对阵列基板的制造流程进行改进而实现，达到减小各栅线或数据线线上的RC延迟差异的目的，从而提高了液晶显示面板的画面显示质量。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种阵列基板，包括：基板和设置于所述基板上的阵列电路，其特征在于：

与栅线和栅极驱动器之间的各栅连接线相对、且通过绝缘层隔离设置有第一金属线，所述第一金属线与各栅连接线正对的面积从对应的栅极驱动器的中间向两侧递减；

和/或与数据线和源极驱动器之间的各数据连接线相对、且通过绝缘层隔离设置有第二金属线，所述第二金属线与各数据连接线正对的面积从对应的源极驱动器的中间向两侧递减。

2.根据权利要求1所述的阵列基板，其特征在于，

所述各栅连接线与所述第一金属线之间为栅绝缘层和钝化层，且所述第一金属线位于所述栅连接线的上方；

所述各数据连接线与所述第二金属线之间为钝化层，且所述第二金属线位于所述数据连接线的上方。

3.根据权利要求1所述的阵列基板，其特征在于，

所述第一金属线或第二金属线由透明导电薄膜形成，与像素电极同层设置。

4.根据权利要求1或2或3所述的阵列基板，其特征在于，

所述各栅连接线、和/或各数据连接线包括相连接的弯曲部分和直线部分，所述各栅连接线的弯曲部分用于与栅极驱动器相连接，且长度从对应的栅极驱动器的中间向两侧递减，所述栅连接线的直线部分与栅线相连接；

所述数据连接线的弯曲部分用于与源极驱动器相连接，且长度从对应的源极驱动器的中间向两侧递减，所述数据连接线的直线部分与数据线相连接。

5.根据权利要求4所述的阵列基板，其特征在于，所述各栅连接线或各数据连接线的弯曲部分的形状包括以下任一项或多项的组合：矩形弯曲、三角弯曲和圆形弯曲。

6.根据权利要求4所述的阵列基板，其特征在于，所述第一金属线与对应的各栅连接线的弯曲部分相对，或所述第二金属线与对应的各数据连接线的弯曲部分相对。

7.一种阵列基板的制造方法，包括：在玻璃基板上形成阵列电路；

其特征在于，所述方法进一步包括：

与栅线和栅极驱动器之间的各栅连接线相对形成第一金属线，和/或与数据线和源极驱动器之间的各数据连接线相对形成第二金属线；其中，

所述第一金属线与所述各栅连接线之间通过绝缘层隔离，且正对面积从对应的栅极驱动器的中间向两侧递减；所述第二金属线与所述各数据连接线之间通过绝缘层隔离，且正对面积从对应的源极驱动器的中间向两侧递减。

8.根据权利要求7所述的阵列基板的制造方法，其特征在于，所述与各栅连接线相对形成第一金属线具体为：

在玻璃基板上通过构图工艺形成钝化层的图形后，在所述各栅连接线上方，相对形成第一金属线的图形；

所述与各数据连接线相对形成第二金属线具体为：

在玻璃基板上通过构图工艺形成钝化层的图形后，在各数据连接线上方，相对形成第二金属线的图形。

9.根据权利要求8所述的阵列基板的制造方法，其特征在于，

通过构图工艺在玻璃基板上形成栅线图形的同时，形成所述栅连接线图形，所述栅连接线包括相连接的弯曲部分和直线部分，所述栅连接线的弯曲部分用于与栅极驱动器相连接，且长度从对应的栅极驱动器的中间向两侧递减，所述栅连接线的直线部分与栅线相连接。

10.根据权利要求8或9所述的阵列基板的制造方法，其特征在于，

通过构图工艺在玻璃基板上形成数据线图形的同时，形成所述数据连接线图形，所述数据连接线包括相连接的弯曲部分和直线部分，所述数据连接线的弯曲部分用于与源极驱动器相连接，且长度从对应的源极驱动器的中间向两侧递减，所述数据连接线的直线部分与数据线相连接。

11.根据权利要求7或8或9所述的阵列基板的制造方法，其特征在于，

所述第一金属线或第二金属线由透明导电薄膜形成，与像素电极同层形成。

Images