JP4299113B2

JP4299113B2 - 液晶表示装置用アレイ基板の製造方法

Info

Publication number: JP4299113B2
Application number: JP2003395868A
Authority: JP
Inventors: ウン−クォン・キム; ヨン−ギョン・チャン
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2002-12-09
Filing date: 2003-11-26
Publication date: 2009-07-22
Anticipated expiration: 2023-11-26
Also published as: CN1267784C; KR20040050235A; US20040125280A1; GB2396242B; US7517620B2; JP2004310036A; CN1506737A; KR100916603B1; TWI227794B; GB0325368D0; TW200409967A; GB2396242A

Description

本発明は液晶表示装置に係り、薄膜トランジスタアレイ部の上部にカラーフィルターを構成するＣＯＴ（color filter on TFT）構造の液晶表示装置用アレイ基板の製造方法に関する。

一般的に、液晶表示装置は液晶分子の光学的異方性と複屈折特性を利用して画像を表現するものであって、電界が印加されると液晶の配列が変わり、変わった液晶の配列方向によって光が透過する特性も変わる。

液晶表示装置は、電界生成電極が各々形成されている二枚の基板を電極が形成されている面が向かい合うように配置し、両基板間に液晶物質を注入した後に、両電極間に電圧を印加して生成される電界により液晶分子を動くようにして、これにより変わる光の透過率により画像を表現する装置である。

図１は、一般的な液晶表示装置を概略的に示した図面である。図示したように、カラー液晶表示装置１１は、上部基板５と、下部基板２２と、基板間に充填された液晶１４とで構成されている。上部基板５は、サブカラーフィルター８と各サブカラーフィルター８間に設けられたブラックマトリックス６を含んでおり、カラーフィルター８とブラックマトリックス６の上部に基板間に蒸着された共通電極１８をさらに含む。下部基板２２には、画素領域Ｐが定義され、画素領域Ｐには画素電極１７とスイッチング素子Ｔが構成されて、画素領域Ｐの周辺にアレイ配線が形成されている。

前記下部基板２２はアレイ基板とも称するが、スイッチング素子である薄膜トランジスタＴがマトリックス状に配置されており、このような多数の薄膜トランジスタＴに交差してゲート配線１３とデータ配線１５が形成される。

ここで、前記画素領域Ｐは上記ゲート配線１３とデータ配線１５が交差して定義される領域で、前記画素領域Ｐ上には前述したように透明な画素電極１７が形成される。前記画素電極１７は、インジウム−スズ−オキサイド（ＩＴＯ）のように光の透過率が比較的に優れた透明導電性金属を用いる。

前記画素電極１７と並列に接続したストレージキャパシターＣがゲート配線１３の上部に構成され、このストレージキャパシターＣの第１電極としてゲート配線１３の一部を用い、また、第２電極としてソース電極及びドレイン電極と同一層同一物質で形成されたアイランド状のストレージ金属層３０を用いる。この時、前記アイランド状のストレージ金属層３０は画素電極１７と接触して画素電極１７の信号を受けるように構成される。

ところで、前述したようなカラーフィルター基板としての上部基板５とアレイ基板としての下部基板２２を合着して液晶パネルを製作する場合に、上部基板５と下部基板２２の合着誤差による光漏れ不良などが発生する確率が非常に高い。

以下、図２を参照して説明する。図２は、図１のII−IIに沿って切断した断面図である。先に説明した通り、アレイ基板である第１基板２２とカラーフィルター基板である第２基板５の間に液晶層１４が位置している。また、アレイ基板２２の上部には、ゲート電極３２、アクティブ層３４、ソース電極３６、ドレイン電極３８を含む薄膜トランジスタＴが構成され、前記薄膜トランジスタＴの上部にはこれを保護する保護膜４０が構成されている。さらに、画素領域Ｐには前記薄膜トランジスタＴのドレイン電極３８と接触する透明画素電極１７が構成されていて、画素電極１７と並列に連結したストレージキャパシターＣがゲート配線１３の上部に構成されている。

前記上部基板５には前記ゲート配線１３とデータ配線１５と薄膜トランジスタＴに対応してブラックマトリックス６が構成されており、下部基板２２の画素領域Ｐに対応してカラーフィルター８ａ、８ｂ、８ｃが構成される。

この時、一般的なアレイ基板は、垂直クロストーク（cross talk）を防止するために、データ配線１５と画素電極１７を一定間隔Ａ離隔して構成し、ゲート配線１３と画素電極１７も一定間隔Ｂ離隔して構成する。

データ配線１５及びゲート配線１３と画素電極１７間の離隔した空間ＡＢは光漏れ現象が発生する領域であるために、上部カラーフィルター基板５に構成したブラックマトリックス６がこの部分を遮るように構成する。

また、前記薄膜トランジスタＴの上部に構成されたブラックマトリックス６は外部から照射された光が保護膜４０を通ってアクティブ層３４に影響を与えないようにするために光を遮断する役割をする。つまり、アクティブ層３４での光電流の発生を遮るように構成する。

ところが、前記上部基板５と下部基板２２を合着する工程において合着誤差（misalign）が発生する場合があるので、これを勘案して前記ブラックマトリックス６を設計する時に一定の値のマージンをおいて設計する場合、そのマージンだけ開口率が低下する。

また、マージンを越えた合着誤差が発生する場合、光漏れ領域Ａ、Ｂがブラックマトリックス６によりすべてを遮られない光漏れ不良が発生する場合がたびたびある。このような場合には、前記光漏れが外部に現れるので、液晶表示装置の画質を低下させる問題がある。

本発明は前述したような問題を解決するために提案されたものであって、アレイ基板にブラックマトリックスを設計する時の合着誤差のための工程マージンを設ける必要がなく開口率を改善することができ、高画質を具現する液晶表示装置を制作できる液晶表示装置用アレイ基板の製造方法を提供することを目的とする。

前述した目的を達成するための本発明による液晶表示装置用アレイ基板の製造方法は、基板上に構成して一方向に延長されたゲート配線を形成する段階と；前記ゲート配線と垂直に交差して多数の画素領域を定義するデータ配線を形成する段階と；前記ゲート配線とデータ配線の交差時点に位置し、ゲート電極とアクティブ層とソース電極とドレイン電極を含む薄膜トランジスタを形成する段階と；前記薄膜トランジスタとデータ配線の上部に第１絶縁膜を形成する段階と；前記ドレイン電極の一部を除いた領域の第１絶縁膜上のブラックマトリックスを形成する段階と；前記第１絶縁膜上のブラックマトリックスを包む第２絶縁膜を形成する段階と；前記第２絶縁膜と下部の第１絶縁膜を前記ドレイン電極の一部を露出する段階と；前記パターニングされた第２絶縁膜が形成した基板の全面に透明導電性物質を蒸着して前記露出されたドレイン電極と接触する第１透明電極層を形成する段階と；前記第１透明電極層をパターニングして前記露出したドレイン電極と接触する第１画素電極を前記画素領域に形成する段階と；前記第１画素電極の上部にカラーフィルターを形成する段階と；前記カラーフィルターが形成された基板の全面に非晶質の第２透明電極層を前記第１画素電極の上部と前記カラーフィルターの上部に形成する段階と；前記第２透明電極層の前記カラーフィルターに対応する部分にだけ、レーザーを照射して結晶化する段階と；前記結晶化してない部分の非晶質透明電極を除去して前記画素領域に対応して下部の第１画素電極と接触する結晶化された第２画素電極を形成する段階を含む。

液晶表示装置用アレイ基板製造方法は、前記ゲート配線とゲート電極の上部にゲート絶縁膜を形成する段階をさらに含む。

前記ゲート絶縁膜は前記アクティブ層とゲート電極の間に位置する。

前記薄膜トランジスタは前記アクティブ層とソース及びドレイン電極の間にオーミックコンタクト層をさらに含む。

前記ブラックマトリックスは不透明な感光性有機物質で構成されている。

前記液晶表示装置用アレイ基板製造方法は、前記ゲート配線の上部にストレージキャパシターを形成する段階をさらに含み、このようなストレージキャパシターを形成する段階は前記ゲート配線の上部にストレージキャパシターの第１電極の役割を行うアイランド状のストレージ金属層を形成する段階を含む。

また、前記ゲート電極はストレージキャパシターで第２電極の役割を行う。前記ストレージキャパシターは前記第１画素電極と接触する。

前記第１絶縁膜及び第２絶縁膜は無機絶縁物質で形成されて、前記無機絶縁物質は窒化シリコン（ＳｉＮ_x）及び酸化シリコン（ＳｉＯ₂）の中の一つである。

前記カラーフィルターはカラー樹脂で構成されている。

また、前記第２画素電極を形成する段階は前記第２透明電極層の中で結晶化してない非晶質部分だけを除去する除去液のＯＺ（（（ＣＯＯＨ）₂・Ｈ₂Ｏ＋Ｈ₂Ｏ））を印加する段階を含み、前記レーザーを照射する段階はＵＶランプを用いる。

また、前記レーザーを照射する段階はＫｒＦをレーザーの光源として用いる。

また、前述した目的を達成するための本発明による液晶表示装置用アレイ基板製造方法は、基板上に一方向に延長されたゲート配線とここに連結されたゲート電極を形成する段階と；前記ゲート電極上部に薄膜トランジスタを構成するアクティブ層とオーミックコンタクト層と、オーミックコンタクト層と接触して所定間隔離隔したソース電極及びドレイン電極を形成して、ソース電極で延長されて前記ゲート配線と垂直に交差して画素領域を定義するデータ配線を同一マスクを用いて同時に形成する段階と；前記薄膜トランジスタ及びデータ配線の上部に第１絶縁膜を形成する段階と；前記第１絶縁膜上に前記ドレイン電極の一部を除いた薄膜トランジスタとデータ配線及びゲート配線を包むブラックマトリックスを形成する段階と；前記ブラックマトリックスが形成された基板全面の第１絶縁膜上に第２絶縁膜を形成する段階と；前記第２絶縁膜と下部の第１絶縁膜をエッチングして前記ドレイン電極の一部を露出して前記画素領域に対応する基板の表面を露出する段階と；前記パターニングされた第２絶縁膜が形成された基板の全面に透明導電性物質を蒸着して前記露出されたドレイン電極と接触する第１透明電極層を形成する段階と；前記第１透明電極層をパターニングして前記露出されたドレイン電極と接触する第１画素電極を前記画素領域に形成する段階と；前記第１画素電極の上部にカラーフィルターを形成する段階と；前記カラーフィルターが形成された基板の全面に非晶質の第２透明電極層を前記第１画素電極の上部と前記カラーフィルターの上部に形成する段階と；前記第２透明電極層の前記カラーフィルターに対応した部分にだけレーザーを照射して結晶化する段階と；前記結晶化されてない部分の非晶質の透明電極を除去して前記画素領域に対応して下部の第１画素電極と接触する結晶化された第２画素電極を形成する段階を含む。

前記マスクは光が完全に透過する透過部と、光が完全に遮断される遮断部と光の一部だけ透過する半透過部で構成され、前記透過部は薄膜トランジスタを除いた画素領域に対応し、前記遮断部はデータ配線と薄膜トランジスタに対応し、前記半透過部は前記データ電極に対応する。

前記半遮断部はスリット及び半遮断性物質の中から構成する。

前記アクティブ層は純粋非晶質シリコンで構成され、前記オーミックコンタクト層は不純物が含む非晶質シリコンで構成されている。

前記薄膜トランジスタのオーミックコンタクト層は前記アクティブ層とソース電極及びドレイン電極の間に位置する。

前記ブラックマトリックスは不透明な有機物質で、または、不透明な感光性有機物質で構成されている。

前記液晶表示装置用アレイ基板製造方法は、前記ゲート配線の上部にストレージキャパシターを形成する段階をさらに含み、このようなストレージキャパシターを形成する段階は前記ゲート配線の上部にストレージキャパシターの第一電極の役割を行うアイランド状のストレージ金属層を形成する段階を含む。

また、前記ゲート電極はストレージキャパシターで第２電極の役割を行う。

前記ストレージキャパシターは前記第１画素電極と接触する。

前記第１絶縁膜及び第２絶縁膜は無機絶縁物質で形成され、前記無機絶縁物質は窒化シリコン（ＳｉＮ_x）及び酸化シリコン（ＳｉＯ₂）の中の一つである。

前記カラーフィルターはカラー樹脂で構成されている。

本発明によるＣＯＴ構造の液晶表示装置は、アレイ基板にブラックマトリックスを設計する時の合着誤差のための工程マージンをおく必要がないので開口率を改善する効果がある。また、第２画素電極を形成する工程でフォトエッチング工程を行わないため、下部のカラーフィルターパターニングが前記エッチング工程で使用された薬液によるダメージを受けない。このため、高画質を具現する液晶表示装置を制作できる効果がある。

また、薄膜トランジスタを形成する時、ソース電極及びドレイン電極とアクティブ層を第１マスク工程で形成することによって、工程の時間を短縮する同時に工程の費用を節減する効果がある。

以下、添附した図面を参照しながら、本発明による望ましい実施の形態を説明する。
−−第１の実施の形態−−
図３は、本発明による液晶表示装置用アレイ基板の構成を概略的に示した図面である。図３に示したように、基板１００上に一方向に延長されたゲート配線１０２をお互い平行に構成して、前記ゲート配線１０２と垂直に交差させて多数の画素領域Ｐを定義するデータ配線１１６を構成する。

前記ゲート配線１０２とデータ配線１１６の交差地点にはゲート電極１０４とアクティブ層１０８とソース電極１１２及びドレイン電極１１４を含む薄膜トランジスタＴを構成する。

前記ゲート配線１０２、データ配線１１６が交差して定義される画素領域Ｐにはドレイン電極１１４と接触する二重層の透明画素電極１２８、１３６とカラーフィルター（１３０ａ、１３０ｂ、１３０ｃ）を構成する。

前記透明電極１２８、１３６は、二重層で構成され、このうち、第１透明電極１２８はドレイン電極１１４と接触しながらカラーフィルター１３０ａ、１３０ｂ、１３０ｃの下部に構成し、第２透明電極１３６はカラーフィルター１３０ａ、１３０ｂ、１３０ｃの上部に構成する。

前記第２透明電極１３６は第１透明電極１２８を通してドレイン電極１１４と間接的に接触する形状である。第１透明電極１２８及び第２透明電極１３６はゲート配線１０２の上部に構成されたストレージキャパシターＣstと並列に連結する。

ストレージキャパシターＣstはゲート配線１０２の一部を第１電極として、前記第１透明電極１２８及び第２透明電極１３６と連結しながら前記ソース電極１１２、ドレイン電極１１４と同一層に同一物質で形成されたアイランド状のストレージ金属層１１８を第２電極とする。

ＣＯＴ構造においては、図示したように、前記薄膜トランジスタＴのアレイの上部にブラックマトリックス１２４と赤、緑、青色のカラーフィルター１３０ａ、１３０ｂ、１３０ｃが構成されている。

ブラックマトリックス１２４は光漏れ領域を遮る役割をし、ゲート配線１０２及びデータ配線１１６と薄膜トランジスタＴに対応して構成する。前記ブラックマトリックス１２４は不透明な有機物質を塗布して形成され、光を遮断する役割とともに薄膜トランジスタＴを保護する保護膜の役割をする。

前述した構成において、前記カラーフィルターの上部に第２透明電極（第２画素電極）を形成する時、別途のフォト工程を使用しないため、下部のカラーフィルターのパターニングがダメージを受ける不良を防止できる。

以下、図４Ａないし図４Ｉを参考して、本発明の実施の形態による液晶表示装置用アレイ基板の製造方法を説明する。図４Ａないし図４Ｉは、図３のＩＶ−ＩＶ線を切断して、本発明の第１の実施の形態による工程順序によって示した工程断面図である。図３の切断線ＩＶ−ＩＶは薄膜トランジスタと画素の切断線である。

図４Ａに示したように、基板１００上に導電性金属を蒸着して第１マスク工程でパターニングしてゲート配線１０２とゲート電極１０４を形成する。前記ゲート配線１０２とゲート電極１０４が形成された基板１００の全面に窒化シリコン（ＳｉＮ_x）と酸化シリコン（ＳｉＯ₂）を含む無機絶縁物質グループのうちから選択された一つを蒸着して第１絶縁層であるゲート絶縁膜１０６を形成する。

前記ゲート絶縁膜１０６上に純粋非晶質シリコン（ａ−Ｓｉ：Ｈ）と不純物が含まれた非晶質シリコン（ｎ+ａ−Ｓｉ：Ｈ）を蒸着して第２マスク工程でパターニングしてゲート電極１０４の上部のゲート絶縁膜１０６上にアクティブ層１０８とオーミックコンタクト層１１０を形成する。

次に、図４Ｂに示したように、前記アクティブ層１０８とオーミックコンタクト層１１０が形成された基板１００の全面にクロム（Ｃｒ）、銅（Ｃｕ）、モリブデン（Ｍｏ）またはこれらの合金を蒸着して第３マスク工程でパターニングして、前記オーミックコンタクト層１１０と各々接触するソース電極１１２及びドレイン電極１１４と、前記ソース電極１１２と連結されたデータ配線１１６と、前記ゲート配線１０２の上部にアイランド状のストレージ金属層１１８を形成する。

前記ソース電極１１２及びドレイン電極１１４が形成された基板１００の全面に窒化シリコン（ＳｉＮ_x）と酸化シリコン（ＳｉＯ₂）を含む無機絶縁物質グループのうちから選択された一つを蒸着して第２絶縁膜１２０を形成する。

この時、第２絶縁膜１２０の機能は後から形成される有機膜（ブラックマトリックス）と前記アクティブ層１０８の間に発生する接触不良を防止する機能をする。第２絶縁膜１２０は前記有機膜とアクティブ層１０８の間に接触不良が発生しないならばあえて形成する必要はない。

前述したような工程を通して薄膜トランジスタアレイ部を形成する工程が完了する。

次に、図４Ｃに示したように、前記第２絶縁膜１２０上部に誘電率が低い不透明な有機物質を塗布してブラック有機層１２２を形成する。前記ブラック有機層１２２は光を通過させない黒色で以後行われるパターニング工程によってブラックマトリックスになる。

次に、図４Ｄに示したように、第４マスク工程でパターニングして、前記薄膜トランジスタＴとデータ配線１１６及びゲート配線１０２の上部にブラックマトリックス１２４を形成する。前記薄膜トランジスタＴの上部に形成されたブラックマトリックス１２４は薄膜トランジスタＴを保護する保護層の役割も行う。

次に、図４Ｅに示したように、前記ブラックマトリックス１２４が形成された基板１００の全面に絶縁物質を蒸着して第３絶縁膜１２６を形成する。前記第３絶縁膜１２６は窒化シリコン（ＳｉＮ₂）と酸化シリコン（ＳｉＯ₂）を含んだ無機絶縁物質グループのうちから選択された一つを蒸着して使用したり、場合によっては、ベンゾシクロブテン（ＢＣＢ）とアクリル（acryl）系樹脂（resin）を含む有機絶縁物質グループのうちから選択された一つを蒸着して使用する。

図４Ｆに示したように、第５マスク工程で前記第３絶縁膜１２６と第２絶縁膜１２０と第１絶縁膜（ゲート絶縁膜）１０６をエッチングして、前記ドレイン電極１１４の一側と画素領域Ｐと、前記アイランド状のストレージ金属層１１８の一側を露出する工程を行う。この時、前記第１絶縁膜（ゲート絶縁膜）１０６は、パターニングされないで残る場合もあるが、もし残るとしたら以後の工程から形成されるカラーフィルターの高さを調節する役割を行う。

図４Ｇに示したように、前記パターニングされた第３絶縁膜１２６が形成された基板１００の全面に前述したようなインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含んだ透明な導電性金属を蒸着してマスク工程でパターニングして、前記露出されたドレイン電極１１４及び前記ストレージ金属層１１８と同時に接触しながら画素領域Ｐに位置する第１画素電極１２８が形成する。

続いて、前記第１画素電極１２８が形成された基板１００の全面にカラー樹脂を塗布して、多数の画素領域Ｐに赤色と緑色と青色のカラーフィルター１３０ａ、１３０ｂ、１３０ｃを各々形成する。このような前記赤色と緑色と青色のカラーフィルター１３０ａ、１３０ｂ、１３０ｃが形成される工程で、前記第１画素電極１２８はカラーフィルターを現像する現像液が第１絶縁膜に浸透するのを防ぐ役割を行う。

ゲート配線１０２とゲート電極１０４を包んでいるゲート絶縁膜１０６はこれらゲート配線１０２及びゲート電極１０４の段差によるピンホールやクラックのような欠点を持つ場合がある。したがって、カラーフィルターを現像する過程で現像液がこのピンホールやクラックへ浸透してゲート配線１０２とゲート電極１０４にダメージを与える場合が発生する。しかし、本発明のように、第１画素電極１２８がカラーフィルターの形成の前に前もって、その下部に形成されることによってこのような被害は起こらなく、工程の信頼感を高める効果がある。

図４Ｈに示したように、前記多数のカラーフィルター１３０ａ、１３０ｂ、１３０ｃのパターニングが形成された基板１００の全面に、前述した透明な導電性物質を蒸着して透明電極層１３２を蒸着する。この時、蒸着された透明電極層１３２は非晶質状態で、ＫｒＦを光源とするレーザーを照射して部分的に結晶化する。

すなわち、画素領域Ｐに対応する部分に集中的にレーザーを照射して結晶化する。この時、レーザー以外にもＵＶランプを強く当てても結晶化できる。

次に、図４Ｉに示したように、前記部分的に結晶化した透明電極を、ＯＺつまり（（（ＣＯＯＨ）₂・Ｈ₂Ｏ＋Ｈ₂Ｏ））に浸すと前記非晶質部分だけが除去され、前記画素領域Ｐには前記第１画素電極１２８と接触しながら前記カラーフィルター１３０ａ、１３０ｂ、１３０ｃのパターニングの上部に第２画素電極１３６が形成される。

この時、前記第２画素電極１３６を形成する工程で別途のフォト工程が行わないため、フォト工程時、現像液による下部のカラーフィルターパターニングのダメージを防ぐことができる。以上のような工程を通じて本発明によるＣＯＴ構造の液晶表示装置用基板を制作できる。

前述したような工程は第６マスク工程でアレイ基板を制作した。しかし、このようなマスク工程は減らせる。以下、第２の実施の形態は前記第１の実施の形態の変形例として、第１の実施の形態と比べて工程をもっと単純化できる方法を提案する。

−−第２の実施の形態−−
本発明の第２の実施の形態は、前述した薄膜トランジスタアレイ部の工程で前記ソース電極及びドレイン電極とアクティブ層を一度にパターニングしてＣＯＴ構造の液晶表示装置を制作する方法を提案する。

図５は、本発明の第２の実施の形態によるＣＯＴ構造の液晶表示装置用下部基板の構成を概略的に示した図面である。図示したように、基板２００上に一方向に延長されたゲート配線２０２をお互い平行に構成して、前記ゲート配線２０２と垂直に交差させて多数の画素領域Ｐを定義するデータ配線２２４を構成する。

前記ゲート配線２０２とデータ配線２２４の交差地点にはゲート電極２０４とアクティブ層２３２ａとソース電極２３８及びドレイン電極２４０を含む薄膜トランジスタＴを構成する。

前記ゲート配線２０２、データ配線２２４が交差して定義される画素領域Ｐにはドレイン電極２４０と接触する二重層の透明画素電極２５４、２６０とカラーフィルター（２５６ａ、２５６ｂ、２５６ｃ）を構成する。

前記透明電極２５４、２６０は、二重層で構成され、このうち第１透明電極２５４はドレイン電極２４０と接触しながらカラーフィルター２５６ａ、２５６ｂ、２５６ｃの下部に構成し、第２透明電極２６０はカラーフィルター２５６ａ、２５６ｂ、２５６ｃの上部に構成する。

前記第２透明電極２６０は第１透明電極２５４を通してドレイン電極２４０と間接的に接触する形状である。第１透明電極２５４及び第２透明電極２６０はゲート配線２０２の上部に構成されたストレージキャパシターＣstと並列に連結する。

ストレージキャパシターＣstはゲート配線２０２の一部を第１電極として、前記第１透明電極２５４及び第２透明電極２６０と連結しながら前記ソース電極２３８及びドレイン電極２４０と同一層同一物質で形成されたアイランド状のストレージ金属層２２８を第２電極とする。

この時、前記ソース電極２３８及びドレイン電極２４０とアクティブ層は同じ工程で形成される。このような場合、図示したように、必然的に前記データ配線２２４とソース電極２３８及びドレイン電極２４０とアイランド状のストレージ金属層２２８の周りに非晶質シリコン層２３０ａ、２３２ｂ、２３４ｃが露出する形状になる。

ＣＯＴ構造においては、図示したように、前記薄膜トランジスタＴのアレイの上部にブラックマトリックス２５０と赤、緑、青色のカラーフィルター２５６ａ、２５６ｂ、２５６ｃが構成される。

ブラックマトリックス２５０は光漏れ領域を遮る役割をし、ゲート配線２０２及びデータ配線２２４と薄膜トランジスタＴに対応して構成する。前記ブラックマトリックス２５０は不透明な有機物質を塗布して形成されて、光を遮断する役割とともに薄膜トランジスタＴを保護する保護膜の役割をする。

以下、図６Ａないし図６Ｍを参照して、本発明の第２の実施の形態によるＣＯＴ構造の薄膜トランジスタアレイ部とカラーフィルター部の製造工程を説明する。

図６Ａないし図６Ｍは、図５のＶＩ−ＶＩを切断して、本発明の第２の実施の形態による工程順序によって示した工程断面図である。図６Ａに示したように、基板２００上に薄膜トランジスタ領域Ｔと画素領域Ｐとデータ領域Ｄとストレージ領域Ｓを定義する。

前記多数の領域Ｄ，Ｔ，Ｐ，Ｓが定義される基板２００の全面に導電性金属を蒸着して第１マスク工程でパターニングしてゲート配線２０２とゲート電極２０４を形成する。

次に、図６Ｂに示したように、前記ゲート配線２０２とゲート電極２０４が形成された基板２００の全面に窒化シリコン（ＳｉＮ_x）と酸化シリコン（ＳｉＯ₂）を含む無機絶縁物質グループのうちから選択された一つを蒸着して第１絶縁層であるゲート絶縁膜２０８を形成する。

前記ゲート絶縁膜２０８上に純粋非晶質シリコン（ａ−Ｓｉ：Ｈ）と不純物が含まれた非晶質シリコン（ｎ+ａ−Ｓｉ：Ｈ）と第２導電性金属層２１４を順次形成する。続いて、前記第２金属層２１４の上部にフォト−レジストを塗布してＰＲ（Photo Resist）層を形成する。

この時、前記第２金属層はクロム（Ｃｒ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）を含む導電性金属グループのうちから選択された一つで形成する。

続いて、前記基板２００が離隔された上部に透過部Ｍ１と遮断部Ｍ２と半透過部Ｍ３で構成されたマスクＭを位置させる。

この時、前記遮断部Ｍ２はデータ領域Ｄと薄膜トランジスタ領域Ｔとストレージ領域Ｓに対応し、前記半透過部Ｍ３は前記薄膜トランジスタ領域Ｔの一部に対応し、前記透過部Ｍ１は前記薄膜トランジスタ領域Ｔを除いた画素領域Ｐに対応するように構成する。

前記マスクの上部へ光を照射して下部のＰＲ層２１６を露光して現像すると、図６Ｃに示したように、前記薄膜トランジスタ領域Ｔに対応して高さが違うＰＲパターニング２２０ａ，２２０ｂが残り、前記データ領域Ｄとストレージ領域Ｓには元々塗布された高さそのままのＰＲパターニングが残る。

前記薄膜トランジスタ領域Ｔに対応する部分のＰＲパターニング２２０ａ，２２０ｂの高さがお互い違う理由は、前記マスクの半透過部Ｍ３に対応した部分が上部から一部だけ露光して現像されたからだ。つまり、半透過部Ｍ３はスリットとか半透明な物質で構成されていて光を一部だけ透過して露光が部分的に起きる。このため、部分的に露光されたフォト−レジストは現像する時、一部分だけが現像できる。

続いて、前記ＰＲパターニング２２０ａ，２２０ｂの間から露出した下部の第２金属層２１４と不純物非晶質シリコン層２１２と純粋非晶質シリコン層を除去する工程を行うと、図６Ｄに示したように、前記ＰＲパターニング２２０ａ，２２０ｂの下部に構成されて、前記データ領域Ｄに対応してデータ配線２２４と前記データ配線２２４と連結しながら前記薄膜トランジスタ領域Ｔにアイランド状で構成されたソース−ドレイン電極層２２６と前記ストレージ領域Ｓに形成されたアイランド状のストレージ金属層２２８が形成される。

同時に、前記データ配線２２４の下部には第１半導体パターニング２３０が構成され、前記第１半導体パターニング２３０で前記ソース−ドレイン電極層２２６の下部まで延長された第２半導体パターニング２３２が構成され、前記アイランド状のストレージ金属層２２６の下部には第３半導体パターニング２３４が構成される。

各々は半導体パターニングには純粋非晶質シリコン層２３０ａ，２３２ａ，２３４ａと非晶質シリコン層２３０ｂ，２３２ｂ，２３４ｂが積層形状である。

次に、図６Ｅは、薄膜トランジスタに構成するアクティブチャンネル層を露出するための前段階のＰＲパターニング２２０ａ，２２０ｂをエッチングする除灰工程を行った際の形状を現した図面である。

前記マスクの半透過部（図６ＢのＭ３）に対応して一部だけ露光された部分は、以後形成されるアクティブチャンネルに対応する部分Ｅであって、これを除去するための除灰工程を行う。前記除灰工程は一種の乾式エッチング工程と同じで、前記アクティブチャンネルに対応する部分ＥのＰＲパターニングの高さほどＰＲパターニングが全体的に除去される。前記除灰工程を通じて前段階で形成されたＰＲパターニングは全体的に低くなり、新たなＰＲパターニング２３６を形成する。

このＰＲパターニング２３６の周りＦには前記データ配線２２４とソース−ドレイン電極層２２６と、アイランド状のストレージ金属層２２８が露出される現像が必然的に発生する。つまり、図６Ｅに示したように、ＰＲパターニング２３６の周りには半導体層が露出された部分Ｆが存在するようになる。

前記ＰＲパターニングの除灰工程が終了すると前記アクティブチャンネルＥに対応して露出されたソース−ドレイン電極層２２６とその下部の非晶質シリコン層２３６ｂを除去する工程を進めて、前記残ったＰＲパターニングを除去する。この時、前記ＰＲパターニング２３６の周りＦへ露出された金属層とその下部の非晶質シリコン層２３０ｂ、２３２ｂ，２３４ｂも除去される。

このような工程が完了すると、結果的に、図６Ｆに示したように、前記薄膜トランジスタ領域Ｔに対応してお互い所定間隔離隔されてアクティブチャンネルを露出するソース電極２３８とドレイン電極２４０と、ソース電極から延長されたデータ配線２２４と、前記ゲート配線２０４が一部上部にはアイランド状のストレージ金属層２２８を形成する。前記各構成要素の周りには必然的に純粋非晶質シリコン層２３０ａ，２３２ａ，２３４ａが露出された形状になる。

この時、前記薄膜トランジスタ領域Ｔに対応して構成された純粋非晶質シリコン層２３２ａをアクティブ層、上部の不純物非晶質シリコン層２３２ｂをオーミックコンタクト層と称する。

以上のように、図６Ｂと図６Ｆを通じた二つのマスク工程により薄膜トランジスタアレイ部を形成する工程が完了した。

次に、図６Ｇに示したように、前記ソース電極２３８及びドレイン電極２４０が形成された基板２００の全面に窒化シリコン（ＳｉＮ_x）と酸化シリコン（ＳｉＯ₂）を含む無機絶縁物質グループのうちから選択された一つを蒸着して、第２絶縁膜２４６を形成する。

この時、第２絶縁膜２４６の機能は以後に形成される有機膜２４８と前記アクティブ層２３２ａの間に発生する接触不良を防止するための機能をする。次に、前記第２絶縁膜２４６の上部に誘電率が低い不透明な有機物質を塗布してブラック有機層２４８を形成する。

次に、図６Ｈに示したように、第３マスク工程でパターニングして前記薄膜トランジスタ領域Ｔとデータ配線２２４及びアイランド状のストレージ金属層２２８の一部だけを遮るようにパターニングされたブラックマトリックス２５０を形成する。

次に、図６Ｉに示したように、前記ブラックマトリックス２５０を形成された基板２００の全面に絶縁物質を蒸着して第３絶縁膜２５２を形成する。前記第３絶縁膜２５２は窒化シリコン（ＳｉＮ_x）と酸化シリコン（ＳｉＯ₂）を含む無機絶縁物質グループのうちから選択された一つを蒸着したり、場合によってはベンゾシクロブテン（ＢＣＢ）とアクリル（acryl）系樹脂（resin）を含む有機絶縁物質グループのうちから選択された一つを塗布して用いる。

図６Ｊに示したように、第４マスク工程で前記第３絶縁膜２５２と第２絶縁膜２４６と第１絶縁膜（ゲート絶縁膜）２０６をエッチングして、前記ドレイン電極２４０の一側と画素領域Ｐと前記アイランド状の金属層２２８の一側を露出する工程を行う。

図６Ｋに示したように、前記パターニングされた第３絶縁膜２５２が形成された基板２００の全面に前述したようなインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含んだ透明な導電性金属を蒸着して第５マスク工程でパターニングして、前記露出されたドレイン電極２４０と前記アイランド状のストレージ金属層２２８を同時に接触しながら画素領域Ｐに位置する第１画素電極２５４を形成する。

続いて、前記第１画素電極２５４を形成された基板２００の全面にカラー樹脂を塗布して、多数の画素領域Ｐに赤色と緑色と青色のカラーフィルター２５６ａ、２５６ｂ、２５６ｃを各々形成する。

図６Ｉに示したように、前記多数のカラーフィルター２５６ａ、２５６ｂ、２５６ｃが形成された基板２００の全面に前述した透明電極を蒸着して透明電極層２５８を蒸着する。この時、蒸着された透明電極層２５８は非晶質状態で、ＫｒＦを光源とするレーザーを照射して部分的に結晶化できる。すなわち、画素領域Ｐに対応する部分に集中的にレーザーを照射して結晶化する。この時、レーザー以外にもＵＶランプを強く当てても結晶化できる。

次に、図６Ｍに示したように、前記部分的に結晶化した透明電極をＯＺつまり、（（（ＣＯＯＨ）₂・Ｈ₂Ｏ＋Ｈ₂Ｏ））に浸すと前記非晶質部分だけが除去されて、前記画素領域Ｐには前記第１画素電極２５４と接触しながら前記カラーフィルター２５６ａ、２５６ｂ、２５６ｃパターニング上部に構成する第２画素電極２６０が形成される。

この時、前記第２画素電極２６０を形成する工程で別途のフォト工程が進行しないため、フォト工程時、現像液による下部のカラーフィルターパターニングのダメージを防ぐことができる。

また、前述したような工程は５つのマスク工程で制作されるため前記第１の実施の形態に比べて第１マスク工程を減らせて工程の時間を短縮する同時に工程の費用を節減する効果がある。

上述したように、本発明を要約すれば、カラーフィルターを下部基板に構成してカラーフィルター間領域、つまり薄膜トランジスタとゲート配線及びデータ配線の上部にブラックマトリックスを構成する。このようにすると、別途のＰＲパターニング工程を行わなくても済むので、ＰＲパターニングを現像する現像液や、これを除去する除去液によった前記カラーフィルターが影響を受けない長所がある。

また、前記画素領域には第１透明電極とカラーフィルターと第２透明電極の順に構成するが、前記第１透明電極はドレイン電極と直接接触する構成で、前記第２透明電極は前記第１透明電極と接触するように構成する。

この時、前記第２透明電極をパターニングする工程は別途のＰＲパターニング工程を行わないで、前記第２透明電極を蒸着した後に、画素領域に対応する部分にだけレーザーを照射し結晶化した後、非晶質の電極だけをエッチングするエッチング溶液を用いて、これを除去する工程を行うにあたって、第２透明電極を各画素ごと独立的にパターニングできる。この時、前記レーザーだけではなく、ＵＶランプを強く当てても結晶化できる。このようにすると、別途のＰＲパターニング工程を行わなくても済むので、ＰＲパターニング時、必要な現像液とか除去液による下部のカラーフィルターのパターニングがダメージを受けない。従って、高画質の液晶表示装置が制作できる。

一般的な液晶表示装置の構成を概略的に示した図面である。図１のＩＩ−ＩＩ線に沿って切断して示した液晶表示装置の断面図である。本発明の第１の実施の形態によるＣＯＴ構造の液晶表示装置用アレイ基板の一部を概略的に示した平面図である。図３のＩＶ−ＩＶ線に沿って切断して、本発明の第１の実施の形態による工程順序によって示した断面図である。図４Ａに続く工程順序を示した断面図である。図４Ｂに続く工程順序を示した断面図である。図４Ｃに続く工程順序を示した断面図である。図４Ｄに続く工程順序を示した断面図である。図４Ｅに続く工程順序を示した断面図である。図４Ｆに続く工程順序を示した断面図である。図４Ｇに続く工程順序を示した断面図である。図４Ｈに続く工程順序を示した断面図である。本発明の第２の実施の形態によるＣＯＴ構造の液晶表示装置用アレイ基板の一部を概略的に示した平面図である。図５のＶＩ−ＶＩ線に沿って切断して、本発明の第２の実施の形態による工程順序によって示した工程断面図である。図６Ａに続く工程順序を示した断面図である。図６Ｂに続く工程順序を示した断面図である。図６Ｃに続く工程順序を示した断面図である。図６Ｄに続く工程順序を示した断面図である。図６Ｅに続く工程順序を示した断面図である。図６Ｆに続く工程順序を示した断面図である。図６Ｇに続く工程順序を示した断面図である。図６Ｈに続く工程順序を示した断面図である。図６Ｉに続く工程順序を示した断面図である。図６Ｊに続く工程順序を示した断面図である。図６Ｋに続く工程順序を示した断面図である。図６Ｌに続く工程順序を示した断面図である。

符号の説明

１００：基板、１０２：ゲート配線、１０４：ゲート電極、１０６：ゲート絶縁膜、１０８：アクティブ層、１１０：オーミックコンタクト層、１１２：ソース電極、１１４：ドレイン電極、１２０：第１保護膜、１２４：ブラックマトリックス、１２６：第２保護膜、１２８：第１画素電極、１３０：カラーフィルター、１３６：第２画素電極。

Claims

基板上に構成されて一方向に延長されたゲート配線を形成する段階と；
前記ゲート配線と垂直に交差して多数の画素領域を定義するデータ配線を形成する段階と；
前記ゲート配線とデータ配線の交差時点に位置し、ゲート電極とアクティブ層とソース電極とドレイン電極を含む薄膜トランジスタを形成する段階と；
前記薄膜トランジスタとデータ配線の上部に第１絶縁膜を形成する段階と；
前記ドレイン電極の一部を除いた領域の第１絶縁膜上のブラックマトリックスを形成する段階と；
前記第１絶縁膜上のブラックマトリックスを包む第２絶縁膜を形成する段階と；
前記第２絶縁膜と下部の第１絶縁膜をエッチングして前記ドレイン電極の一部を露出する段階と；
前記パターニングされた第２絶縁膜が形成した基板の全面に透明導電性物質を蒸着して前記露出されたドレイン電極と接触する第１透明電極層を形成する段階と；
前記第１透明電極層をパターニングして前記露出したドレイン電極と接触する第１画素電極を前記画素領域に形成する段階と；
前記第１画素電極の上部にカラーフィルターを形成する段階と；
前記カラーフィルターが形成された基板の全面に非晶質の第２透明電極層を前記第１画素電極の上部と前記カラーフィルターの上部に形成する段階と；
前記第２透明電極層の前記カラーフィルターに対応する部分にだけ、レーザーを照射して結晶化する段階と；
前記結晶化してない部分の非晶質透明電極を除去して前記画素領域に対応して下部の第１画素電極と接触する結晶化された第２画素電極を形成する段階
を含む液晶表示装置用アレイ基板の製造方法。
前記ゲート配線とゲート電極の上部にゲート絶縁膜を形成する段階をさらに含む
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
前記ゲート絶縁膜は前記アクティブ層とゲート電極の間に位置する
ことを特徴とする請求項２に記載の液晶表示装置用アレイ基板の製造方法。
前記薄膜トランジスタは、前記アクティブ層とソース電極及びドレイン電極の間にオーミックコンタクト層をさらに含む
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
前記ブラックマトリックスは、不透明な有機物質である
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
前記ブラックマトリックスは、不透明な感光性有機物質である
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
前記ゲート配線の上部にストレージキャパシターを形成する段階をさらに含む
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
前記ストレージキャパシターを形成する段階は前記ゲート配線の上部にストレージキャパシターの第１電極の役割を行うアイランド状のストレージ金属層を形成する段階を含み、前記ゲート電極はストレージキャパシターで第２電極の役割を行う
ことを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
前記ストレージキャパシターは前記第１画素電極と接触する
ことを特徴とする請求項８に記載の液晶表示装置用アレイ基板の製造方法。
前記第１絶縁膜及び第２絶縁膜は無機絶縁物質で形成する
ことを特徴とする請求項８に記載の液晶表示装置用アレイ基板の製造方法。
前記無機絶縁物質は窒化シリコン（ＳｉＮ_x）及び酸化シリコン（ＳｉＯ₂）の中の一つである
ことを特徴とする請求項１０に記載の液晶表示装置用アレイ基板の製造方法。
前記カラーフィルターはカラー樹脂で構成されている
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
前記第２画素電極を形成する段階は前記第２透明電極層の中で結晶化してない非晶質部分だけを除去する除去液のＯＺ（（（ＣＯＯＨ）₂・Ｈ₂Ｏ＋Ｈ₂Ｏ））を印加する段階を含む
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
前記レーザーを照射する段階はＵＶランプを利用する
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
前記レーザーを照射する段階はＫｒＦをレーザーの光源として利用する
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板の製造方法。
基板上に一方向に延長されたゲート配線とここに連結されたゲート電極を形成する段階と；
前記ゲート電極上部に薄膜トランジスタを構成するアクティブ層とオーミックコンタクト層と、オーミックコンタクト層と接触して所定間隔離隔したソース電極及びドレイン電極を形成して、ソース電極で延長されて前記ゲート配線と垂直に交差して画素領域を定義するデータ配線を同一マスクを用いて同時に形成する段階と；
前記薄膜トランジスタ及びデータ配線の上部に第１絶縁膜を形成する段階と；
前記第１絶縁膜上に前記ドレイン電極の一部を除いた薄膜トランジスタとデータ配線及びゲート配線を包むブラックマトリックスを形成する段階と；
前記ブラックマトリックスが形成された基板全面の第１絶縁膜上に第２絶縁膜を形成する段階と；
前記第２絶縁膜と下部の第１絶縁膜をエッチングして前記ドレイン電極の一部を露出して前記画素領域に対応する基板の表面を露出する段階と；
前記パターニングされた第２絶縁膜が形成された基板の全面に透明導電性物質を蒸着して前記露出されたドレイン電極と接触する第１透明電極層を形成する段階と；
前記第１透明電極層をパターニングして前記露出されたドレイン電極と接触する第１画素電極を前記画素領域に形成する段階と；
前記第１画素電極の上部にカラーフィルターを形成する段階と；
前記カラーフィルターが形成された基板の全面に非晶質の第２透明電極層を前記第１画素電極の上部と前記カラーフィルターの上部に形成する段階と；
前記第２透明電極層の前記カラーフィルターに対応した部分にだけレーザーを照射して結晶化する段階と；
前記結晶化されてない部分の非晶質の透明電極を除去して前記画素領域に対応して下部の第１画素電極と接触する結晶化された第２画素電極を形成する段階と
を含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
前記マスクは、光が完全に透過する透過部と、光が完全に遮断される遮断部と光の一部だけ透過する半透過部で構成されている
ことを特徴とする請求項１６に記載の液晶表示装置用アレイ基板の製造方法。
前記透過部は薄膜トランジスタを除いた画素領域に対応し、前記遮断部はデータ配線と薄膜トランジスタに対応し、前記半透過部は前記データ電極に対応する
ことを特徴とする請求項１７に記載の液晶表示装置用アレイ基板の製造方法。
前記半遮断部はスリット及び半遮断性物質の中から構成する
ことを特徴とする請求項１８に記載の液晶表示装置用アレイ基板の製造方法。
前記アクティブ層は純粋非晶質シリコンであり、前記オーミックコンタクト層は不純物が含む非晶質シリコンである
ことを特徴とする請求項１８に記載の液晶表示装置用アレイ基板の製造方法。
前記ゲート配線とゲート電極の上部にゲート絶縁膜を形成する段階を含む
ことを特徴とする請求項１６に記載の液晶表示装置用アレイ基板の製造方法。
前記ゲート絶縁膜は前記アクティブ層とゲート電極の間に位置する
ことを特徴とする請求項２１に記載の液晶表示装置用アレイ基板の製造方法。
前記薄膜トランジスタのオーミックコンタクト層は前記アクティブ層とソース電極及びドレイン電極の間に位置する
ことを特徴とする請求項１６に記載の液晶表示装置用アレイ基板の製造方法。
前記ブラックマトリックスは不透明な有機物質である
ことを特徴とする請求項１６に記載の液晶表示装置用アレイ基板の製造方法。
前記ブラックマトリックスは不透明な感光性有機物質である
ことを特徴とする請求項１６に記載の液晶表示装置用アレイ基板の製造方法。
前記ゲート配線の上部にストレージキャパシターを形成する段階をさらに含む
ことを特徴とする請求項１６に記載の液晶表示装置用アレイ基板の製造方法。
前記ストレージキャパシターを形成する段階は前記ゲート配線の上部にストレージキャパシターの第一電極の役割を行うアイランド状のストレージ金属層を形成する段階を含み、前記ゲート電極はストレージキャパシターで第２電極の役割を行う
ことを特徴とする請求項２６に記載の液晶表示装置用アレイ基板の製造方法。
前記ストレージキャパシターは前記第１画素電極と接触する
ことを特徴とする請求項２７に記載の液晶表示装置用アレイ基板の製造方法。
前記第１絶縁膜及び第２絶縁膜は無機絶縁物質で形成する
ことを特徴とする請求項１６に記載の液晶表示装置用アレイ基板の製造方法。
前記無機絶縁物質は窒化シリコン（ＳｉＮ_x）及び酸化シリコン（ＳｉＯ₂）の中の一つである
ことを特徴とする請求項２９に記載の液晶表示装置用アレイ基板の製造方法。
前記カラーフィルターはカラー樹脂で構成されている
ことを特徴とする請求項１６に記載の液晶表示装置用アレイ基板の製造方法。
前記第２画素電極を形成する段階は前記第２透明電極層の中で結晶化してない非晶質部分だけを除去する除去液のＯＺ（（（ＣＯＯＨ）₂・Ｈ₂Ｏ＋Ｈ₂Ｏ））を印加する段階を含む
ことを特徴とする請求項１６に記載の液晶表示装置用アレイ基板の製造方法。
前記レーザーを照射する段階はＵＶランプを利用する
ことを特徴とする請求項１６に記載の液晶表示装置用アレイ基板の製造方法。
前記レーザーを照射する段階はＫｒＦをレーザーの光源として利用する
ことを特徴とする請求項１６に記載の液晶表示装置用アレイ基板の製造方法。