KR101695415B1 - 표시 기판 및 이의 제조 방법 - Google Patents
표시 기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101695415B1 KR101695415B1 KR1020100006340A KR20100006340A KR101695415B1 KR 101695415 B1 KR101695415 B1 KR 101695415B1 KR 1020100006340 A KR1020100006340 A KR 1020100006340A KR 20100006340 A KR20100006340 A KR 20100006340A KR 101695415 B1 KR101695415 B1 KR 101695415B1
- Authority
- KR
- South Korea
- Prior art keywords
- black
- shielding portion
- light
- optical density
- colored
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 31
- 239000011159 matrix material Substances 0.000 claims abstract description 26
- 238000004040 coloring Methods 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 73
- 230000003287 optical effect Effects 0.000 claims description 40
- 239000004973 liquid crystal related substance Substances 0.000 claims description 20
- 230000002950 deficient Effects 0.000 claims description 12
- 238000005286 illumination Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 230000008439 repair process Effects 0.000 claims description 10
- 239000012044 organic layer Substances 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 claims description 5
- 239000002184 metal Substances 0.000 description 19
- 101100277337 Arabidopsis thaliana DDM1 gene Proteins 0.000 description 14
- 101100043657 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CHA1 gene Proteins 0.000 description 14
- 101100068676 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) gln-1 gene Proteins 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 101000831940 Homo sapiens Stathmin Proteins 0.000 description 3
- 102100024237 Stathmin Human genes 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Images
Classifications
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
- A47L13/00—Implements for cleaning floors, carpets, furniture, walls, or wall coverings
- A47L13/10—Scrubbing; Scouring; Cleaning; Polishing
- A47L13/20—Mops
- A47L13/24—Frames for mops; Mop heads
- A47L13/254—Plate frames
- A47L13/255—Plate frames for mops of textile fringes or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
- A47L13/00—Implements for cleaning floors, carpets, furniture, walls, or wall coverings
- A47L13/10—Scrubbing; Scouring; Cleaning; Polishing
- A47L13/50—Auxiliary implements
- A47L13/58—Wringers for scouring pads, mops, or the like, combined with buckets
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Optical Filters (AREA)
Abstract
표시 기판은 복수의 트랜지스터들, 블랙 매트릭스부 및 착색 스페이서를 포함한다. 복수의 트랜지스터들은 복수의 게이트 배선들과 교차하는 복수의 데이터 배선들에 연결된다. 블랙 매트릭스부는 게이트 배선들과 데이터 배선들을 덮는 제1 블랙 차광부와 제1 블랙 차광부 보다 얇은 두께로 트랜지스터들의 채널들을 덮는 제2 블랙 차광부를 포함한다. 착색 스페이서는 제2 블랙 차광부 위에 배치된다.
Description
본 발명은 표시 기판 및 이의 제조 방법에 관한 것으로 보다 상세하게는 표시 품질을 향상시키기 위한 표시 기판 및 이의 제조 방법에 관한 것이다.
일반적으로 액정표시장치는 액정표시패널과 상기 액정표시패널에 광을 제공하는 백라이트 유닛을 포함한다. 상기 액정표시패널은 박막 트랜지스터들이 배열된 어레이 기판과, 상기 어레이 기판에 대향하여 컬러 필터가 형성된 컬러필터 기판을 포함하고, 상기 어레이 기판과 컬러필터 기판 사이에 개재된 액정층을 포함한다. 상기 액정표시장치는 액정 배열의 변화에 따른 광의 투과율로 계조를 표시한다.
최근 얼라인 마진 및 개구율을 개선하기 위해 상기 어레이 기판에 컬러 필터 및 블랙 매트릭스를 형성하는 표시 기판이 개발되고 있다. 상기 블랙 매트릭스가 상기 표시 기판에 형성되는 구조에서, 상기 표시 기판에 형성된 박막 트랜지스터의 채널 영역에 대해서는 상기 블랙 매트릭스를 개구하였다. 상기 표시 기판의 불량 화소 리페어 공정시 상기 채널 영역에 상기 블랙 매트릭스가 형성되면, 상기 불량 화소 리페어 공정시 상기 박막 트랜지스터의 채널을 관찰할 수 없으므로 상기 리페어 공정을 용이하게 하기 위해 상기 채널 영역에 대응하여 상기 블랙 매트릭스를 제거하였다.
이에 따라서 상기 채널 영역에서 빛샘이 발생하는 문제점이 발생하였고, 또한, 상기 채널 영역과 상기 채널 영역의 주변과의 단차에 의해 컬럼 스페이서의 높이가 불균일하게 형성되는 문제점이 발생하였다. 상기 컬럼 스페이서의 불균일한 문제점은 액정 적하 마진 및 스미어(Smear) 마진 등의 저하 원인이 된다. 또한, 상기 단차는 후속 공정에서 잔류물에 의한 불량을 야기하는 원인이 된다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 구조 특성 및 공정 마진을 개선하기 위한 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 복수의 트랜지스터들, 블랙 매트릭스부 및 착색 스페이서를 포함한다. 상기 복수의 트랜지스터들은 복수의 게이트 배선들과 교차하는 복수의 데이터 배선들에 연결된다. 상기 블랙 매트릭스부는 상기 게이트 배선들과 상기 데이터 배선들을 덮는 제1 블랙 차광부와 상기 제1 블랙 차광부 보다 얇은 두께로 상기 트랜지스터들의 채널들을 덮는 제2 블랙 차광부를 포함한다. 상기 착색 스페이서는 상기 제2 블랙 차광부 위에 배치된다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 위에 복수의 게이트 배선들과 교차하는 복수의 데이터 배선들에 연결된 복수의 트랜지스터들을 형성한다. 상기 게이트 배선들과 상기 데이터 배선들을 덮는 제1 블랙 차광부와 상기 제1 블랙 차광부 보다 얇은 두께로 상기 트랜지스터들의 채널들을 덮는 제2 블랙 차광부를 포함하는 블랙 매트릭스부를 형성한다. 상기 트랜지스터들 중 제1 트랜지스터의 상기 제2 블랙 차광부 위에 배치된 착색 스페이서 및 상기 트랜지스터들 중 제2 트랜지스터의 상기 제2 블랙 차광부 위에 배치된 착색 차광부를 형성한다.
이러한 표시 기판 및 이의 제조 방법에 따르면, 채널 영역에 대응하여 적외선 조명계에서 인식 가능할 정도의 얇은 두께의 블랙 차광부를 형성함으로써 채널 리페어 공정을 용이하게 하고, 상기 채널 영역에서 빛샘을 방지할 수 있다. 또한 상기 채널 영역에 얇은 두께의 블랙층을 형성함으로써 주변의 블랙 매트릭스부와의 단차를 작게 하여 후속 공정이 유기 절연층 및 컬러 필터에 의해 평탄화를 용이하게 할 수 있다. 따라서 상기 채널 영역 위에 배치되는 착색 스페이서의 높이를 균일하게 하여 액정 적하 마진 및 스미어(Smear) 마진 등을 개선할 수 있고, 후속 공정, 즉, 화소 전극 형성 공정시의 잔사에 의한 불량을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1의 I-I'선을 따라 절단한 표시 장치의 단면도이다.
도 3a 내지 도 3i는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도 및 평면도들이다.
도 2는 도 1의 I-I'선을 따라 절단한 표시 장치의 단면도이다.
도 3a 내지 도 3i는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도 및 평면도들이다.
이하, 도면들을 참조하여 본 발명의 표시장치의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 I-I'선을 따라 절단한 표시 장치의 단면도이다.
도 1 및 도 2를 참조하면, 상기 표시 장치는 표시 기판(100), 대향 기판(200) 및 액정층(300)을 포함한다.
상기 표시 기판(100)은 제1 베이스 기판(101), 제1 금속 패턴, 게이트 절연층(120), 제2 금속 패턴, 블랙 매트릭스부(BM), 컬러 필터들(CF1, CF2), 유기 절연층(160), 보호 절연층(170), 화소 전극들(PE1, PE2), 착색 스페이서(192) 및 착색 차광부(195)를 포함한다.
상기 제1 금속 패턴은 상기 제1 베이스 기판(101) 위에 배치되고, 복수의 게이트 배선들(GLn-1, GLn), 각 게이트 배선(GLn)으로부터 돌출된 복수의 게이트 전극들(GE)을 포함한다. 상기 게이트 배선들(GLn-1, GLn)은 제1 방향으로 연장되고, 상기 제1 방향과 교차하는 제2 방향으로 배열된다.
상기 게이트 절연층(120)은 상기 제1 금속 패턴을 덮도록 상기 제1 베이스 기판(101) 위에 배치된다. 상기 게이트 절연층(120)은 무기 절연 물질로 형성될 수 있다. 예를 들면, 상기 게이트 절연층(120)은 산화 실리콘(SiOx), 질화 실리콘(SiNx)으로 형성될 수 있다.
상기 제2 금속 패턴은 상기 게이트 절연층(120) 위에 배치되고, 복수의 데이터 배선들(DLm, DLm+1, DLm+2), 각 데이터 배선(DLm)으로부터 돌출된 복수의 소스 전극들(SE1, SE2), 및 상기 소스 전극들(SE1, SE2)과 이격된 드레인 전극들(DE1, DE2)을 포함한다. 또한, 상기 제2 금속 패턴은 상기 드레인 전극들(DE1, DE2)과 연결된 복수의 콘택 전극들(CE1. CE2)을 더 포함할 수 있다.
상기 데이터 배선들(DLm, DLm+1, DLm+2)은 상기 제2 방향으로 연장되고, 상기 제1 방향으로 배열된다. 상기 제2 금속 패턴의 아래에는 반도체층(131) 및 저항성 접촉층(132)이 배치된다. 상기 소스 전극들(SE1, SE2) 및 드레인 전극들(DE1, DE2)에 의해 노출된 반도체층(131)에 의해 복수의 트랜지스터들(TR1, TR2) 의 채널들(CH1, CH2)이 정의된다.
상기 블랙 매트릭스부(BM)는 상기 게이트 배선들(GLn-1, GLn), 상기 데이터 배선들(DLm, DLm+1, DLm+2)이 형성된 영역 위에 배치된 제1 블랙 차광부(151) 및 상기 채널들(CH1, CH2)이 형성된 채널 영역들(CHA1, CHA2) 위에 배치된 제2 블랙 차광부(152)를 포함한다. 상기 제1 블랙 차광부(151)는 상기 게이트 절연층(120)의 상부면으로부터 제1 두께(t1)로 상기 게이트 배선들(GLn-1, GLn) 및 상기 데이터 배선들(DLm, DLm+1, DLm+2)을 덮도록 형성되고, 상기 제2 블랙 차광부(152)는 상기 게이트 절연층(120)의 상부면으로부터 상기 제1 두께(t1) 보다 얇은 제2 두께(t2)로 상기 채널들(CH1, CH2)을 덮도록 형성된다.
상기 제1 블랙 차광부(151)는 아래에 형성된 상기 게이트 배선들(GLn-1, GLn) 및 상기 데이터 배선들(DLm, DLm+1, DLm+2)의 영향으로 광학 밀도(OD ; Optica Density)가 약 4.0 이상에서 빛을 차단할 수 있다. 예를 들면, 상기 제1 블랙 차광부(151)는 1 ㎛의 두께에 따른 광학 밀도(OD)가 약 2.0 수준인 차광 물질로 약 2㎛ 의 두께로 형성하여 빛을 차단할 수 있다. 한편, 상기 제2 블랙 차광부(152)는 적외선 조명계를 통해 상기 채널 영역들(CHA1, CHA2)을 시인하기 위해서 상기 광학 밀도(OD)는 약 2.7 이하를 가져야 한다. 이에, 상기 제2 블랙 차광부(152)는 1 ㎛의 두께에 따른 광학 밀도(OD)가 약 2.0 수준인 차광 물질로 약 1.0 ㎛ 의 두께로 형성한다. 이에 따라서, 상기 채널 영역들(CHA1, CHA2)을 상기 적외선 조명계를 통해 시인하여 채널 리페어 공정을 진행할 수 있다. 결과적으로, 상기 제1 블랙 차광부(151)의 광학 밀도(OD)는 약 3.6 내지 약 4.4 이고, 제1 두께(t1)는 약 1.8 ㎛ 내지 약 2.2 ㎛ 이다. 상기 제2 블랙 차광부(152)의 광학 밀도(OD)는 약 2.0 내지 약 2.6 이고, 제2 두께(t2)는 약 1.0 ㎛ 내지 약 1.3 ㎛ 이다. 상기 제1 블랙 차광부(151)의 상기 제1 두께(t1)와 상기 제2 블랙 차광부(152)의 상기 제2 두께(t2)의 차는 약 0.7 ㎛ 내지 약 1 ㎛ 이다.
상기 컬러 필터들(CF1, CF2)은 상기 블랙 매트릭스부(BM)에 의해 노출된 영역, 즉 상기 제1 베이스 기판(101)의 투과 영역에 배치된다. 상기 컬러 필터들(CF1, CF2)은 투과된 광을 컬러 광으로 변환시킨다.
상기 유기 절연층(160)은 상기 블랙 매트릭스부(BM) 및 상기 컬러 필터들(CF1, CF2)을 덮도록 상기 제1 베이스 기판(101) 위에 배치된다. 상기 제1 및 제2 블랙 차광부들(151, 152)의 약 0.7 ㎛ 내지 약 1 ㎛ 의 단차는 상기 유기 절연층(160)에 의해 제거될 수 있다.
상기 보호 절연층(170)은 상기 유기 절연층(160) 위에 형성되고, 상기 홀들(H1, H2)에 대응하여 복수의 콘택홀들(CT1, CT2)이 형성된다. 상기 보호 절연층(170)은 무기 절연 물질, 예를 들면, 산화 실리콘(SiOx) 및 질화 실리콘(SiNx) 등으로 형성될 수 있다.
상기 화소 전극들(PE1, PE2)은 투명 도전 물질로 형성되고, 상기 복수의 콘택홀들(CT1, CT2)을 통해 상기 트랜지스터들(TR1, TR2)과 전기적으로 각각 연결된다.
상기 착색 스페이서(192)는 상기 표시 기판(100)과 상기 대향 기판(200)의 간격을 일정하게 유지시킨다. 상기 착색 스페이서(192)는 제1 트랜지스터(TR1)의 상기 제1 채널 영역(CHA1) 위, 즉, 상기 제2 블랙 차광부(152) 위에 배치된다. 상기 제1 및 제2 채널 영역(CHA1, CHA2)에 상기 제1 두께의 상기 제1 블랙 차광부(151) 보다 얇은 제2 두께의 제2 블랙 차광부(152)를 형성함으로써 상기 제1 및 제2 블랙 차광부(151, 152)에 의해 단차 정도는 상기 컬러 필터들(CF1, CF2) 및/또는 상기 유기 절연층(160)에 의해 커버될 수 있다. 따라서 상기 제2 블랙 차광부(152) 위에 배치된 복수의 착색 스페이서들(192)은 균일한 높이로 형성될 수 있다. 상기 착색 스페이서들(192)이 균일한 높이를 가짐으로써 액정 적하 마진 및 스미어(Smear) 마진 등을 개선할 수 있다.
본 실시예에 따르면, 상기 착색 스페이서들(192)이 배치되는 영역의 하부막을 평탄화시키기 위해 별도의 금속 패턴을 투과 영역에 배치하지 않아도 되므로 상기 표시 기판(100)의 개구율을 향상시킬 수 있다.
상기 표시 기판(100)은 착색 차광부(195)를 더 포함할 수 있다. 상기 착색 차광부(195)는 상기 착색 스페이서(192)가 형성되지 않은 제2 채널 영역(CHA2) 위에 배치되어, 상기 제2 채널 영역(CHA2)의 빛샘을 차단한다. 상기 착색 스페이서(192)는 제1 높이(HT1)로 형성되고, 상기 착색 차광부(195)는 상기 액정층(300)의 셀 갭 및 액정량 마진 등을 고려하여 상기 제1 높이(HT1) 보다 낮은 제2 높이(HT2)로 형성된다. 상기 착색 스페이서(192)의 상기 제1 높이(HT1)는 약 2.0 ㎛ 내지 약 4.0 ㎛ 이고, 상기 착색 차광부(195)의 상기 제2 높이(HT2)는 약 1.0 ㎛ 내지 약 2.0 ㎛ 이다.
예를 들면, 상기 착색 차광부(195)의 두께는 최대 2.0 ㎛ 를 넘지 않도록 형성하는 것이 바람직하다. 상기 착색 차광부(195)는 1 ㎛의 두께에 따른 광학 밀도(OD)가 약 1.2 수준인 차광 물질로 약 2.0 ㎛ 로 형성하는 경우, 광학 밀도(OD)는 약 2.4 가 된다. 이에 따라서, 상기 제2 블랙 차광부(152)의 광학 밀도(OD)는 약 2.0 내지 약 2.7 이고, 상기 착색 차광부(195)의 광학 밀도(OD)는 약 2.4 이므로, 상기 제2 채널 영역(CHA2) 위의 상기 제2 블랙 차광부(152)와 상기 착색 차광부(195)에 따른 전체 광학 밀도(OD)는 약 4.0 이상이 되므로 상기 제2 채널 영역(CHA2)의 빛샘을 방지할 수 있다. 바람직하게 상기 착색 차광부(195)의 광학 밀도(OD)는 약 2.0 내지 약 4.0 이다.
상기 대향 기판(200)은 제2 베이스 기판(201) 및 공통 전극(210)을 포함한다. 상기 공통 전극(210)은 상기 제2 베이스 기판(201) 위에 배치된다.
상기 액정층(300)은 서로 결합된 상기 표시 기판(100)과 상기 대향 기판(200) 사이에 배치된다. 상기 액정층(300)은 액정을 포함하고, 상기 액정은 서로 마주보는 상기 화소 전극들(PE1, PE2)과 상기 공통 전극(210)의 전위차에 따라서 배열각을 변화하여 광의 투과율을 제어한다.
도 3a 내지 도 3i는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도 및 평면도들이다.
도 2 및 도 3a를 참조하면, 제1 베이스 기판(101) 위에 제1 금속층을 형성한다. 상기 제1 금속층을 포토 레지스트 물질을 이용하여 제1 포토 마스크 패턴(PR1)을 형성한다. 상기 제1 포토 마스크 패턴(PR1)은 상기 게이트 배선들(GLn-1, GLn) 및 상기 게이트 전극들(GE1, GE2)이 형성되는 영역에 대응하여 형성된다.
상기 제1 포토 마스크 패턴(PR1)을 이용하여 상기 제1 금속층(110)을 상기 제1 금속 패턴으로 패터닝한다. 상기 제1 금속 패턴은 상기 게이트 배선들(GLn-1, GLn) 및 상기 게이트 전극들(GE1, GE2)을 포함한다.
도 2 및 도 3b를 참조하면, 상기 제1 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 반도체층(131), 저항성 접촉층(132) 및 제2 금속층(140)을 적층한다. 상기 제2 금속층(140)이 형성된 상기 제1 베이스 기판(101) 위에 포토 레지스트 물질을 이용하여 제2 포토 마스크 패턴(PR2)을 형성한다.
상기 제2 포토 마스크 패턴(PR2)은 상기 데이터 배선들(DLm, DLm+1, DLm+2), 상기 소스 전극들(SE1, SE2), 상기 드레인 전극들(DE1, DE2) 및 상기 콘택 전극들(CE1, CE2)이 형성되는 영역에 대응하여 형성된다. 상기 제2 포토 마스크 패턴(PR2)은 제1 포토 패턴(PR21) 및 상기 제1 포토 패턴(PR21) 보다 얇은 제2 포토 패턴(PR22)을 포함한다. 상기 제1 포토 패턴(PR21)은 상기 데이터 배선들(DLm, DLm+1, DLm+2), 상기 소스 전극들(SE1, SE2), 상기 드레인 전극들(DE1, DE2) 및 상기 콘택 전극들(CE1, CE2)이 형성되는 영역에 대응하여 배치되고, 상기 제2 포토 패턴(PR22)은 상기 채널들(CH1, CH2)이 형성되는 상기 채널 영역들(CHA1, CHA2)에 배치된다.
상기 제2 포토 마스크 패턴(PR2)을 이용하여 상기 제2 금속층(140), 상기 저항성 접촉층(132) 및 상기 반도체층(131)을 동시에 패터닝하여 제2 금속 패턴을 형성한다. 상기 제2 금속 패턴은 전극 패턴들(EP1, EP2) 및 상기 데이터 배선들(DLm, DLm+1, DLm+2)을 포함하고, 상기 전극 패턴들(EP1, EP2) 및 상기 데이터 배선들(DLm, DLm+1, DLm+2) 각각은 패터닝된 상기 저항성 접촉층(132) 및 상기 반도체층(131)을 포함한다.
도 2 및 도 3c를 참조하면, 상기 채널 영역들(CHA1, CHA2)에 대응하는 상기 전극 패턴들(EP1, EP2)이 노출되도록 상기 제1 포토 패턴(PR21) 및 제2 포토 패턴(PR22)을 일정두께 제거한다. 이에 따라서, 상기 소스 전극들(SE1, SE2), 상기 드레인 전극들(DE1, DE2), 상기 콘택 전극들(CE1, CE2) 및 상기 데이터 배선들(DLm, DLm+1, DLm+2) 위에는 제3 포토 패턴(PR23)이 형성된다.
상기 제3 포토 패턴(PR23)을 이용하여 상기 채널 영역들(CHA1, CHA2)의 상기 전극 패턴들(EP1, EP2)을 제거하여 서로 이격된 상기 소스 전극들(SE1, SE2) 및 상기 드레인 전극들(DE1, DE2)을 형성한다. 이후, 상기 소스 전극들(SE1, SE2) 및 상기 드레인 전극들(DE1, DE2)에 의해 노출된 상기 채널 영역들(CHA1, CHA2)의 상기 저항성 접촉층(132)을 제거하여 상기 트랜지스터들(TR1, TR2)의 채널들(CH1, CH2)을 형성한다.
도 2 및 도 3d를 참조하면, 상기 채널들(CH1, CH2)이 형성된 상기 제1 베이스 기판(101) 위에 블랙 차광층(150)을 형성한다. 상기 블랙 차광층(150)은 마스크(500)를 이용하여 블랙 매트릭스부(151)로 패터닝한다. 상기 마스크(500)는 투과부(501), 반투과부(502) 및 차광부(503)를 포함한다. 상기 투과부(501)는 상기 게이트 배선들(GLn-1, GLn) , 상기 데이터 배선들(DLm, DLm+1, DLm+2) 에 대응하여 영역에 위치하고, 상기 반투과부(502)는 상기 채널 영역들(CHA1, CHA2)에 위치하고, 상기 차광부(503)는 상기 블랙 매트리스부(BM)가 형성되지 않는 영역, 즉, 상기 제1 베이스 기판(101)의 투과 영역에 대응하여 위치한다. 상기 반투과부(502)는 슬릿 마스크 또는 하프톤 마스크를 사용할 수 있다.
상기 마스크(500)를 이용하여 상기 블랙 차광층(150)을 제1 두께(t1)를 갖는 제1 블랙 차광부(151)와 상기 제1 두께(t1) 보다 얇은 제2 두께(t2)를 갖는 제2 블랙 차광부(152)를 포함하는 상기 블랙 매트릭스부(BM)로 패터닝한다.
상기 제1 블랙 차광부(151)는 상기 게이트 절연층(120)의 상부면으로부터 제1 두께(t1)로 상기 게이트 배선들(GLn-1, GLn) 및 상기 데이터 배선들(DLm, DLm+1, DLm+2)을 덮도록 형성되고, 상기 제2 블랙 차광부(152)는 상기 게이트 절연층(120)의 상부면으로부터 상기 제1 두께(t1) 보다 얇은 제2 두께(t2)로 상기 트랜지스터(TR)의 채널 영역(CHA)을 덮도록 형성된다. 상기 제1 블랙 차광부(151)의 광학 밀도(OD)는 약 3.6 내지 약 4.4 이고, 제1 두께(t1)는 약 1.8 ㎛ 내지 약 2.2 ㎛ 이다. 상기 제2 블랙 차광부(152)의 광학 밀도(OD)는 약 2.0 내지 약 2.6 이고, 제2 두께(t2)는 약 1.0 ㎛ 내지 약 1.3 ㎛ 이다. 상기 제1 블랙 차광부(151)의 상기 제1 두께(t1)와 상기 제2 블랙 차광부(152)의 상기 제2 두께(t2)의 차는 약 0.7 ㎛ 내지 약 1 ㎛ 이다.
상기 제1 블랙 차광부(151)는 아래에 형성된 상기 게이트 배선들(GLn-1, GLn) 및 상기 데이터 배선들(DLm, DLm+1, DLm+2)의 영향으로 광학 밀도(OD ; Optical Density)가 약 4.0 이상에서 빛을 차단할 수 있다. 예를 들면, 상기 제1 블랙 차광부(151)는 1 ㎛의 두께에 따른 광학 밀도(OD)가 약 2.0 수준인 차광 물질로 약 2㎛ 의 두께로 형성한다. 이에 따라서 상기 제1 블랙 차광부(151)는 광학 밀도(OD)가 약 4.0 정도가 되어 빛을 차단할 수 있다. 한편, 상기 제2 블랙 차광부(152)는 적외선 조명계를 통해 상기 채널 영역(CHA)을 시인하기 위해서 상기 광학 밀도(OD)가 약 2.7 이하를 가져야 한다. 이에, 상기 제2 블랙 차광부(152)는 1 ㎛의 두께에 따른 광학 밀도(OD)가 약 2.0 수준인 차광 물질로 약 1.0 ㎛ 의 두께로 형성한다. 이에 따라서, 상기 채널 영역들(CHA1, CHA2)을 상기 적외선 조명계를 통해 시인하여 채널 리페어 공정을 진행할 수 있다.
도 2 및 도 3e를 참조하면, 상기 블랙 매트릭스부(BM)가 형성된 상기 제1 베이스 기판(101) 위에 제1 컬러 포토레지스트층을 형성하고 상기 제1 컬러 포토레지스트층을 패터닝하여 제1 컬러 필터(CF1)를 형성한다. 상기 제1 컬러 필터(CF1)는 제1 콘택 전극(CE1)에 대응하는 영역에 제1 홀(H1)이 형성될 수 있다. 상기 제1 컬러 필터(CF1)가 형성된 상기 제1 베이스 기판(101) 위에 제2 컬러 포토레지스층을 형성하고, 상기 제2 컬러 포토레지스층을 패터닝하여 제2 컬러 필터(CF2)를 형성한다. 상기 제2 컬러 필터(CF2)는 제2 콘택 전극(CE2)에 대응하는 영역에 제2 홀(H2)이 형성될 수 있다.
상기 컬러 필터들(CF1, CF2)이 형성된 상기 제1 베이스 기판(101) 위에 유지 절연층(160)을 형성한다. 상기 유기 절연층(160)은 상기 콘택 전극들(CE)에 대응하는 영역에 복수의 홀들(H1, H2)이 형성될 수 있다. 상기 유기 절연층(160)은 상기 블랙 매트릭스부(BM)와 상기 컬러 필터들(CF1, CF2)에 의해 울퉁불퉁하게 형성된 상기 제1 베이스 기판(101)의 상부면을 평탄하게 한다. 상기 유기 절연층(160)에 의해 상기 제1 및 제2 블랙 차광부들(151, 152)에 의한 단차 정도는 제거될 수 있다.
상기 유기 절연층(160)이 형성된 상기 제1 베이스 기판(101) 위에 보호 절연층(170)을 형성한다. 상기 보호 절연층(170)을 식각하여 상기 콘택 전극들(CE1, CE2)을 노출시키는 복수의 콘택홀들(CT1, CT2)을 형성한다.
도 2 및 도 3f를 참조하면, 상기 콘택홀들(CT1, CT2)이 형성된 상기 제1 베이스 기판(101) 위에 투명 도전층(180)을 형성하고, 상기 투명 도전층(180)을 복수의 화소 전극들(PE1, PE2)로 패터닝한다. 상기 화소 전극들(PE1, PE2)을 패터닝하는 공정에서, 상기 채널 영역들(CHA1, CHA2)은 상기 유기 절연층(160)에 의해 평탄하게 형성되므로 상기 투명 도전층(180)의 제거를 용이하게 할 수 있다. 따라서, 상기 투명 도전층(180)이 상기 채널 영역들(CHA1, CHA2)에 잔류하여 발생하는 불량을 막을 수 있다.
상기 화소 전극들(PE1, PE2)은 상기 콘택홀들(CT1, CT2)을 통해 상기 콘택 전극들(CE1, CE2)과 접촉된다. 따라서 상기 화소 전극들(PE1, PE2)은 상기 트랜지스터들(TR1, TR2)과 전기적으로 연결될 수 있다.
도 2, 도 3g 및 도 3h를 참조하면, 상기 화소 전극들이 형성된 상기 표시 기판(100)에 전기 신호를 인가하여 상기 표시 기판(101)의 화소 전극들이 정상적으로 동작하는지를 검사 공정을 진행한다. 상기 검사 공정을 통해 비정상적으로 동작하는 불량 화소(DAP)를 검출하고, 상기 불량 화소(DAP)를 리페어하는 채널 리페어 공정을 진행한다.
예를 들면, 상기 표시 기판(100)에 형성된 복수의 게이트 배선들 및 상기 복수의 데이터 배선들에 테스트 신호를 인가하여 상기 복수의 화소 전극들에 상기 테스트 신호가 정상적으로 인가되는지를 검사한다. 상기 화소 전극들 중 상기 테스트 신호가 정상적으로 인가되지 않는 화소 전극을 갖는 불량 화소(DAP)를 검출한다.
상기 불량 화소(DAP)가 검출되면, 검사자는 적외선 조명계를 이용하여 얇은 두께로 형성된 상기 제2 블랙 차광부(152)를 통해 상기 불량 화소(DAP)의 채널 영역(CHA)을 인식한다. 상기 채널 영역(CHA)에 형성된 상기 제2 블랙 차광부(152)는 상기 제2 두께(t2)와 약 2.7 이하의 광학 밀도(OD)를 가짐으로써 상기 적외선 조명계를 통해 상기 채널 영역(CHA)에 형성된 상기 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 인식할 수 있다. 따라서 검사자는 상기 적외선 조명계를 통해 인식된 상기 불량 화소(DAP)의 채널(CH)을 강제적으로 쇼트시켜 상기 불량 화소(DAP)가 더 이상 동작하지 않도록 리페어 공정을 수행한다.
도 2 및 도 3i를 참조하면, 상기 채널 리페어 공정을 수행한 후, 상기 화소 전극들(PE1, PE2)이 형성된 상기 제1 베이스 기판(101) 위에 착색 유기층(190)을 형성한다.
상기 착색 유기층(190)이 형성된 상기 제1 베이스 기판(101) 위에 투과부(601), 반투과부(602) 및 차광부(603)를 포함하는 마스크(600)를 이용하여 상기 착색 유기층(190)을 패터닝한다. 상기 투과부(601)는 상기 제1 채널 영역(CHA1) 위에 위치하고, 상기 반투과부(602)는 상기 제2 채널 영역(CHA2) 위에 위치하고, 상기 차광부(603)는 상기 착색 유기층이 제거되는 영역 위에 위치한다. 상기 반투과부(602)는 슬릿 마스크 또는 하프톤 마스크를 포함할 수 있다.
상기 마스크(600)를 이용하여 상기 착색 스페이스층(190)은 상기 제1 채널 영역(CHA1) 위에 상기 착색 스페이서(192)를 형성하고, 상기 제2 채널 영역(CHA2) 위에는 상기 착색 차광부(195)를 형성한다. 상기 착색 스페이서(192)는 제1 높이(HT1)로 형성되고, 상기 착색 차광부(195)는 상기 액정층(300)의 셀 갭, 액정량 마진 등을 고려하여 상기 제1 높이(HT1) 보다 낮은 제2 높이(HT2)로 형성된다. 상기 착색 스페이서(192)의 상기 제1 높이(HT1)는 약 2.0 ㎛ 내지 약 4.0 ㎛ 이고, 상기 착색 차광부(195)의 상기 제2 높이(HT2)는 약 1.0 ㎛ 내지 약 2.0 ㎛ 이다.
상기 착색 차광부(195)는 1 ㎛의 두께에 따른 광학 밀도(OD)가 약 1.2 수준인 차광 물질로 약 2.0 ㎛ 로 형성하는 경우, 광학 밀도(OD)는 약 2.4 가 된다. 이에 따라서, 상기 제2 블랙 차광부(152)의 광학 밀도(OD)는 약 2.0 내지 약 2.7 이고, 상기 착색 차광부(195)의 광학 밀도(OD)는 약 2.4 이므로, 상기 채널 영역(CHA) 위의 상기 제2 블랙 차광부(152)와 상기 착색 차광부(195)에 의한 전체 광학 밀도(OD)는 약 4.0 이상이 되므로 상기 채널 영역(CHA)의 빛샘을 방지할 수 있다. 바람지하게 상기 착색 차광부(195)의 광학 밀도(OD)는 약 2.0 내지 약 4.0 이다.
이상에서 설명한 바와 같이, 블랙 매트릭스부를 채널 영역에 대응하여 적외선 조명계에서 인식 가능할 정도의 얇은 두께의 블랙 차광부를 형성함으로써 채널 리페어 공정을 용이하게 하고, 상기 채널 영역에서 빛샘을 방지할 수 있다. 또한 상기 채널 영역에 얇은 두께의 블랙층을 형성함으로써 주변의 블랙 매트릭스부와의 단차를 작게 하여 후속 공정이 유기 절연층 및 컬러 필터에 의해 평탄화를 용이하게 할 수 있다. 따라서 상기 채널 영역 위에 배치되는 착색 스페이서의 높이를 균일하게 하여 액정 적하 마진 및 스미어(Smear) 마진 등을 개선할 수 있고, 후속 공정, 즉, 화소 전극 형성 공정시의 잔류물에 의한 불량을 방지할 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 표시 기판 200 : 대향 기판
300 : 액정층 500, 600 : 마스크
151 : 제1 블랙 차광부 152 : 제2 블랙 차광부
BM : 블랙 매트릭스부 192 : 착색 스페이서
195 : 착색 차광부 CH : 채널
TR1, TR2 : 트랜지스터 PE1 : PE2 : 화소 전극
120 : 게이트 절연층 CF1, CF2 : 컬러 필터
160 : 유기 절연층 170 : 보호 절연층
300 : 액정층 500, 600 : 마스크
151 : 제1 블랙 차광부 152 : 제2 블랙 차광부
BM : 블랙 매트릭스부 192 : 착색 스페이서
195 : 착색 차광부 CH : 채널
TR1, TR2 : 트랜지스터 PE1 : PE2 : 화소 전극
120 : 게이트 절연층 CF1, CF2 : 컬러 필터
160 : 유기 절연층 170 : 보호 절연층
Claims (20)
- 복수의 게이트 배선들과 교차하는 복수의 데이터 배선들에 연결된 복수의 트랜지스터들;
상기 게이트 배선들과 상기 데이터 배선들을 덮는 제1 블랙 차광부와 상기 제1 블랙 차광부 보다 얇은 두께로 상기 트랜지스터들의 채널들을 덮는 제2 블랙 차광부를 포함하는 블랙 매트릭스부; 및
상기 제2 블랙 차광부 위에 배치된 착색 스페이서를 포함하는 표시 기판. - 제1항에 있어서, 상기 제1 블랙 차광부는 빛을 차단하기 위한 광학 밀도를 가지는 것을 특징으로 하는 표시 기판.
- 제2항에 있어서, 상기 제2 블랙 차광부는 상기 제1 블랙 차광부와 동일한 물질로 형성되고, 적외선 조명계를 통해 인식 가능한 두께를 가지는 것을 특징으로 하는 표시 기판.
- 제1항에 있어서, 상기 제1 블랙 차광부의 두께는 1.8 ㎛ 내지 2.2 ㎛ 이고, 광학 밀도는 3.6 내지 4.4 인 것을 특징으로 하는 표시 기판.
- 제4항에 있어서, 상기 제2 블랙 차광부의 두께는 1.0 ㎛ 내지 1.3 ㎛ 이고, 광학 밀도는 2.0 내지 2.6 인 것을 특징으로 하는 표시 기판.
- 제1항에 있어서, 상기 복수의 트랜지스터들 중 상기 착색 스페이서가 형성되지 않은 트랜지스터의 채널을 덮는 상기 제2 블랙 차광부의 일 부분 위에 배치되어 상기 착색 스페이서가 형성되지 않은 상기 트랜지스터의 상기 채널의 빛샘을 차단하는 착색 차광부를 더 포함하는 표시 기판.
- 제6항에 있어서, 상기 착색 차광부는 상기 착색 스페이서와 동일한 물질로 형성되고, 상기 착색 차광부의 높이는 상기 착색 스페이서의 높이보다 낮은 것을 특징으로 하는 표시 기판.
- 제7항에 있어서, 상기 제2 블랙 차광부의 광학 밀도와 상기 착색 차광부의 광학 밀도의 합은 빛을 차단하는 광학 밀도를 가지는 것을 특징으로 하는 표시 기판.
- 제6항에 있어서, 상기 착색 차광부의 광학 밀도는 2.0 내지 4.0 인 것을 특징으로 하는 표시 기판.
- 베이스 기판 위에 복수의 게이트 배선들과 교차하는 복수의 데이터 배선들에 연결된 복수의 트랜지스터들을 형성하는 단계;
상기 게이트 배선들과 상기 데이터 배선들을 덮는 제1 블랙 차광부와 상기 제1 블랙 차광부 보다 얇은 두께로 상기 트랜지스터들의 채널들을 덮는 제2 블랙 차광부를 포함하는 블랙 매트릭스부를 형성하는 단계; 및
상기 트랜지스터들 중 제1 트랜지스터의 상기 제2 블랙 차광부 위에 배치된 착색 스페이서 및 상기 트랜지스터들 중 제2 트랜지스터의 상기 제2 블랙 차광부 위에 배치된 착색 차광부를 형성하는 단계를 포함하는 표시 기판의 제조 방법. - 제10항에 있어서, 상기 블랙 매트릭스부를 형성하는 단계는,
상기 트랜지스터들이 형성된 상기 베이스 기판 위에 블랙 차광층을 형성하는 단계; 및
상기 블랙 차광층을 슬릿 마스크 또는 하프톤 마스크를 이용하여 상기 제1 블랙 차광부 및 상기 제1 블랙 차광부 보다 얇은 두께를 갖는 상기 제2 블랙 차광부를 형성하는 단계를 포함하는 표시 기판의 제조 방법. - 제10항에 있어서, 상기 제1 블랙 차광부는 빛을 차단하기 위한 광학 밀도에 대응하는 두께를 가지는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제12항에 있어서, 상기 제2 블랙 차광부는 적외선 조명계를 통해 인식 가능한 두께를 가지는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제10항에 있어서, 상기 제1 블랙 차광부의 두께는 1.8 ㎛ 내지 2.2 ㎛ 이고, 광학 밀도는 3.6 내지 4.4 인 것을 특징으로 하는 표시 기판의 제조 방법.
- 제14항에 있어서, 상기 제2 블랙 차광부의 두께는 1.0 ㎛ 내지 1.3 ㎛ 이고, 광학 밀도는 2.0 내지 2.6 인 것을 특징으로 하는 표시 기판의 제조 방법.
- 제10항에 있어서,
상기 블랙 매트릭스부에 의해 정의된 상기 베이스 기판의 투과 영역에 복수의 컬러 필터들을 형성하는 단계;
상기 블랙 매트릭스부와 상기 컬러 필터들이 형성된 상기 베이스 기판 위에 유기 절연층을 형성하는 단계; 및
상기 유기 절연층이 형성된 상기 베이스 기판 위에 상기 트랜지스터들과 전기적으로 연결된 복수의 화소 전극들을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법. - 제16항에 있어서,
상기 화소 전극들이 형성된 상기 베이스 기판의 상기 게이트 배선들과 상기 데이터 배선들에 테스트 신호를 인가하여 불량 화소를 검출하는 단계; 및
적외선 조명계를 이용하여 상기 불량 화소에 대응하는 상기 제2 블랙 차광부를 관찰하여 상기 불량 화소의 채널을 리페어하는 단계를 더 포함하는 표시 기판의 제조 방법. - 제17항에 있어서, 상기 착색 스페이서 및 상기 착색 차광부를 형성하는 단계는,
상기 불량 화소의 채널을 리페어하는 단계가 완료된 상기 베이스 기판 위에 착색 유기층을 형성하는 단계; 및
상기 착색 유기층을 슬릿 마스크 또는 하프톤 마스크를 이용하여 상기 착색 스페이서와 상기 착색 스페이서 보다 낮은 높이를 가지는 상기 착색 차광부를 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법. - 제18항에 있어서, 상기 제2 블랙 차광부의 광학 밀도와 상기 착색 차광부의 광학 밀도의 합은 빛을 차단하는 광학 밀도를 가지는 것을 특징으로 하는 표시 기판의 제조 방법.
- 제18항에 있어서, 상기 착색 차광부의 광학 밀도는 2.0 내지 4.0 인 것을 특징으로 하는 표시 기판의 제조 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100006340A KR101695415B1 (ko) | 2010-01-25 | 2010-01-25 | 표시 기판 및 이의 제조 방법 |
US12/894,886 US8445914B2 (en) | 2010-01-25 | 2010-09-30 | Display substrate having a black matrix |
US13/889,457 US20130252352A1 (en) | 2010-01-25 | 2013-05-08 | Display substrate and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100006340A KR101695415B1 (ko) | 2010-01-25 | 2010-01-25 | 표시 기판 및 이의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110086937A KR20110086937A (ko) | 2011-08-02 |
KR101695415B1 true KR101695415B1 (ko) | 2017-01-12 |
Family
ID=44308291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100006340A KR101695415B1 (ko) | 2010-01-25 | 2010-01-25 | 표시 기판 및 이의 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8445914B2 (ko) |
KR (1) | KR101695415B1 (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103049121B (zh) * | 2011-10-13 | 2016-04-06 | 宸鸿科技(厦门)有限公司 | 触控装置及其制造方法 |
CN103076907B (zh) * | 2011-10-26 | 2016-04-06 | 宸鸿科技(厦门)有限公司 | 触控装置及其制造方法 |
KR102082406B1 (ko) * | 2012-10-05 | 2020-02-28 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR102067669B1 (ko) | 2012-11-06 | 2020-01-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR102012854B1 (ko) * | 2012-11-12 | 2019-10-22 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 및 그 제조방법 |
KR102047865B1 (ko) | 2013-01-04 | 2020-01-22 | 삼성전자주식회사 | 터치 키 입력 유효성을 판별하는 단말 장치와 이에 이용되는 터치 키 입력 유효성 판별 방법 및 장치 |
KR101996969B1 (ko) * | 2013-01-28 | 2019-07-08 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
KR20140120427A (ko) * | 2013-04-02 | 2014-10-14 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
KR20140137922A (ko) * | 2013-05-24 | 2014-12-03 | 삼성디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
KR102084177B1 (ko) | 2013-11-07 | 2020-03-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 그것을 포함하는 표시 장치, 및 그것의 제조 방법 |
KR102184750B1 (ko) * | 2014-01-02 | 2020-12-02 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
KR102343411B1 (ko) * | 2015-05-15 | 2021-12-24 | 삼성디스플레이 주식회사 | 표시 장치 |
CN104880852B (zh) * | 2015-06-16 | 2019-02-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板和显示装置 |
KR20170005327A (ko) * | 2015-07-03 | 2017-01-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
KR102499044B1 (ko) | 2016-03-08 | 2023-02-13 | 삼성디스플레이 주식회사 | 액정표시장치 |
KR102118371B1 (ko) | 2017-07-27 | 2020-06-04 | 주식회사 엘지화학 | 기판 |
JP6690671B2 (ja) * | 2018-06-20 | 2020-04-28 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
CN109003944B (zh) | 2018-07-27 | 2021-05-14 | 京东方科技集团股份有限公司 | 一种基板的制作方法及基板、显示装置 |
CN111029343A (zh) * | 2019-11-13 | 2020-04-17 | Tcl华星光电技术有限公司 | 一种阵列基板及其制备方法 |
JP7505184B2 (ja) * | 2019-12-16 | 2024-06-25 | セイコーエプソン株式会社 | 電気光学装置、および電子機器 |
US11106095B1 (en) * | 2020-05-18 | 2021-08-31 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel and display device |
CN112133734B (zh) * | 2020-09-29 | 2022-08-30 | 湖北长江新型显示产业创新中心有限公司 | 显示面板及显示装置 |
CN113206121B (zh) * | 2021-04-23 | 2024-06-21 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
CN114284323A (zh) * | 2021-12-16 | 2022-04-05 | 武汉华星光电半导体显示技术有限公司 | 显示面板及其制作方法、移动终端 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005165352A (ja) * | 2005-01-14 | 2005-06-23 | Sony Corp | フォトリソグラフィ用マスク、薄膜形成方法、並びに液晶表示装置及び液晶表示装置の製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3680848B2 (ja) | 1998-03-19 | 2005-08-10 | セイコーエプソン株式会社 | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 |
JP2002287149A (ja) | 2001-03-22 | 2002-10-03 | Seiko Epson Corp | 液晶装置及び電子機器並びに投射型液晶装置 |
TWI230292B (en) * | 2002-12-09 | 2005-04-01 | Lg Philips Lcd Co Ltd | Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same |
KR100916603B1 (ko) * | 2002-12-09 | 2009-09-14 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 제조방법 |
KR100951840B1 (ko) * | 2002-12-26 | 2010-04-12 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP4528548B2 (ja) | 2003-04-18 | 2010-08-18 | 富士フイルム株式会社 | 表示装置用遮光膜 |
KR100995020B1 (ko) * | 2003-12-27 | 2010-11-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR101106558B1 (ko) | 2004-12-28 | 2012-01-19 | 엘지디스플레이 주식회사 | 블랙매트릭스와 이를 포함하는 액정표시장치 |
KR100955382B1 (ko) | 2004-12-31 | 2010-04-29 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
KR20060115778A (ko) | 2005-05-06 | 2006-11-10 | 삼성전자주식회사 | 박막 트랜지스터 기판, 이를 포함하는 액정표시장치와 그제조 방법 |
JP2007199181A (ja) | 2006-01-24 | 2007-08-09 | Epson Imaging Devices Corp | 電気光学装置、電子機器および電気光学装置の製造方法 |
KR20080032345A (ko) | 2006-10-09 | 2008-04-15 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
KR20080071749A (ko) * | 2007-01-31 | 2008-08-05 | 삼성전자주식회사 | 액정표시장치의 제조방법 및 액정표시장치 |
KR101415563B1 (ko) | 2007-12-07 | 2014-07-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR20090077280A (ko) * | 2008-01-10 | 2009-07-15 | 삼성전자주식회사 | 차광 부재용 수지 조성물 및 이를 포함하는 표시판 |
KR20090084176A (ko) | 2008-01-31 | 2009-08-05 | 삼성전자주식회사 | 액정표시장치 |
KR101451938B1 (ko) * | 2008-03-17 | 2014-10-17 | 삼성디스플레이 주식회사 | 터치스크린 내장형 표시 패널 |
-
2010
- 2010-01-25 KR KR1020100006340A patent/KR101695415B1/ko active IP Right Grant
- 2010-09-30 US US12/894,886 patent/US8445914B2/en active Active
-
2013
- 2013-05-08 US US13/889,457 patent/US20130252352A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005165352A (ja) * | 2005-01-14 | 2005-06-23 | Sony Corp | フォトリソグラフィ用マスク、薄膜形成方法、並びに液晶表示装置及び液晶表示装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130252352A1 (en) | 2013-09-26 |
US8445914B2 (en) | 2013-05-21 |
US20110180798A1 (en) | 2011-07-28 |
KR20110086937A (ko) | 2011-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101695415B1 (ko) | 표시 기판 및 이의 제조 방법 | |
KR102507144B1 (ko) | 표시장치 및 그 제조방법 | |
KR101574128B1 (ko) | 표시 패널 및 그 제조 방법 | |
US20050110922A1 (en) | Color filter panel and its fabrication method using back exposure | |
KR20140017401A (ko) | 컬러필터 기판과 이를 포함하는 액정 표시 장치 및 컬러필터 기판 제조 방법 | |
KR101383703B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
KR20110043166A (ko) | 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 | |
KR20020088272A (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
KR101848094B1 (ko) | 스페이서용 레진조성물 및 이를 이용한 씨오티 구조 어레이기판의 제조방법 | |
KR101802935B1 (ko) | 횡전계 방식 액정표시장치 및 그 제조방법 | |
KR101189145B1 (ko) | 액정표시장치 및 그 제조방법 | |
US7470491B2 (en) | Method of fabricating color filter panel using back exposure and structure of color filter panel | |
KR102129788B1 (ko) | 액정 표시 장치, 이를 제조하는 방법, 및 이를 리페어하는 방법 | |
JP2003131240A (ja) | 液晶表示装置 | |
KR20150137218A (ko) | 액정표시장치 및 이의 제조 방법 | |
CN106405924A (zh) | 黑色矩阵光罩、黑色矩阵制作方法及显示面板 | |
KR20060066271A (ko) | 액정표시장치와 그 제조방법 | |
JP2010072457A (ja) | 液晶表示装置 | |
KR20070079821A (ko) | 액정표시장치 및 그 제조방법 | |
JP2021182130A (ja) | 表示装置の製造方法 | |
US7601470B2 (en) | Color filter substrate including processing key and method for fabricating the substrate | |
KR20050058106A (ko) | 액정패널의 불량픽셀 리페어 공정 | |
KR20060114918A (ko) | 표시 기판 및 이를 구비한 표시 패널 | |
JP2008304560A (ja) | 表示装置および表示装置用基板の製造方法 | |
KR101604273B1 (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |