CN109003944B - 一种基板的制作方法及基板、显示装置 - Google Patents

一种基板的制作方法及基板、显示装置 Download PDF

Info

Publication number
CN109003944B
CN109003944B CN201810851225.6A CN201810851225A CN109003944B CN 109003944 B CN109003944 B CN 109003944B CN 201810851225 A CN201810851225 A CN 201810851225A CN 109003944 B CN109003944 B CN 109003944B
Authority
CN
China
Prior art keywords
layer
hole
conductive pattern
substrate
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810851225.6A
Other languages
English (en)
Other versions
CN109003944A (zh
Inventor
张震
安旭东
赵俊杰
赵广洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810851225.6A priority Critical patent/CN109003944B/zh
Publication of CN109003944A publication Critical patent/CN109003944A/zh
Priority to US16/611,003 priority patent/US11063070B2/en
Priority to PCT/CN2019/086667 priority patent/WO2020019829A1/en
Application granted granted Critical
Publication of CN109003944B publication Critical patent/CN109003944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明实施例提供一种基板的制作方法及基板、显示装置，涉及电子技术领域，能够解决现有技术中因预留的margin较大而导致的版图浪费的问题；该基板的制作方法包括：在衬底基板上形成第一导电图案；在第一导电图案上形成第一绝缘层，在对应预设位置处形成盲孔，以形成第一绝缘图案层；在第一绝缘图案层上形成导电膜层，去除导电膜层中至少包括对应盲孔区域的部分的同时，将第一绝缘层在盲孔区域的厚度减薄；在中间导电图案上形成中间绝缘层，并在对应预设位置形成第二通孔；去除形成有中间绝缘图案层的衬底基板中，第一绝缘层中位于盲孔位置的部分；在形成有第一通孔的衬底基板上形成第二导电图案，且第二导电图案直接与第一导电图案接触。

Description

一种基板的制作方法及基板、显示装置
技术领域
本发明涉及电子技术领域，尤其涉及一种基板的制作方法及基板、显示装置。
背景技术
电子器件的制作中，常常需要将位于不同层的导电图案通过过孔连接起来，尤其针对两个导电图案之间设置有其他导电图案的情况下，受限于制作工艺，一般需要将中间导电图案与位于同层、且保留在过孔位置处部分之间预留较大的工艺余量(margin)。
这样一来，由于预留的margin较大，会造成版图设计的浪费，具体的，例如，对于显示装置来说，如果在有效显示区(也即AA区)中预留较大的margin，则对高PPI(Pixels PerInch)显示装置的设计非常不利。
发明内容
本发明的实施例提供一种基板的制作方法及基板、显示装置，能够解决现有技术中因预留的margin较大而导致的版图浪费的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例一方面提供一种基板的制作方法，所述制作方法包括：在衬底基板上形成第一导电图案；在形成有所述第一导电图案的衬底基板上形成第一绝缘层，并通过半曝光掩膜工艺，在所述第一绝缘层中对应所述第一导电图案的预设位置处形成盲孔，以形成第一绝缘图案层；在形成有所述第一绝缘图案层的衬底基板上形成导电膜层，并通过刻蚀工艺，去除所述导电膜层中至少包括对应所述盲孔区域的部分，形成中间导电图案的同时，将所述第一绝缘层在所述盲孔区域的厚度进一步减薄；在形成有所述中间导电图案的衬底基板上形成中间绝缘层，并通过曝光掩膜工艺，在所述中间绝缘层对应所述预设位置形成第二通孔，以形成中间绝缘图案层；去除形成有所述中间绝缘图案层的衬底基板中，所述第一绝缘层中位于所述盲孔位置的部分，以形成第一通孔；在形成有所述第一通孔的衬底基板上形成第二导电图案，且所述第二导电图案通过所述第一通孔和所述第二通孔直接与所述第一导电图案接触、且与所述中间导电图案不接触。
可选的，所述去除形成有所述中间绝缘图案层的衬底基板中，所述第一绝缘层中位于所述盲孔位置的部分，以形成第一通孔包括：采用灰化工艺，去除形成有所述中间绝缘图案层的衬底基板中，所述第一绝缘层中位于所述盲孔位置的部分，以形成第一通孔。
可选的，所述在形成有所述第一绝缘图案层的衬底基板上形成导电膜层，并通过刻蚀工艺，去除所述导电膜层中至少包括对应所述盲孔区域的部分，形成中间导电图案的同时，将所述第一绝缘层在所述盲孔区域的厚度进一步减薄包括：所述在形成有所述第一绝缘图案层的衬底基板上形成导电膜层，并通过干法刻蚀工艺，去除至少包括对应所述盲孔位置的膜层，以形成中间导电图案的同时，将所述第一绝缘层在所述盲孔位置的厚度进一步减薄。
可选的，所述去除形成有所述中间绝缘图案层的衬底基板中，所述第一绝缘层中位于所述盲孔位置的部分，以形成第一通孔中；所述第一绝缘层中位于所述盲孔位置的部分的厚度为20nm～50nm。
可选的，所述第二通孔的孔径大于所述第一通孔的孔径。
可选的，所述第一绝缘层和所述中间绝缘层均为有机绝缘层。
本发明实施例另一方面还提供一种基板，采用前述的制作方法制得。
可选的，所述基板为阵列基板。
可选的，所述基板为OLED阵列基板；所述基板中的第一导电图案为数据线，第二导电图案为OLED的阳极。
本发明实施例另一方面还提供一种基板，其特征在于，包括依次设置于衬底基板上的第一导电图案、第一绝缘图案层、中间导电图案、中间绝缘图案层、第二导电图案；其中，所述第二导电图案通过位于所述第一绝缘图案层、所述中间导电图案、所述中间绝缘图案层上的通孔直接与所述第一导电图案连接、且与所述中间导电图案不连接；所述中间导电图案在靠近所述通孔一侧的边界，到所述第一导电图案位于该侧的边界之间的距离处于关键线偏差范围内。
本发明实施例另一方面还提供一种显示装置，包括前述的基板。
本发明实施例提供一种基板的制作方法及基板、显示装置，该制作方法包括：在衬底基板上形成第一导电图案；在形成有第一导电图案的衬底基板上形成第一绝缘层，并通过半曝光掩膜工艺，在第一绝缘层中对应第一导电图案的预设位置处形成盲孔，以形成第一绝缘图案层；在形成有第一绝缘图案层的衬底基板上形成导电膜层，并通过刻蚀工艺，去除导电膜层中至少包括对应盲孔区域的部分，形成中间导电图案的同时，将第一绝缘层在盲孔区域的厚度进一步减薄；在形成有中间导电图案的衬底基板上形成中间绝缘层，并通过曝光掩膜工艺，在中间绝缘层对应预设位置形成第二通孔，以形成中间绝缘图案层；去除形成有中间绝缘图案层的衬底基板中，第一绝缘层中位于盲孔位置的部分，以形成第一通孔；在形成有第一通孔的衬底基板上形成第二导电图案，且第二导电图案通过第一通孔和第二通孔直接与第一导电图案接触、且与中间导电图案不接触。
相比于现有技术中，通过在中间导电层位于过孔位置处保留的部分，与该层的其他导电图案之间预留一定宽度的工艺余量(margin)，且由于工艺原因，该工艺余量(margin)的尺寸至少在2.5μm，从而导致了版图浪费的问题；本发明中，采用上述的制作工艺，无需在中间导电层在位于过孔位置处保留的部分，从而也就省去了两侧的工艺余量(margin)的制作，进而可以避免现有技术中因预留的margin较大而导致的版图浪费的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种基板的制作方法流程示意图；
图2为本发明实施例提供的一种基板的制作过程中的结构示意图之一；
图3为本发明实施例提供的一种基板的制作过程中的结构示意图之一；
图4为本发明实施例提供的一种基板的制作过程中的结构示意图之一；
图5为本发明实施例提供的一种基板的制作过程中的结构示意图之一；
图6为本发明实施例提供的一种基板的制作过程中的结构示意图之一；
图7为本发明实施例提供的一种基板的制作过程中的结构示意图之一；
图8为本发明提供的一种相关基板的结构示意图；
图9为本发明实施例提供的另一种基板的结构示意。
附图标记：
01-衬底基板；10-第一导电图案；20-第二导电图案；11-第一绝缘层；110-第一绝缘图案层；12-导电膜层；120，120’-中间导电图案；130，130’-中间绝缘图案层；100-盲孔；101-第一通孔；102-第二通孔；21-半透掩膜板；200-工艺余量；A1-盲孔区域；S1-预设位置。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本发明实施例中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本发明实施例提供一种基板的制作方法，如图1所示，该制作方法包括：
步骤S101、参考图2，在衬底基板01上形成第一导电图案10。
具体的，一般采用导电材料通过构图工艺，在衬底基板01上形成上述第一导电图案10。
需要说明的是，在本发明中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
步骤S102、参考图3中(a)，在形成有第一导电图案10的衬底基板01上形成第一绝缘层11，并通过半曝光掩膜工艺(也可以称为半透掩膜工艺或者半色调掩膜工艺/HalfTone)，参考图3中(b)，在第一绝缘层11中对应第一导电图案10的预设位置S1处形成盲孔100，以形成第一绝缘图案层110。
具体的，参考图3中(a)，上述半曝光掩膜工艺中采用半透掩膜板21，本领域的技术人员应当理解到，在将第一绝缘层11形成半保留部分(对应预设位置S1)、全保留部分(对应预设位置S1以外的区域)，当然实际中根据需要可以设计半透掩膜板21形成完全去除区域。
示意的，可以在形成有第一导电图案10的衬底基板01上形成厚度约为1.5μm的第一绝缘层11，并通过半曝光掩膜工艺，在对应第一导电图案10的预设位置S1处形成底部厚度为250nm的盲孔100。
此处应当理解到，上述盲孔100由于本身在底部具有保留部分，也即第一绝缘层11在盲孔位置处仍具有保留部分，从而能够对位于盲孔100下方的第一导电图案10起到一定的保护作用，避免后续的工艺(例如后续的刻蚀工艺)对第一导电图案10造成损坏。
另外，还应当理解到，上述第一绝缘层11一般多采用有机绝缘材料形成，并在进行半曝光掩膜完成后，一般需要进行固化(例如，可以采用热固化)。
步骤S103、参考图4中(a)，在形成有第一绝缘图案层110的衬底基板01上形成导电膜层12，并通过刻蚀工艺，去除导电膜层12中至少包括对应盲孔区域A1的部分，参考图4中(b)形成中间导电图案120的同时，将第一绝缘层11在盲孔区域A1的厚度进一步减薄(厚度由刻蚀前的D1减薄为D2，参考图4中(a)到(b)，例如从250nm减薄至30nm)。
此处应当理解到，第一，上述形成中间导电图案120过程一般包括：曝光、显影、刻蚀、剥离等工艺，其中，对于该步骤中采用的“刻蚀工艺”而言，考虑到导电膜层12一般多采用金属导电材质，以及实际对刻蚀程度的要求，优选的，上述步骤S103中，采用干法刻蚀，去除导电膜层12中至少包括对应盲孔区域A1的部分，形成中间导电图案120的同时，将第一绝缘层11在盲孔区域A1的厚度进一步减薄。
第二，本发明中“盲孔区域A1”至少覆盖盲孔，盲孔区域A1的外边界，一般由超出盲孔的边缘，例如，实际中盲孔区域A1可以与第一导电图案的边界对位。
第三，上述干法刻蚀(Dry Etch)一般利用真空气体和RF Power(等离子体气体源)生成的Gas Plasma(等离子体气体)反应产生原子和原子团，该原子和原子团与淀积在基板上的物质反应生成挥发性物质。
第四，上述“形成中间导电图案120的同时，将第一绝缘层11在盲孔区域A1的厚度进一步减薄”是指，在将导电膜层12通过刻蚀工艺形成中间导电图案120时，不可避免的会对第一绝缘层11在盲孔区域A1的厚度进行刻蚀，使得第一绝缘层11在盲孔区域A1的厚度减薄；也就是说，如果步骤S102不形成盲孔而形成通孔的话，则在该步骤S103中进行刻蚀工艺时，必然会对进行第一导电图案10过刻，造成损坏。
步骤S104、参考图5，在形成有中间导电图案120的衬底基板01上形成中间绝缘层，并通过曝光掩膜工艺，在中间绝缘层对应预设位置S1(也可以说是对应盲孔位置)形成第二通孔102，以形成中间绝缘图案层130。
此处应当理解到，上述中间绝缘层一般多采用有机绝缘材料形成，并在进行曝光掩膜完成后，一般需要进行固化(例如，可以采用热固化)。
步骤S105、参考图6，去除形成有中间绝缘图案层130的衬底基板01中，第一绝缘层11中位于盲孔位置的部分，以形成第一通孔101。
优选的，一般采用灰化工艺(Ashing，或者，Descum)，去除形成有中间绝缘图案层130的衬底基板01中，第一绝缘层11中位于盲孔位置的部分，以形成第一通孔101。
步骤S106、参考图7，在形成有第一通孔101的衬底基板01上形成第二导电图案20，且第二导电图案20通过第一通孔101和第二通孔102直接与第一导电图案10接触、且与中间导电图案130不接触。
综上所述，相比于现有技术中，通过在中间导电层位于过孔位置处保留的部分，与该层的其他导电图案之间预留一定宽度的工艺余量(margin)，且由于工艺原因，该工艺余量(margin)的尺寸至少在2.5μm，从而导致了版图浪费的问题而言，本发明中，在步骤S103，在形成中间导电图案时，直接除去了中间的导电膜层中对应盲孔区域的部分，从而也就省去了两侧的工艺余量(margin)的制作，进而可以避免现有技术中因预留的margin较大而导致的版图浪费的问题。
具体的，参考图4和图8(本发明提供的一种相关基板示意图)，以下对本发明中减小工艺余量(margin)的实际设置做进一步的解释说明。
如图4中(b)所示，本发明中去除导电膜层12中至少包括对应盲孔区域A1的部分，其中，对于该盲孔区域A1外边界(也即中间导电图案120靠近盲孔一侧的边界)的对位一般是参考位于同侧的第一导电图案10的边界，现有的对位工艺中，一般会存在0.8μm的关键线偏差(也即CD1＝0.8μm)；也就是说采用本发明中的制作方案，相比于第一导电图案10的边界的工艺余量(margin)最大为0.8μm。
相比之下，参考图8，对于第一导电图案10和第二导电图案20之间具有中间导电层(当然相邻的导电图案层之间设置有绝缘层)，并且需要将第一导电图案10和第二导电图案20通过过孔V连接的情况下，在实际的制作中，一般保留中间导电层位于过孔V位置的部分，而为了避免中间导电层位于过孔V位置的部分与位于该层的导电图案发生短接，一般需要将中间导电层中，位于过孔V位置的部分与该层的导电图案之间预留一定宽度的工艺余量200(margin)，而该工艺余量(margin)受限于现有的制作工艺一般至少达到2.5μm的间距，才能保证位于同层的两部分图案完全分离，以使得该层的导电图案能够正常的传输信号。当然，该设计的工艺余量(margin)同样以第一导电图案10的边界为参考进行定位的，另外，设计方式中，对于关键线偏差可以考虑也可以不考虑。
由上述对比可知，采用本发明的制作工艺预留的工艺余量(margin)相比于现有技术中预留的工艺余量(margin)至少提升(减少)了1.7μm，双边提升3.4μm，进而对于显示装置而言，更利于高PPI的显示设计。
在此基础上，参考图6，本发明优选的，第二通孔102的孔径大于第一通孔101的孔径，以减缓第一通孔101和第二通孔102构成的整体的侧面的坡度角，进而保证后续(步骤S106)形成的第二导电图案20在坡面位置不发生断裂。
另外，本发明优选的，步骤S105中去除形成有中间绝缘图案层130的衬底基板中，第一绝缘层11中位于盲孔100位置的部分，以形成第一通孔101时，第一绝缘层11中位于盲孔100位置的部分的厚度(或者说是，步骤S103中通过刻蚀工艺后第一绝缘层11在盲孔区域A1的厚度进一步减薄后所达到的厚度)为20nm～50nm。
具体的，如果第一绝缘层11中位于盲孔100位置的部分的厚度小于20nm，对于步骤S103中刻蚀精度要求较高，并且很容易因过渡刻蚀对第一导电图案造成损坏；如果第一绝缘层11中位于盲孔100位置的部分的厚度大于50nm，则需要步骤S105中的处理深度较大(例如需要设置较大深度的灰化处理)，可以理解的是，在步骤S105中去除第一绝缘层11中位于盲孔区域A1的部分的同时，会去除中间绝缘图案层130的表面，如果处理深度较大，实际中则需要相应的增加中间绝缘层的厚度，造成不必要的浪费；当然，本发明中通过控制第一绝缘层11中位于盲孔100位置的部分的厚度适当，在通过灰化去除该部分时，能够适当的对中间绝缘图案层130的表面进行处理(例如清洁、粗糙化等)，从而有利于中间绝缘图案层与后续图案层之间的紧密结合。
在此基础上，还需要说明的是，上述实施例均是以第一导电图案10与第二导电图案20之间具有一个中间导电图案120为例进行说明的，但本发明并不限制于此，实际中第一导电图案10与第二导电图案20之间也可以设置多个中间导电图案120。
以下示意的，参考图9，以第一导电图案10与第二导电图案20之间也可以设置2个中间导电图案(120和120’)和2个中间绝缘图案层(130和130’)为例，对本发明中的制作方法做进一步的解释说明。
具体的，在前述步骤S104形成中间绝缘图案层130后，再次进行步骤S103的过程形成第二个中间导电图案120’，同时会进一步的将第一绝缘层11在盲孔区域A1的厚度进一步减薄(因此，在此情况下，要求在步骤S102中适当的增加第一绝缘层11在盲孔100位置处的厚度)。
当然，此处应当理解到，再次进行步骤S103：在形成有第一绝缘图案层110的衬底基板01(实际为形成有第一绝缘图案层110以及中间绝缘图案层130的衬底基板01)上形成导电膜层(第二导电膜层)，并通过刻蚀工艺(优选干法刻蚀工艺)，去除导电膜层中至少包括对应盲孔区域A1的部分，形成中间导电图案120的同时，将第一绝缘层11在盲孔区域A1的厚度进一步减薄。
然后，再进行步骤S104：在形成有中间导电图案(第二个中间导电图案120’)的衬底基板01上形成第二个中间绝缘层，并通过曝光掩膜工艺，在该第二个中间绝缘层对应预设位置S1(也可以说是对应盲孔区域)形成通孔，以形成第二个中间绝缘图案层130’。
当然实际中，一般需要保证在第二个中间绝缘层对应预设位置S1(也可以说是对应盲孔区域)形成的通孔的孔径大于第二通孔的孔径，以保证第二导电图案20在坡面位置不发生断裂。
本发明实施例还提供一种基板，采用前述的制作方法制得，具有与前述实施例提供的基板相同的结构和有益效果。由于前述实施例已经对基板的结构和有益效果进行了详细的描述，此处不再赘述。
本发明实施例还提供一种基板，如图7所示，该基板包括：依次设置于衬底基板01上的第一导电图案10、第一绝缘图案层110、中间导电图案120、中间绝缘图案层130、第二导电图案20。
其中，第二导电图案20通过位于第一绝缘图案层110、中间导电图案120、中间绝缘图案层130上的通孔直接与第一导电图案10连接、且与中间导电图案120不连接；中间导电图案120在靠近通孔一侧的边界，到第一导电图案10位于该侧的边界之间的距离处于关键线偏差(Critical Dimension)范围(CD1)内。
综上所述，该基板中通过设置中间导电图案120在靠近通孔一侧的边界，到第一导电图案10位于该侧的边界之间的距离处于关键线偏差范围(CD1)内，现有的工艺技术中，关键线偏差范围CD1一般约为0.8μm，也即中间导电图案120在通孔位置处的工艺余量(margin)约为0.8μm；相比于图8中的设计方案(单侧至少2.5μm的margin)而言，至少提升(减少)了1.7μm，双边提升3.4μm，进而更利于高PPI的显示设计(具体可以参考前述基板制备方法实施例对应的部分，此处不作赘述)。
当然，对于该基板中，如前述实施例所述，一般优选的，在通孔位置处，可以设置中间绝缘图案层130的通孔(也即第二通孔102)的孔径大于中间导电图案120的通孔(也即第一通孔101)。
需要说明的是，在本发明实施例中，基板具体至少可以应用至阵列基板，该阵列基板可以是液晶显示面板(Liquid Crystal Display，LCD)中的阵列基板，也可以是有机发光二极管(Organic Light Emitting Diode，OLED)面板中的阵列基板。
具体的，本发明优选的，上述阵列基板为OLED面板中的阵列基板(也即OLED阵列基板)；并且在此情况下，该阵列基板中的第一导电图案10为数据线(Data line)，第二导电图案20为OLED的阳极(一般可以为透明导电材料构成)；中间导电图案120为阵列基板中的相关其他信号线。
本发明实施例还提供一种显示装置，包括前述的基板，同样采用前述的制作方法制得，具有与前述实施例提供的基板相同的结构和有益效果。由于前述实施例已经对基板的结构和有益效果进行了详细的描述，此处不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种基板的制作方法，其特征在于，所述制作方法包括：
在衬底基板上形成第一导电图案；
在形成有所述第一导电图案的衬底基板上形成第一绝缘层，并通过半曝光掩膜工艺，在所述第一绝缘层中对应所述第一导电图案的预设位置处形成盲孔，以形成第一绝缘图案层；
在形成有所述第一绝缘图案层的衬底基板上形成导电膜层，并通过刻蚀工艺，去除所述导电膜层中至少包括对应所述盲孔区域的部分，形成中间导电图案的同时，将所述第一绝缘层在所述盲孔区域的厚度进一步减薄；
在形成有所述中间导电图案的衬底基板上形成中间绝缘层，并通过曝光掩膜工艺，在所述中间绝缘层对应所述预设位置形成第二通孔，以形成中间绝缘图案层；
去除形成有所述中间绝缘图案层的衬底基板中，所述第一绝缘层中位于所述盲孔位置的部分，以形成第一通孔；
在形成有所述第一通孔的衬底基板上形成第二导电图案，且所述第二导电图案通过所述第一通孔和所述第二通孔直接与所述第一导电图案接触、且与所述中间导电图案不接触；
所述第二通孔的孔径大于所述第一通孔的孔径，且所述第一通孔和所述第二通孔贯通所形成的通孔的孔壁在所述第一绝缘图案层和所述中间绝缘图案层的交界面处具有台阶面。
2.根据权利要求1所述的基板的制作方法，其特征在于，
所述去除形成有所述中间绝缘图案层的衬底基板中，所述第一绝缘层中位于所述盲孔位置的部分，以形成第一通孔包括：
采用灰化工艺，去除形成有所述中间绝缘图案层的衬底基板中，所述第一绝缘层中位于所述盲孔位置的部分，以形成第一通孔。
3.根据权利要求1所述的基板的制作方法，其特征在于，
所述在形成有所述第一绝缘图案层的衬底基板上形成导电膜层，并通过刻蚀工艺，去除所述导电膜层中至少包括对应所述盲孔区域的部分，形成中间导电图案的同时，将所述第一绝缘层在所述盲孔区域的厚度进一步减薄包括：
所述在形成有所述第一绝缘图案层的衬底基板上形成导电膜层，并通过干法刻蚀工艺，去除至少包括对应所述盲孔位置的膜层，以形成中间导电图案的同时，将所述第一绝缘层在所述盲孔位置的厚度进一步减薄。
4.根据权利要求1所述的基板的制作方法，其特征在于，
所述去除形成有所述中间绝缘图案层的衬底基板中，所述第一绝缘层中位于所述盲孔位置的部分，以形成第一通孔中；
所述第一绝缘层中位于所述盲孔位置的部分的厚度为20nm～50nm。
5.根据权利要求1-4任一项所述的基板的制作方法，其特征在于，所述第一绝缘层和所述中间绝缘层均为有机绝缘层。
6.一种基板，其特征在于，采用权利要求1-5任一项所述的制作方法制得。
7.根据权利要求6所述的基板，其特征在于，所述基板为阵列基板。
8.根据权利要求6所述的基板，其特征在于，所述基板为OLED阵列基板；
所述基板中的第一导电图案为数据线，第二导电图案为OLED的阳极。
9.一种基板，其特征在于，包括依次设置于衬底基板上的第一导电图案、第一绝缘图案层、中间导电图案、中间绝缘图案层、第二导电图案；
其中，所述第二导电图案通过位于所述第一绝缘图案层、所述中间导电图案、所述中间绝缘图案层上的通孔直接与所述第一导电图案连接、且与所述中间导电图案不连接；
所述中间导电图案在靠近所述通孔一侧的边界，到所述第一导电图案位于该侧的边界之间的距离处于关键线偏差范围内；
所述第一绝缘图案层中的通孔为第一通孔，所述中间绝缘图案层中的通孔为第二通孔；所述第二通孔的孔径大于所述第一通孔的孔径，且所述第一通孔和所述第二通孔贯通所形成的通孔的孔壁在所述第一绝缘图案层和所述中间绝缘图案层的交界面处具有台阶面。
10.一种显示装置，其特征在于，包括权利要求6-9任一项所述的基板。
CN201810851225.6A 2018-07-27 2018-07-27 一种基板的制作方法及基板、显示装置 Active CN109003944B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810851225.6A CN109003944B (zh) 2018-07-27 2018-07-27 一种基板的制作方法及基板、显示装置
US16/611,003 US11063070B2 (en) 2018-07-27 2019-05-13 Substrate and fabricating method thereof, and display apparatus
PCT/CN2019/086667 WO2020019829A1 (en) 2018-07-27 2019-05-13 Substrate and fabricating method thereof, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810851225.6A CN109003944B (zh) 2018-07-27 2018-07-27 一种基板的制作方法及基板、显示装置

Publications (2)

Publication Number Publication Date
CN109003944A CN109003944A (zh) 2018-12-14
CN109003944B true CN109003944B (zh) 2021-05-14

Family

ID=64596997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810851225.6A Active CN109003944B (zh) 2018-07-27 2018-07-27 一种基板的制作方法及基板、显示装置

Country Status (3)

Country Link
US (1) US11063070B2 (zh)
CN (1) CN109003944B (zh)
WO (1) WO2020019829A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003944B (zh) * 2018-07-27 2021-05-14 京东方科技集团股份有限公司 一种基板的制作方法及基板、显示装置
CN109801848A (zh) * 2019-01-18 2019-05-24 合肥鑫晟光电科技有限公司 显示面板、阵列基板、过孔结构及其制备方法
CN109801874A (zh) * 2019-01-31 2019-05-24 绵阳京东方光电科技有限公司 过孔结构及其制造方法、电子器件、显示装置
CN110119182A (zh) * 2019-04-23 2019-08-13 武汉华星光电技术有限公司 显示装置和终端
CN111796706A (zh) * 2020-05-22 2020-10-20 南昌欧菲显示科技有限公司 面板及其制备方法、触控显示屏和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110180798A1 (en) * 2010-01-25 2011-07-28 Samsung Electronics Co., Ltd Display substrate and method of manufacturing the same
CN102156369A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN106158883A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 显示面板、显示装置、阵列基板及其制作方法
CN107316839A (zh) * 2017-06-30 2017-11-03 上海天马微电子有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN107808886A (zh) * 2017-11-01 2018-03-16 京东方科技集团股份有限公司 过孔连接结构及制造方法、阵列基板及制造方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160013433A (ko) * 2014-07-25 2016-02-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101798433B1 (ko) * 2014-12-31 2017-11-17 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치와 이의 제조방법
CN105514125B (zh) * 2016-02-02 2019-07-12 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN109003944B (zh) * 2018-07-27 2021-05-14 京东方科技集团股份有限公司 一种基板的制作方法及基板、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110180798A1 (en) * 2010-01-25 2011-07-28 Samsung Electronics Co., Ltd Display substrate and method of manufacturing the same
CN102156369A (zh) * 2011-01-18 2011-08-17 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN106158883A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 显示面板、显示装置、阵列基板及其制作方法
CN107316839A (zh) * 2017-06-30 2017-11-03 上海天马微电子有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN107808886A (zh) * 2017-11-01 2018-03-16 京东方科技集团股份有限公司 过孔连接结构及制造方法、阵列基板及制造方法、显示装置

Also Published As

Publication number Publication date
US11063070B2 (en) 2021-07-13
CN109003944A (zh) 2018-12-14
WO2020019829A1 (en) 2020-01-30
US20200144313A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
CN109003944B (zh) 一种基板的制作方法及基板、显示装置
TWI515910B (zh) 薄膜電晶體基板與其製作方法、顯示器
KR100842753B1 (ko) 스페이서를 이용한 반도체소자의 패턴 형성방법
WO2016176956A1 (zh) 有机发光显示面板及其制备方法、显示装置
KR100948464B1 (ko) 반도체 소자의 패턴 형성 방법
WO2019174297A1 (zh) 阵列基板及其制作方法和显示装置
US8017423B2 (en) Method for manufacturing a thin film structure
WO2019233198A1 (zh) 显示面板、显示面板的制造方法和显示装置
WO2017202188A1 (zh) 显示基板的制作方法、显示基板和显示装置
US20170221924A1 (en) Method for Manufacturing TFT, Array Substrate and Display Device
CN110854175B (zh) 阵列基板及其制备方法、显示面板
CN113972252B (zh) 显示面板及电子设备
US10871843B2 (en) Bonding area structure, method of manufacturing the same, panel and touch display device
US9287162B2 (en) Forming vias and trenches for self-aligned contacts in a semiconductor structure
CN107564854B (zh) Oled背板制作方法
US7473631B2 (en) Method of forming contact holes in a semiconductor device having first and second metal layers
KR101824623B1 (ko) 유기발광 표시장치의 금속 배선들 간 단락 방지 방법
KR20110077484A (ko) 반도체 디바이스의 미세 패턴 형성 방법
CN113056822A (zh) 显示基板母板的制作方法和显示装置
JP2009115992A (ja) 平坦化構造の製造方法、及び表示装置の製造方法
CN111312753A (zh) 背板提高开口率的方法、制作方法、背板及显示面板
KR102259278B1 (ko) 표시장치와 그 제조 방법
US20200152722A1 (en) Light emitting device and manufacturing method thereof
US20200152918A1 (en) Light emitting device and manufacturing method thereof
KR20090103057A (ko) 반도체 소자의 패턴 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant