CN109801874A - 过孔结构及其制造方法、电子器件、显示装置 - Google Patents

过孔结构及其制造方法、电子器件、显示装置 Download PDF

Info

Publication number
CN109801874A
CN109801874A CN201910098927.6A CN201910098927A CN109801874A CN 109801874 A CN109801874 A CN 109801874A CN 201910098927 A CN201910098927 A CN 201910098927A CN 109801874 A CN109801874 A CN 109801874A
Authority
CN
China
Prior art keywords
conductive layer
via hole
insulating film
interlayer insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910098927.6A
Other languages
English (en)
Inventor
张雷
孙大庆
邱伟
闫方亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mianyang Beijing Oriental Optoelectronic Technology Co Ltd
BOE Technology Group Co Ltd
Mianyang BOE Optoelectronics Technology Co Ltd
Original Assignee
Mianyang Beijing Oriental Optoelectronic Technology Co Ltd
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mianyang Beijing Oriental Optoelectronic Technology Co Ltd, BOE Technology Group Co Ltd filed Critical Mianyang Beijing Oriental Optoelectronic Technology Co Ltd
Priority to CN201910098927.6A priority Critical patent/CN109801874A/zh
Publication of CN109801874A publication Critical patent/CN109801874A/zh
Priority to US16/771,261 priority patent/US11335625B2/en
Priority to PCT/CN2019/125656 priority patent/WO2020155893A1/zh
Priority to US17/729,695 priority patent/US20220254838A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads

Abstract

本发明是关于一种过孔结构及其制造方法、电子器件、显示装置，属于电子技术领域。所述过孔结构包括：依次设置的第一导电层、层间绝缘层和第二导电层，所述层间绝缘层具有过孔，所述过孔的内壁面为凹凸不平的曲面，所述第二导电层通过所述过孔与所述第一导电层搭接。本发明避免了第二导电层位于过孔内的部分脱落，从而避免了第二导电层与第一导电层出现搭接不良。本发明用于导电层的搭接。

Description

过孔结构及其制造方法、电子器件、显示装置
技术领域
本发明涉及电子技术领域，特别涉及一种过孔结构及其制造方法、电子器件、显示装置。
背景技术
诸如触控屏、显示屏等显示装置中通常包括过孔结构，传统的过孔结构包括依次设置的第一导电层、层间绝缘层和第二导电层，层间绝缘层具有过孔，第二导电层通过该过孔与第一导电层搭接，层间绝缘层远离第一导电层的一面为光滑的平面，过孔的内壁面为光滑的曲面。
但是，由于过孔的内壁面为光滑的曲面，因此第二导电层位于过孔内的部分容易脱落，导致第二导电层与第一导电层出现搭接不良。
发明内容
本发明实施例提供了一种过孔结构及其制造方法、电子器件、显示装置，可以解决传统的过孔结构中第一导电层与第二导电层搭接不良的问题。所述技术方案如下：
第一方面，提供一种过孔结构，所述过孔结构包括：
依次设置的第一导电层、层间绝缘层和第二导电层，所述层间绝缘层具有过孔，所述过孔的内壁面为凹凸不平的曲面，所述第二导电层通过所述过孔与所述第一导电层搭接。
可选的，所述层间绝缘层远离所述第一导电层的一面为凹凸不平的表面。
可选的，所述层间绝缘层远离所述第一导电层的一面和所述过孔的内壁面的粗糙度的取值范围为0.05d≤r≤0.15d，所述r表示所述粗糙度，所述d表示所述层间绝缘层的厚度。
第二方面，提供一种过孔结构的制造方法，所述方法包括：
在衬底基板上依次形成第一导电层、初始绝缘层和掩膜图形层，所述掩膜图形层具有开口区域；
在所述初始绝缘层上与所述开口区域对应的区域形成过孔，得到层间绝缘层；
对所述过孔的内壁面进行粗糙化处理；
在所述层间绝缘层远离所述第一导电层的一侧形成第二导电层，所述第二导电层通过所述过孔与所述第一导电层搭接；
其中，所述第一导电层、所述层间绝缘层和所述第二导电层构成所述过孔结构。
可选的，在所述层间绝缘层远离所述第一导电层的一侧形成第二导电层之前，所述方法还包括：
对所述层间绝缘层远离所述第一导电层的一面进行粗糙化处理。
可选的，在对所述层间绝缘层远离所述第一导电层的一面进行粗糙化处理之前，所述方法还包括：剥离所述掩膜图形层。
可选的，在对所述过孔的内壁面进行粗糙化处理之后，所述方法还包括：剥离所述掩膜图形层。
可选的，所述对所述过孔的内壁面进行粗糙化处理，包括：采用预设的等离子体轰击所述过孔的内壁面，以对所述过孔的内壁面进行粗糙化处理，所述等离子体包括氦气、氩气和氧气中的至少一种。
第三方面，提供一种电子器件，所述电子器件包括：上述第一方面任一所述的过孔结构。
第四方面，提供一种显示装置，所述显示装置包括：上述第三方面所述的电子器件。
本发明的实施例提供的技术方案可以包括以下有益效果：
本发明实施例提供的过孔结构及其制造方法、电子器件、显示装置。由于在过孔结构中，过孔的内壁面为凹凸不平的曲面，因此增大了第二导电层位于过孔内的部分与过孔的内壁面的粘结力，避免第二导电层位于过孔内的部分脱落，从而避免第二导电层和第一导电层出现搭接不良，提高第二导电层和第一导电层的搭接效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明的实施例，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种过孔结构的结构示意图。
图2是本发明实施例提供的另一种过孔结构的结构示意图。
图3是本发明实施例提供的一种过孔结构的制造方法的方法流程图。
图4是本发明实施例提供的一种在衬底基板上依次形成第一导电层、初始绝缘层和掩膜图形层后的示意图。
图5是本发明实施例提供的一种在初始绝缘层上与掩膜图形层的开口区域对应的区域形成过孔后的示意图。
图6是本发明实施例提供的一种对过孔的内壁面进行粗糙化处理后的示意图。
图7是本发明实施例提供的一种剥离掩膜图形层后的示意图。
图8是本发明实施例提供的一种在层间绝缘层远离第一导电层的一侧形成第二导电层后的示意图。
图9是本发明实施例提供的另一种过孔结构的制造方法的方法流程图。
图10是本发明实施例提供的一种剥离层间绝缘层上掩膜图形层的示意图。
图11是本发明实施例提供的一种对过孔的内壁面和层间绝缘层远离第一导电层的一面进行粗糙化处理后的示意图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
显示装置中通常包括过孔结构，过孔结构通常包括依次设置的第一导电层、层间绝缘层和第二导电层，层间绝缘层上具有过孔，第二导电层通过该过孔与第一导电层搭接，在传统的过孔结构中，层间绝缘层远离第一导电层的一面为光滑的平面，过孔的内壁面为光滑的曲面，这使得第二导电层位于过孔内的部分以及第二导电层位于层间绝缘层上的部分均容易脱落，导致第二导电层与第一导电层出现搭接不良。
为了避免第二导电层脱落，目前主要在通过刻蚀工艺在层间绝缘层上形成过孔的过程中，改变刻蚀工艺的刻蚀参数来修正过孔的坡度角(坡度角指的是过孔的内壁面与第一导电层靠近层间绝缘层的一面所在平面的夹角)。但是，受刻蚀工艺的限制，修正过孔的坡度角需要对刻蚀参数进行频繁调整，实现难度较大，同时，修正过孔的坡度角时，若该层间绝缘层存在膜层不均匀的情况，则无法达到预期的修正效果，因此对层间绝缘层的成膜的均匀性的要求较高。
本发明实施例提供了一种过孔结构及其制造方法、电子器件、显示装置，在过孔结构中，层间绝缘层具有过孔，过孔的内壁面和层间绝缘层远离第一导电层的一面为凹凸不平的表面，因此第二导电层位于过孔内的部分与过孔的内壁面的粘结力以及第二导电层与层间绝缘层的粘结力均较大，可以避免第二导电层脱落，从而避免第二导电层与第一导电层出现搭接不良。并且本发明实施例提供的方案无需通过改变刻蚀参数来修正过孔的坡度角，易于实现且对层间绝缘层的成膜的均匀性的要求较低。本发明的详细方案请参考下述实施例的描述。
请参考图1，其示出了本发明实施例提供的一种过孔结构的结构示意图。该过孔结构包括：依次设置的第一导电层10、层间绝缘层20和第二导电层30，层间绝缘层20具有过孔(图1中未标出)，过孔的内壁面(图1中未标出)为凹凸不平的曲面，第二导电层30通过该过孔与第一导电层10搭接。
综上所述，本发明实施例提供的过孔结构，由于过孔的内壁面为凹凸不平的曲面，因此增大了第二导电层位于过孔内的部分与过孔的内壁面的粘结力，避免第二导电层位于过孔内的部分脱落，从而避免第二导电层和第一导电层出现搭接不良，提高第二导电层和第一导电层的搭接效果。
可选的，如图2所示，其示出了本发明实施例提供的另一种过孔结构的结构示意图，层间绝缘层20远离第一导电层10的一面为凹凸不平的表面。其中，过孔结构具有过孔区域和非过孔区域，过孔区域指的是层间绝缘层20的过孔所在区域(也即是层间绝缘层20的过孔在过孔结构的对应区域)，非过孔区域指的是过孔结构中除该过孔区域之外的区域，层间绝缘层20远离第一导电层10的一面为凹凸不平的表面指的是：层间绝缘层20上位于该非过孔区域中的部分远离第一导电层10的表面为凹凸不平的表面。这样，由于在过孔结构的非过孔区域中，层间绝缘层20远离第一导电层10的表面为凹凸不平的表面，因此增大了过孔结构的非过孔区域中，层间绝缘层20和第二导电层30的粘结力，提高了层间绝缘膜层20和第二导电层30的搭接效果。
可选的，上述过孔的内壁面和层间绝缘层20远离第一导电层10的一面均可以具有凹凸不平的微结构(图1和图2中未示出，该微结构例如微型凹槽等)，以使该过孔的内壁面和层间绝缘层20远离第一导电层10的一面均为凹凸不平的表面，也即是，使过孔的内壁面和层间绝缘层20远离第一导电层10的一面均具有一定粗糙度。可选的，该层间绝缘层20远离第一导电层10的一面和过孔的内壁面的粗糙度的取值范围均为0.05d≤r≤0.15d，r表示粗糙度，d表示层间绝缘层20的厚度，示例的，r＝0.05d或者r＝0.1d或者r＝0.15d。
可选的，上述第一导电层10和第二导电层30中的至少一个导电层的材料可以是金属，上述层间绝缘层20的材料可以是氮化硅、氧化硅或氮氧化硅等，且上述层间绝缘层20可以是一个绝缘膜层，可以是由多个绝缘膜层叠加形成的绝缘层，本发明实施例对此不做限定。
需要说明的是，本发明实施例提供的过孔结构可以是包括两个导电层以及位于该两个导电层之间的绝缘层，两个导电层通过绝缘层上的过孔搭接的任意过孔结构，在不同的产品中，该过孔结构中的两个导电层的体现形式不同。例如，在显示屏中，公共电极与公共电极线之间设置有绝缘层，绝缘层上具有过孔，公共电极通过该过孔与公共电极线搭接，因此公共电极、公共电极线以及该绝缘层构成过孔结构。又例如，在显示基板中，像素电极与薄膜晶体管(Thin Film Transistor，TFT)的漏极之间设置有绝缘层，绝缘层上具有过孔，像素电极通过该过孔与薄膜晶体管的漏极搭接，因此像素电极、薄膜晶体管的漏极和绝缘层构成过孔结构。再例如，在触控屏中，触控感应走线和触控感应电极之间设置有绝缘层，绝缘层上具有过孔，触控感应走线通过该过孔与触控感应电极搭接，因此触控感应走线、触控感应电极和绝缘层构成过孔结构。还例如，在触控面板中，横向金属条和纵向金属条之间设置有绝缘层，绝缘层上具有过孔，横向金属条通过过孔和纵向金属条搭接，因此横向金属条、纵向金属条和绝缘层构成过孔结构。还例如，在基板电路中，两条传输线之间设置有绝缘层，绝缘层上具有过孔，两条传输线通过该过孔搭接，因此两条传输线与绝缘层构成过孔结构。需要指出的是，本文所列举的过孔结构仅仅是示例性的，并不用以限制本发明实施例的方案，本领域技术人员应当明白，任何两个导电层通过该两个导电层之间的绝缘层上的过孔搭接的结构，都属于本发明实施例所涵盖的范围，在此不再一一赘述。
综上所述，本发明实施例提供的过孔结构，由于过孔的内壁面为凹凸不平的曲面，因此增大了第二导电层位于过孔内的部分与过孔的内壁面的粘结力，避免第二导电层位于过孔内的部分的脱落，从而避免第二导电层和第一导电层出现搭接不良，提高第二导电层和第一导电层的搭接效果。本发明实施例提供的方案无需通过改变刻蚀参数来修正过孔的坡度角，易于实现且对层间绝缘层的成膜的均匀性的要求较低。
本发明实施例提供的过孔结构可以应用于下文的方法，本发明实施例的过孔结构的制造方法和过孔结构的制造原理可以参见下文各实施例中的描述。
请参考图3，其示出了本发明实施例提供的一种过孔结构的制造方法的方法流程图，该过孔结构的制造方法可以制造如图1所示的过孔结构，该过孔结构的制造方法包括如下步骤：
步骤101、在衬底基板上依次形成第一导电层、初始绝缘层和掩膜图形层，掩膜图形层具有开口区域。
如图4所示，其示出了本发明实施例提供的一种在衬底基板40上依次形成第一导电层10、初始绝缘层20a和掩膜图形层50后的示意图，该掩膜图形层50具有开口区域501，掩膜图形层50可以为光刻(photoresist，PR)胶图形层。示例的，在衬底基板40上依次形成第一导电层10、初始绝缘层20a和掩膜图形层50可以包括如下三个步骤：
步骤(1)、通过沉积、涂覆或者溅射等方式在衬底基板40上形成导电材料层，然后通过一次构图工艺对该导电材料层进行处理得到第一导电层10。
步骤(2)、通过沉积、涂覆或者溅射等方式在形成有第一导电层10的衬底基板40上形成初始绝缘层20a。
步骤(3)、通过沉积、涂覆或者溅射等方式在形成有初始绝缘层20a的衬底基板40上形成PR材料层，对PR材料层依次进行曝光和显影得到掩膜图形层50。
步骤102、在初始绝缘层上与开口区域对应的区域形成过孔，得到层间绝缘层。
如图5所示，其示出了本发明实施例提供的一种在初始绝缘层20a上与掩膜图形层50的开口区域501对应的区域形成过孔后的示意图。示例的，结合图4和图5，可以通过干法刻蚀工艺对初始绝缘层20a上与掩膜图形层50的开口区501对应的区域进行刻蚀，以在初始绝缘层20a上与该开口区域501对应的区域形成过孔，从而得到层间绝缘层20。
步骤103、对过孔的内壁面进行粗糙化处理。
如图6所示，其示出了本发明实施例提供的一种对过孔的内壁面进行粗糙化处理后的示意图。示例的，可以采用预设的等离子体轰击过孔(图6中未标出)的内壁面，以对过孔的内壁面进行粗糙化处理。例如，可以将图5所示的结构设置在等离子刻蚀机中，并向该等离子刻蚀机中通入等离子体，以通过等离子体对过孔的内壁面进轰击，达到对该过孔的内壁面进行粗糙化处理的目的。需要说明的是，根据图6容易理解，等离子体在对过孔的内壁面进行轰击时，也可以对掩膜图形层50远离层间绝缘层20的一面进行轰击。
其中，上述轰击为物理轰击，上述等离子体可以是惰性气体或者不与初始绝缘层反应的气体，例如，该等离子体包括氦气(He)、氩气(Ar)和氧气(O2)中的至少一种，氦气和氩气为惰性气体，氧气是不与初始绝缘层反应的气体。等离子刻蚀机为电子技术领域中常见的设备，因此该步骤103可以在现有设备中进行，实现简单。
步骤104、剥离掩膜图形层。
如图7所示，其示出了本发明实施例提供的一种剥离掩膜图形层50后的示意图，层间绝缘层20上具有过孔201，过孔201的内壁面为凹凸不平的曲线。示例的，可以通过剥离工艺剥离掩膜图形层，该剥离工艺可以是灰化工艺、光刻胶剥离工艺等。
步骤105、在层间绝缘层远离第一导电层的一侧形成第二导电层，第二导电层通过过孔与第一导电层搭接。
如图8所示，其示出了本发明实施例提供的一种在层间绝缘层20远离第一导电层10的一侧形成第二导电层30后的示意图，其中，第一导电层10、层间绝缘层20和第二导电层30构成过孔结构。
可选的，可以采用物理气相沉积(Physical Vapor Deposition，PVD)工艺在层间绝缘层20远离第一导电层10的一侧沉积一层导电材料得到导电材料层，然后通过一次构图工艺对该导电材料层进行处理得到第二导电层30，结合图7，在采用PVD工艺在层间绝缘层20远离第一导电层10的一侧沉积导电材料的过程中，层间绝缘层20的过孔201内也会沉积导电材料，使得最终制成的第二导电层30位于过孔201内的部分与第一导电层10接触，从而第二导电层30通过过孔201与第一导电层10搭接。
本发明实施例中，在层间绝缘层上形成过孔后，对该过孔的内壁面进行了粗糙化处理，因此该过孔的内壁面较为粗糙，在进行第二导电层的沉积时，过孔内更容易沉积导电材料，避免第二导电层位于过孔的内的部分塌落，从而避免第二导电层出现断层现象，改善第一导电层与第二导电层的搭接不良。
综上所述，本发明实施例提供的过孔结构的制造方法，由于对过孔的内壁面进行粗糙化处理，因此增大了第二导电层位于过孔内的部分与过孔的内壁面的粘结力，避免第二导电层位于过孔内的部分的脱落，从而避免第二导电层和第一导电层出现搭接不良，提高第二导电层和第一导电层的搭接效果。本发明实施例提供的方案无需通过改变刻蚀参数来修正过孔的坡度角，易于实现且对层间绝缘层的成膜的均匀性的要求较低。
请参考图9，其示出了本发明实施例提供的另一种过孔结构的制造方法的方法流程图，该过孔结构的制造方法可以制造如图2所示的过孔结构，该过孔结构的制造方法包括如下步骤：
步骤201、在衬底基板上依次形成第一导电层、初始绝缘层和掩膜图形层，掩膜图形层具有开口区域。
步骤202、在初始绝缘层上与开口区域对应的区域形成过孔，得到层间绝缘层。
该步骤201和步骤202的实现过程可以参考图3所示实施例的步骤101和步骤102，本发明实施例对此不再赘述。
步骤203、剥离掩膜图形层。
示例的，如图10所示，其示出了本发明实施例提供的一种剥离层间绝缘层上掩膜图形层的示意图。其中，该步骤203的实现过程可以参考图3所示实施例的步骤104，本发明实施例对此不再赘述。
步骤204、对过孔的内壁面和层间绝缘层远离第一导电层的一面进行粗糙化处理。
示例的，如图11所示，其示出了本发明实施例提供的一种对过孔201的内壁面和层间绝缘层20远离第一导电层10的一面进行粗糙化处理后的示意图。其中，该步骤204的实现过程可以参考图3所示实施例的步骤103，本发明实施例对此不再赘述。但是需要说明的是，在本实施例中，由于在步骤203中已经剥离位于层间绝缘层20上的掩膜图形层，因此，如图11所示，在采用等离子体轰击时，可以对过孔201的内壁面进行轰击，且可以对层间绝缘层20远离第一导电层10的一面进行轰击，使得过孔201的内壁面和层间绝缘层20远离第一导电层10的一面均为凹凸不平的表面。
步骤205、在层间绝缘层远离第一导电层的一侧形成第二导电层，第二导电层通过过孔与第一导电层搭接。
该步骤205的实现过程可以参考图3所示实施例的步骤105，本发明实施例对此不再赘述。但是需要说明的是，由于在步骤204中对过孔的内壁面和层间绝缘层20远离该第一导电层10的一面均进行了粗糙化处理，因此过孔的内壁面和层间绝缘层20远离该第一导电层10的一面均为凹凸不平的表面，可以增大第二导电层与过孔201的内壁面的粘结力以及第二导电层与层间绝缘层20的粘结力，避免第二导电层脱落，改善第二导电层与第一导电层的搭接效果。
综上所述，本发明实施例提供的过孔结构的制造方法，由于对过孔的内壁面和层间绝缘层远离第一导电层的一面均进行粗糙化处理，因此增大了第二导电层位于过孔内的部分与过孔内壁面的粘结力，以及第二导电层与层间绝缘层的粘结力，避免了该第二导电层的脱落，从而避免了第二导电层和第一导电层出现搭接不良，提高了该第二导电层和第一导电层的搭接效果。本发明实施例提供的方案无需通过改变刻蚀参数来修正过孔的坡度角，易于实现且对层间绝缘层的成膜的均匀性的要求较低。
需要说明的是，本发明实施例提供的过孔结构的制造方法中，所涉及的一次构图工艺包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，通过一次构图工艺对材质层进行处理得到相应的结构(例如对导电材料层进行处理得到第一导电层)可以包括：在材质层(例如导电材料层)上涂覆一层光刻胶形成光刻胶层，采用掩膜版对光刻胶层进行曝光，使得光刻胶层形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对材质层(例如导电材料层)上完全曝光区对应的区域进行刻蚀，最后剥离非曝光区的光刻胶得到相应的结构(例如第一导电层)。这里是以光刻胶为正性光刻胶为例进行说明的，当光刻胶为负性光刻胶时，一次构图工艺的过程可以参考本段的描述，本发明实施例在此不再赘述。
还需要说明的是，本发明实施例提供的过孔结构的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
本发明实施例还提供了一种电子器件，该电子器件包括：图1或图2所示的过孔结构。
本发明实施例还提供了一种显示装置，该显示装置包括：电子器件，该电子器件包括图1或图2所示的过孔结构。该显示装置可以为触控屏、薄膜晶体管液晶显示器(LiquidCrystal Display，TFT-LCD)、有机发光二极管(Organic Light-Emitting Diode，OLED)显示器、手机、平板电脑、电视机、笔记本电脑、数码相框或导航仪产品或部件。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (10)

1.一种过孔结构，其特征在于，所述过孔结构包括：
依次设置的第一导电层、层间绝缘层和第二导电层，所述层间绝缘层具有过孔，所述过孔的内壁面为凹凸不平的曲面，所述第二导电层通过所述过孔与所述第一导电层搭接。
2.根据权利要求1所述的过孔结构，其特征在于，所述层间绝缘层远离所述第一导电层的一面为凹凸不平的表面。
3.根据权利要求2所述的过孔结构，其特征在于，
所述层间绝缘层远离所述第一导电层的一面和所述过孔的内壁面的粗糙度的取值范围为0.05d≤r≤0.15d，所述r表示所述粗糙度，所述d表示所述层间绝缘层的厚度。
4.一种过孔结构的制造方法，其特征在于，所述方法包括：
在衬底基板上依次形成第一导电层、初始绝缘层和掩膜图形层，所述掩膜图形层具有开口区域；
在所述初始绝缘层上与所述开口区域对应的区域形成过孔，得到层间绝缘层；
对所述过孔的内壁面进行粗糙化处理；
在所述层间绝缘层远离所述第一导电层的一侧形成第二导电层，所述第二导电层通过所述过孔与所述第一导电层搭接；
其中，所述第一导电层、所述层间绝缘层和所述第二导电层构成所述过孔结构。
5.根据权利要求4所述的方法，其特征在于，在所述层间绝缘层远离所述第一导电层的一侧形成第二导电层之前，所述方法还包括：
对所述层间绝缘层远离所述第一导电层的一面进行粗糙化处理。
6.根据权利要求5所述的方法，其特征在于，在对所述层间绝缘层远离所述第一导电层的一面进行粗糙化处理之前，所述方法还包括：剥离所述掩膜图形层。
7.根据权利要求4所述的方法，其特征在于，在对所述过孔的内壁面进行粗糙化处理之后，所述方法还包括：剥离所述掩膜图形层。
8.根据权利要求4至7任一所述的方法，其特征在于，所述对所述过孔的内壁面进行粗糙化处理，包括：采用预设的等离子体轰击所述过孔的内壁面，以对所述过孔的内壁面进行粗糙化处理，所述等离子体包括氦气、氩气和氧气中的至少一种。
9.一种电子器件，其特征在于，所述电子器件包括：权利要求1至3任一所述的过孔结构。
10.一种显示装置，其特征在于，所述显示装置包括：权利要求9所述的电子器件。
CN201910098927.6A 2019-01-31 2019-01-31 过孔结构及其制造方法、电子器件、显示装置 Pending CN109801874A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910098927.6A CN109801874A (zh) 2019-01-31 2019-01-31 过孔结构及其制造方法、电子器件、显示装置
US16/771,261 US11335625B2 (en) 2019-01-31 2019-12-16 Via hole structure, manufacturing method thereof, electronic device, and display device
PCT/CN2019/125656 WO2020155893A1 (zh) 2019-01-31 2019-12-16 过孔结构及其制造方法、电子器件、显示装置
US17/729,695 US20220254838A1 (en) 2019-01-31 2022-04-26 Oled display panel and oled display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910098927.6A CN109801874A (zh) 2019-01-31 2019-01-31 过孔结构及其制造方法、电子器件、显示装置

Publications (1)

Publication Number Publication Date
CN109801874A true CN109801874A (zh) 2019-05-24

Family

ID=66560747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910098927.6A Pending CN109801874A (zh) 2019-01-31 2019-01-31 过孔结构及其制造方法、电子器件、显示装置

Country Status (3)

Country Link
US (1) US11335625B2 (zh)
CN (1) CN109801874A (zh)
WO (1) WO2020155893A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020155893A1 (zh) * 2019-01-31 2020-08-06 京东方科技集团股份有限公司 过孔结构及其制造方法、电子器件、显示装置
CN112117253A (zh) * 2019-06-19 2020-12-22 南亚科技股份有限公司 电子装置
CN112259500A (zh) * 2020-10-21 2021-01-22 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN112752994A (zh) * 2019-08-30 2021-05-04 京东方科技集团股份有限公司 背板、背光源、显示装置及背板的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834869A (en) * 2007-02-07 2008-08-16 Shinko Electric Ind Co Method of manufacturing semiconductor device
CN102573280A (zh) * 2010-12-16 2012-07-11 日本特殊陶业株式会社 多层布线基板及制造多层布线基板的方法
US20140292159A1 (en) * 2013-03-29 2014-10-02 NGK Ceramic Device Ltd. Piezoelectric/electrostrictive element and method for manufacturing the same
CN107887361A (zh) * 2016-09-30 2018-04-06 三星电机株式会社 扇出型半导体封装件
CN109003944A (zh) * 2018-07-27 2018-12-14 京东方科技集团股份有限公司 一种基板的制作方法及基板、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
CN105975136B (zh) * 2016-06-30 2019-03-26 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
TWI601279B (zh) * 2016-08-22 2017-10-01 群創光電股份有限公司 發光二極體觸控顯示裝置
JP2018170363A (ja) * 2017-03-29 2018-11-01 東芝メモリ株式会社 半導体装置の製造方法及び半導体装置
CN107193144A (zh) * 2017-04-26 2017-09-22 武汉华星光电技术有限公司 Ltps阵列基板及其制作方法
CN109801874A (zh) * 2019-01-31 2019-05-24 绵阳京东方光电科技有限公司 过孔结构及其制造方法、电子器件、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834869A (en) * 2007-02-07 2008-08-16 Shinko Electric Ind Co Method of manufacturing semiconductor device
CN102573280A (zh) * 2010-12-16 2012-07-11 日本特殊陶业株式会社 多层布线基板及制造多层布线基板的方法
US20140292159A1 (en) * 2013-03-29 2014-10-02 NGK Ceramic Device Ltd. Piezoelectric/electrostrictive element and method for manufacturing the same
CN107887361A (zh) * 2016-09-30 2018-04-06 三星电机株式会社 扇出型半导体封装件
CN109003944A (zh) * 2018-07-27 2018-12-14 京东方科技集团股份有限公司 一种基板的制作方法及基板、显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020155893A1 (zh) * 2019-01-31 2020-08-06 京东方科技集团股份有限公司 过孔结构及其制造方法、电子器件、显示装置
CN112117253A (zh) * 2019-06-19 2020-12-22 南亚科技股份有限公司 电子装置
CN112117253B (zh) * 2019-06-19 2022-06-28 南亚科技股份有限公司 电子装置
CN112752994A (zh) * 2019-08-30 2021-05-04 京东方科技集团股份有限公司 背板、背光源、显示装置及背板的制造方法
CN112259500A (zh) * 2020-10-21 2021-01-22 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN112259500B (zh) * 2020-10-21 2024-01-30 京东方科技集团股份有限公司 一种显示面板及其制备方法

Also Published As

Publication number Publication date
WO2020155893A1 (zh) 2020-08-06
US20210225738A1 (en) 2021-07-22
US11335625B2 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
CN109801874A (zh) 过孔结构及其制造方法、电子器件、显示装置
US9543338B2 (en) Array substrate, method for manufacturing the same, and display device
US20210124226A1 (en) Method of manufacturing array substrate, and array substrate
WO2016119324A1 (zh) 阵列基板及其制作方法、显示装置
CN109036134B (zh) 柔性显示基板及其制作方法、显示装置
WO2017185830A1 (zh) 阵列基板母板及其制作方法、显示装置
WO2019114357A1 (zh) 阵列基板及其制造方法、显示装置
CN106935660B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US8017460B2 (en) Method of manufacturing flat panel display
WO2015096312A1 (zh) 阵列基板及其制作方法和显示装置
WO2015100776A1 (zh) 一种液晶显示器的阵列基板的制造方法
WO2016155429A1 (zh) 显示基板及其制造方法、显示装置
WO2015067069A1 (zh) 阵列基板的制作方法及通孔的制作方法
CN111524957A (zh) 显示基板及其制作方法、显示装置
US10714545B2 (en) Method for manufacturing touch control display screen
WO2017121136A1 (zh) 阵列基板及其制作方法、显示装置
CN105206621B (zh) 一种构图方法、阵列基板及显示装置
WO2015043315A1 (zh) 阵列基板及其制造方法、显示装置
WO2020147575A1 (zh) 薄膜晶体管的制备方法及显示装置
US9590231B2 (en) Method of manufacturing 3D barrier substrate
US11177134B2 (en) Conductive pattern and method for manufacturing the same, thin film transistor, display substrate, and display device
US20220254838A1 (en) Oled display panel and oled display device
CN108922868A (zh) 显示基板及其制造方法、显示面板
WO2017133111A1 (zh) 薄膜晶体管的制作方法，阵列基板的制作方法、阵列基板、显示装置
CN108598090A (zh) 一种阵列基板及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190524

RJ01 Rejection of invention patent application after publication