KR20140137922A - 어레이 기판 및 이의 제조방법 - Google Patents

어레이 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20140137922A
KR20140137922A KR1020130059191A KR20130059191A KR20140137922A KR 20140137922 A KR20140137922 A KR 20140137922A KR 1020130059191 A KR1020130059191 A KR 1020130059191A KR 20130059191 A KR20130059191 A KR 20130059191A KR 20140137922 A KR20140137922 A KR 20140137922A
Authority
KR
South Korea
Prior art keywords
pattern
low reflection
pixel electrode
layer
forming
Prior art date
Application number
KR1020130059191A
Other languages
English (en)
Inventor
노성인
장은제
김현욱
손옥수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130059191A priority Critical patent/KR20140137922A/ko
Priority to US14/081,066 priority patent/US9035300B2/en
Publication of KR20140137922A publication Critical patent/KR20140137922A/ko
Priority to US14/695,700 priority patent/US9977303B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

어레이 기판은 기판 상에 배치되는 박막 트랜지스터, 상기 박막 트랜지스터가 배치된 상기 기판 상에 배치되는 컬러 패턴, 상기 박막 트랜지스터 상에 배치되고, 상기 박막 트랜지스터를 부분적으로 노출시키는 노출부를 갖는 차광 패턴, 상기 컬러 패턴 및 차광 패턴을 커버하고, 상기 노출부에 대응하는 콘택홀을 갖는 유기 절연층, 상기 유기 절연층 상에 배치되고, 상기 콘택홀를 통해 상기 박막 트랜지스터에 전기적으로 연결되는 화소 전극 및 상기 노출부에 대응되는 상기 화소 전극 상에 배치되는 저반사 패턴을 포함한다.

Description

어레이 기판 및 이의 제조방법{ARRAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 어레이 기판 및 이의 제조방법에 관한 것으로, 보다 상세하게는 액정층의 오염을 감소시킬 수 있는 어레이 기판 및 이의 제조방법에 관한 것이다.
일반적으로, 액정표시장치(liquid crystal display; LCD)에서는 어레이 기판 및 대향 기판의 사이에 배치되는 액정들의 배향에 따라 상기 어레이 기판 및 대향 기판을 투과하는 광량이 조절됨으로써, 원하는 영상이 표시된다. 상기 어레이 기판에는 액정들의 배향을 제어하기 위한 신호 전극들이 배치된다.
종래의 액정표시장치에서, 상기 대향 기판에는 화소 경계에 대응하는 차광 패턴과, 화소 내부에 대응하는 컬러필터 패턴이 배치되며, 차광 패턴 및 컬러필터 패턴의 누수(outgasing) 방지를 위한 오버코팅층(overcoating layer)과, 액정 셀 갭 유지를 위한 컬럼 스페이서(column spacer)가 더 배치된다.
그러나, 상기 어레이 기판 및 대향 기판을 얼라인(align)할 때에 발생하는 오차로 인해, 상기 대향 기판에 배치되는 차광 패턴이 화소 경계에 적절하게 대응되지 않아, 개구율이 감소하고 액정표시장치의 표시품질이 저하되는 한계가 있다.
또한, 이러한 얼라인 미스(misalign)를 방지하기 위하여, 차광 패턴 및 컬럼스페이서를 어레이 기판 상에 배치시키는 경우에는, 차광 패턴 또는 어둡게 착색된 컬럼 스페이서가 액정층에 직접 접함에 따라, 차광 패턴 및 착색된 컬럼 스페이서의 노출된 부분에서 유색 성분이 누수되어, 액정층을 오염시키는 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 액정층의 오염을 감소시키면서 화소 경계를 적절하게 차광할 수 있는 어레이 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 어레이 기판의 제조방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 어레이 기판은 기판 상에 배치되는 박막 트랜지스터; 상기 박막 트랜지스터가 배치된 상기 기판 상에 배치되는 컬러 패턴; 상기 박막 트랜지스터 상에 배치되고, 상기 박막 트랜지스터를 부분적으로 노출시키는 노출부를 갖는 차광 패턴; 상기 컬러 패턴 및 차광 패턴을 커버하고, 상기 노출부에 대응하는 콘택홀을 갖는 유기 절연층; 상기 유기 절연층 상에 배치되고, 상기 콘택홀를 통해 상기 박막 트랜지스터에 전기적으로 연결되는 화소 전극; 및 상기 노출부에 대응되는 상기 화소 전극 상에 배치되는 저반사 패턴을 포함한다.
본 발명의 일 실시예에 있어서, 상기 저반사 패턴은 불투명 금속을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 저반사 패턴은 크롬, 니켈, 몰리브덴, 티타늄 또는 이들의 산화물을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 유기 절연층 상에 배치되고, 상기 차광 패턴에 중첩하는 컬럼 스페이서를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 컬럼 스페이서는 투명한 재질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 차광 패턴은 상기 컬러 패턴에 부분적으로 중첩하고, 상기 차광 패턴의 상기 컬러 패턴에 중첩된 부분의 높이는 상기 차광 패턴의 상기 컬러 패턴에 중첩되지 않는 부분의 높이보다 높을 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 전극은 복수 개의 슬릿부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 컬러 패턴은 유색의 포토레지스트 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 박막 트랜지스터는, 상기 기판 상에 배치되는 게이트 전극; 상기 게이트 전극에 중첩하는 반도체 패턴; 상기 반도체 패턴과 전기적으로 연결되는 소스 전극; 및 상기 반도체 패턴과 전기적으로 연결되는 드레인 전극을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 저반사 패턴의 면적은 상기 노출부의 면적보다 클 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 어레이 기판의 제조방법은, 기판 상에 게이트 전극, 반도체 패턴, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성한다. 상기 박막 트랜지스터 상에 제1 패시베이션층을 형성한다. 상기 제1 패시베이션층 상에 컬러 패턴을 형성한다. 상기 박막 트랜지스터 상에 상기 박막 트랜지스터를 부분적으로 노출시키는 노출부를 갖고, 상기 컬러 패턴에 부분적으로 중첩하는 차광 패턴을 형성한다. 상기 컬러 패턴 및 차광 패턴 상에 유기 절연층을 형성하고, 상기 유기 절연층 및 상기 제1 패시베이션층을 관통하여 상기 드레인 전극을 노출시키는 콘택홀을 형성한다. 상기 유기 절연층 상에 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극층을 형성한다. 상기 화소 전극층 상에 저반사 금속층을 형성한다. 상기 화소 전극층 및 저반사 금속층을 패터닝하여, 상기 노출부에 중첩하는 화소 전극 패턴 및 저반사 패턴을 형성한다.
본 발명의 일 실시예에 있어서, 상기 화소 전극 패턴 및 저반사 패턴의 형성은, 상기 노출부에 대응하는 부분의 두께가 다른 부분의 두께보다 더 두껍도록 소정의 단차를 갖는 제1 포토레지스트 패턴을 상기 저반사 금속층 상에 형성하고, 상기 제1 포토레지스트 패턴에 의해 노출되는 상기 저반사 금속층 및 화소 전극층의 부분들을 순차적으로 식각하여, 저반사 중간 패턴 및 화소 전극 패턴을 형성하며, 상기 노출부에 대응하는 영역에서 상기 단차가 제거된 제2 포토레지스트 패턴이 잔류하도록, 상기 제1 포토레지스트 패턴을 부분적으로 제거하여 상기 저반사 중간 패턴의 일부를 노출시키고, 상기 저반사 중간 패턴의 노출된 부분을 식각하여, 상기 저반사 패턴을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 유기 절연층 상에 상기 컬러 패턴에 중첩하는 공통 전극 패턴 및 상기 공통 전극 패턴을 커버하는 제2 패시베이션층을 더 형성할 수 있다. 상기 콘택홀은 상기 유기 절연층, 상기 제1 패시베이션층 및 상기 제2 패시베이션층을 모두 관통할 수 있다.
본 발명의 일 실시예에 있어서, 상기 공통 전극 패턴은 상기 화소 전극 패턴에 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 차광 패턴에 중첩하도록 상기 제2 패시베이션층 상에 컬럼 스페이서를 더 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 컬럼 스페이서는 투명한 재질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 화소 전극 패턴 및 저반사 패턴의 형성은, 일정한 높이의 제1 포토레지스트 패턴을 상기 저반사 금속층 상에 형성하고, 상기 제1 포토레지스트 패턴에 의해 노출되는 상기 저반사 금속층 및 화소 전극층의 부분들을 순차적으로 식각하여, 저반사 중간 패턴 및 화소 전극 패턴을 형성하며, 상기 노출부에 대응하는 영역에 제2 포토레지스트 패턴이 잔류하도록, 상기 제1 포토레지스트 패턴을 부분적으로 제거하여 상기 저반사 중간 패턴의 일부를 노출시키고, 상기 저반사 중간 패턴의 노출된 부분을 식각하여, 상기 저반사 패턴을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 저반사 중간 패턴의 일부를 노출시키는 단계에서, 상기 제2 포토레지스트 패턴은 상기 콘택홀 내에 잔류할 수 있다.
본 발명의 일 실시예에 있어서, 상기 저반사 패턴은 불투명 금속을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 저반사 패턴은 크롬, 니켈, 몰리브덴, 티타늄 또는 이들의 산화물을 포함할 수 있다.
본 발명의 실시예들에 따른 어레이 기판 및 이의 제조방법에 따르면, 어레이 기판에 배치되는 차광 패턴이 유기 절연층에 의해 커버되고, 콘택홀에 대응하는 차광 패턴의 노출부가 저반사 패턴에 의해 커버됨으로써, 차광 패턴에 의한 액정층 오염을 감소시키면서도, 콘택홀로 인한 백라이트 광원의 누광을 줄일 수 있다.
또한, 어레이 기판에 배치되는 컬럼 스페이서가 투명한 재질을 포함함으로써, 컬럼 스페이서의 노출로 인한 액정층의 오염을 감소시킬 수 있다.
나아가, 콘택홀 자체의 단차를 이용하여 포토레지스트 패턴을 부분 제거함으로써, 저반사 패턴 형성에 소요되는 제조비용을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판을 도시한 평면도이다.
도 2는 도 1의 어레이 기판에서 I-I 라인을 따라 절단한 단면도이다.
도 3a 내지 도 3p는 본 발명의 일 실시예에 따른 어레이 기판의 제조방법을도시한 단면도들이다.
도 4a 내지 도 4f는 본 발명의 다른 실시예에 따른 어레이 기판의 제조방법을 도시한 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 어레이 기판을 도시한 평면도이다. 도 2는 도 1의 어레이 기판에서 I-I 라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 어레이 기판은 베이스 기판(100), 게이트 라인(110), 게이트 절연층(115), 박막 트랜지스터(TFT), 데이터 라인(130), 제1 패시베이션층(135), 컬러 패턴(210), 차광 패턴(230), 유기 절연층(235), 공통 전극 패턴(250), 제2 패시베이션층(255), 화소 전극(271), 저반사 패턴(283) 및 컬럼 스페이서(300)를 포함한다. 상기 박막 트랜지스터(TFT)는 게이트 전극(GE), 반도체 패턴(120), 소스 전극(SE) 및 드레인 전극(DE)을 포함한다. 본 실시예에서, 상기 박막 트랜지스터(TFT)는 바텀-게이트 구조를 갖는 것으로 도시되었으나, 이는 예시적인 것으로서, 본 발명의 실시예들에 따른 어레이 기판에 포함되는 박막 트랜지스터의 구조는 이에 한정되지 않는다. 예를 들어, 다른 실시예들에서, 상기 박막 트랜지스터는 탑-게이트 구조 또는 이중 게이트 구조 등과 같이 다르게 형성될 수 있다.
상기 베이스 기판(100)은 투명한 절연 기판을 포함한다. 예를 들어, 상기 베이스 기판(100)은 유리(glass), 석영(quartz), 플라스틱(plastic), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 수지, 폴리에틸린(polyethylene) 수지 또는 폴리카보네이트(polycarbonate) 수지를 포함할 수 있다.
상기 게이트 라인(110)은 상기 베이스 기판(100) 상에서 제1 방향(D1)을 따라 연장되며, 게이트 구동부(미도시)로부터 게이트 온/오프 전압을 인가 받는다. 상기 게이트 라인(110)은 예를 들어, 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 철(Fe), 니켈(Ni) 또는 그들의 합금을 포함할 수 있다. 또는, 예를 들어, 상기 게이트 라인(110)은 인듐 도핑된 아연 산화물(indium doped zinc oxide; IZO) 또는 갈륨 도핑된 아연 산화물(gallium doped zinc oxide; GZO)을 포함할 수 있다.
상기 게이트 전극(GE)은 상기 게이트 라인(110)에 전기적으로 연결되며, 상기 게이트 라인(110)과 실질적으로 동일한 재질을 포함한다. 예를 들어, 상기 게이트 전극(GE)은 상기 게이트 라인(110)으로부터 상기 제1 방향(D1)에 실질적으로 수직하는 제2 방향(D2)을 따라 돌출되어, 상기 게이트 라인(110)과 일체로 형성될 수 있다.
상기 게이트 절연층(115)은 상기 게이트 라인(110) 및 게이트 전극(GE)을 커버하며 상기 베이스 기판(100) 상에 배치된다. 상기 게이트 절연층(115)은 투명한 절연 물질, 예를 들어, 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
상기 반도체 패턴(120)은 상기 게이트 절연층(115) 상에 배치되며, 상기 게이트 전극(GE)에 중첩한다. 상기 반도체 패턴(120)은 인듐(indium; In), 아연(zinc; Zn), 갈륨(gallium; Ga), 주석(tin; Sn) 또는 하프늄(hafnium; Hf)을 포함할 수 있다. 예를 들어, 상기 반도체 패턴(120)은 인듐 갈륨 아연 산화물(indium gallium zinc oxide; IGZO), 인듐 주석 아연 산화물(indium tin zinc oxide; ITZO) 또는 하프늄 인듐 아연 산화물(hafnium indium zinc oxide; HIZO)을 포함하는 산화물 반도체 패턴일 수 있다.
상기 데이터 라인(130)은 상기 게이트 절연층(115) 상에 배치되며, 상기 제2 방향(D2)을 따라 연장된다. 상기 데이터 라인(130)과 상기 게이트 라인(110)에 의해 화소 영역(PA)이 정의된다. 상기 데이터 라인(130)은 데이터 구동부(미도시)로부터 소정의 데이터 전압을 인가 받는다. 상기 데이터 라인(130)은 상기 게이트 라인(110)과 실질적으로 동일한 재질을 포함할 수 있다. 예를 들어, 상기 데이터 라인(130)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 철(Fe), 니켈(Ni) 또는 그들의 합금을 포함할 수 있다.
상기 소스 전극(SE)은 상기 반도체 패턴(120)의 일 단부에 중첩하도록 상기 게이트 절연층(115) 상에 배치된다. 상기 소스 전극(SE)은 상기 데이터 라인(130)에 전기적으로 연결된다. 예를 들어, 상기 소스 전극(SE)은 상기 데이터 라인(130)으로부터 상기 제1 방향(D1)을 따라 돌출되어, 상기 데이터 라인(130)과 일체로 형성될 수 있다.
상기 드레인 전극(DE)은 상기 소스 전극(SE)으로부터 이격되며, 상기 반도체 패턴(120)의 타 단부에 중첩하도록 상기 게이트 절연층(115) 상에 배치된다. 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 실질적으로 동일한 재질을 포함할 수 있다. 예를 들어, 상기 소스 전극(SE) 및 드레인 전극(DE)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 철(Fe), 니켈(Ni) 또는 그들의 합금을 포함할 수 있다.
상기 제1 패시베이션층(135)은 상기 소스 전극(SE) 및 드레인 전극(DE) 상에 배치되며, 상기 소스 전극(SE) 및 드레인 전극(DE)을 커버한다. 상기 제1 패시베이션층(135)은 상기 게이트 절연층(115)과 실질적으로 동일한 재질을 포함할 수 있다. 예를 들어, 상기 제1 패시베이션층(135)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
상기 컬러 패턴(210)은 상기 화소 영역(PA)에 중첩하며, 상기 제1 패시베이션층(135) 상에 배치된다. 상기 컬러 패턴(210)은 소정의 색을 갖는 유기 물질을 포함할 수 있다. 예를 들어, 적색(R), 녹색(G) 또는 청색(B)의 포토레지스트(photoresist) 물질을 포함할 수 있다. 상기 컬러 패턴(210)은 상기 드레인 전극(DE)의 단부에 부분적으로 중첩할 수 있다.
상기 차광 패턴(230)은 상기 게이트 라인(110) 및 박막 트랜지스터(TFT)에 중첩한다. 상기 차광 패턴(230)은 화소 경계부(BA)에 대응하여 상기 제1 패시베이션층(135) 상에 배치된다. 상기 차광 패턴(230)은 상기 드레인 전극(DE)의 일부를 개구시키는 노출부(EP)를 포함한다. 본 실시예에서, 상기 차광 패턴(230)은 상기 제1 방향(D1)을 따라 연장되어 상기 게이트 라인(110) 및 박막 트랜지스터(TFT)를 커버하며, 화소 행을 따라 후술할 콘택홀(CNT)들에 대응하는 복수 개의 노출부(EP)를 포함한다. 도시되지는 않았지만, 상기 차광 패턴(230)은 상기 제2 방향(D2)을 따라 연장되어 상기 데이터 라인(130)을 더 커버할 수 있다. 또한, 상기 차광 패턴(230)은 상기 제2 방향(D2)을 따라 상기 컬러 패턴(210)과 부분적으로 중첩한다. 이때, 상기 차광 패턴(230)의 상기 컬러 패턴(210)에 중첩된 부분의 높이는 상기 컬러 패턴(210)에 중첩되지 않은 부분의 높이보다 실질적으로 더 클 수 있다. 상기 차광 패턴(230)은 예를 들어, 무기 흑색 물질 또는 유기 흑색 물질 등의 흑색 재질을 포함할 수 있다.
상기 유기 절연층(235)은 상기 차광 패턴(230) 및 컬러 패턴(210) 상에 배치되며, 상기 차광 패턴(230) 및 컬러 패턴(210)을 커버한다. 상기 유기 절연층(235)은 실질적으로 평탄한 상면을 가질 수 있다. 상기 유기 절연층(2335)은 유기 절연 물질, 예컨대 아크릴(acryl) 수지 또는 페놀(phenol) 수지를 포함할 수 있다. 상기 유기 절연층(235)은 상기 차광 패턴(230)에 포함된 흑색 물질이 액정층으로 누수되는 것을 방지할 수 있다. 그에 따라, 본 실시예에 따른 어레이 기판을 포함하는 액정표시장치에서 액정층의 오염이 감소할 수 있다.
상기 공통 전극 패턴(250)은 상기 화소 영역(PA)에 대응하며, 상기 컬러 패턴(210)에 중첩하도록 상기 유기 절연층(235) 상에 배치된다. 상기 공통 전극 패턴(250)은 소정의 공통 전압을 인가받을 수 있다. 상기 공통 전극 패턴(250)은 투명한 도전성 물질, 예컨대 인듐 아연 산화물(indium zinc oxide; IZO), 인듐 주석 산화물(indium tin oxide; ITO), 주석 산화물(SnOx) 또는 아연 산화물(ZnOx)을 포함할 수 있다.
상기 제2 패시베이션층(255)은 상기 유기 절연층(235) 상에 배치되며, 상기 공통 전극 패턴(250)을 커버한다. 상기 제2 패시베이션층(255)은 상기 제1 패시베이션층(135)과 실질적으로 동일한 재질을 포함할 수 있다. 예를 들어, 상기 제2 패시베이션층(255)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
상기 제1 패시베이션층(135), 유기 절연층(235) 및 제2 패시베이션층(255)은 상기 노출부(EP)에 대응하여 상기 드레인 전극(DE)의 일부를 노출시키는 콘택홀(CNT)을 포함한다. 평면에서 볼 때, 상기 콘택홀(CNT)은 상기 노출부(EP)에 중첩한다.
상기 화소 전극(271)은 상기 화소 영역(PA)에 대응하며, 일 단부가 상기 콘택홀(CNT)을 통해 상기 드레인 전극(137)에 전기적으로 연결된다. 상기 화소 전극(271)은 상기 화소 영역(PA) 내에서 복수 개의 슬릿부(SL)를 포함할 수 있다. 상기 화소 전극(271)은 투명한 도전성 물질을 포함한다. 예를 들어, 상기 화소 전극(271)은 인듐 아연 산화물(indium zinc oxide; IZO), 인듐 주석 산화물(indium tin oxide; ITO), 주석 산화물(SnOx) 또는 아연 산화물(ZnOx)을 포함할 수 있다.
상기 저반사 패턴(283)은 상기 노출부(EP)에 대응하며 상기 화소 전극(271) 상에 배치된다. 상기 저반사 패턴(283)은 상기 차광 패턴(230)에 포함되는 노출부(EP)로 인해 개구되는 영역을 차폐할 수 있다. 예를 들어, 상기 저반사 패턴(283)은 상기 노출부(EP)를 전체적으로 커버할 수 있다. 상기 저반사 패턴(283)은 예컨대, 크롬(Cr), 니켈(Ni), 몰리브덴(Mo), 티타늄(Ti) 또는 이들의 산화물과 같이, 반사율이 낮은 금속을 포함할 수 있다. 이와 같이, 저반사 패턴(283)은 반사율이 낮은 금속을 포함함으로써, 백라이트 광의 누광을 방지하면서도, 액정표시장치의 외부로부터 제공되는 광이 상기 노출부(EP)를 커버하는 저반사 패턴(283)에 의해 다시 외부로 반사되어 사용자에게 시인되는 것을 방지할 수 있다.
상기 컬럼 스페이서(300)는 상기 화소 경계부(BA)에서, 상기 차광 패턴(230)에 중첩하도록 상기 제2 패시베이션층(255) 상에 배치된다. 상기 컬럼 스페이서(300)는 본 실시예에 따른 어레이 기판으로부터 액정 셀 갭을 일정하게 유지시킬 수 있다. 상기 컬럼 스페이서(300)는 상기 차광 패턴(230)에 중첩되므로, 어두운 색을 갖는 유색 물질로 착색될 필요 없이, 투명한 재질을 포함할 수 있다. 따라서, 컬럼 스페이서(300)가 액정층에 직접 접하는 경우에도 상기 컬럼 스페이서(300)로 인한 액정층의 오염이 방지될 수 있다.
이와 같이, 본 발명의 일 실시예에 따른 어레이 기판에 따르면, 어레이 기판에 배치되는 차광 패턴(230)이 유기 절연층(235)에 의해 커버되고, 콘택홀(CNT)에 대응하는 차광 패턴(230)의 노출부(EP)가 저반사 패턴(283)에 의해 커버됨으로써, 차광 패턴(230)에 의한 액정층 오염을 감소시키면서도, 콘택홀(CNT)로 인한 백라이트 광원의 누광을 줄일 수 있다.
또한, 어레이 기판에 배치되는 컬럼 스페이서(300)가 투명한 재질을 포함함으로써, 컬럼 스페이서(300)의 노출로 인한 액정층의 오염을 감소시킬 수 있다.
도 3a 내지 도 3p는 본 발명의 일 실시예에 따른 어레이 기판의 제조방법을도시한 단면도들이다.
도 3a를 참조하면, 베이스 기판(100) 상에 게이트 라인 및 게이트 전극(GE)이 형성되고, 상기 게이트 라인 및 게이트 전극(GE)을 커버하도록 게이트 절연층(115)이 형성된다. 상기 게이트 절연층(115)은 투명한 절연성 물질을 포함한다.
도 3b를 참조하면, 상기 게이트 절연층(115) 상에 반도체 패턴(120)이 형성된다. 상기 반도체 패턴(120)은 상기 게이트 전극(GE)에 중첩한다. 상기 반도체 패턴(120)은 예컨대, 인듐(indium; In), 아연(zinc; Zn), 갈륨(gallium; Ga), 주석(tin; Sn) 또는 하프늄(hafnium; Hf)을 포함할 수 있다.
도 3c를 참조하면, 상기 반도체 패턴(120)의 일 단부에 중첩하도록 소스 전극(SE)이 형성되고, 상기 반도체 패턴(120)의 타 단부에 중첩하도록 드레인 전극(DE)이 형성된다. 상기 소스 전극(SE) 및 드레인 전극(DE)은 실질적으로 동일한 금속층이 패터닝됨으로써 형성될 수 있다. 상기 소스 전극(SE) 및 드레인 전극(DE)은 예컨대, 구리(Cu) 또는 구리 산화물(CuOx)을 포함할 수 있다.
도 3d를 참조하면, 상기 소스 전극(SE) 및 드레인 전극(DE)이 형성된 베이스 기판(100) 상에 제1 패시베이션층(135)이 형성된다. 상기 제1 패시베이션층(135)은 예를 들어, 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
도 3e를 참조하면, 상기 제1 패시베이션층(135) 상에서 화소 영역에 대응하여 컬러 패턴(210)이 형성된다. 상기 컬러 패턴(210)은 예를 들어, 유색의 포토레지스트 물질을 포함할 수 있다. 상기 컬러 패턴(210)은 상기 드레인 전극(DE)의 일 단부에 중첩할 수 있다.
도 3f를 참조하면, 상기 컬러 패턴(210)이 배치된 베이스 기판(100) 상에 차광 패턴(230)이 배치된다. 상기 차광 패턴(230)은 상기 드레인 전극(DE)의 일부에 대응하여 노출부(EP)를 갖는다. 상기 차광 패턴(230)은 상기 컬러 패턴(210)에 부분적으로 중첩되는데, 상기 차광 패턴(230)이 컬러 패턴(210)에 중첩하는 부분의 높이는 상기 컬러 패턴(210)에 중첩하지 않는 부분에 비해 실질적으로 더 높을 수 있다. 예를 들어, 상기 차광 패턴(230)이 컬러 패턴(210)에 중첩하는 부분은, 상기 컬러 패턴(210)에 중첩하지 않는 부분에 비해 소정의 두께(t)만큼 더 높을 수 있다.
도 3g를 참조하면, 상기 차광 패턴(230) 및 컬러 패턴(210)이 배치된 베이스 기판(100) 상에 유기 절연층(235)이 형성된다. 상기 유기 절연층(235)은 상기 차광 패턴(230) 및 컬러 패턴(210)을 전체적으로 커버한다. 상기 유기 절연층(235)은 실질적으로 평탄한 상면을 가질 수 있다.
도 3h를 참조하면, 상기 유기 절연층(235) 상에 공통 전극 패턴(250)이 형성되고, 상기 공통 전극 패턴(250)을 커버하는 제2 패시베이션층(255)이 더 형성된다. 상기 공통 전극 패턴(250)은 투명한 도전성 물질을 포함할 수 있다. 상기 제2 패시베이션층(255)은 상기 제1 패시베이션층(135)과 실질적으로 동일한 재질을 포함할 수 있다. 상기 공통 전극 패턴(250)은 상기 컬러 패턴(210)에 중첩한다.
도 3i를 참조하면, 상기 노출부(EP)에 대응하도록 상기 제2 패시베이션층(255), 유기 절연층(235) 및 제1 패시베이션층(135) 상에 콘택홀(CNT)이 형성된다. 상기 콘택홀(CNT)은 상기 드레인 전극(DE)의 일부를 노출시킨다. 평면에서 볼 때, 상기 콘택홀(CNT)은 전체적으로 상기 노출부(EP)에 중첩한다.
도 3j 및 도 3k를 참조하면, 상기 콘택홀(CNT)이 형성된 베이스 기판(100) 상에 화소 전극층(270) 및 저반사 금속층(280)을 순차적으로 형성한다. 상기 화소 전극층(270)은 상기 콘택홀(CNT)을 통해 상기 드레인 전극(DE)에 전기적으로 연결될 수 있다.
도 3l을 참조하면, 상기 화소 전극층(270) 및 저반사 금속층(280)이 형성된 베이스 기판(100) 상에, 소정의 두께를 갖는 제1 포토레지스트 패턴(PR1)을 형성한다. 상기 제1 포토레지스트 패턴(PR1)은 상기 컬러 패턴(210)에 중첩하는 화소 영역에서 서로 이격되는 복수 개의 개구부를 포함한다. 상기 제1 포토레지스트 패턴(PR1)은 상기 노출부(EP)에 대응하는 영역의 높이가 그외 부분의 높이보다 높도록 소정의 단차(s)를 가질 수 있다. 상기 제1 포토레지스트 패턴(PR1)은, 포토레지스트 조성물을 상기 저반사 금속층(280) 상에 도포하고, 상기 노출부(EP)에 대응하는 부분의 광투과도가 다른 부분의 광투과도와 상이한, 하프톤 마스크를 이용하여 노광 및 현상함으로써, 형성될 수 있다.
도 3m을 참조하면, 상기 제1 포토레지스트 패턴(PR1)을 식각 방지막으로 이용하여, 상기 저반사 금속층(280) 및 화소 전극층(270)의 노출된 부분을 순차적으로 식각한다. 상기 저반사 금속층(280) 및 화소 전극층(270)은, 예를 들어, 소정의 식각 가스를 이용하여 건식 식각될 수 있다. 상기 저반사 금속층(280) 및 화소 전극층(270)이 식각됨에 따라, 저반사 중간 패턴(281) 및 화소 전극 패턴(271)이 형성된다. 상기 화소 전극 패턴(271)은 화소 영역에서 상기 제1 포토레지스트 패턴(PR1)의 개구부에 대응하여 복수 개의 슬릿부(SL)를 갖는다.
도 3n을 참조하면, 상기 제1 포토레지스트 패턴(PR1)을 부분적으로 제거하여 상기 노출부(EP)에서 잔류하는 제2 포토레지스트 패턴(PR2)을 형성한다. 상기 제2 포토레지스트 패턴(PR2)은 상기 제1 포토레지스트 패턴(PR1)을 상기 저반사 중간 패턴(281)이 노출될 때까지 소정의 두께만큼 제거함으로써, 형성될 수 있다. 상기 제2 포토레지스트 패턴(PR2)에 의해, 상기 저반사 중간 패턴(281)의 상기 화소 영역에 대응하는 부분이 노출될 수 있다.
도 3o를 참조하면, 상기 제2 포토레지스트 패턴(PR2)을 식각 방지막으로 이용하여, 상기 저반사 중간 패턴(281)의 노출된 부분을 식각한다. 상기 저반사 중간 패턴(281)이 식각됨에 따라 저반사 패턴(283)이 형성되고, 화소 영역에서 상기 화소 전극 패턴(271)이 노출된다. 상기 저반사 패턴(283)이 형성된 후, 상기 제2 포토레지스트 패턴(PR2)은 제거될 수 있다.
도 3p를 참조하면, 상기 저반사 패턴(283)이 형성된 베이스 기판(100) 상에 컬럼 스페이서(300)가 배치된다. 상기 컬럼 스페이서(300)는 상기 차광 패턴(230)에 중첩한다. 상기 컬럼 스페이서(300)는 투명한 재질을 포함할 수 있다.
이와 같이, 본 실시예에 따른 어레이 기판의 제조방법에 따르면, 차광 패턴(230)을 유기 절연층(235)으로 커버하면서, 차광 패턴(230)의 노출부(EP)에 대응하는 화소 전극(271) 상에 저반사 패턴(283)을 형성함으로써, 액정층의 오염을 방지하면서도, 백라이트 광이 상기 노출부(EP)를 투과하거나 외부 광이 상기 저반사 패턴(283)에 의해 반사됨에 따른 표시품질의 저하를 방지할 수 있다.
도 4a 내지 도 4f는 본 발명의 다른 실시예에 따른 어레이 기판의 제조방법을 도시한 단면도들이다.
도 4a는 도 3k 와 실질적으로 동일한 단면을 도시한다. 즉, 본 실시예에서는, 전술한 도 3a 내지 도 3k 에 설명된 제조공정이 앞서 동일하게 적용될 수 있다. 이하, 화소 전극층(270) 및 저반사 금속층(280)이 형성된 기판으로부터 화소 전극 패턴(271), 저반사 패턴(283) 및 컬럼 스페이서(300)를 형성하는 과정을 설명하도록 한다.
도 4b를 참조하면, 저반사 금속층(280)이 배치된 베이스 기판(100) 상에 일정한 높이를 갖는 제3 포토레지스트 패턴(PR3)을 형성한다. 상기 제3 포토레지스트 패턴(PR3)은 도 3l의 제1 포토레지스트 패턴(PR1)과 달리, 노출부(EP)에 대응하는 영역에서 단차를 갖지 않는다. 따라서, 상기 제3 포토레지스트 패턴(PR3)은, 포토레지스트 조성물을 저반사 금속층(280) 상에 도포하고, 하프톤 마스크가 아닌 통상적인 광마스크를 이용하여 노광 및 현상함으로써, 형성될 수 있다. 상기 제3 포토레지스트 패턴(PR3)은 컬러 패턴(210)에 중첩하는 화소 영역에서 서로 이격되는 복수 개의 개구부를 포함할 수 있다.
도 4c를 참조하면, 상기 제3 포토레지스트 패턴(PR3)을 식각 방지막으로 이용하여, 상기 저반사 금속층(280) 및 화소 전극층(270)의 노출된 부분을 순차적으로 식각한다. 상기 저반사 금속층(280) 및 화소 전극층(270)은, 예를 들어, 소정의 식각 가스를 이용하여 건식 식각될 수 있다. 상기 저반사 금속층(280) 및 화소 전극층(270)이 식각됨에 따라, 저반사 중간 패턴(281) 및 화소 전극 패턴(271)이 형성된다. 상기 화소 전극 패턴(271)은 화소 영역에서 상기 제3 포토레지스트 패턴(PR3)의 개구부에 대응하여 복수 개의 슬릿부(SL)를 갖는다.
도 4d를 참조하면, 상기 제3 포토레지스트 패턴(PR3)을 부분적으로 제거하여 상기 노출부(EP)에서 잔류하는 제4 포토레지스트 패턴(PR4)을 형성한다. 상기 제4 포토레지스트 패턴(PR4)은 상기 제3 포토레지스트 패턴(PR3)을 상기 저반사 중간 패턴(281)이 노출될 때까지 소정의 두께만큼 제거함으로써, 형성될 수 있다. 상기 제4 포토레지스트 패턴(PR4)에 의해, 상기 저반사 중간 패턴(281)의 상기 화소 영역에 대응하는 부분이 노출될 수 있다.
도 4e를 참조하면, 상기 제4 포토레지스트 패턴(PR4)을 식각 방지막으로 이용하여, 상기 저반사 중간 패턴(281)의 노출된 부분을 식각한다. 상기 저반사 중간 패턴(281)이 식각됨에 따라 저반사 패턴(283)이 형성되고, 화소 영역에서 상기 화소 전극 패턴(271)이 노출된다. 상기 저반사 패턴(283)이 형성된 후, 상기 제4 포토레지스트 패턴(PR4)은 제거될 수 있다.
도 4f를 참조하면, 상기 저반사 패턴(283)이 형성된 베이스 기판(100) 상에 컬럼 스페이서(300)가 배치된다. 상기 컬럼 스페이서(300)는 상기 차광 패턴(230)에 중첩한다. 상기 컬럼 스페이서(300)는 투명한 재질을 포함할 수 있다.
이와 같이, 본 실시예에 따른 어레이 기판의 제조방법에 따르면, 하프톤 마스크 없이 콘택홀(CNT)에 형성되는 자체의 단차를 이용하여 제3 포토레지스트 패턴(PR3)을 부분 제거함으로써, 저반사 패턴(283) 형성에 소요되는 제조비용을 감소시킬 수 있다.
이와 같이, 본 발명의 실시예들에 따른 어레이 기판 및 이의 제조방법에 따르면, 어레이 기판에 배치되는 차광 패턴이 유기 절연층에 의해 커버되고, 콘택홀에 대응하는 차광 패턴의 노출부가 저반사 패턴에 의해 커버됨으로써, 차광 패턴에 의한 액정층 오염을 감소시키면서도, 콘택홀로 인한 백라이트 광원의 누광을 줄일 수 있다.
또한, 어레이 기판에 배치되는 컬럼 스페이서가 투명한 재질을 포함함으로써, 컬럼 스페이서의 노출로 인한 액정층의 오염을 감소시킬 수 있다.
나아가, 콘택홀 자체의 단차를 이용하여 포토레지스트 패턴을 부분 제거함으로써, 저반사 패턴 형성에 소요되는 제조비용을 감소시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 베이스 기판 110: 게이트 라인
115: 게이트 절연층 120: 반도체 패턴
130: 데이터 라인 135: 제1 패시베이션층
210: 컬러 패턴 230: 차광 패턴
235: 유기 절연층 250: 공통 전극 패턴
255: 제2 패시베이션층 271: 화소 전극 패턴
283: 저반사 패턴 300: 컬럼 스페이서

Claims (20)

  1. 기판 상에 배치되는 박막 트랜지스터;
    상기 박막 트랜지스터가 배치된 상기 기판 상에 배치되는 컬러 패턴;
    상기 박막 트랜지스터 상에 배치되고, 상기 박막 트랜지스터를 부분적으로 노출시키는 노출부를 갖는 차광 패턴;
    상기 컬러 패턴 및 차광 패턴을 커버하고, 상기 노출부에 대응하는 콘택홀을 갖는 유기 절연층;
    상기 유기 절연층 상에 배치되고, 상기 콘택홀를 통해 상기 박막 트랜지스터에 전기적으로 연결되는 화소 전극; 및
    상기 노출부에 대응되는 상기 화소 전극 상에 배치되는 저반사 패턴을 포함하는 어레이 기판.
  2. 제1항에 있어서, 상기 저반사 패턴은 불투명 금속을 포함하는 것을 특징으로 하는 어레이 기판.
  3. 제2항에 있어서, 상기 저반사 패턴은 크롬, 니켈, 몰리브덴, 티타늄 또는 이들의 산화물을 포함하는 것을 특징으로 하는 어레이 기판.
  4. 제1항에 있어서, 상기 유기 절연층 상에 배치되고, 상기 차광 패턴에 중첩하는 컬럼 스페이서를 더 포함하는 것을 특징으로 하는 어레이 기판.
  5. 제4항에 있어서, 상기 컬럼 스페이서는 투명한 재질을 포함하는 것을 특징으로 하는 어레이 기판.
  6. 제1항에 있어서, 상기 차광 패턴은 상기 컬러 패턴에 부분적으로 중첩하고, 상기 차광 패턴의 상기 컬러 패턴에 중첩된 부분의 높이는 상기 차광 패턴의 상기 컬러 패턴에 중첩되지 않는 부분의 높이보다 높은 것을 특징으로 하는 어레이 기판.
  7. 제1항에 있어서, 상기 화소 전극은 복수 개의 슬릿부를 포함하는 것을 특징으로 하는 어레이 기판.
  8. 제1항에 있어서, 상기 컬러 패턴은 유색의 포토레지스트 물질을 포함하는 것을 특징으로 하는 어레이 기판.
  9. 제1항에 있어서, 상기 박막 트랜지스터는,
    상기 기판 상에 배치되는 게이트 전극;
    상기 게이트 전극에 중첩하는 반도체 패턴;
    상기 반도체 패턴과 전기적으로 연결되는 소스 전극; 및
    상기 반도체 패턴과 전기적으로 연결되는 드레인 전극을 포함하는 것을 특징으로 하는 어레이 기판.
  10. 제1항에 있어서, 상기 저반사 패턴의 면적은 상기 노출부의 면적보다 큰 것을 특징으로 하는 어레이 기판.
  11. 기판 상에 게이트 전극, 반도체 패턴, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 상에 제1 패시베이션층을 형성하는 단계;
    상기 제1 패시베이션층 상에 컬러 패턴을 형성하는 단계;
    상기 박막 트랜지스터 상에 상기 박막 트랜지스터를 부분적으로 노출시키는 노출부를 갖고, 상기 컬러 패턴에 부분적으로 중첩하는 차광 패턴을 형성하는 단계;
    상기 컬러 패턴 및 차광 패턴 상에 유기 절연층을 형성하고, 상기 유기 절연층 및 상기 제1 패시베이션층을 관통하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계;
    상기 유기 절연층 상에 상기 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극층을 형성하는 단계;
    상기 화소 전극층 상에 저반사 금속층을 형성하는 단계; 및
    상기 화소 전극층 및 저반사 금속층을 패터닝하여, 상기 노출부에 중첩하는 화소 전극 패턴 및 저반사 패턴을 형성하는 단계를 포함하는 어레이 기판의 제조방법.
  12. 제11항에 있어서, 상기 화소 전극 패턴 및 저반사 패턴을 형성하는 단계는,
    상기 노출부에 대응하는 부분의 두께가 다른 부분의 두께보다 더 두껍도록 소정의 단차를 갖는 제1 포토레지스트 패턴을 상기 저반사 금속층 상에 형성하는 단계;
    상기 제1 포토레지스트 패턴에 의해 노출되는 상기 저반사 금속층 및 화소 전극층의 부분들을 순차적으로 식각하여, 저반사 중간 패턴 및 화소 전극 패턴을 형성하는 단계;
    상기 노출부에 대응하는 영역에서 상기 단차가 제거된 제2 포토레지스트 패턴이 잔류하도록, 상기 제1 포토레지스트 패턴을 부분적으로 제거하여 상기 저반사 중간 패턴의 일부를 노출시키는 단계; 및
    상기 저반사 중간 패턴의 노출된 부분을 식각하여, 상기 저반사 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  13. 제11항에 있어서, 상기 유기 절연층 상에 상기 컬러 패턴에 중첩하는 공통 전극 패턴 및 상기 공통 전극 패턴을 커버하는 제2 패시베이션층을 형성하는 단계를 더 포함하고,
    상기 콘택홀은 상기 유기 절연층, 상기 제1 패시베이션층 및 상기 제2 패시베이션층을 모두 관통하는 것을 특징으로 하는 어레이 기판의 제조방법.
  14. 제13항에 있어서, 상기 공통 전극 패턴은 상기 화소 전극 패턴에 중첩하는 것을 특징으로 하는 어레이 기판의 제조방법.
  15. 제13항에 있어서, 상기 차광 패턴에 중첩하도록 상기 제2 패시베이션층 상에 컬럼 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  16. 제15항에 있어서, 상기 컬럼 스페이서는 투명한 재질을 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  17. 제13항에 있어서, 상기 화소 전극 패턴 및 저반사 패턴을 형성하는 단계는,
    일정한 높이의 제1 포토레지스트 패턴을 상기 저반사 금속층 상에 형성하는 단계;
    상기 제1 포토레지스트 패턴에 의해 노출되는 상기 저반사 금속층 및 화소 전극층의 부분들을 순차적으로 식각하여, 저반사 중간 패턴 및 화소 전극 패턴을 형성하는 단계;
    상기 노출부에 대응하는 영역에 제2 포토레지스트 패턴이 잔류하도록, 상기 제1 포토레지스트 패턴을 부분적으로 제거하여 상기 저반사 중간 패턴의 일부를 노출시키는 단계; 및
    상기 저반사 중간 패턴의 노출된 부분을 식각하여, 상기 저반사 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  18. 제17항에 있어서, 상기 저반사 중간 패턴의 일부를 노출시키는 단계에서, 상기 제2 포토레지스트 패턴은 상기 콘택홀 내에 잔류하는 것을 특징으로 하는 어레이 기판의 제조방법.
  19. 제11항에 있어서, 상기 저반사 패턴은 불투명 금속을 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
  20. 제19항에 있어서, 상기 저반사 패턴은 크롬, 니켈, 몰리브덴, 티타늄 또는 이들의 산화물을 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
KR1020130059191A 2013-05-24 2013-05-24 어레이 기판 및 이의 제조방법 KR20140137922A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130059191A KR20140137922A (ko) 2013-05-24 2013-05-24 어레이 기판 및 이의 제조방법
US14/081,066 US9035300B2 (en) 2013-05-24 2013-11-15 Array substrate comprising a thin film transistor and a pixel electrode
US14/695,700 US9977303B2 (en) 2013-05-24 2015-04-24 Array substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130059191A KR20140137922A (ko) 2013-05-24 2013-05-24 어레이 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20140137922A true KR20140137922A (ko) 2014-12-03

Family

ID=51934790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130059191A KR20140137922A (ko) 2013-05-24 2013-05-24 어레이 기판 및 이의 제조방법

Country Status (2)

Country Link
US (2) US9035300B2 (ko)
KR (1) KR20140137922A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150101487A (ko) * 2014-02-26 2015-09-04 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
US9709865B2 (en) 2014-03-21 2017-07-18 Samsung Display Co., Ltd. Liquid crystal display panel and method for manufacturing the same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002448A1 (ja) * 2012-06-28 2014-01-03 シャープ株式会社 表示装置用基板及びそれを備えた表示装置
TWI523205B (zh) * 2014-03-28 2016-02-21 友達光電股份有限公司 畫素結構及顯示面板
KR102228269B1 (ko) * 2014-07-09 2021-03-17 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US20160148950A1 (en) * 2014-11-20 2016-05-26 Shenzhen China Star Optoelectronics Technology Co. Ltd. Thin-film transistor array substrate, manufacturing method, and display device
KR20160126159A (ko) * 2015-04-22 2016-11-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN106200141B (zh) * 2015-04-30 2024-03-01 群创光电股份有限公司 显示装置
TWI576646B (zh) * 2015-04-30 2017-04-01 群創光電股份有限公司 顯示裝置
KR102401621B1 (ko) * 2015-07-23 2022-05-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102389963B1 (ko) * 2015-08-11 2022-04-25 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN105204258A (zh) * 2015-11-05 2015-12-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN113219749B (zh) * 2016-02-17 2023-01-10 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN105824162B (zh) 2016-06-01 2020-09-01 北京京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN106548984B (zh) * 2016-11-07 2019-08-30 深圳市华星光电技术有限公司 阵列基板及其制造方法
KR102344911B1 (ko) * 2017-03-17 2021-12-30 삼성디스플레이 주식회사 광루미네선스 장치, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102448325B1 (ko) 2017-11-16 2022-09-30 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자장치
JP6980498B2 (ja) * 2017-11-22 2021-12-15 株式会社ジャパンディスプレイ 表示装置
KR20190092664A (ko) * 2018-01-30 2019-08-08 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR20200057142A (ko) 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치
CN109786578A (zh) * 2019-01-30 2019-05-21 京东方科技集团股份有限公司 Oled基板及oled显示装置
KR20210024345A (ko) * 2019-08-22 2021-03-05 삼성디스플레이 주식회사 표시 장치
CN110828690A (zh) * 2019-10-23 2020-02-21 武汉华星光电半导体显示技术有限公司 Oled显示面板以及制备方法
KR102353362B1 (ko) * 2019-12-05 2022-01-20 엘지디스플레이 주식회사 터치 디스플레이 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307150B2 (ja) 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
US5327001A (en) 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JP3307174B2 (ja) 1995-07-24 2002-07-24 ソニー株式会社 液晶表示装置
JP3307181B2 (ja) 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
JPH0950044A (ja) 1995-08-08 1997-02-18 Sony Corp アクティブマトリクス表示装置
JPH1026769A (ja) 1996-07-10 1998-01-27 Sony Corp 液晶表示装置
JPH1138437A (ja) 1997-07-23 1999-02-12 Sharp Corp 液晶表示装置及びその製造方法
JPH11212118A (ja) 1998-01-27 1999-08-06 Sharp Corp アクティブマトリクス型液晶表示装置およびその製造方法
JP3267271B2 (ja) 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
JP2002319321A (ja) 2000-12-11 2002-10-31 Sony Corp Ｉｔｏ膜の形成方法
KR100945442B1 (ko) 2003-02-28 2010-03-05 엘지디스플레이 주식회사 씨오티 구조 반투과형 액정표시장치
US7067441B2 (en) * 2003-11-06 2006-06-27 Texas Instruments Incorporated Damage-free resist removal process for ultra-low-k processing
KR100995020B1 (ko) 2003-12-27 2010-11-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101003829B1 (ko) 2004-04-30 2010-12-23 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조 방법
KR100930920B1 (ko) 2004-06-30 2009-12-10 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조방법
GB2421833B (en) * 2004-12-31 2007-04-04 Lg Philips Lcd Co Ltd Liquid crystal display device and method for fabricating the same
CN101322066B (zh) * 2005-12-05 2011-12-14 株式会社半导体能源研究所 液晶显示器
KR101243824B1 (ko) 2008-09-24 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101695415B1 (ko) * 2010-01-25 2017-01-12 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
TWI478354B (zh) * 2012-07-25 2015-03-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板及具備薄膜電晶體基板之顯示裝置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150101487A (ko) * 2014-02-26 2015-09-04 삼성디스플레이 주식회사 박막 트랜지스터 및 그의 제조방법
US9709865B2 (en) 2014-03-21 2017-07-18 Samsung Display Co., Ltd. Liquid crystal display panel and method for manufacturing the same

Also Published As

Publication number Publication date
US20140346496A1 (en) 2014-11-27
US9977303B2 (en) 2018-05-22
US20150226992A1 (en) 2015-08-13
US9035300B2 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
KR20140137922A (ko) 어레이 기판 및 이의 제조방법
KR101783352B1 (ko) 평판 표시 장치 및 그 제조 방법
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
JP4406415B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR102228269B1 (ko) 표시 기판 및 이의 제조 방법
US8298843B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US8748893B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR20150132610A (ko) 표시 기판 및 이의 제조 방법
US20170139297A1 (en) Display Substrate and Method for Fabricating the Same, Display Panel and Display Device
JP2017011266A (ja) マスク及びこれを利用した表示装置の製造方法
KR20160028587A (ko) 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치
KR102549444B1 (ko) 표시 장치 및 이의 제조 방법
US7811724B2 (en) Method for fabricating color filter layer
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
WO2015021712A1 (zh) 阵列基板及其制造方法和显示装置
US8357937B2 (en) Thin film transistor liquid crystal display device
KR20150005053A (ko) 어레이 기판 및 이를 포함하는 액정표시패널
KR101409704B1 (ko) 액정표시장치 및 그 제조 방법
US9576987B2 (en) Display substrate and method of manufacturing the display substrate
US11774821B2 (en) Display panel and manufacturing method thereof
US20150021611A1 (en) Array substrate and manufacturing method thereof
KR102596074B1 (ko) 표시 기판 및 이의 제조 방법
CN108363252B (zh) 液晶显示装置及tft阵列基板的制造方法
KR20160120850A (ko) 표시 기판 및 이의 제조 방법
KR101262091B1 (ko) 액정표시장치와 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid