JPH0950044A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH0950044A JPH0950044A JP22470395A JP22470395A JPH0950044A JP H0950044 A JPH0950044 A JP H0950044A JP 22470395 A JP22470395 A JP 22470395A JP 22470395 A JP22470395 A JP 22470395A JP H0950044 A JPH0950044 A JP H0950044A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- black
- light
- display device
- discrete
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス表示装置のオンチップ
ブラック構造において、周辺領域側のブラックマスクと
表示領域側のブラックマトリクスとの間に生じる光漏れ
を防止する。 【解決手段】 駆動基板１はブラックマトリクスが表示
領域に設けられ各画素の開口部７以外を遮光すると共
に、ブラックマスクが周辺領域に設けられている。ブラ
ックマスクは導電性及び遮光性を備えた連続パタン９か
らなる。ブラックマトリクスは各薄膜トランジスタ６に
接続する遮光性の信号配線パタン８と、互いに対応する
画素電極５と薄膜トランジスタ６のコンタクト部Ｃに介
在する導電性及び遮光性を備えた離散パタン１０とで複
合的に構成されている。信号配線パタン８は少なくとも
表示領域と周辺領域の境の一辺に沿ってブラックマトリ
クス側の離散パタン１０とブラックマスク側の連続パタ
ン９との隙間を遮光する様に分枝部１１を有している。
ブラック構造において、周辺領域側のブラックマスクと
表示領域側のブラックマトリクスとの間に生じる光漏れ
を防止する。 【解決手段】 駆動基板１はブラックマトリクスが表示
領域に設けられ各画素の開口部７以外を遮光すると共
に、ブラックマスクが周辺領域に設けられている。ブラ
ックマスクは導電性及び遮光性を備えた連続パタン９か
らなる。ブラックマトリクスは各薄膜トランジスタ６に
接続する遮光性の信号配線パタン８と、互いに対応する
画素電極５と薄膜トランジスタ６のコンタクト部Ｃに介
在する導電性及び遮光性を備えた離散パタン１０とで複
合的に構成されている。信号配線パタン８は少なくとも
表示領域と周辺領域の境の一辺に沿ってブラックマトリ
クス側の離散パタン１０とブラックマスク側の連続パタ
ン９との隙間を遮光する様に分枝部１１を有している。
Description
【０００１】
【発明の属する技術分野】本発明は駆動基板と対向基板
と両者の間に保持された液晶等からなるアクティブマト
リクス表示装置に関する。より詳しくは、画素電極及び
スイッチング素子に加え遮光用のブラックマトリクスを
駆動基板側に形成した所謂オンチップブラック構造に関
する。
と両者の間に保持された液晶等からなるアクティブマト
リクス表示装置に関する。より詳しくは、画素電極及び
スイッチング素子に加え遮光用のブラックマトリクスを
駆動基板側に形成した所謂オンチップブラック構造に関
する。
【０００２】
【従来の技術】図５は従来のアクティブマトリクス表示
装置を示す模式的な平面図であり、特に駆動基板のみを
表わしている。図示する様に駆動基板２１の表面には画
素を駆動するスイッチング素子として薄膜トランジスタ
２２が形成されている。又、薄膜トランジスタ２２に選
択信号を供給する為のゲート配線パタン２３、同じく画
像信号を供給する為の信号配線パタン２４、画素電極２
５等が形成されている。これらスイッチング用の薄膜ト
ランジスタ２２及び画素電極２５を含む表示領域を囲む
様に、周辺領域が設けられている。この周辺領域には遮
光性及び導電性を備えた枠状の連続パタン２６が設けら
れている。この連続パタン２６はブラックマスクとして
アクティブマトリクス表示装置の光漏れを防止すると共
に、内部回路の静電破壊を防止する。枠状の連続パタン
２６によって囲まれた内部には垂直駆動回路２７が形成
されており、行状のゲート配線パタン２３を介して個々
のスイッチング用薄膜トランジスタ２２に接続してい
る。水平駆動回路２８も形成されており列状の信号配線
パタン２４を介して個々のスイッチング用薄膜トランジ
スタ２２に接続している。又、駆動基板２１の上端側に
は外部接続用の金属配線２９が形成されており、周辺領
域遮光用の連続パタン２６と交差して垂直駆動回路２７
や水平駆動回路２８と接続している。
装置を示す模式的な平面図であり、特に駆動基板のみを
表わしている。図示する様に駆動基板２１の表面には画
素を駆動するスイッチング素子として薄膜トランジスタ
２２が形成されている。又、薄膜トランジスタ２２に選
択信号を供給する為のゲート配線パタン２３、同じく画
像信号を供給する為の信号配線パタン２４、画素電極２
５等が形成されている。これらスイッチング用の薄膜ト
ランジスタ２２及び画素電極２５を含む表示領域を囲む
様に、周辺領域が設けられている。この周辺領域には遮
光性及び導電性を備えた枠状の連続パタン２６が設けら
れている。この連続パタン２６はブラックマスクとして
アクティブマトリクス表示装置の光漏れを防止すると共
に、内部回路の静電破壊を防止する。枠状の連続パタン
２６によって囲まれた内部には垂直駆動回路２７が形成
されており、行状のゲート配線パタン２３を介して個々
のスイッチング用薄膜トランジスタ２２に接続してい
る。水平駆動回路２８も形成されており列状の信号配線
パタン２４を介して個々のスイッチング用薄膜トランジ
スタ２２に接続している。又、駆動基板２１の上端側に
は外部接続用の金属配線２９が形成されており、周辺領
域遮光用の連続パタン２６と交差して垂直駆動回路２７
や水平駆動回路２８と接続している。
【０００３】
【発明が解決しようとする課題】アクティブマトリクス
表示装置は駆動基板側にゲート配線パタンと信号配線パ
タンを直交する様に設け、その交差部毎にスイッチング
素子と画素電極からなる画素を夫々配設したものであ
る。画素が集積形成された表示領域を囲む周辺領域には
上述した様に枠状のブラックマスクが形成されている。
一方、対向基板側には対向電極に加え通常ブラックマト
リクスが形成されている。このブラックマトリクスは外
部からスイッチング素子に入射する光を遮断して、光電
流によるスイッチング素子の誤動作を防ぐと共に、行列
配置した画素の隙間を通過する漏れ光を遮断してコント
ラスト比の低下を防いでいる。しかしながら、ブラック
マトリクスを対向基板側に設けると、駆動基板側とのア
ライメントを精密に行なわなければならず、組み立て加
工上負担になっている。そこで、ブラックマトリクスを
駆動基板側に作り込む所謂オンチップブラック構造が提
案されており、例えば特開平５−１００２５０号公報に
開示されている。
表示装置は駆動基板側にゲート配線パタンと信号配線パ
タンを直交する様に設け、その交差部毎にスイッチング
素子と画素電極からなる画素を夫々配設したものであ
る。画素が集積形成された表示領域を囲む周辺領域には
上述した様に枠状のブラックマスクが形成されている。
一方、対向基板側には対向電極に加え通常ブラックマト
リクスが形成されている。このブラックマトリクスは外
部からスイッチング素子に入射する光を遮断して、光電
流によるスイッチング素子の誤動作を防ぐと共に、行列
配置した画素の隙間を通過する漏れ光を遮断してコント
ラスト比の低下を防いでいる。しかしながら、ブラック
マトリクスを対向基板側に設けると、駆動基板側とのア
ライメントを精密に行なわなければならず、組み立て加
工上負担になっている。そこで、ブラックマトリクスを
駆動基板側に作り込む所謂オンチップブラック構造が提
案されており、例えば特開平５−１００２５０号公報に
開示されている。
【０００４】図６に従来のオンチップブラック構造の概
要を模式的に示す。この構造では、遮光性を有する列状
の信号配線パタン５１と、各画素毎に設けられた遮光性
及び導電性の離散パタン５２とを相補的に用いてブラッ
クマトリクスとしている。列方向に形成された信号配線
パタン５１と行方向に形成された離散パタン５２とで、
個々の画素５３の周囲を遮光している。なお、離散パタ
ン５３は画素電極とスイッチング素子とのコンタクト部
に介在し、遮光機能に加え電気的な接続機能も備えてい
る。この為、個々の離散パタン５２は画素と同電位であ
り、従って個々に分離されている。信号配線パタン５１
と離散パタン５２の組み合わせからなるブラックマトリ
クスは表示領域に設けられる一方、この表示領域を囲む
周辺領域には前述した様にブラックマスクとなる枠状の
連続パタン５４が形成されている。
要を模式的に示す。この構造では、遮光性を有する列状
の信号配線パタン５１と、各画素毎に設けられた遮光性
及び導電性の離散パタン５２とを相補的に用いてブラッ
クマトリクスとしている。列方向に形成された信号配線
パタン５１と行方向に形成された離散パタン５２とで、
個々の画素５３の周囲を遮光している。なお、離散パタ
ン５３は画素電極とスイッチング素子とのコンタクト部
に介在し、遮光機能に加え電気的な接続機能も備えてい
る。この為、個々の離散パタン５２は画素と同電位であ
り、従って個々に分離されている。信号配線パタン５１
と離散パタン５２の組み合わせからなるブラックマトリ
クスは表示領域に設けられる一方、この表示領域を囲む
周辺領域には前述した様にブラックマスクとなる枠状の
連続パタン５４が形成されている。
【０００５】しかしながら、かかる構成では表示領域側
のブラックマトリクスと周辺領域側のブラックマスクと
の間に隙間が生じ光が漏れる為遮光の連続性に問題が生
じる。図示する様に、周辺領域のブラックマスクは枠状
の連続パタン５４からなり広範囲の遮光を行なう必要が
ある。これに対し、表示領域側のブラックマトリクスの
一部となる離散パタン５２は画素電位に接続されている
為、連続パタン５４から電気的に分離する必要がある。
即ち、ブラックマトリクス側の離散パタン５２とブラッ
クマスク側の連続パタン５４とが隣接する箇所ではお互
いの短絡を回避する為に隙間５５が生じ、ここから光が
漏れてしまう。
のブラックマトリクスと周辺領域側のブラックマスクと
の間に隙間が生じ光が漏れる為遮光の連続性に問題が生
じる。図示する様に、周辺領域のブラックマスクは枠状
の連続パタン５４からなり広範囲の遮光を行なう必要が
ある。これに対し、表示領域側のブラックマトリクスの
一部となる離散パタン５２は画素電位に接続されている
為、連続パタン５４から電気的に分離する必要がある。
即ち、ブラックマトリクス側の離散パタン５２とブラッ
クマスク側の連続パタン５４とが隣接する箇所ではお互
いの短絡を回避する為に隙間５５が生じ、ここから光が
漏れてしまう。
【０００６】図７に隙間の部分の詳細構造を示す。図示
する様に、信号配線パタン５１とゲート配線パタン５６
の交差部にはスイッチング用の薄膜トランジスタ５７が
形成されている。この薄膜トランジスタ５７はアイラン
ド状にパタニングされた多結晶シリコン等の半導体薄膜
５８を素子領域としている。ゲート配線パタン５６の一
部からゲート電極Ｇが延設されている。信号配線パタン
５１はコンタクトを介して薄膜トランジスタ５７のソー
ス領域Ｓに接続している。画素電極（図示せず）は同じ
くコンタクトを介して薄膜トランジスタ５７のドレイン
領域Ｄに接続している。離散パタン５２は画素電極とド
レイン領域Ｄとの間に介在して両者を電気的に接続す
る。又、補助容量配線パタン５９が行方向に沿って形成
されており、誘電体膜を介して半導体薄膜５８と重な
り、補助容量を構成する。周辺領域には前述した様にブ
ラックマスクを構成する連続パタン５４が形成されてい
る。この連続パタン５４と離散パタン５２は互いに電気
的に分離されなければならず、必然的に両者の間に隙間
５５が生じ、光漏れが問題となる。
する様に、信号配線パタン５１とゲート配線パタン５６
の交差部にはスイッチング用の薄膜トランジスタ５７が
形成されている。この薄膜トランジスタ５７はアイラン
ド状にパタニングされた多結晶シリコン等の半導体薄膜
５８を素子領域としている。ゲート配線パタン５６の一
部からゲート電極Ｇが延設されている。信号配線パタン
５１はコンタクトを介して薄膜トランジスタ５７のソー
ス領域Ｓに接続している。画素電極（図示せず）は同じ
くコンタクトを介して薄膜トランジスタ５７のドレイン
領域Ｄに接続している。離散パタン５２は画素電極とド
レイン領域Ｄとの間に介在して両者を電気的に接続す
る。又、補助容量配線パタン５９が行方向に沿って形成
されており、誘電体膜を介して半導体薄膜５８と重な
り、補助容量を構成する。周辺領域には前述した様にブ
ラックマスクを構成する連続パタン５４が形成されてい
る。この連続パタン５４と離散パタン５２は互いに電気
的に分離されなければならず、必然的に両者の間に隙間
５５が生じ、光漏れが問題となる。
【０００７】
【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かるアクティブマトリクス表示装置は基本的な構成とし
て駆動基板と、対向基板と、電気光学物質とを備えてい
る。駆動基板は画素電極及びこれを駆動するスイッチン
グ素子からなる画素が集積形成された表示領域と、これ
を囲む周辺領域とを有する。対向基板は対向電極を有す
ると共に所定の間隙を介して該駆動基板に接合する。電
気光学物質は該間隙に保持されている。かかる構成にお
いて、前記駆動基板は、ブラックマトリクスが表示領域
に設けられ各画素の開口部以外を遮光すると共に、ブラ
ックマスクが周辺領域に設けられておりこの周辺領域を
遮光する。前記ブラックマスクは導電性及び遮光性を備
えた連続パタンからなる。前記ブラックマトリクスは各
スイッチング素子に接続する遮光性の配線パタンと、互
いに対応する画素電極とスイッチング素子のコンタクト
部に介在する導電性及び遮光性を備えた離散パタンとで
複合的に構成されている。特徴事項として、前記配線パ
タンは少なくとも表示領域と周辺領域の境の一辺に沿っ
てブラックマトリクス側の該離散パタンとブラックマス
ク側の該連続パタンとの隙間を遮光する様に形成されて
いる。
題を解決する為以下の手段を講じた。即ち、本発明にか
かるアクティブマトリクス表示装置は基本的な構成とし
て駆動基板と、対向基板と、電気光学物質とを備えてい
る。駆動基板は画素電極及びこれを駆動するスイッチン
グ素子からなる画素が集積形成された表示領域と、これ
を囲む周辺領域とを有する。対向基板は対向電極を有す
ると共に所定の間隙を介して該駆動基板に接合する。電
気光学物質は該間隙に保持されている。かかる構成にお
いて、前記駆動基板は、ブラックマトリクスが表示領域
に設けられ各画素の開口部以外を遮光すると共に、ブラ
ックマスクが周辺領域に設けられておりこの周辺領域を
遮光する。前記ブラックマスクは導電性及び遮光性を備
えた連続パタンからなる。前記ブラックマトリクスは各
スイッチング素子に接続する遮光性の配線パタンと、互
いに対応する画素電極とスイッチング素子のコンタクト
部に介在する導電性及び遮光性を備えた離散パタンとで
複合的に構成されている。特徴事項として、前記配線パ
タンは少なくとも表示領域と周辺領域の境の一辺に沿っ
てブラックマトリクス側の該離散パタンとブラックマス
ク側の該連続パタンとの隙間を遮光する様に形成されて
いる。
【０００８】具体的には、前記配線パタンは該離散パタ
ンの周囲を取り囲む様に形成された分枝部を有してお
り、該離散パタンと該連続パタンの隙間を遮光する。場
合によっては、前記配線パタンは表示領域に含まれる各
画素について同一形状の分枝部を有する様にしても良
い。一態様では、前記ブラックマトリクスは個々の画素
と同電位にある該離散パタンとは別に、各画素とは別電
位で且つ共通電位にある追加パタンを含んでいる。他の
態様では、前記配線パタンは多結晶シリコンを活性層と
する薄膜トランジスタに画像信号を供給する為列方向に
形成されている一方、前記離散パタンは行方向に形成さ
れており、両者は互いに重なって該ブラックマトリクス
を構成する。
ンの周囲を取り囲む様に形成された分枝部を有してお
り、該離散パタンと該連続パタンの隙間を遮光する。場
合によっては、前記配線パタンは表示領域に含まれる各
画素について同一形状の分枝部を有する様にしても良
い。一態様では、前記ブラックマトリクスは個々の画素
と同電位にある該離散パタンとは別に、各画素とは別電
位で且つ共通電位にある追加パタンを含んでいる。他の
態様では、前記配線パタンは多結晶シリコンを活性層と
する薄膜トランジスタに画像信号を供給する為列方向に
形成されている一方、前記離散パタンは行方向に形成さ
れており、両者は互いに重なって該ブラックマトリクス
を構成する。
【０００９】本発明によれば、表示領域の最外周に位置
する少なくとも一辺に沿った画素については、ブラック
マトリクスを構成する配線パタンを例えば枝分かれ状に
形成している。コンタクト部に介在する遮光用離散パタ
ンの周囲を配線パタンの分枝部で画素開口側を除き取り
囲む様にする。これにより、表示領域側の遮光用離散パ
タンと周辺領域側の遮光用連続パタンとの隙間を遮閉で
き、光漏れを防止可能である。
する少なくとも一辺に沿った画素については、ブラック
マトリクスを構成する配線パタンを例えば枝分かれ状に
形成している。コンタクト部に介在する遮光用離散パタ
ンの周囲を配線パタンの分枝部で画素開口側を除き取り
囲む様にする。これにより、表示領域側の遮光用離散パ
タンと周辺領域側の遮光用連続パタンとの隙間を遮閉で
き、光漏れを防止可能である。
【００１０】
【発明の実施の形態】以下図面を参照して本発明にかか
るアクティブマトリクス表示装置を詳細に説明する。図
１は本アクティブマトリクス表示装置の第１実施形態を
表わしており、（Ａ）は断面構造を示し、（Ｂ）は平面
構造を表わしている。図示する様に、本アクティブマト
リクス表示装置は駆動基板１と対向基板２とを備えてい
る。両基板１，２は所定の間隙を介して互いに接合して
おり、この間隙には液晶３等の電気光学物質が保持され
ている。対向基板２側には対向電極４が全面的に形成さ
れている。駆動基板１は表示領域と周辺領域とに分かれ
ている。表示領域には画素電極５とこれをスイッチング
駆動する薄膜トランジスタ６とからなる画素がマトリク
ス状に集積形成されている。
るアクティブマトリクス表示装置を詳細に説明する。図
１は本アクティブマトリクス表示装置の第１実施形態を
表わしており、（Ａ）は断面構造を示し、（Ｂ）は平面
構造を表わしている。図示する様に、本アクティブマト
リクス表示装置は駆動基板１と対向基板２とを備えてい
る。両基板１，２は所定の間隙を介して互いに接合して
おり、この間隙には液晶３等の電気光学物質が保持され
ている。対向基板２側には対向電極４が全面的に形成さ
れている。駆動基板１は表示領域と周辺領域とに分かれ
ている。表示領域には画素電極５とこれをスイッチング
駆動する薄膜トランジスタ６とからなる画素がマトリク
ス状に集積形成されている。
【００１１】駆動基板１はブラックマトリクスが表示領
域に設けられ画素の開口部７以外を遮光すると共に、ブ
ラックマスクが周辺領域に設けられておりこれを遮光す
る。周辺領域側のブラックマスクは導電性及び遮光性を
備えた連続パタン９からなる。一方、表示領域側のブラ
ックマトリクスは各薄膜トランジスタ６に接続する遮光
性の信号配線パタン８と、互いに対応する画素電極５と
薄膜トランジスタ６のコンタクト部Ｃに介在する導電性
及び遮光性を備えた離散パタン１０とで複合的に構成さ
れている。なお、連続パタン９と離散パタン１０は例え
ば同一層に属する金属膜をパタニングしたものである。
この金属膜としてはＴｉ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ，
Ｗ，Ａｌ，Ｃｕ，Ｐｄ，Ｐｔ，ＴｉＮ，ＣｒＯ等の材料
を用いる事ができる。あるいは、これらの金属材料の合
金やシリサイドを遮光用のパタンとして用いる事も可能
である。
域に設けられ画素の開口部７以外を遮光すると共に、ブ
ラックマスクが周辺領域に設けられておりこれを遮光す
る。周辺領域側のブラックマスクは導電性及び遮光性を
備えた連続パタン９からなる。一方、表示領域側のブラ
ックマトリクスは各薄膜トランジスタ６に接続する遮光
性の信号配線パタン８と、互いに対応する画素電極５と
薄膜トランジスタ６のコンタクト部Ｃに介在する導電性
及び遮光性を備えた離散パタン１０とで複合的に構成さ
れている。なお、連続パタン９と離散パタン１０は例え
ば同一層に属する金属膜をパタニングしたものである。
この金属膜としてはＴｉ，Ｃｒ，Ｎｉ，Ｍｏ，Ｔａ，
Ｗ，Ａｌ，Ｃｕ，Ｐｄ，Ｐｔ，ＴｉＮ，ＣｒＯ等の材料
を用いる事ができる。あるいは、これらの金属材料の合
金やシリサイドを遮光用のパタンとして用いる事も可能
である。
【００１２】本発明の特徴事項として、信号配線パタン
８は少なくとも表示領域と周辺領域の境の一辺に沿って
ブラックマトリクス側の離散パタン１０とブラックマス
ク側の連続パタン９との隙間を遮光する様に形成されて
いる。具体的には、信号配線パタン８は離散パタン１０
の周囲を取り囲む様に形成された分枝部１１を有してお
り、離散パタン１０と連続パタン９の隙間を遮光してい
る。
８は少なくとも表示領域と周辺領域の境の一辺に沿って
ブラックマトリクス側の離散パタン１０とブラックマス
ク側の連続パタン９との隙間を遮光する様に形成されて
いる。具体的には、信号配線パタン８は離散パタン１０
の周囲を取り囲む様に形成された分枝部１１を有してお
り、離散パタン１０と連続パタン９の隙間を遮光してい
る。
【００１３】前述した様に、本実施形態では画素電極５
を駆動するスイッチング素子は薄膜トランジスタ６から
なる。この薄膜トランジスタ６はアイランド状にパタニ
ング形成された多結晶シリコン１２を活性層としてい
る。多結晶シリコン１２の上にはゲート絶縁膜を介して
ゲート電極Ｇが形成されている。このゲート電極Ｇは行
方向に形成されたゲート配線パタン（図示せず）に連続
している。ゲート電極Ｇの両側に位置する多結晶シリコ
ン１２の部分にはドレイン領域Ｄとソース領域Ｓが形成
されている。又、多結晶シリコン１２の一部には補助容
量１３も形成されている。これらの薄膜トランジスタ６
及び補助容量１３はＰＳＧ等からなる第１層間絶縁膜１
４により被覆されている。第１層間絶縁膜１４にはソー
ス領域Ｓ及びドレイン領域Ｄに連通するコンタクト部が
開口している。第１層間絶縁膜１４の上にはアルミニウ
ム等からなる信号配線パタン８が形成されており、一方
のコンタクト部を介して薄膜トランジスタ６のソース領
域Ｓに接続している。前述した様に、この信号配線パタ
ン８はゲート配線パタンと直交して列方向に形成されて
いる。信号配線パタン８を被覆する様に同じくＰＳＧ等
からなる第２層間絶縁膜１５が成膜されている。第２層
間絶縁膜１５の上には前述した離散パタン１０が形成さ
れている。この離散パタン１０はＴｉ等の金属膜からな
り、他方のコンタクト部Ｃを介して薄膜トランジスタ６
のドレイン領域Ｄに電気接続している。薄膜トランジス
タ６、補助容量１３、信号配線パタン８等の凹凸を埋め
る様に、平坦化膜１６が成膜されており、離散パタン１
０を被覆している。この離散パタン１０はゲート配線パ
タンと平行に行方向に沿って形成されている。最後に、
平坦化膜１６の上には画素電極５がパタニング形成され
ており、コンタクト部Ｃを介して薄膜トランジスタ６の
ドレイン領域Ｄと電気接続している。図から分かる様
に、離散パタン１０はブラックマトリクスの一部として
機能すると共に、画素電極５とドレイン領域Ｄとのコン
タクト部Ｃに介在し、両者の電気接続を良好なものにし
ている。従って、遮光性及び導電性を備えた離散パタン
１０は個々の画素毎に分離しており、且つ画素と同電位
になる。又、複合的にブラックマトリクスを構成する離
散パタン１０と信号配線パタン８は互いに第２層間絶縁
膜１５を介して電気的に絶縁されており、平面的に見て
両者が一部重なっても問題はない。
を駆動するスイッチング素子は薄膜トランジスタ６から
なる。この薄膜トランジスタ６はアイランド状にパタニ
ング形成された多結晶シリコン１２を活性層としてい
る。多結晶シリコン１２の上にはゲート絶縁膜を介して
ゲート電極Ｇが形成されている。このゲート電極Ｇは行
方向に形成されたゲート配線パタン（図示せず）に連続
している。ゲート電極Ｇの両側に位置する多結晶シリコ
ン１２の部分にはドレイン領域Ｄとソース領域Ｓが形成
されている。又、多結晶シリコン１２の一部には補助容
量１３も形成されている。これらの薄膜トランジスタ６
及び補助容量１３はＰＳＧ等からなる第１層間絶縁膜１
４により被覆されている。第１層間絶縁膜１４にはソー
ス領域Ｓ及びドレイン領域Ｄに連通するコンタクト部が
開口している。第１層間絶縁膜１４の上にはアルミニウ
ム等からなる信号配線パタン８が形成されており、一方
のコンタクト部を介して薄膜トランジスタ６のソース領
域Ｓに接続している。前述した様に、この信号配線パタ
ン８はゲート配線パタンと直交して列方向に形成されて
いる。信号配線パタン８を被覆する様に同じくＰＳＧ等
からなる第２層間絶縁膜１５が成膜されている。第２層
間絶縁膜１５の上には前述した離散パタン１０が形成さ
れている。この離散パタン１０はＴｉ等の金属膜からな
り、他方のコンタクト部Ｃを介して薄膜トランジスタ６
のドレイン領域Ｄに電気接続している。薄膜トランジス
タ６、補助容量１３、信号配線パタン８等の凹凸を埋め
る様に、平坦化膜１６が成膜されており、離散パタン１
０を被覆している。この離散パタン１０はゲート配線パ
タンと平行に行方向に沿って形成されている。最後に、
平坦化膜１６の上には画素電極５がパタニング形成され
ており、コンタクト部Ｃを介して薄膜トランジスタ６の
ドレイン領域Ｄと電気接続している。図から分かる様
に、離散パタン１０はブラックマトリクスの一部として
機能すると共に、画素電極５とドレイン領域Ｄとのコン
タクト部Ｃに介在し、両者の電気接続を良好なものにし
ている。従って、遮光性及び導電性を備えた離散パタン
１０は個々の画素毎に分離しており、且つ画素と同電位
になる。又、複合的にブラックマトリクスを構成する離
散パタン１０と信号配線パタン８は互いに第２層間絶縁
膜１５を介して電気的に絶縁されており、平面的に見て
両者が一部重なっても問題はない。
【００１４】図２は本発明にかかるアクティブマトリク
ス表示装置の第２実施形態を示す。基本的には、図１の
（Ｂ）に示した第１実施形態と同一であり、対応する部
分には対応する参照番号を付して理解を容易にしてい
る。本実施形態では、信号配線パタン８は表示領域に含
まれる全画素について同一形状の分枝部１１を有してい
る。基本的には、離散パタン１０を取り囲む分枝部１１
は表示領域と周辺領域の境界の一辺に沿った画素につい
て最低必要になるが、この画素以外にも表示領域全体に
渡って各画素毎に分枝部１１を設ける様にしても良い。
この場合、コンタクト部Ｃを介して画素電位に接続した
離散パタン１０の面積を縮小化し、別に各画素とは別電
位の追加パタン１７を設ける事ができる。即ち、互いに
分かれた離散パタン１０と追加パタン１７の隙間を分枝
部１１で遮閉すれば良い。
ス表示装置の第２実施形態を示す。基本的には、図１の
（Ｂ）に示した第１実施形態と同一であり、対応する部
分には対応する参照番号を付して理解を容易にしてい
る。本実施形態では、信号配線パタン８は表示領域に含
まれる全画素について同一形状の分枝部１１を有してい
る。基本的には、離散パタン１０を取り囲む分枝部１１
は表示領域と周辺領域の境界の一辺に沿った画素につい
て最低必要になるが、この画素以外にも表示領域全体に
渡って各画素毎に分枝部１１を設ける様にしても良い。
この場合、コンタクト部Ｃを介して画素電位に接続した
離散パタン１０の面積を縮小化し、別に各画素とは別電
位の追加パタン１７を設ける事ができる。即ち、互いに
分かれた離散パタン１０と追加パタン１７の隙間を分枝
部１１で遮閉すれば良い。
【００１５】図３は本発明にかかるアクティブマトリク
ス表示装置の第３実施形態を示す。基本的には、図２に
示した第２実施形態と同一であり、対応する部分には対
応する参照番号を付して理解を容易にしている。先の第
２実施形態では追加パタン１７は画素毎に分離しており
フローティング電位にある。これに対し、第３実施形態
では、追加パタン１７が各画素に渡って連続しており共
通電位に保たれている。この共通電位は例えば対向電極
電位に一致させる事ができる。
ス表示装置の第３実施形態を示す。基本的には、図２に
示した第２実施形態と同一であり、対応する部分には対
応する参照番号を付して理解を容易にしている。先の第
２実施形態では追加パタン１７は画素毎に分離しており
フローティング電位にある。これに対し、第３実施形態
では、追加パタン１７が各画素に渡って連続しており共
通電位に保たれている。この共通電位は例えば対向電極
電位に一致させる事ができる。
【００１６】最後に図４は、本発明にかかるアクティブ
マトリクス表示装置の第４実施形態を表わす模式的な平
面図である。基本的には、図１の（Ｂ）に示した第１実
施形態と同一であり、対応する部分には対応する参照番
号を付して理解を容易にしている。本実施形態では画素
の開口部７が所謂デルタ配列しており、これに応じて信
号配線パタン８が列方向に沿って蛇行している。この場
合でも、表示領域と周辺領域の境界の一辺に沿った画素
については、信号配線パタン８に分枝部１１が形成され
ており、離散パタン１０の周囲を取り囲んでいる。
マトリクス表示装置の第４実施形態を表わす模式的な平
面図である。基本的には、図１の（Ｂ）に示した第１実
施形態と同一であり、対応する部分には対応する参照番
号を付して理解を容易にしている。本実施形態では画素
の開口部７が所謂デルタ配列しており、これに応じて信
号配線パタン８が列方向に沿って蛇行している。この場
合でも、表示領域と周辺領域の境界の一辺に沿った画素
については、信号配線パタン８に分枝部１１が形成され
ており、離散パタン１０の周囲を取り囲んでいる。
【００１７】
【発明の効果】以上説明した様に、本発明によれば、ア
クティブマトリクス表示装置は完全なオンチップブラッ
ク構造を有しており、周辺領域側のブラックマスクは導
電性及び遮光性を備えた枠状の連続パタンからなる。表
示領域側のブラックマトリクスは各スイッチング素子に
接続する遮光性の信号配線パタンと、互いに対応する画
素電極とスイッチング素子のコンタクト部に介在する導
電性及び遮光性を備えた離散パタンとで構成されてい
る。信号配線パタンは少なくとも表示領域と周辺領域の
境の一辺に沿ってブラックマトリクス側の離散パタンと
ブラックマスク側の連続パタンとの隙間を遮光する様に
形成されている。具体的には、信号配線パタンは離散パ
タンの周囲を取り囲む様に形成された分枝部を有してお
り、離散パタンと連続パタンの隙間を遮光して光漏れを
防ぎ、ブラックマトリクスとブラックマスク間の遮光接
続を完全なものにしている。
クティブマトリクス表示装置は完全なオンチップブラッ
ク構造を有しており、周辺領域側のブラックマスクは導
電性及び遮光性を備えた枠状の連続パタンからなる。表
示領域側のブラックマトリクスは各スイッチング素子に
接続する遮光性の信号配線パタンと、互いに対応する画
素電極とスイッチング素子のコンタクト部に介在する導
電性及び遮光性を備えた離散パタンとで構成されてい
る。信号配線パタンは少なくとも表示領域と周辺領域の
境の一辺に沿ってブラックマトリクス側の離散パタンと
ブラックマスク側の連続パタンとの隙間を遮光する様に
形成されている。具体的には、信号配線パタンは離散パ
タンの周囲を取り囲む様に形成された分枝部を有してお
り、離散パタンと連続パタンの隙間を遮光して光漏れを
防ぎ、ブラックマトリクスとブラックマスク間の遮光接
続を完全なものにしている。
【図１】本発明にかかるアクティブマトリクス表示装置
の第１実施形態を示す模式的な断面図及び平面図であ
る。
の第１実施形態を示す模式的な断面図及び平面図であ
る。
【図２】本発明にかかるアクティブマトリクス表示装置
の第２実施形態を示す模式的な平面図である。
の第２実施形態を示す模式的な平面図である。
【図３】本発明にかかるアクティブマトリクス表示装置
の第３実施形態を示す模式的な平面図である。
の第３実施形態を示す模式的な平面図である。
【図４】本発明にかかるアクティブマトリクス表示装置
の第４実施形態を示す模式的な平面図である。
の第４実施形態を示す模式的な平面図である。
【図５】従来のアクティブマトリクス表示装置の一例を
示す平面図である。
示す平面図である。
【図６】従来のアクティブマトリクス表示装置に形成さ
れるブラックマトリクスの概要構造を示す平面図であ
る。
れるブラックマトリクスの概要構造を示す平面図であ
る。
【図７】同じく従来のブラックマトリクスの詳細構造を
示す平面図である。
示す平面図である。
１ 駆動基板 ２ 対向基板 ３ 液晶 ４ 対向電極 ５ 画素電極 ６ 薄膜トランジスタ ７ 画素開口部 ８ 信号配線パタン ９ 連続パタン（ブラックマスク） １０ 離散パタン（ブラックマトリクス） １１ 分枝部
Claims (5)
- 【請求項１】 画素電極及びこれを駆動するスイッチン
グ素子からなる画素が集積形成された表示領域並びにこ
れを囲む周辺領域を有する駆動基板と、 対向電極を有すると共に所定の間隙を介して該駆動基板
に接合した対向基板と、該間隙に保持された電気光学物
質とを備えたアクティブマトリクス表示装置であって、 前記駆動基板は、ブラックマトリクスが表示領域に設け
られ各画素の開口部以外を遮光すると共に、ブラックマ
スクが周辺領域に設けられておりこれを遮光し、 前記ブラックマスクは、導電性及び遮光性を備えた連続
パタンからなり、 前記ブラックマトリクスは、各スイッチング素子に接続
する遮光性の配線パタンと、互いに対応する画素電極と
スイッチング素子のコンタクト部に介在する導電性及び
遮光性を備えた離散パタンとで構成されており、 前記配線パタンは、少なくとも表示領域と周辺領域の境
の一辺に沿ってブラックマトリクス側の該離散パタンと
ブラックマスク側の該連続パタンとの隙間を遮光する様
に形成されている事を特徴とするアクティブマトリクス
表示装置。 - 【請求項２】 前記配線パタンは、該離散パタンの周囲
を取り囲む様に形成された分枝部を有しており該離散パ
タンと該連続パタンの隙間を遮光する事を特徴とする請
求項１記載のアクティブマトリクス表示装置。 - 【請求項３】 前記配線パタンは、表示領域に含まれる
各画素について同一形状の分枝部を有する事を特徴とす
る請求項２記載のアクティブマトリクス表示装置。 - 【請求項４】 前記ブラックマトリクスは、個々の画素
と同電位にある該離散パタンとは別に、各画素とは別電
位で且つ共通電位にある追加パタンを含んでいる事を特
徴とする請求項１記載のアクティブマトリクス表示装
置。 - 【請求項５】 前記配線パタンは、多結晶シリコンを活
性層とする薄膜トランジスタに画像信号を供給する為列
方向に形成されている一方、前記離散パタンは行方向に
形成されており、両者は互いに重なって該ブラックマト
リクスを構成する事を特徴とする請求項１記載のアクテ
ィブマトリクス表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22470395A JPH0950044A (ja) | 1995-08-08 | 1995-08-08 | アクティブマトリクス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22470395A JPH0950044A (ja) | 1995-08-08 | 1995-08-08 | アクティブマトリクス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0950044A true JPH0950044A (ja) | 1997-02-18 |
Family
ID=16817927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22470395A Pending JPH0950044A (ja) | 1995-08-08 | 1995-08-08 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0950044A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0862077A2 (en) * | 1997-02-27 | 1998-09-02 | Seiko Epson Corporation | Liquid crystal device, manufacturing method thereof and projection type display device |
| EP1160616A1 (en) * | 2000-05-31 | 2001-12-05 | Sony Corporation | Liquid crystal display device and method of producing the same |
| KR100504293B1 (ko) * | 2001-10-04 | 2005-07-28 | 세이코 엡슨 가부시키가이샤 | 전기광학 장치 및 전자기기 |
| KR100689948B1 (ko) * | 1999-01-13 | 2007-03-08 | 소니 가부시끼 가이샤 | 액정 패널, 액정 패널 제조 방법, 액정 표시 장치, 및액정 프로젝터 |
| US7196353B2 (en) | 2003-08-29 | 2007-03-27 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US9035300B2 (en) | 2013-05-24 | 2015-05-19 | Samsung Display Co., Ltd. | Array substrate comprising a thin film transistor and a pixel electrode |
-
1995
- 1995-08-08 JP JP22470395A patent/JPH0950044A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0862077A2 (en) * | 1997-02-27 | 1998-09-02 | Seiko Epson Corporation | Liquid crystal device, manufacturing method thereof and projection type display device |
| EP1132765A2 (en) * | 1997-02-27 | 2001-09-12 | Seiko Epson Corporation | Liquid crystal device |
| EP1132765A3 (en) * | 1997-02-27 | 2001-11-21 | Seiko Epson Corporation | Liquid crystal device |
| CN100426107C (zh) * | 1997-02-27 | 2008-10-15 | 精工爱普生株式会社 | 具有显示区的装置、液晶装置和投影型显示装置 |
| CN1318888C (zh) * | 1997-02-27 | 2007-05-30 | 精工爱普生株式会社 | 具有显示区的装置、液晶装置和投影型显示装置 |
| EP0862077B1 (en) * | 1997-02-27 | 2003-10-01 | Seiko Epson Corporation | Liquid crystal device, manufacturing method thereof and projection type display device |
| US6704068B2 (en) | 1997-02-27 | 2004-03-09 | Seiko Epson Corporation | LCD having a particular light-shield and connection |
| US6717633B2 (en) | 1997-02-27 | 2004-04-06 | Seiko Epson Corporatoin | Apparatus for providing light shielding in a liquid crystal display |
| KR100689948B1 (ko) * | 1999-01-13 | 2007-03-08 | 소니 가부시끼 가이샤 | 액정 패널, 액정 패널 제조 방법, 액정 표시 장치, 및액정 프로젝터 |
| US6441876B1 (en) | 2000-05-31 | 2002-08-27 | Sony Corporation | Liquid crystal display device and method of producing the same |
| EP1160616A1 (en) * | 2000-05-31 | 2001-12-05 | Sony Corporation | Liquid crystal display device and method of producing the same |
| KR100504293B1 (ko) * | 2001-10-04 | 2005-07-28 | 세이코 엡슨 가부시키가이샤 | 전기광학 장치 및 전자기기 |
| US7196353B2 (en) | 2003-08-29 | 2007-03-27 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| US9035300B2 (en) | 2013-05-24 | 2015-05-19 | Samsung Display Co., Ltd. | Array substrate comprising a thin film transistor and a pixel electrode |
| US9977303B2 (en) | 2013-05-24 | 2018-05-22 | Samsung Display Co., Ltd. | Array substrate and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4831716B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100289483B1 (ko) | 액정 표시 장치 | |
| US5784132A (en) | Display device | |
| JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| EP1180716B1 (en) | Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof | |
| US6078366A (en) | Array substrate comprising semiconductor contact layers having same outline as signal lines | |
| US6724443B1 (en) | Active matrix type display device | |
| US20060146254A1 (en) | Liquid crystal display device and method for fabricating the same | |
| JPH0926603A (ja) | 表示装置 | |
| JP2760462B2 (ja) | アクティブマトリクス基板 | |
| JP3216379B2 (ja) | 液晶表示装置 | |
| JP4370806B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JPH0950044A (ja) | アクティブマトリクス表示装置 | |
| JPH1010581A (ja) | 表示装置 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JPH08334787A (ja) | 表示装置 | |
| JP4011606B2 (ja) | 表示装置 | |
| US7167218B1 (en) | Liquid crystal display and method of manufacture | |
| JPH1010580A (ja) | 表示装置 | |
| KR100930918B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP4946250B2 (ja) | 液晶表示装置 | |
| JP3279929B2 (ja) | 液晶表示装置 | |
| KR100924750B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH06250224A (ja) | 液晶表示装置 |