TWI523205B - 畫素結構及顯示面板 - Google Patents

畫素結構及顯示面板 Download PDF

Info

Publication number
TWI523205B
TWI523205B TW103111817A TW103111817A TWI523205B TW I523205 B TWI523205 B TW I523205B TW 103111817 A TW103111817 A TW 103111817A TW 103111817 A TW103111817 A TW 103111817A TW I523205 B TWI523205 B TW I523205B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
disposed
bump
electrode
Prior art date
Application number
TW103111817A
Other languages
English (en)
Other versions
TW201537731A (zh
Inventor
張吉和
李錫烈
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW103111817A priority Critical patent/TWI523205B/zh
Priority to CN201410197216.1A priority patent/CN103984130B/zh
Priority to US14/494,552 priority patent/US9280026B2/en
Publication of TW201537731A publication Critical patent/TW201537731A/zh
Application granted granted Critical
Publication of TWI523205B publication Critical patent/TWI523205B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/16—Materials and properties conductive

Description

畫素結構及顯示面板
本發明係關於一種畫素結構及顯示面板，尤指一種利用凸塊結構作為薄膜電晶體元件之汲極與畫素電極之間的電性連接結構的畫素結構及顯示面板。
一般而言，顯示面板包括複數個畫素結構，且各畫素結構包括薄膜電晶體元件、儲存電容以及畫素電極等元件。在習知顯示面板中，薄膜電晶體元件上會覆蓋一鈍化層，以保護薄膜電晶體元件。由於畫素電極必須與薄膜電晶體元件的汲極電性連接，因此鈍化層必須具有一接觸洞暴露出汲極，而畫素電極會填入接觸洞內並與汲極接觸。然而，考量到製程極限與對位偏差，接觸洞的尺寸至少必須在20微米至25微米之間，甚至更大，因此會造成開口率的犧牲，特別是在小尺寸顯示面板上，接觸洞的設置將使得開口率與解析度無法進一步提高。
本發明之目的之一在於提供一種畫素結構及顯示面板，以提升開口率及解析度。
本發明之一實施例提供一種畫素結構，包括一第一基板、一薄膜電晶體元件、一第一絕緣凸塊、一第一介電薄膜、一鈍化層以及一第一電極。薄膜電晶體元件設置於第一基板上，且薄膜電晶體元件包括一閘極、一主動層、一閘極絕緣層、一源極以及一汲極。第一絕緣凸塊設置於第一基板上， 其中第一絕緣凸塊具有一側壁以及一上表面，且汲極至少覆蓋第一絕緣凸塊的側壁之一部分與上表面之一部分。第一介電薄膜設置於第一基板上，其中第一介電薄膜覆蓋薄膜電晶體元件並暴露出汲極的一部分。鈍化層設置於第一介電薄膜上，其中鈍化層與第一介電薄膜至少部分暴露出位於第一絕緣凸塊之上表面上的汲極。第一電極設置於鈍化層上並與鈍化層所暴露出之汲極電性連接。
本發明之另一實施例提供一種顯示面板，包括上述畫素結構、一第二基板與第一基板相對設置，以及一顯示介質層設置於第一基板與第二基板之間。
本發明之又一實施例提供一種畫素結構，包括一第一基板、一薄膜電晶體元件、一第一單層導電凸塊、一第一介電薄膜、一鈍化層以及一第一電極。薄膜電晶體元件設置於第一基板上，且薄膜電晶體元件包括一閘極、一主動層、一閘極絕緣層、一源極以及一汲極。第一單層導電凸塊設置於第一基板上，其中第一單層導電凸塊具有一側壁、一下表面以及一上表面，且第一單層導電凸塊與汲極電性連接。第一介電薄膜設置於第一基板上，其中第一介電薄膜覆蓋薄膜電晶體元件並部分暴露出第一單層導電凸塊。鈍化層設置於第一介電薄膜上，其中鈍化層至少部分暴露出第一單層導電凸塊。第一電極設置於鈍化層上並與鈍化層所暴露出之第一單層導電凸塊電性連接。
本發明之再一實施例提供一種顯示面板，包括上述畫素結構、一第二基板與第一基板相對設置，以及一顯示介質層設置於第一基板與第二基板之間。
本發明之畫素結構與顯示面板使用絕緣凸塊搭配汲極的延伸部或 單層導電凸塊作為畫素電極與汲極的電性連接結構，而不需於鈍化層形成接觸洞，因此可以大幅提高開口率與解析度。
10‧‧‧第一基板
12‧‧‧第一圖案化導電層
G‧‧‧閘極
GL‧‧‧閘極線
GI‧‧‧閘極絕緣層
CH‧‧‧主動層
14‧‧‧重摻雜半導體層
16‧‧‧第一絕緣凸塊
16S‧‧‧側壁
16T‧‧‧上表面
16B‧‧‧下表面
18‧‧‧第二圖案化導電層
S‧‧‧源極
D‧‧‧汲極
DL‧‧‧資料線
TFT‧‧‧薄膜電晶體元件
20‧‧‧第一介電薄膜
22‧‧‧鈍化層
22T‧‧‧上表面
24‧‧‧第一電極
30‧‧‧畫素結構
50‧‧‧顯示面板
40‧‧‧第二基板
42‧‧‧顯示介質層
43‧‧‧遮光圖案
44‧‧‧第二電極
46‧‧‧主間隔物
48‧‧‧副間隔物
27‧‧‧觸控元件
29‧‧‧絕緣層
31‧‧‧畫素結構
22A‧‧‧凹陷部
51‧‧‧顯示面板
32‧‧‧畫素結構
CL‧‧‧共通線
XL‧‧‧連接線
26‧‧‧第二電極
28‧‧‧第二介電薄膜
24B‧‧‧分支電極
24S‧‧‧狹縫
52‧‧‧顯示面板
33‧‧‧畫素結構
17‧‧‧第二絕緣凸塊
17S‧‧‧側壁
17T‧‧‧上表面
17B‧‧‧下表面
53‧‧‧顯示面板
70‧‧‧畫素結構
61‧‧‧第一單層導電凸塊
61S‧‧‧側壁
61B‧‧‧下表面
61T‧‧‧上表面
D1‧‧‧側表面
80‧‧‧顯示面板
71‧‧‧畫素結構
81‧‧‧顯示面板
72‧‧‧畫素結構
62‧‧‧第二單層導電凸塊
62S‧‧‧側壁
62T‧‧‧上表面
62B‧‧‧下表面
82‧‧‧顯示面板
第1圖至第6圖繪示了本發明之第一實施例之畫素結構之製作方法示意圖。
第7圖繪示了本發明之第一實施例之顯示面板之示意圖。
第8圖繪示了本發明之第一實施例之第一變化實施例之畫素結構之示意圖。
第9圖繪示了本發明之第一實施例之第一變化實施例之顯示面板之示意圖。
第10圖繪示了本發明之第一實施例之第二變化實施例之畫素結構之上視示意圖，第11圖為沿第10圖之A-A’剖線繪示之畫素結構之剖面示意圖。
第12圖繪示了本發明之第一實施例之第二變化實施例之顯示面板之示意圖。
第13圖繪示了本發明之第一實施例之第三變化實施例之畫素結構之示意圖。
第14圖繪示了本發明之第一實施例之第三變化實施例之顯示面板之示意圖。
第15圖繪示了本發明之第二實施例之畫素結構之示意圖。
第16圖繪示了本發明之第二實施例之顯示面板之示意圖。
第17圖繪示了本發明之第二實施例之第一變化實施例之畫素結構之示意圖。
第18圖繪示了本發明之第二實施例之第一變化實施例之顯示面板之示意圖。
第19圖繪示了本發明之第二實施例之第二變化實施例之畫素結構之示意圖。
第20圖繪示了本發明之第二實施例之第二變化實施例之顯示面板之示意圖。
為使熟悉本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖至第6圖。第1圖至第6圖繪示了本發明之第一實施例之畫素結構之製作方法示意圖，其中第1圖至第5圖係以剖面型式繪示， 而第6圖係以上視型式繪示。如第1圖所示，首先提供第一基板10。第一基板10可為各式硬質或可撓式基板例如玻璃基板、塑膠基板或石英基板。接著，於第一基板10上形成第一圖案化導電層12，其中第一圖案化導電層12可包括閘極G以及閘極線GL(如第6圖所示)與閘極G電性連接。第一圖案化導電層12可選用不透明圖案化導電層，其材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鉬等金屬或其合金，或其它適合之不透明導電材料。或者，第一圖案化導電層12亦可選用透明圖案化導電層，其材料可為例如氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合之透明導電材料。接著，於第一圖案化導電層12上依序形成閘極絕緣層GI，以及主動層CH。閘極絕緣層GI覆蓋閘極G，其材料可為無機絕緣材料例如氧化矽、氮化矽或氮氧化矽等、有機絕緣材料或有機/無機混成絕緣材料。此外，閘極絕緣層GI可為單層結構或多層結構。主動層CH形成於閘極絕緣層GI上並實質上對應閘極G。主動層CH作為薄膜電晶體元件之通道層之用，並利用閘極絕緣層GI與閘極G電性隔離。在本實施例中，主動層CH的材料係選用非晶矽，但不以此為限。主動層CH的材料可包括其它種類的矽材料例如多晶矽、單晶矽、微晶矽或奈米晶矽、氧化物半導體材料例如氧化銦鎵鋅(indium gallium zinc oxide,IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化銦錫(indium tin oxide,ITO)、氧化鈦(titanium oxide,TiO)、氧化鋅(zinc oxide,ZnO)、氧化銦(indium oxide,InO)、氧化鎵(gallium oxide,GaO)，或其它各種適合的半導體材料。另外，可選擇性於主動層CH上形成一重摻雜半導體層14，以提升主動層CH與後續形成的源極與汳極的歐姆接觸(ohmic contact)，其中主動層CH與重摻雜半導體層14可利用同一道圖案化製程定義，但不以此為限。
如第2圖所示，接著於第一基板10上形成第一絕緣凸塊16。第一絕緣凸塊16舉例係形成於閘極絕緣層GI上，其中第一絕緣凸塊16具有一 側壁16S、一上表面16T以及一下表面16B，且下表面16B與閘極絕緣層GI接觸。在本實施例中，第一絕緣凸塊16之下表面16B之面積可大於上表面16T之面積，且第一絕緣凸塊16之側壁16S為一傾斜側壁，亦即第一絕緣凸塊16的剖面形狀類似梯形。另外，第一絕緣凸塊16的材料較佳可選用有機材料例如有機感光材料如光阻材料，藉此其可利用曝光顯影製程形成。此外，第一絕緣凸塊16的高度可大於1微米，例如為3微米，但不以此為限。
如第3圖所示，隨後於第一基板10上形成一導電層(圖未示)，並對導電層進行一圖案化製程例如蝕刻製程以形成第二圖案化導電層18，且重摻雜半導體層14可一併於圖案化製程中進一步被定義以分別對應於閘極G的兩相對側並分別與閘極G部分重疊。第二圖案化導電層18包括源極S、汲極D以及資料線DL(如第6圖所示)，其中源極S設置於閘極G之一側的重摻雜半導體層14上並與資料線DL電性連接，而汲極D設置於閘極G之另一相對側的重摻雜半導體層14上。此外，汲極D並更進一步延伸而至少覆蓋第一絕緣凸塊16的側壁16S之一部分與上表面16T之一部分。在本實施例中，汲極D係完全覆蓋第一絕緣凸塊16的側壁16S與上表面16T，但不以此為限。在其它變化實施例中，汲極D可以僅覆蓋第一絕緣凸塊16的側壁16S之一部分與上表面16T之一部分或僅覆蓋側壁16S之一部份。閘極G、主動層CH、閘極絕緣層GI、重摻雜半導體層14、源極S以及汲極D構成本實施例之薄膜電晶體元件TFT。本實施例之薄膜電晶體元件TFT是以底閘型(bottom gate)薄膜電晶體元件為範例，但不以此為限。薄膜電晶體元件TFT亦可以是頂閘型(top gate)薄膜電晶體元件或其它類型之薄膜電晶體元件，例如島狀蝕刻終止(Island stop；IS)薄膜電晶體元件或是共平面(Coplanar)薄膜電晶體元件。第二圖案化導電層18可選用不透明圖案化導電層或透明圖案化導電層，且其材料可與第一圖案化導電層12相同或不同。如前所述，由於第一絕緣凸塊16的側壁16S為傾斜側壁，因此汲極D可以順著側壁16S形成並 延伸至上表面16T而不會產生斷線。
如第4圖所示，接著於第一基板10上形成第一介電薄膜20，其中第一介電薄膜20覆蓋薄膜電晶體元件TFT並暴露出汲極D的一部分。精確地說，在本實施例中，第一介電薄膜20覆蓋位於第一絕緣凸塊16的側壁16S之汲極D，並至少暴露出位於第一絕緣凸塊16的上表面16T或/及側壁16S上的汲極D之一部分。第一介電薄膜20之材料可為無機絕緣材料例如氧化矽、氮化矽或氮氧化矽等、有機絕緣材料或有機/無機混成絕緣材料。隨後，於第一介電薄膜20上形成一鈍化層22，其中鈍化層22至少部分暴露出位於第一絕緣凸塊16之上表面16T上或/及側壁16S上的汲極D。在本實施例中，鈍化層22的厚度小於第一絕緣凸塊16的高度，也就是說，鈍化層22之上表面22T低於第一絕緣凸塊16之上表面16T，因此鈍化層22暴露出第一絕緣凸塊16之上表面16T以及一部分之側壁16S，但不以此為限。在其它變化實施例中，鈍化層22的厚度可大於第一絕緣凸塊16的高度，但可具有一開口至少暴露出位於第一絕緣凸塊16之上表面16T上的汲極D。或者，鈍化層22的厚度實質上可以等於第一絕緣凸塊16的高度，並暴露出位於第一絕緣凸塊16之上表面16T上的汲極D。在本實施例中，鈍化層22具有保護薄膜電晶體元件TFT的作用，且鈍化層22較佳具有一平坦上表面。鈍化層22可為有機介電層，且其材料較佳可選用有機感光材料例如光阻材料，藉此其可利用曝光顯影製程形成。另外，鈍化層22亦可為一彩色濾光層，其可為紅色濾光層、綠色濾光層、藍色濾光層或其它顏色之濾光層。
如第5圖與第6圖所示，接著於鈍化層22上形成第一電極24，以形成本實施例之畫素結構30。第一電極24與鈍化層22所暴露出之汲極D接觸並電性連接，且第一電極24係為一畫素電極，其材料例如為氧化銦錫(ITO)、氧化銦鋅(IZO)或其它適合之透明導電材料或不透明導電材料。在本實 施例中，第一絕緣凸塊16於鈍化層22之前先形成，且汲極D係於形成鈍化層22之前先覆蓋於第一絕緣凸塊16之上表面16T，因此於形成鈍化層22之後會自然地使得第一絕緣凸塊16之上表面16T的汲極D暴露出來而不需於鈍化層22中形成暴露出汲極D的接觸洞，藉此第一電極24可直接與第一絕緣凸塊16之上表面16T的汲極D接觸而電性連接。另外，由於習知鈍化層之接觸洞的尺寸至少必須在20微米至25微米之間，而本實施例之第一絕緣凸塊16之下表面16B的寬度例如約可介於3微米至5微米，因此本實施例之畫素結構30使用第一絕緣凸塊16的作法可大幅提升開口率與解析度。
請參考第7圖，並一併參考第6圖。第7圖繪示了本發明之第一實施例之顯示面板之示意圖。如第7圖所示，本實施例之顯示面板50包括至少一個畫素結構30、一第二基板40以及一顯示介質層42。畫素結構30如前述實施例所述，在此不再贅述。第二基板40與第一基板10相對設置，且第二基板40上可進一步設置遮光圖案43，例如黑色矩陣。第二基板40可與第一基板10選用相同或不同之材料。若畫素結構30之鈍化層22是彩色濾光層，則第二基板40上可不需設置彩色濾光層；若畫素結構30之鈍化層22不是彩色濾光層，則第二基板40可另設置彩色濾光層(圖未示)。另外，顯示介質層42設置於第一基板10與第二基板40之間。在本實施例中，顯示面板50係以一垂直電場型液晶顯示面板為範例，因此顯示介質層42為一液晶層，且第二基板40上另設置有第二電極44，其中第二電極44為一共通電極，其具有一共通電壓，可與第一電極(畫素電極)24之畫素電壓形成一垂直電場以驅動顯示介質層42。在其它變化實施例中，顯示面板50可為電泳顯示面板、電溼潤顯示面板或其它類型之顯示面板，且顯示介質層42可為電泳材料、電溼潤材料或其它適合之顯示介質材料。本實施例之顯示面板50更可另包括至少一主間隔物46以及至少一副間隔物48，其中主間隔物46以及副間隔物48設置於第一基板10與第二基板40之間並可設置於第二基板40上。主間隔物 46與副間隔物48實質上可以具有相同的高度，但不以此為限，且主間隔物46可對應於第一絕緣凸塊16設置，而副間隔物48可與薄膜電晶體元件TFT、閘極線GL或資料線DL對應設置，換句話說，主間隔物46與第一絕緣凸塊16重疊，而副間隔物48與薄膜電晶體元件TFT重疊。在本實施例中，由於鈍化層22之上表面低於第一絕緣凸塊16之上表面16T，因此即使主間隔物46與副間隔物48實質上具有相同的高度/厚度，主間隔物46可同時與第一基板10或其上之結構例如第一電極24與第二基板40或其上之結構例如遮光圖案43接觸，以發揮維持第一基板10與第二基板40之間隙的作用；另一方面，副間隔物48平常不會與第一基板10或其上之結構例如鈍化層22接觸，但在顯示面板50受到外力按壓或因為其它因素產生形變時，副間隔物48會與第一基板10或其上之結構接觸而發揮輔助支撐的作用。主間隔物46與副間隔物48可設置於相同或不同的畫素結構30內，且其數量與配置密度可視需要加以調整。另外，本實施例之顯示面板50更可選擇性地包括觸控元件27，用以提供觸控輸入功能。觸控元件27可包括電容式觸控元件、電阻式觸控元件、光學式觸控元件或其它適合之觸控元件。在本實施例中，觸控元件27係選用一電容式觸控元件，其可包括複數個感應電極例如透明感應電極，且感應電極可由單一層導電圖案或複數層導電圖案所構成。另外，本實施例之觸控元件27係設置於第二基板40面對第一基板10的表面(亦即內表面)，並利用一絕緣層29與第二電極44電性隔離，但不以此為限。在其它變化實施例中，觸控元件27亦可設置於第二基板40的外表面，或是設置於另一基板上再貼附於第二基板40的外表面。
本發明之畫素結構及顯示面板並不以上述實施例為限。下文將依序介紹本發明之其它較佳實施例之畫素結構及顯示面板，且為了便於比較各實施例之相異處並簡化說明，在下文之各實施例中使用相同的符號標注相同的元件，且主要針對各實施例之相異處進行說明，而不再對重覆部分進行贅 述。另外，本發明之所有實施例或變化實施例的顯示面板均可因應觸控輸入需求整合觸控元件，其類型與位置如前文所述在下文不再贅述。
請參考第8圖。第8圖繪示了本發明之第一實施例之第一變化實施例之畫素結構之示意圖。如第8圖所示，不同於第一實施例，在第一變化實施例之畫素結構31中，鈍化層22的厚度大於第一絕緣凸塊16的高度，也就是說，鈍化層22的上表面22T高於第一絕緣凸塊16之上表面16T，但鈍化層22具有一凹陷部22A暴露出位於第一絕緣凸塊16之上表面16T上的汲極D，而第一電極24則填入凹陷部22A內而與汲極D接觸並電性連接。
請參考第9圖。第9圖繪示了本發明之第一實施例之第一變化實施例之顯示面板之示意圖。如第9圖所示，第一變化實施例之顯示面板51包括上述實施例之畫素結構31、第二基板40以及顯示介質層42。不同於第一實施例之顯示面板，在第一變化實施例中，由於鈍化層22的上表面22T高於第一絕緣凸塊16之上表面16T，因此副間隔物48係對應於第一絕緣凸塊16設置，而主間隔物46則與薄膜電晶體元件TFT、閘極線(圖未示)或資料線(圖未示)對應設置。在此狀況下，儘管主間隔物46與副間隔物48實質上具有相同的高度/厚度，主間隔物46可同時與第一基板10或其上之結構例如鈍化層22與第二基板40或其上之結構例如遮光圖案43接觸，以發揮維持第一基板10與第二基板40之間隙的作用，而副間隔物48可以發揮輔助支撐的作用。
請參考第10圖與第11圖。第10圖繪示了本發明之第一實施例之第二變化實施例之畫素結構之上視示意圖，第11圖為沿第10圖之A-A’剖線繪示之畫素結構之剖面示意圖。如第10圖與第11圖所示，不同於第一變化實施例，在第二變化實施例之畫素結構32中，汲極D僅覆蓋第一絕緣凸塊16的側壁16S之一部分與上表面16T之一部分，但不以此為限，在其它變化 實施例中，汲極D可僅覆蓋於第一絕緣凸塊16的側壁16S之一部分。此外，畫素結構32另包括共通線CL、連接線XL、第二電極26以及第二介電薄膜28。共通線CL設置於第一基板10上，用以提供共通電壓。共通線CL可設置於第一絕緣凸塊16之下，並與第一絕緣凸塊16至少部分重疊，但不以此為限。此外，共通線CL可為第一圖案化導電層12之一部分，但不以此為限。連接線XL與共通線CL接觸並電性連接，其中連接線XL至少覆蓋第一絕緣凸塊16之側壁16S之另一部分與上表面16T之另一部分，並被第一介電薄膜20所覆蓋，且連接線XL與汲極D電性隔離，即連接線XL與汲極D不電性連接。連接線XL可為第二圖案化導電層18之一部分，但不以此為限。另外，第一介電薄膜20與鈍化層22至少暴露出位於第一絕緣凸塊16之上表面16T之連接線XL與汲極D。第二電極26設置於鈍化層22上，精確地說，第二電極26係設置於第一電極24與鈍化層22之間，且第二電極26與連接線XL電性連接。第二電極26係經由連接線XL與共通線CL電性連接，即連接線XL電性連接於第二電極26與共通線CL之間，因此其具有共通電壓，且第二電極26可與第一電極24使用相同或不同材料。第二介電薄膜28設置於第一電極24與第二電極26之間，並覆蓋第二電極26與暴露出之連接線XL，用以隔絕第一電極24與第二電極26。本實施例之畫素結構32係為一平面電場型液晶顯示面板例如平面切換型(IPS)液晶顯示面板或邊緣電場切換型(FFS)液晶顯示面板之畫素結構，其中第一電極24係作為畫素電極，而第二電極26係作為共通電極，即其具有固定電位，且第一電極24與第二電極26均設置於第一基板10上，但不以此為限。在其它變化實施例中，第一電極24可作為共通電極，而第二電極26可作為畫素電極而分別接收不同的電壓訊號。此外，第一電極24可包括複數條分支電極24B，且相鄰之分支電極24B之間具有一狹縫24S。第二電極26則可為平面電極(整面電極)，或為包括分支電極與狹縫的圖案化電極。另外，在第二變化實施例中，鈍化層22的厚度小於第一絕緣凸塊16的高度，也就是說，鈍化層22之上表面22T低於第一絕緣 凸塊16之上表面16T，因此鈍化層22暴露出第一絕緣凸塊16之上表面16T以及一部分之側壁16S，但不以此為限。在其它變化實施例中，鈍化層22的厚度可大於第一絕緣凸塊16的高度，但可具有一凹陷部至少暴露出位於第一絕緣凸塊16之上表面16T上的汲極D。
請參考第12圖。第12圖繪示了本發明之第一實施例之第二變化實施例之顯示面板之示意圖。如第12圖所示，第二變化實施例之顯示面板52係為一平面電場型液晶顯示面板，其包括上述實施例之畫素結構32、第二基板40以及顯示介質層42。在第二變化實施例中，由於鈍化層22之上表面低於第一絕緣凸塊16之上表面16T，因此主間隔物46係對應於第一絕緣凸塊16設置，而副間隔物48則與薄膜電晶體元件TFT、閘極線(圖未示)或資料線(圖未示)對應設置。在此狀況下，儘管主間隔物46與副間隔物48實質上具有相同的高度/厚度，主間隔物46可同時與第一基板10或其上之結構例如第一電極24與第二基板40或其上之結構例如遮光圖案43接觸，以發揮維持第一基板10與第二基板40之間隙的作用，而副間隔物48可以發揮輔助支撐的作用。
請參考第13圖。第13圖繪示了本發明之第一實施例之第三變化實施例之畫素結構之示意圖。如第13圖所示，不同於第二變化實施例，第三變化實施例之畫素結構33另包括第二絕緣凸塊17設置於第一基板10上。第二絕緣凸塊17具有側壁17S、上表面17T以及下表面17B。共通線CL設置於第一基板10上以及第二絕緣凸塊17之下，並可與第二絕緣凸塊17部分重疊，但不以此為限。例如，第二絕緣凸塊17之下表面17B可與共通線CL接觸。第一絕緣凸塊16與第二絕緣凸塊17實質上可以具有相等的高度，且由相同的材料與製程所形成。汲極D至少覆蓋第一絕緣凸塊16的側壁16S之一部分與上表面16T之一部分。在本實施例中，汲極D係完全覆蓋第一絕緣 凸塊16的側壁16S與上表面16T，但不以此為限。在其它變化實施例中，汲極D可以僅覆蓋第一絕緣凸塊16的側壁16S之一部分與上表面16T之一部分或僅覆蓋第一絕緣凸塊16的側壁16S之一部分。另外，連接線XL與共通線CL接觸並電性連接，其中連接線XL至少覆蓋第二絕緣凸塊17之側壁17S之一部分與上表面17T之一部分。在本實施例中，連接線XL係完全覆蓋第二絕緣凸塊17之側壁17S與上表面17T，但不以此為限。在其它變化實施例中，連接線XL可以僅覆蓋第二絕緣凸塊17之側壁17S之一部分與上表面17T之一部分或僅覆蓋第二絕緣凸塊17之側壁17S之一部分。此外，第一介電薄膜20與鈍化層22至少暴露出位於第二絕緣凸塊17之上表面17T上之連接線XL。第一電極24設置於鈍化層22上並與鈍化層22及第一介電薄膜20所暴露出之汲極D電性連接。第二電極26設置於鈍化層22上與第一電極24下，亦即設置於鈍化層22與第一電極24之間，且第二電極26與連接線XL接觸且電性連接。第二介電薄膜28設置於第一電極24與第二電極26之間，用以隔絕第一電極24與第二電極26。在第三變化實施例中，鈍化層22的厚度小於第一絕緣凸塊16與第二絕緣凸塊17的高度，也就是說，鈍化層22之上表面22T低於第一絕緣凸塊16之上表面16T與第二絕緣凸塊17之上表面17T，因此鈍化層22暴露出第一絕緣凸塊16之上表面16T以及一部分之側壁16S以及第二絕緣凸塊17之上表面17T以及一部分之側壁17S，但不以此為限。在其它變化實施例中，鈍化層22的厚度可大於第一絕緣凸塊16與第二絕緣凸塊17的高度，但可具有至少一凹陷部暴露出位於第一絕緣凸塊16之上表面16T上的汲極D以及位於第二絕緣凸塊17之上表面17T的連接線XL。
請參考第14圖。第14圖繪示了本發明之第一實施例之第三變化實施例之顯示面板之示意圖。如第14圖所示，第三變化實施例之顯示面板53係為一平面電場型液晶顯示面板，其包括上述實施例之畫素結構33、第二基板40以及顯示介質層42。在第三變化實施例中，由於鈍化層22之上表面 低於第一絕緣凸塊16之上表面16T，因此主間隔物46可對應於第一絕緣凸塊16及/或第二絕緣凸塊17設置，而副間隔物48則與薄膜電晶體元件TFT、閘極線(圖未示)或資料線(圖未示)對應設置。在此狀況下，儘管主間隔物46與副間隔物48實質上具有相同的高度/厚度，主間隔物46可同時與第一基板10或其上之結構例如第一電極24與第二基板40或其上之結構例如遮光圖案43接觸，以發揮維持第一基板10與第二基板40之間隙的作用，而副間隔物48可以發揮輔助支撐的作用。
請參考第15圖。第15圖繪示了本發明之第二實施例之畫素結構之示意圖。如第15圖所示，本實施例之畫素結構70包括第一基板10、薄膜電晶體元件TFT、第一單層導電凸塊61、第一介電薄膜20、鈍化層22以及第一電極24。薄膜電晶體元件TFT設置於第一基板10上，且薄膜電晶體元件TFT包括閘極G、主動層CH、閘極絕緣層GI、兩個重摻雜半導體層14、源極S以及汲極D。第一單層導電凸塊61設置於第一基板10上，其中第一單層導電凸塊61具有一側壁61S、一下表面61B以及一上表面61T，且第一單層導電凸塊61與汲極D接觸以電性連接。在本實施例中，第一單層導電凸塊61之下表面61B之面積可大於上表面61T之面積，且第一單層導電凸塊61之側壁61S為一傾斜側壁，亦即第一單層導電凸塊61的剖面形狀類似梯形。此外，第一單層導電凸塊61之下表面16B的一部份與汲極D接觸且另一部分未與汲極D接觸，且第一單層導電凸塊61與汲極D的側表面D1接觸，或是第一單層導電凸塊61覆蓋汲極D的一部份，但不以此為限。第一單層導電凸塊61係為單層導電材料所構成的單層導電結構，而不是由多層導電材料所堆疊構成，因此第一單層導電凸塊61可具有較低及較均勻的電阻值，也具有製程簡單之優點。第一單層導電凸塊61的材料可為單一種導電材料或複數種導電材料。舉例而言，第一單層導電凸塊61的材料可為金屬或合金，例如金、銀、銅、鋁、鈦、鉬等，或者金屬氧化物例如氧化銦錫(ITO)、 氧化銦鋅(IZO)，或其它適合之導電材料。第一介電薄膜20設置於第一基板10上，其中第一介電薄膜20覆蓋薄膜電晶體元件TFT並部分暴露出第一單層導電凸塊61。舉例而言，第一介電薄膜20至少覆蓋第一單層導電凸塊61之側壁61S之一部分並暴露出第一導電凸塊61之上表面61T，且第一單層導電凸塊61的下表面61B係與閘極絕緣層GI接觸。鈍化層22設置於第一介電薄膜20上，其中鈍化層22至少部分暴露出第一單層導電凸塊61。第一電極24設置於鈍化層22上並與鈍化層22所暴露出之第一單層導電凸塊61電性連接。在本實施例中，鈍化層22的厚度大於第一單層導電凸塊61的高度，也就是說，鈍化層22的上表面22T高於第一單層導電凸塊61之上表面61T，但鈍化層22具有一凹陷部22A暴露出第一單層導電凸塊61之上表面61T，而第一電極24則填入凹陷部22A內而與第一單層導電凸塊61接觸並電性連接。
不同於第一實施例將汲極D延伸至第一絕緣凸塊16的作法，本實施例直接使用第一單層導電凸塊61作為汲極D與第一電極(畫素電極)24之間的電性連接結構，亦可以不需於鈍化層22形成接觸洞。在本實施例中，薄膜電晶體元件TFT之汲極D的寬度可為3至5微米，而第一單層導電凸塊61之下表面61B的寬度例如約3微米至5微米，相較於習知鈍化層之接觸洞的尺寸至少必須在20微米至25微米之間，本實施例之畫素結構70使用第一單層導電凸塊61的作法可大幅提升開口率與解析度，同時第一單層導電凸塊61也具有較佳的導電性。
請參考第16圖。第16圖繪示了本發明之第二實施例之顯示面板之示意圖。如第16圖所示，本實施例之顯示面板80包括至少一個畫素結構70、第二基板40以及顯示介質層42。畫素結構70如前述實施例所述，在此不再贅述。第二基板40與第一基板10相對設置，且第二基板40上可進一步 設置遮光圖案43，例如黑色矩陣。第二基板40可與第一基板10選用相同或不同之材料。若畫素結構70之鈍化層22是彩色濾光層，則第二基板40上可不需設置彩色濾光層；若畫素結構70之鈍化層22不是彩色濾光層，則第二基板40可設置彩色濾光層(圖未示)。另外，顯示介質層42設置於第一基板10與第二基板40之間。在本實施例中，顯示面板80係以一垂直電場型液晶顯示面板為範例，因此顯示介質層42為液晶層，且第二基板40上另設置有第二電極44，其中第二電極44為共通電極，其具有共通電壓，可與第一電極(畫素電極)24之畫素電壓形成垂直電場以驅動顯示介質層。在其它變化實施例中，顯示面板80可為電泳顯示面板、電潤顯示面板或其它類型之顯示面板，則顯示介質層42可為電泳材料、電溼潤材料或其它適合之顯示介質材料。本實施例之顯示面板80更另包括至少一主間隔物46以及至少一副間隔物48，其中主間隔物46及副間隔物48設置於第一基板10與第二基板40之間且可設置於第二基板40上。主間隔物46與副間隔物48實質上可以具有相同的高度，但不以此為限，且副間隔物48係對應於第一單層導電凸塊61設置，而主間隔物46則與薄膜電晶體元件TFT、閘極線(圖未示)或資料線(圖未示)對應設置。在此狀況下，儘管主間隔物46與副間隔物48實質上具有相同的高度/厚度，主間隔物46可同時與第一基板10或其上之結構例如鈍化層22與第二基板40或其上之結構例如遮光圖案43接觸，以發揮維持第一基板10與第二基板40之間隙的作用，而副間隔物48可以發揮輔助支撐的作用。
請參考第17圖。第17圖繪示了本發明之第二實施例之第一變化實施例之畫素結構之示意圖。如第17圖所示，不同於第二實施例，在第一變化實施例之畫素結構71中，鈍化層22的厚度小於第一單層導電凸塊61的高度，也就是說，鈍化層22之上表面22T低於第一單層導電凸塊61之上表面61T，因此鈍化層22暴露出第一單層導電凸塊61之上表面61T以及一部分之側壁61S，但不以此為限。或者，鈍化層22的厚度實質上可以等於第一單 層導電凸塊61的高度，並暴露出位於第一單層導電凸塊61之上表面61T。
請參考第18圖。第18圖繪示了本發明之第二實施例之第一變化實施例之顯示面板之示意圖。如第18圖所示，第一變化實施例之顯示面板81包括上述實施例之畫素結構71、第二基板40以及顯示介質層42。不同於第二實施例之顯示面板，在第一變化實施例中，由於鈍化層22之上表面22T低於第一單層導電凸塊61之上表面61T，因此主間隔物46係對應於第一單層導電凸塊61設置，而副間隔物48係與薄膜電晶體元件TFT、閘極線(圖未示)或資料線(圖未示)對應設置。在此狀況下，儘管主間隔物46與副間隔物48實質上具有相同的高度/厚度，主間隔物46可同時與第一基板10或其上之結構例如第一電極24與第二基板40或其上之結構例如遮光圖案43接觸，以發揮維持第一基板10與第二基板40之間隙的作用，而副間隔物48可以發揮輔助支撐的作用。
請參考第19圖。第19圖繪示了本發明之第二實施例之第二變化實施例之畫素結構之示意圖。如第19圖所示，不同於第二實施例，第二變化實施例之畫素結構72包括第一單層導電凸塊61、第二單層導電凸塊62、共通線CL、第一電極24、第二電極26以及一第二介電薄膜28。第二單層導電凸塊62設置於第一基板10上，並具有側壁62S、上表面62T以及下表面62B。共通線CL設置於第一基板10上並與第二單層導電凸塊62電性連接，用以提供共通電壓。共通線CL可設置於第二單層導電凸塊62之下，並可與第二單層導電凸塊62之下表面62B接觸並至少部分重疊，但不以此為限。此外，共通線CL可為第一圖案化導電層12之一部分，但不以此為限。另外，第一介電薄膜20與鈍化層22至少暴露出位於第一單層導電凸塊61之上表面61T與第二單層導電凸塊62之上表面62T。第一電極24設置於鈍化層22上並與鈍化層22所暴露出之第一單層導電凸塊61電性連接。第二電極26設置於鈍 化層22上與第一電極24下，且與第一介電薄膜20與鈍化層22所暴露出之第二單層導電凸塊62電性連接。第二電極26係經由第二單層導電凸塊62與共通線CL電性連接，因此其具有共通電壓，且第二電極26可與第一電極24使用相同或不同材料。第二介電薄膜28設置於第一電極24與第二電極26之間，用以隔絕第一電極24與第二電極26。本實施例之畫素結構32係為一平面電場型液晶顯示面板例如平面切換型(IPS)液晶顯示面板或邊緣電場切換型(FFS)液晶顯示面板之畫素結構，其中第一電極24係作為畫素電極，而第二電極26係作為共通電極，且第一電極24與第二電極26均設置於第一基板10上。此外，第一電極24可包括複數條分支電極(圖未示)，且相鄰之分支電極之間具有一狹縫(圖未示)。第二電極26則可為與第一電極24之狹縫重疊的平面電極(整面電極)，或為包括分支電極與狹縫的圖案化電極。另外，在第二變化實施例中，鈍化層22的厚度大於第一單層導電凸塊61與第二單層導電凸塊62的高度，且鈍化層22具有一凹陷部22A至少暴露出第一單層導電凸塊61與第二單層導電凸塊62。在其它變化實施例中，鈍化層22的厚度可以小於第一單層導電凸塊61與第二單層導電凸塊62的高度。
請參考第20圖。第20圖繪示了本發明之第二實施例之第二變化實施例之顯示面板之示意圖。如第20圖所示，第二變化實施例之顯示面板82係為一平面電場型液晶顯示面板，其包括上述實施例之畫素結構72、第二基板40以及顯示介質層42。在第二變化實施例中，由於鈍化層22的上表面22T高於第一單層導電凸塊61之上表面61T與第二單層導電凸塊62之上表面62T，因此副間隔物48係對應於第一單層導電凸塊61或第二單層導電凸塊62設置，而主間隔物46則與薄膜電晶體元件TFT、閘極線(圖未示)或資料線(圖未示)對應設置。在此狀況下，儘管主間隔物46與副間隔物48實質上具有相同的高度/厚度，主間隔物46可同時與第一基板10或其上之結構例如第二介電薄膜28與第二基板40或其上之結構例如遮光圖案43接觸，以發揮維 持第一基板10與第二基板40之間隙的作用，而副間隔物48可以發揮輔助支撐的作用。在其它變化實施例中，鈍化層22的厚度可以小於第一單層導電凸塊61與第二單層導電凸塊62的高度。
綜上所述，本發明之畫素結構與顯示面板使用絕緣凸塊搭配汲極的延伸部或單層導電凸塊作為畫素電極與汲極的電性連接結構，而不需於鈍化層形成接觸洞，因此可以大幅提高開口率與解析度。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧第一基板
12‧‧‧第一圖案化導電層
G‧‧‧閘極
GI‧‧‧閘極絕緣層
CH‧‧‧主動層
14‧‧‧重摻雜半導體層
16‧‧‧第一絕緣凸塊
16S‧‧‧側壁
16T‧‧‧上表面
16B‧‧‧下表面
18‧‧‧第二圖案化導電層
S‧‧‧源極
D‧‧‧汲極
TFT‧‧‧薄膜電晶體元件
20‧‧‧第一介電薄膜
22‧‧‧鈍化層
22T‧‧‧上表面
24‧‧‧第一電極
30‧‧‧畫素結構

Claims (20)

  1. 一種畫素結構，包括：一第一基板；一薄膜電晶體元件，設置於該第一基板上，該薄膜電晶體元件包括一閘極、一主動層、一閘極絕緣層、一源極以及一汲極；一第一絕緣凸塊，設置於該第一基板上，其中該第一絕緣凸塊具有一側壁以及一上表面，且該汲極至少覆蓋該第一絕緣凸塊的該側壁之一部分與該上表面之一部分；一第一介電薄膜，設置於該第一基板上，其中該第一介電薄膜覆蓋該薄膜電晶體元件並暴露出該汲極的一部分；一鈍化層，設置於該第一介電薄膜上，其中該鈍化層與該第一介電薄膜至少部分暴露出位於該第一絕緣凸塊之該上表面上的該汲極；以及一第一電極，設置於該鈍化層上並與該鈍化層所暴露出之該汲極電性連接。
  2. 如請求項1所述之畫素結構，其中該第一介電薄膜更至少覆蓋該第一絕緣凸塊之該側壁之一部分，且該第一絕緣凸塊係與該閘極絕緣層接觸。
  3. 如請求項1所述之畫素結構，另包括：一共通線，設置於該第一基板上；一連接線，與該共通線電性連接，其中該連接線至少覆蓋該第一絕緣凸塊之該側壁之一部分與該上表面之一部分，該第一介電薄膜與該鈍化層至少暴露出位於該第一絕緣凸塊之該上表面之該連接線，且該連接線與該汲極電性隔離；一第二電極，設置於該鈍化層上並與該第一介電薄膜與該鈍化層所暴露出之該連接線電性連接；以及 一第二介電薄膜，設置於該第一電極與該第二電極之間，用以隔絕該第一電極與該第二電極。
  4. 如請求項1所述之畫素結構，其中該鈍化層包括一彩色濾光層或一有機介電層。
  5. 如請求項1所述之畫素結構，另包括：一第二絕緣凸塊，設置於該第一基板上，其中該第二絕緣凸塊具有一側壁以及一上表面；一共通線，設置於該第一基板上；一連接線，與該共通線電性連接，其中該連接線至少覆蓋該第二絕緣凸塊之該側壁之一部分與該上表面之一部分，該第一介電薄膜與該鈍化層至少暴露出位於該第二絕緣凸塊之該上表面上之該連接線；一第二電極，設置於該鈍化層上並與該第一介電薄膜與該鈍化層所暴露出之該連接線電性連接；以及一第二介電薄膜，設置於該第一電極與該第二電極之間，用以隔絕該第一電極與該第二電極。
  6. 如請求項5所述之顯示面板之畫素結構，其中該第一絕緣凸塊與該第二絕緣凸塊實質上具有相等的高度。
  7. 一種顯示面板，包括：如請求項1所述之該畫素結構；一第二基板，與該第一基板相對設置；以及一顯示介質層，設置於該第一基板與該第二基板之間。
  8. 如請求項7所述之顯示面板，另包括：一主間隔物，設置於該第一基板與該第二基板之間；以及一副間隔物，設置於該第二基板上；其中該主間隔物與該副間隔物實質上具有相同的高度，該鈍化層之一上表面低於該第一絕緣凸塊之該上表面，且該主間隔物係對應於該第一絕緣凸塊設置。
  9. 如請求項7所述之顯示面板，另包括：一主間隔物，設置於該第一基板與該第二基板之間；以及一副間隔物，設置於該第二基板上；其中該主間隔物與該副間隔物實質上具有相同的高度，該鈍化層之一上表面高於該第一絕緣凸塊之該上表面，且該副間隔物係對應於該第一絕緣凸塊設置。
  10. 如請求項7所述之顯示面板，另包括一觸控元件，設置於該第二基板上。
  11. 一種畫素結構，包括：一第一基板；一薄膜電晶體元件，設置於該第一基板上，該薄膜電晶體元件包括一閘極、一主動層、一閘極絕緣層、一源極以及一汲極；一第一單層導電凸塊，設置於該第一基板上，其中該第一單層導電凸塊具有一側壁、一下表面以及一上表面，且該第一單層導電凸塊與該汲極電性連接；一第一介電薄膜，設置於該第一基板上，其中該第一介電薄膜覆蓋該薄膜電晶體元件並部分暴露出該第一單層導電凸塊；一鈍化層，設置於該第一介電薄膜上，其中該鈍化層至少部分暴露出該第 一單層導電凸塊；以及一第一電極，設置於該鈍化層上並與該鈍化層所暴露出之該第一單層導電凸塊電性連接。
  12. 如請求項11所述之畫素結構，其中該第一單層導電凸塊之該下表面的一部份未與該汲極接觸，該第一單層導電凸塊與該汲極的一側表面接觸，其中該薄膜電晶體元件之該汲極的最大寬度係為3微米至5微米，該第一單層導電凸塊之該下表面的最大寬度係為3微米至5微米。
  13. 如請求項11所述之畫素結構，其中該第一介電薄膜更至少覆蓋該第一單層導電凸塊之該側壁之一部分並暴露出該第一導電凸塊之該上表面，且該第一單層導電凸塊係與該閘極絕緣層接觸。
  14. 如請求項11所述之畫素結構，其中該鈍化層包括一彩色濾光層或一有機介電層。
  15. 如請求項11所述之畫素結構，另包括：一第二單層導電凸塊，設置於該第一基板上，其中該第二單層導電凸塊具有一側壁以及一上表面；一共通線，設置於該第一基板上並與該第二單層導電凸塊電性連接，其中該第一介電薄膜與該鈍化層至少部分暴露出該第二導電凸塊；一第二電極，設置於該鈍化層上並與該第一介電薄膜與該鈍化層所暴露出之該第二單層導電凸塊電性連接；以及一第二介電薄膜，設置於該第一電極與該第二電極之間，用以隔絕該第一電極與該第二電極。
  16. 如請求項15所述之畫素結構，其中該第一單層導電凸塊與該第二單層導電凸塊實質上具有相等的高度。
  17. 一種顯示面板，包括：如請求項11所述之該畫素結構；一第二基板，與該第一基板相對設置；以及一顯示介質層，設置於該第一基板與該第二基板之間。
  18. 如請求項17所述之顯示面板，另包括：一主間隔物，設置於該第一基板與該第二基板之間；以及一副間隔物，設置於該第二基板上；其中該主間隔物與該副間隔物實質上具有相同的高度，該鈍化層之一上表面低於該第一單層導電凸塊之該上表面，且該主間隔物係對應於該第一單層導電凸塊設置。
  19. 如請求項17所述之顯示面板，另包括：一主間隔物，設置於該第一基板與該第二基板之間；以及一副間隔物，設置於該第二基板上；其中該主間隔物與該副間隔物實質上具有相同的高度，該鈍化層之一上表面高於該第一單層導電凸塊之該上表面，且該副間隔物係對應於該第一單層導電凸塊設置。
  20. 如請求項17所述之顯示面板，另包括一觸控元件，設置於該第二基板上。
TW103111817A 2014-03-28 2014-03-28 畫素結構及顯示面板 TWI523205B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103111817A TWI523205B (zh) 2014-03-28 2014-03-28 畫素結構及顯示面板
CN201410197216.1A CN103984130B (zh) 2014-03-28 2014-05-12 像素结构及显示面板
US14/494,552 US9280026B2 (en) 2014-03-28 2014-09-23 Pixel structure and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103111817A TWI523205B (zh) 2014-03-28 2014-03-28 畫素結構及顯示面板

Publications (2)

Publication Number Publication Date
TW201537731A TW201537731A (zh) 2015-10-01
TWI523205B true TWI523205B (zh) 2016-02-21

Family

ID=51276164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103111817A TWI523205B (zh) 2014-03-28 2014-03-28 畫素結構及顯示面板

Country Status (3)

Country Link
US (1) US9280026B2 (zh)
CN (1) CN103984130B (zh)
TW (1) TWI523205B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9568800B1 (en) 2015-02-03 2017-02-14 Amazon Technologies, Inc. Thin border displays
US10185200B1 (en) 2015-02-03 2019-01-22 Amazon Technologies, Inc. Thin border displays
CN104991388B (zh) * 2015-07-17 2018-05-29 京东方科技集团股份有限公司 显示面板、触控面板、液晶显示装置及其测试方法
TWI572958B (zh) * 2015-07-28 2017-03-01 友達光電股份有限公司 顯示器
KR102507144B1 (ko) * 2016-01-06 2023-03-07 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시장치 및 그 제조방법
TWI578504B (zh) * 2016-02-05 2017-04-11 友達光電股份有限公司 畫素結構與其製造方法
KR102550460B1 (ko) * 2016-03-30 2023-07-03 삼성디스플레이 주식회사 표시 장치
CN105870056B (zh) * 2016-04-08 2019-02-26 深圳市华星光电技术有限公司 阵列基板及制作方法
CN105807507B (zh) * 2016-05-26 2019-07-26 京东方科技集团股份有限公司 显示面板及其制作方法、以及显示装置
TWI626497B (zh) * 2017-02-15 2018-06-11 友達光電股份有限公司 主動元件陣列基板及應用其之顯示裝置
WO2018182738A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Thin film transistors with spacer controlled gate length
CN107403841A (zh) * 2017-07-27 2017-11-28 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法、显示设备
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
TWI657299B (zh) * 2018-05-31 2019-04-21 友達光電股份有限公司 畫素結構與顯示裝置
TWI688888B (zh) * 2018-12-19 2020-03-21 友達光電股份有限公司 顯示裝置
TWI696866B (zh) * 2019-03-15 2020-06-21 友達光電股份有限公司 陣列基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679512B1 (ko) * 2000-05-10 2007-02-07 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판 제조방법
JP4237442B2 (ja) * 2002-03-01 2009-03-11 株式会社半導体エネルギー研究所 半透過型液晶表示装置
JP2005031662A (ja) * 2003-07-09 2005-02-03 Samsung Electronics Co Ltd アレー基板及びこれの製造方法と、これを有する液晶表示装置
WO2005047967A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101197223B1 (ko) * 2005-09-09 2012-11-02 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR20070082957A (ko) * 2006-02-20 2007-08-23 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
JP2007310152A (ja) * 2006-05-18 2007-11-29 Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法及び電子機器
KR101434451B1 (ko) * 2007-03-13 2014-08-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP2012098329A (ja) 2010-10-29 2012-05-24 Hitachi Displays Ltd 液晶表示装置
WO2012077602A1 (ja) * 2010-12-09 2012-06-14 シャープ株式会社 薄膜トランジスタアレイ基板
CN104662470A (zh) * 2012-09-21 2015-05-27 夏普株式会社 液晶显示器
CN103116238B (zh) * 2013-02-05 2015-09-09 北京京东方光电科技有限公司 一种阵列基板及液晶显示面板
KR20140137922A (ko) * 2013-05-24 2014-12-03 삼성디스플레이 주식회사 어레이 기판 및 이의 제조방법
US20150116606A1 (en) * 2013-10-30 2015-04-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Touch screen sensing device, method for manufacturing the same, and touch screen sensing assembly having the same

Also Published As

Publication number Publication date
US20150277199A1 (en) 2015-10-01
CN103984130A (zh) 2014-08-13
CN103984130B (zh) 2017-04-12
US9280026B2 (en) 2016-03-08
TW201537731A (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
TWI523205B (zh) 畫素結構及顯示面板
KR102559090B1 (ko) 인셀형 터치 패널을 갖는 백플레인 기판
JP5352333B2 (ja) アクティブマトリクス型表示装置
TWI495942B (zh) 畫素結構、顯示面板與畫素結構的製作方法
TWI441198B (zh) 面板及其製法
TWI519878B (zh) 顯示面板及其製作方法
WO2016197692A1 (zh) 阵列基板、其制备方法及显示装置
TWI519879B (zh) 顯示面板及包含該顯示面板的顯示裝置
KR102130110B1 (ko) 표시 패널 및 이의 제조 방법
WO2017177734A1 (zh) 阵列基板、制造方法以及显示面板和电子装置
KR20150073297A (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
CN107845644B (zh) 一种阵列基板及其制备方法、显示装置
KR102410616B1 (ko) 박막트랜지스터, 이의 제조 방법, 및 박막트랜지스터를 포함하는 표시장치
KR20160090449A (ko) 표시 장치 및 그 제조 방법
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
KR20130030975A (ko) 액정표시장치
US10241628B2 (en) Touch panel, manufacturing method thereof, and display device
TWI647524B (zh) 陣列基板及液晶顯示面板
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
TWI490615B (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
US20150077691A1 (en) Pixel structure, display panel and manufacturing method of pixel structure
KR20160057526A (ko) 게이트 배선과 데이터 배선 사이의 절연성을 향상한 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN105206616B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置
WO2023272503A1 (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
TWI414866B (zh) 形成畫素結構之方法