TWI657299B - 畫素結構與顯示裝置 - Google Patents

畫素結構與顯示裝置 Download PDF

Info

Publication number
TWI657299B
TWI657299B TW107118823A TW107118823A TWI657299B TW I657299 B TWI657299 B TW I657299B TW 107118823 A TW107118823 A TW 107118823A TW 107118823 A TW107118823 A TW 107118823A TW I657299 B TWI657299 B TW I657299B
Authority
TW
Taiwan
Prior art keywords
electrode
pixel structure
protrusion
substrate
structure according
Prior art date
Application number
TW107118823A
Other languages
English (en)
Other versions
TW202004304A (zh
Inventor
洪敏之
葉家宏
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107118823A priority Critical patent/TWI657299B/zh
Priority to CN201810906024.1A priority patent/CN108828853A/zh
Application granted granted Critical
Publication of TWI657299B publication Critical patent/TWI657299B/zh
Publication of TW202004304A publication Critical patent/TW202004304A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1334—Constructional arrangements; Manufacturing methods based on polymer dispersed liquid crystals, e.g. microencapsulated liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種畫素結構，包含基板、主動元件、絕緣層、至少一突起物、第一電極與第二電極。主動元件設置於基板上。絕緣層設置於主動元件與基板上。絕緣層具有凹部。突起物設置於絕緣層的凹部。第一電極設置於突起物之至少一側壁上。第二電極設置於絕緣層上，且第一電極與第二電極不接觸。

Description

畫素結構與顯示裝置
本發明是關於顯示科技，特別是一種具低驅動電壓的畫素結構及顯示裝置。
顯示裝置因具有低功率消耗、薄型量輕、色彩飽和度高、壽命長等優點而成為現代顯示科技產品的主流之一。
習知，顯示裝置的顯示介質之型態會影響到其顯示特性。一般而言，對於應用了需要大電場驅動型之顯示介質(例如，奈米膠囊微胞液晶)的顯示裝置而言，需要使用較高的驅動電壓來產生所需的大電場，以正確驅動顯示介質。然而，顯示裝置在高驅動電壓之操作下，卻容易劣化其基板上的主動元件，並進而降低其可靠度。
此外，在以水平電場驅動的顯示裝置中，一般多是以增加水平電極之數量或者減縮水平電極之間的間距來達到所需的電場強度。然而，此些舉動卻會影響到顯示裝置的開口率以及其畫素設計。
在一實施例中，一種畫素結構，其包含基板、主動元件、絕緣層、至少一突起物、第一電極以及第二電極。主動元件設置於基板上。絕緣層設置於主動元件與基板上，並且絕緣層具有凹部。突起物設置於絕緣層的凹部。第一電極設置於突起物之至少一側壁上。第二電極設置於絕 緣層上，並且第一電極與第二電極不接觸。
在一實施例中，一種顯示裝置包含任一實施例的畫素結構以及液晶層，且液晶層覆蓋於第一電極、突起物、第二電極以及絕緣層上。其中，液晶層包含奈米膠囊微胞液晶。
綜上所述，本發明實施例之畫素結構及顯示裝置，其藉由拓展畫素電極及/或共用電極於基板之法線方向上的可配置面積來提升水平電場的強度。在畫素結構及顯示裝置之一實施例中，其透過突起物與凹部的搭配設置來協助拓展畫素電極及/或共用電極於基板之法線方向上的可配置面積。此外，更可透過溝槽之設置來協助拓展共用電極於基板之法線方向上的可配置面積。
以下在實施方式中詳細敘述本發明之詳細特徵及優點，其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。
100‧‧‧畫素結構
110‧‧‧基板
120‧‧‧主動元件
130‧‧‧絕緣層
130T‧‧‧溝槽
130C‧‧‧連通孔
130H‧‧‧凹部
130S‧‧‧上表面
140‧‧‧突起物
140S‧‧‧側壁
140T‧‧‧頂面
150‧‧‧第一電極
150M‧‧‧第一主幹部
150B‧‧‧第一支部
160‧‧‧第二電極
160M‧‧‧第二主幹部
160B‧‧‧第二支部
170‧‧‧介電層
180‧‧‧第三電極
190‧‧‧連接線
200‧‧‧顯示裝置
210‧‧‧液晶層
D1‧‧‧第一方向
D2‧‧‧第二方向
D3‧‧‧法線方向
DL1-DL2‧‧‧資料線
GL1-GL2‧‧‧掃描線
P1‧‧‧畫素區域
SE‧‧‧源極
DE‧‧‧汲極
GE‧‧‧閘極
CH‧‧‧通道層
GI‧‧‧閘極絕緣層
H1‧‧‧高度
H2‧‧‧深度
C1‧‧‧接觸窗
θ‧‧‧夾角
Cs‧‧‧儲存電容
圖1為畫素結構之第一實施例的俯視示意圖。
圖2為圖1中沿AA’剖線之一實施例的剖面示意圖。
圖3為圖1中沿AA’剖線之另一實施例的剖面示意圖。
圖4為畫素結構之第二實施例的俯視示意圖。
圖5為圖4中沿BB’剖線之一實施例的剖面示意圖。
圖6為畫素結構之第三實施例的俯視示意圖。
圖7為圖6中沿CC’剖線之一實施例的剖面示意圖。
圖8為畫素結構之第四實施例的俯視示意圖。
圖9為圖8中沿DD’剖線之一實施例的剖面示意圖。
圖10為溝槽之一實施例的局部放大示意圖。
圖11為溝槽之另一實施例的局部放大示意圖。
圖12為畫素結構之第五實施例的俯視示意圖。
圖13為圖12中沿EE’剖線之一實施例的剖面示意圖。
圖14為第五實施例之畫素結構之一變化實施例的剖面示意圖。
圖15為第五實施例之畫素結構之另一變化實施例的剖面示意圖。
圖16為畫素結構之一實施例的俯視示意圖。
圖17為突起物之一實施例的SEM示意圖。
圖18為凹部對水平電場之影響的模擬結果示意圖。
圖19為顯示裝置之一實施例的剖面示意圖。
圖1為畫素結構之第一實施例的俯視示意圖，圖2為圖1中沿AA’剖線之一實施例的剖面示意圖。請參閱圖1與圖2，畫素結構100包含基板110、主動元件120、絕緣層130、突起物140、第一電極150以及第二電極160。以下，以單一個畫素為例來進行畫素結構100的詳細說明，但其數量並非用以限定本發明。
畫素結構100具有一畫素區域P1，且此畫素區域P1可由兩條掃描線GL1、GL2以及兩條資料線DL1、DL2共同定義所得。掃描線GL1、GL2是沿第一方向D1延伸且彼此平行並排，而資料線DL1、DL2則是沿第 二方向D2延伸且彼此平行並排，其中第一方向D1垂直第二方向D2。換言之，畫素區域P1是位於掃描線GL1與掃描線GL2之間以及資料線DL1與資料線DL2之間。
於此，掃描線GL1與掃描線GL2分別同時與資料線DL1與資料線DL2相交但不接觸。具體而言，掃描線GL1、GL2和資料線DL1、DL2分別是利用不同層的金屬製成。在一實施例中，於掃描線GL1、GL2之上會形成閘極絕緣層GI，且資料線DL1、DL2形成在閘極絕緣層GI上，並跨越掃描線GL1、GL2。
在一些實施例中，基板110可為硬質基板、可撓式基板或可塑形式基板，其材質可包括例如聚亞醯胺(polyimide,PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)、聚萘二甲酸乙二酯(polyethylene naphthalate,PEN)、聚醯胺(Polyamide,PA)等有機材料，但不以此為限。畫素區域P1之形狀可為彎折形，但本發明並非僅限於此，畫素區域P1之形狀亦可為矩形、平行四邊形或其他合適的形狀。此外，資料線DL1與資料線DL2之形狀可依據畫素區域P1的形狀而對應設置。因此，資料線DL1、DL2之形狀可為彎折形、直條形或其他合適的形狀。
主動元件120電性連接此畫素所對應的一條掃描線GL1與一條資料線DL1，且主動元件120可由掃描線GL1來控制其為開啟(ON)或關閉(OFF)的狀態。在一實施例中，主動元件120為薄膜電晶體，其包含閘極GE、通道層CH、汲極DE以及源極SE。此外，主動元件120更可包含閘極絕緣層GI。閘極GE設置於基板110上。閘極絕緣層GI覆蓋於閘極GE上。通道層CH對應於閘極GE設置於閘極絕緣層GI的上方，且源極SE和汲 極DE位於通道層CH的上方。
於此，閘極GE和掃描線GL1可為利用同一道製程所形成的一個連續導電圖案，並且源極SE和資料線DL1可為利用同一道製程所形成的一個連續導電圖案。換言之，主動元件120之閘極GE是電性連接至掃描線GL1，且其源極SE則是電性連接至資料線DL1。
應注意的是，於此雖是以底部閘極型薄膜電晶體為例來說明主動元件120，但本發明並非以此為限，主動元件120亦可以頂部閘極型薄膜電晶體或其他種類薄膜電晶體來實現。
絕緣層130設置於主動元件120與基板110之上。在一實施例中，畫素結構100更包含介電層170，且介電層170夾設於絕緣層130和主動元件120之間。在一些實施態樣中，絕緣層130、介電層170和閘極絕緣層GI的材質可為無機材料、有機材料或其組合。其中，無機材料例如為氧化矽、氮化矽、氮氧化矽或前述至少二種材料的堆疊層。有機材料例如為聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。
絕緣層130具有凹部130H，在一實施例中，凹部130H分別對應地設置於資料線DL1、DL2上方，並與資料線DL1、DL2具有相同的延伸方向。突起物140設置於絕緣層130的凹部130H，且第一電極150設置於突起物140上。突起物140的材質可為無機材料、有機材料或其組合。其中，無機材料例如為氧化矽、氮化矽、氮氧化矽或前述至少二種材料的堆疊層。有機材料例如為聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。
在一些實施例中，第二電極160是設置於絕緣層130上，且 第二電極160不接觸於第一電極150。於此，第一電極150和第二電極160分別電性連接至不同的電位，使得在第一電極150和第二電極160之間可因具有電位差而形成水平電場。在一些實施態樣中，第一電極150是設置在突起物140的至少一個側壁140S上。舉例來說，第一電極150可設置於突起物140的所有側壁140S上而將突起物140圍繞於其中。於其他實施例中，第一電極150亦可僅設置於突起物140的部分側壁140S。於又另一實施例中，第一電極150除設置在突起物140的側壁140S上，亦可設置於突起物140之頂面140T。
在另一些實施例中，第二電極160亦可以不接觸於第一電極150之方式設置在突起物140之頂面140T上。換言之，在同一個突起物140上可同時設有第一電極150與第二電極160。在一些實施態樣中，當突起物140具有多個側壁140S時，第一電極150和第二電極160可分別位在突起物140的不同側壁140S上。舉例而言，當突起物140為矩形柱體而具有兩組分別包含彼此相對的二側壁140S時，第一電極150和第二電極160可分別位在任一組中的二側壁140S上。但本發明並非以此為限，在另一些實施態樣中，當突起物140僅具有一個側壁140S時，例如突起物140為圓柱體時，第一電極150和第二電極160亦可位在同一個側壁140S上。此時，第一電極150與第二電極160較佳地是分別位在突起物140的不同側，即沿法線方向D3垂直切割突起物140以區分出突起物140的兩側時，第一電極150與第二電極160較佳地是分別位在此二側上。
在一些實施態樣中，凹部130H可為絕緣層130的一個凹陷結構且不貫穿絕緣層130。換言之，此時設置於凹部130H中的突起物140之 下方，仍可存有部分的絕緣層130，如圖2所示。但本發明並非以此為限，在另一些實施態樣中，凹部130H則可為貫穿於絕緣層130的孔洞，使得設置於凹部130H的突起物140可直接位在介電層170之上方，如圖3所示。
在本發明之任一實施例中，突起物140是用以協助拓展第一電極150及/或第二電極160於基板110之法線方向D3上的可配置面積，以使得形成於第二電極160和第一電極150間的水平電場之強度可隨著第一電極150及/或第二電極160的可配置面積之提升而增強。並且，凹部130H更用以協助延展突起物140於基板110之法線方向D3上可配置的高度H1，使得第一電極150及/或第二電極160於基板110之法線方向D3上的可配置面積可獲得更多的拓展，進而可更強化形成於第二電極160和第一電極150間的水平電場之強度。舉例而言，在畫素結構100在法線方向D3上總高度大致上相同的情況下，當凹部130H設於絕緣層130中的深度H2越深時，突起物140於基板110之法線方向D3上可配置的高度H1越高，使得第一電極150及/或第二電極160於基板110之法線方向D3上可具有更多的可配置面積，進而可更強化形成於第二電極160和第一電極150間的水平電場之強度。
在一些實施態樣中，凹部130H的深度H2可大於0微米(μm)且小於3微米之間，較佳大於0.1微米(μm)至小於2微米之間。並且，突起物140的高度H1可介在1微米至10微米之間，較佳地可介在1.5微米至5微米之間。
請參閱圖1與圖2，在第一實施例中，第二電極160是設置於絕緣層130之上表面130S上。並且，凹部130H、突起物140和第一電極150 之數量可各為多個。其中，各突起物140分別位於此些凹部130H中之一者，且各第一電極150分別位於此些突起物140中之一者的側壁140S上。
在本實施例中，是以數量各為二個之凹部130H、突起物140、第一電極150以及一個第二電極160為例來進行說明，但其數量並非用以限定本發明。於此，第二電極160於基板110的垂直投影是位於二個第一電極150於基板110的垂直投影之間。
在本實施例中，第二電極160是作為畫素電極而電性連接至主動元件120的汲極DE，使得於掃描線GL1上有驅動訊號輸入時，第二電極160可因主動元件120之開啟而透過汲極DE接收到經由主動元件120之源極SE輸入之畫素電位。並且，第一電極150則是作為共用電極而電性連接至共用電源。因此，於驅動畫素結構100進行顯示時，此些第一電極150和第二電極160可因具有電位差而於其間形成水平電場，且此水平電場的強度可因第一電極150於法線方向D3上之面積的拓展而得到提升。
在一些實施態樣中，絕緣層130更包含連通孔130C。於此，連通孔130是貫穿於絕緣層130至介電層170的孔洞，且第二電極160可藉由填入其局部至連通孔130C中來與主動元件120的汲極DE相接觸以形成電性連接。
在一些實施態樣中，各個第一電極150可藉由同層及/或不同層的連接線電性連接至共用電源。在一些實施態樣中，共用電源可為一浮接電位或一參考電位。
在一些實施態樣中，此些第一電極150可為一個連續圖案。此外，此些第一電極150和第二電極160可利用同一道製程分別形成於突 起物140之側壁140S上和絕緣層130上。
本發明之畫素結構並不以上述實施例為限。下文將依序介紹本發明之其它實施例之畫素結構，且為了便於比較各實施例之相異處並簡化說明，在下文之各實施例中使用相同的符號標注相同的元件，且主要針對各實施例之相異處進行說明，而不再對重覆部分進行贅述。
請參閱圖4與圖5，在第二實施例中，第二電極160是設置於絕緣層130之上表面130S上。並且，畫素結構100所包含的第二電極160可為多個。以下，是以兩個第二電極160為例來進行說明，但其數量並非用以限定本發明。
此外，在第二實施例中，畫素結構100更可包含第三電極180。第三電極180配置於絕緣層130上，且第三電極180是位於此二個第二電極160之間。因此，第三電極180於基板110的垂直投影會位在此二個第二電極160於基板110的垂直投影之間，並且各個第二電極160於基板110的垂直投影會位在第三電極180於基板110的垂直投影和第一電極150於基板110的垂直投影之間。
於此，第三電極180是電性連接至共用電源。在一些實施態樣中，第三電極180可經由同層及/或不同層的連接線電性連接至共用電源，換言之，第三電極180和第一電極150可電性連接或具有相同的共用電位。
在本實施例中，連通孔130C貫穿於絕緣層130至介電層170，第二電極160填入連通孔130C中與主動元件120的汲極DE相接觸以形成電性連接。但本發明並非以此為限，在另一實施例中，連通孔130C之 數量可為多個，使第二電極160與主動元件120的汲極DE電性連接更佳。
在一些實施態樣中，此些第一電極150和第三電極180可為一個連續圖案。並且，此些第二電極160可為一個連續圖案。此外，此些第一電極150、第二電極160和第三電極180可利用同一道製程分別形成於突起物140之側壁140S上和絕緣層130上。
在一些實施態樣中，第一電極150、第二電極160與第三電極180之材質可為銦錫氧化物、銦鋅氧化物或其他合適的金屬氧化物或其他適合之導電材料。
請參閱圖6與圖7，圖6為畫素結構之第三實施例的俯視示意圖，且圖7為圖6中沿CC’剖線之一實施例的剖面示意圖。第三實施例之畫素結構100的組成構件可大致上相同於第一實施例和第二實施例之畫素結構100的組成構件，惟在本實施例中的此些第一電極150是改作為畫素電極而電性連接至主動元件120的汲極DE，使得於掃描線GL1上有驅動訊號輸入時，第一電極150可因主動元件120之開啟而透過汲極DE接收到經由主動元件120之源極SE輸入之畫素電位。並且，第二電極160是改作為共用電極而電性連接至共用電源。
在一些實施態樣中，第一電極150可藉由同層及/或不同層的連接線電性連接至主動元件120。舉例而言，第一電極150可先藉由同層的連接線以彼此電性連接後，再藉由填入連通孔130C中來與主動元件120的汲極DE相接觸以形成電性連接。但本發明並非以此為限，在本實施例中，連通孔130C可為多個，且第一電極150可分別藉由此些連通孔130C電性連接至主動元件120的汲極DE。於此，當主動元件120的汲極DE是位於 連通孔130C下方時，填入到連通孔130C中之第一電極150的局部可直接和主動元件120的汲極DE相接觸，而當主動元件120的汲極DE並非直接位於連通孔130C下方時，填入到連通孔130C中之第一電極150的局部更可藉由和主動元件120之汲極DE同層的走線來和主動元件120的汲極DE形成電性相接。
在本實施例中，凹部130H與突起物140對應地設置於掃描線GL1、GL2上方，並與掃描線GL1、GL2具有相同的延伸方向，連通孔130C可位於突起物140的任一側邊的下方。於此，連通孔130C以突起物140中鄰近於第二電極160的那一側為較佳的設置處。由於凹部130H與突起物140設置於掃描線GL1、GL2上方並與掃描線GL1、GL2具有相同的延伸方向，使得第一電極150可藉由此凹部130H與突起物140之設置拓展其於基板110之法線方向D3上的面積，且因突起物140鄰近於第二電極160之一側而得以更強化形成於第一電極150和第二電極160之間在第二方向D2方向上的水平電場之強度。
在一些實施態樣中，此些第一電極150可為一個連續圖案。
在本實施例中，第二電極160可藉由同層及/或不同層的連接線190電性連接至共用電源。於此，因第二電極160被第一電極150環繞於其中，故第二電極160需經由位於不同層的連接線190電性連接至共用電源。在一些實施態樣中，第二電極160可透過和掃描線GL1、GL2位於同一層的連接線190電性連接至共用電源。具體而言，第二電極160可先透過貫穿於絕緣層130、介電層170及閘極絕緣層GI的接觸窗C1和連接線190接觸，之後再藉由此連接線190電性連接至共用電源，但本發明並非 以此為限。
在一些實施態樣中，此些第一電極150和第二電極160可利用同一道製程分別形成於突起物140之側壁140S上和絕緣層130上。
此外，本實施例之突起物140是對應於掃描線GL1、GL2之位置而設置於絕緣層130的凹部130H中。於此，對應於掃描線GL1之位置的突起物140可為多個，且設置於此些突起物140上的各個第一電極150可分別連接至於第二方向D2上和掃描線GL1相鄰的二個畫素電極中之一。同樣地，對應於掃描線GL2之位置的突起物140可為多個，且設置於此些突起物140上的各個第一電極150可分別連接至於第二方向D2上和掃描線GL2相鄰的二個畫素電極中之一。
舉例而言，對應於掃描線GL1之位置的突起物140之數量以及對應於掃描線GL2之位置的突起物140之數量可各為四個，且分別排列成二乘二的矩陣。在對應於掃描線GL1之位置的此些突起物140中，設置在第一橫列之突起物140上的第一電極150是電性連接至位在掃描線GL1上方畫素區域(未繪示)的畫素電極，且設置在第二橫列之突起物140上的第一電極150則電性連接至位在掃描線GL1下方畫素區域P1的畫素電極。並且，在對應於掃描線GL2之位置的此些突起物140中，設置在第一橫列之突起物140上的第一電極150是電性連接至位在掃描線GL2上方畫素區域P1的畫素電極(即位在掃描線GL1和掃描線GL2之間的畫素電極)，且設置在第二橫列之突起物140上的第一電極150則電性連接至位在掃描線GL2下方畫素區域(未繪示)的畫素電極。但本發明並非以此為限。
在另一些實施例中，對應於掃描線GL1之位置的突起物140 可為一或多個。設置於此些突起物140上的第一電極150連接至於第二方向D2上和掃描線GL1相鄰的二個畫素電極中之一，且此些第一電極150是連接至同一個畫素電極。同樣地，對應於掃描線GL2之位置的突起物140可為一或多個。設置於此些突起物140上的第一電極150連接至於第二方向D2上和掃描線GL2相鄰的二個畫素電極中之一，此些第一電極150是連接至同一個畫素電極，且此些第一電極150所連接到的畫素電極和設置在對應於掃描線GL1之突起物140上的第一電極150所連接到的畫素電極是不同的。
舉例而言，對應於掃描線GL1之位置的突起物140之數量以及對應於掃描線GL2之位置的突起物140之數量可各為二個，且分別排列成一乘二的矩陣。於此，設置在對應於掃描線GL1之突起物140上的第一電極150皆電性連接至位在掃描線GL1下方畫素區域P1的畫素電極(即位在掃描線GL1和掃描線GL2之間的畫素電極)，且設置在對應於掃描線GL2之突起物140上的第一電極150則皆電性連接至位在掃描線GL2下方畫素區域(未示出)的畫素電極，如圖8所示。
請參閱圖8與圖9，圖8為畫素結構之第四實施例的俯視示意圖，且圖9為圖8中沿DD’剖線之一實施例的剖面示意圖。第四實施例之畫素結構100的組成構件可大致上相同前述第二實施例之畫素結構100的組成構件。在本實施例中的此些第一電極150和第三電極180是改作為畫素電極而電性連接至主動元件120的汲極DE，使得於掃描線GL1上有驅動訊號輸入時，第一電極150和第三電極180可因主動元件120之開啟而透過汲極DE接收到輸入之畫素電位。並且，第二電極160是改作為共用電極而電 性連接至共用電源。
在一些實施態樣中，此些第二電極160可藉由同層及/或不同層的連接線電性連接至共用電源。此外，第一電極150和第三電極180可藉由同層及/或不同層的連接線電性連接至主動元件120。舉例而言，第一電極150和第三電極180可先藉由同層的連接線以彼此電性連接後，再藉由第一電極150與第三電極180中之一者的局部填入至連通孔130C中來與主動元件120的汲極DE相接觸以形成電性連接。但本發明並非以此為限，在另一例示中，連通孔130C可為多個，且第一電極150和第三電極180可分別藉由填入至此些連通孔130C中之一來和主動元件120之汲極DE形成電性相接。
在一些實施態樣中，此些第一電極150和第三電極180可為一個連續圖案。並且，此些第二電極160可為一個連續圖案。
在本實施例中，第二電極160可藉由同層及/或不同層的連接線電性連接至共用電源。於此，因第二電極160被第一電極150環繞於其中，故第二電極160需經由位於不同層的連接線190電性連接至共用電源。由於第二電極160和位於不同層的連接線190之連接方式大致上和第三實施例相同，故於此不再贅述。
在一些實施態樣中，此些第一電極150、第三電極180和第二電極160可利用同一道製程分別形成於突起物140之側壁140S上和絕緣層130上。
在本實施例中，設置在對應於掃描線GL1之突起物140上的第一電極150皆電性連接至位在掃描線GL1下方的畫素電極，且設置在對 應於掃描線GL2之突起物140上的第一電極150則皆電性連接至位在掃描線GL2下方的畫素電極。
此外，本實施例之畫素結構100更可包含對應於資料線DL1、DL2之位置而設置在絕緣層130之凹部130H中的多個突起物140。於此，設置在對應於資料線DL1之突起物140上的各個第一電極150可分別連接至於第一方向D1上和資料線DL1相鄰的二個畫素電極中之一。同樣地，設置在對應於資料線DL2之突起物140上的各個第一電極150則可分別連接至於第一方向D1上和資料線DL2相鄰的二個畫素電極中之一。
舉例而言，對應於資料線DL1之位置的突起物140之數量以及對應於資料線DL2之位置的突起物140之數量可各為二個，且分別於第一方向D1上並排。在對應於資料線DL1之位置的二突起物140中，設置在左邊之突起物140上的第一電極150是電性連接至位在資料線DL1左方畫素區域(未繪示)的畫素電極，且設置在右邊之突起物140上的第一電極150則是電性連接至位在資料線DL1右方畫素區域P1的畫素電極(即位在資料線DL1和資料線DL2之間的畫素電極)。並且，在對應於資料線DL2之位置的二突起物140中，設置在左邊之突起物140上的第一電極150是電性連接至位在資料線DL2左方畫素區域P1的畫素電極(即位在資料線DL1和資料線DL2之間的畫素電極)，且設置在右邊之突起物140上的第一電極150則是電性連接至位在資料線DL2右方畫素區域(未繪示)的畫素電極。
圖10為溝槽之一實施例的局部放大示意圖，且圖11為溝槽之另一實施例的局部放大示意圖。請參閱圖1至圖11，在任一實施例中，絕緣層130可包含複數溝槽130T。並且，此些溝槽130T可根據各電極(例如 第二電極160或第三電極180)於絕緣層130上之配置處而鑿設於絕緣層130上，以待各電極形成於絕緣層130後，各電極之局部便可填入至此些溝槽130T中，而使得各電極在基板110之法線方向D3上的面積得以拓展，進而得以更加強水平電場的強度。於此，圖10與圖11雖是以第二電極160為例進行繪示，如圖9中虛線框所示之局部，但此並非用以限定溝槽130T僅可對應於第二電極160之配置處進行設置。換言之，溝槽130T亦可對應於第三電極180之配置處進行設置。
在一些實施態樣中，溝槽130T主要是對應於作為共用電極使用的電極之配置處而設置於絕緣層130上。舉例而言，溝槽130T在圖5中可對應於第三電極180之配置處而設置於絕緣層130上，並且在圖9中則對應於第二電極160之配置處而設置於絕緣層130上，但本發明並以此為限。
在另一些實施態樣中，溝槽130T亦可對應於作為畫素電極使用的電極之配置處而設置於絕緣層130上。舉例而言，溝槽130T在圖5中亦可對應於第二電極160之配置處而設置於絕緣層130上，並且在圖9中則對應於第三電極180之配置處而設置於絕緣層130上。於此，當作為畫素電極使用的電極需經由連通孔130C和主動元件120的汲極DE形成電性相接時，溝槽130T和連通孔130C是可共同地設置於作為畫素電極使用之電極於絕緣層130上的配置處。
在一些實施態樣中，此些溝槽130T可為開口較小的凹槽，使得第二電極160(或第三電極180)形成於絕緣層130上時，第二電極160(或第三電極180)之局部得以填入至溝槽130T中但不致於出現凹陷，如 圖10所示。具體而言，此時溝槽130T的開口寬度可介於1微米(μm)至2微米之間。但本發明並非以此為限。在另一些實施態樣中，此些溝槽130T亦可為開口較廣的凹槽，使得第二電極160(或第三電極180)形成於絕緣層130上時，第二電極160(或第三電極180)可隨著溝槽130T之地形起伏，如圖11所示。具體而言，此時溝槽130T的開口寬度可介於3微米至4微米之間。
圖12為畫素結構之第五實施例的俯視示意圖，且圖13為圖12中沿EE’剖線之一實施例的剖面示意圖。請參閱圖12與圖13，在第五實施例中，部分第一電極150與部分第二電極160分別設置在同一突起物140的相對兩側壁140S上，並且第二電極160與第一電極150互不相接觸。
在本實施例中，同一個突起物140上設有第二電極160和第一電極150時，第二電極160和第一電極150是分別設置在此突起物140的不同側壁140S上。於此，第二電極160所設置的側壁140S和第一電極150所設置的側壁140S彼此相對。
在本實施例中，第二電極160是作為畫素電極而電性連接至主動元件120的汲極DE，使得於掃描線GL1上有驅動訊號輸入時，第二電極160可因主動元件120之開啟而透過汲極DE接收到畫素電位。並且，第一電極150則是作為共用電極而電性連接至共用電源。因此，於驅動畫素結構100進行顯示時，此些第一電極150和第二電極160可因具有電位差而於其間形成水平電場，且此水平電場的強度可因第一電極150和第二電極160於法線方向D3上之面積的拓展而得到提升。
在一些實施態樣中，此些第一電極150可為一個連續圖案。 並且，此些第二電極160可為一個連續圖案。此外，此些第一電極150和第二電極160可利用同一道製程分別形成於突起物140之側壁140S上。
圖14為第五實施例的畫素結構之一變化實施例的剖面示意圖。請參閱圖14，在一些實施例中，畫素結構100可更包含突起物141。突起物141設置於絕緣層130之上表面130S上。並且，第一電極150和第二電極160更可分別設置在突起物141的不同側壁140S上，以藉此形成維持顯示畫面時所需的儲存電容Cs。
圖15為第五實施例的另一變化實施例的剖面示意圖。請參閱圖15，在一些實施例中，位於突起物140之側壁140S上的第一電極150，其更可位於突起物140的部分頂面140T上，以藉此加強形成於第一電極150和第二電極160之間的水平電場，且此時第一電極150仍不接觸於第二電極160。但本發明並非僅限於此，在另一些實施例中，只要第一電極150與第二電極160互不接觸，位於突起物140之側壁140S上的第二電極160亦可更位於突起物140的部分頂面140T上。
圖16為畫素結構之一實施例的俯視示意圖。請參閱圖16，在一些實施例中，第一電極150可具有第一主幹部150M和至少一第一支部150B，且至少一第一支部150B耦接於第一主幹部150M。此外，第二電極160具有第二主幹部160M和至少一第二支部160B，且至少一第二支部160B耦接於第二主幹部160M。
在一些實施態樣中，各第一支部150B的延伸方向是和第二支部160B的延伸方向平行。舉例而言，當第一支部150B為沿著第二方向D2延伸的直條狀電極時，第二支部160B亦可為沿著第二方向D2延伸的直 條狀電極而平行於第一支部150B。又例如，當第一支部150B為彎折形狀的電極時，第二支部160B亦可為和第一支部150B大致上相同之彎折形狀的電極，使得第二支部160B的延伸方向是和第一支部150B的延伸方向平行。
在一些實施態樣中，第一電極150的多個第一支部150B和第二電極160的多個第二支部160B是交替排列的。舉例而言，於本實施例中，第一電極150可由一個第一主幹部150M和三個第一支部150B組成，且第二電極160由一個第二主幹部160M和兩個第二支部160B組成。並且，第二電極160的各個第二支部160B分別是位於兩個相鄰的第一支部150B之間，而可和第一電極150的第一支部150B形成交替排列之形式。
請參閱圖1至圖16，在任一實施例中，突起物140於基板110的垂直投影可重疊於掃描線GL1-GL2於基板110的垂直投影或重疊於資料線DL1-DL2於基板110的垂直投影。換言之，突起物140可對應於掃描線GL1-GL2或資料線DL1-DL2之設置處來配置在絕緣層130上，以減少對畫素區域P1之開口率的影響。在一些實施態樣中，突起物140於基板110的垂直投影是完全重疊於掃描線GL1-GL2於基板110的垂直投影或資料線DL1-DL2於基板110的垂直投影，以不影響到畫素區域P1之開口率。然而，在另一些實施態樣中，若畫素區域P1之開口率可被犧牲時，突起物140亦可設置於畫素區域P1內(圖式未示)，例如，突起物140於基板110的垂直投影亦可與掃描線GL1-GL2於基板110的垂直投影部分交疊、或不重疊於掃描線GL1-GL2於基板110的垂直投影、或與資料線DL1-DL2於基板110的垂直投影部分交疊、或不重疊於資料線DL1-DL2於基板110的垂直 投影。
在一些實施例中，突起物140於基板110的垂直投影之形狀可為圓形、橢圓形(如圖8所示)、長條形或其他合適之形狀。此外，突起物140之垂直剖面可為梯形、矩形或其他合適之形狀。
圖17為突起物之一實施例的SEM示意圖。請參閱圖17，在一些實施態樣中，突起物140的底部寬度可介在4微米至8微米之間。突起物140的頂部寬度可介在3微米至7微米之間。此外，突起物140的側壁140S和基板110之間的夾角θ可介在80度至90度之間。
圖18為凹部對水平電場之影響的模擬結果示意圖。請參閱圖18，此為利用TechWiz LCD 3D對有凹部130H的畫素結構100和無凹部130H的畫素結構100進行模擬後所得的模擬結果。其中，有凹部130H的畫素結構100，其水平電場之強度會較無凹部130H之畫素結構100的水平電場之強度更大。
圖19為顯示裝置之一實施例的剖面示意圖。請參閱圖1至圖19，顯示裝置200可包含任一實施例之畫素結構100以及液晶層210，且液晶層210是覆蓋於畫素結構100的突起物140、第一電極150、第二電極160、第三電極180(如果有設置的話)以及絕緣層130上。
在一些實施例中，配置有第一電極150(與第二電極160)的突起物140主要是設置在畫素區域P1的邊緣處，因而使得顯示裝置200在畫素區域P1之邊緣處可具有較高的穿透率。
在一些實施態樣中，顯示裝置200可更包含相對於基板110設置的對向基板(圖未示)，使得液晶層210夾設於基板110和對向基板之 間。
在一些實施態樣中，液晶層210可包含以水平模式轉動的液晶。
在一些實施態樣中，液晶層210可包含奈米膠囊微胞液晶，使得顯示裝置200可僅利用單一基板(即基板110)製成，從而達到薄化，於一實施例中，奈米膠囊微胞液晶的尺寸大於等於100微米，且小於等於300微米。
在一些實施態樣中，顯示裝置200是運用橫向電場切換(IPS)技術來進行顯示。
綜上所述，本發明實施例之畫素結構及顯示裝置，其藉由拓展畫素電極及/或共用電極於基板之法線方向上的可配置面積來提升水平電場的強度。在畫素結構及顯示裝置之一實施例中，其透過突起物與凹部的搭配設置來協助拓展畫素電極及/或共用電極於基板之法線方向上的可配置面積。此外，更可透過溝槽之設置來協助拓展共用電極於基板之法線方向上的可配置面積。
雖然本發明的技術內容已經以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神所作些許之更動與潤飾，皆應涵蓋於本發明的範疇內，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (17)

  1. 一種畫素結構，包含：一基板；一主動元件，設置於該基板上；一絕緣層，設置於該主動元件與該基板上，該絕緣層具有一凹部；至少一突起物，設置於該絕緣層之該凹部；一第一電極，設置該突起物之至少一側壁上；一第二電極，設置於該絕緣層上，且該第一電極與該第二電極不接觸；以及一掃描線與一資料線，配置於該基板上並與該主動元件電性連接，該掃描線相交於該資料線，且該突起物於該基板之垂直投影重疊於該掃描線於該基板之垂直投影或該資料線於該基板之垂直投影。
  2. 如請求項1所述的畫素結構，其中該第一電極電性連接至該主動元件，且該第二電極電性連接至一共用電源。
  3. 如請求項2所述的畫素結構，更包含一第三電極，設置於該絕緣層上，其中該第二電極具有兩個第二支部，該第三電極位於兩個該第二支部之間，且該第三電極電性連接至該主動元件。
  4. 如請求項1所述的畫素結構，其中該第一電極電性連接至一共用電源，且該第二電極電性連接至該主動元件。
  5. 如請求項4所述的畫素結構，更包含一第三電極，設置於該絕緣層上，其中該第二電極具有兩個第二支部，該第三電極位於兩個該第二支部之間，且該第三電極電性連接至該共用電源。
  6. 如請求項1所述的畫素結構，其中部分該第二電極更位於該突起物之另一側壁上，且該第二電極電性連接該主動元件。
  7. 如請求項1至請求項6中任一項所述的畫素結構，其中該絕緣層包含複數溝槽，該些溝槽對應於該第二電極設置，且該第二電極填入至該些溝槽中。
  8. 如請求項5所述的畫素結構，其中該絕緣層包含複數溝槽，該些溝槽對應於該第三電極設置，且該第三電極填入至該些溝槽中。
  9. 如請求項2或請求項4中任一項所述的畫素結構，其中該第一電極具有一第一主幹部和至少一第一支部，該第二電極具有一第二主幹部和至少一第二支部，該第一支部的延伸方向和該第二支部的延伸方向平行。
  10. 如請求項9所述的畫素結構，其中該第一電極具有至少兩個該第一支部，該第二電極具有至少兩個該第二支部，該些第一支部和該些第二支部交替排列。
  11. 如請求項1至請求項6中任一項所述的畫素結構，其中部分該第一電極更位於該突起物之一頂面上。
  12. 如請求項1至請求項6中任一項所述的畫素結構，其中該突起物之於該基板之投影形狀為一長條形。
  13. 如請求項1至請求項6中任一項所述的畫素結構，其中該突起物之於該基板之投影形狀為一圓形或一橢圓形。
  14. 如請求項1至請求項6中任一項所述的畫素結構，其中該絕緣層為一有機絕緣材料。
  15. 如請求項1至請求項6中任一項所述的畫素結構，其中該凹部深度大於0.1微米且小於2微米。
  16. 如請求項1至請求項6中任一項所述的畫素結構，其中該突起物之高度介於1微米至10微米之間。
  17. 一種顯示裝置，包括如請求項1至請求項6中任一項所述的畫素結構以及一液晶層，且該液晶層覆蓋於該第一電極、該突起物、該第二電極與該絕緣層上，其中該液晶層包含奈米膠囊微胞液晶。
TW107118823A 2018-05-31 2018-05-31 畫素結構與顯示裝置 TWI657299B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107118823A TWI657299B (zh) 2018-05-31 2018-05-31 畫素結構與顯示裝置
CN201810906024.1A CN108828853A (zh) 2018-05-31 2018-08-08 像素结构与显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107118823A TWI657299B (zh) 2018-05-31 2018-05-31 畫素結構與顯示裝置

Publications (2)

Publication Number Publication Date
TWI657299B true TWI657299B (zh) 2019-04-21
TW202004304A TW202004304A (zh) 2020-01-16

Family

ID=64152788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118823A TWI657299B (zh) 2018-05-31 2018-05-31 畫素結構與顯示裝置

Country Status (2)

Country Link
CN (1) CN108828853A (zh)
TW (1) TWI657299B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110609423B (zh) * 2019-09-04 2021-06-22 苏州华星光电技术有限公司 阵列基板、液晶面板
CN110764321B (zh) * 2019-10-16 2022-08-05 深圳市华星光电半导体显示技术有限公司 薄膜晶体管像素电极层结构及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200628935A (en) * 2004-10-14 2006-08-16 Alps Electric Co Ltd OCB mode transflective liquid crystal display apparatus
TW201537731A (zh) * 2014-03-28 2015-10-01 Au Optronics Corp 畫素結構及顯示面板
TW201610530A (zh) * 2014-09-15 2016-03-16 群創光電股份有限公司 畫素結構及液晶顯示器
TW201626078A (zh) * 2015-01-06 2016-07-16 協立光電股份有限公司 其中畫素具有控制電極以用於放大邊緣電場的液晶顯示器
TWI588582B (zh) * 2016-09-29 2017-06-21 元太科技工業股份有限公司 顯示裝置及其畫素結構

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629040A (zh) * 2012-02-02 2012-08-08 北京京东方光电科技有限公司 一种阵列基板及显示装置
CN103018976B (zh) * 2012-12-12 2015-06-10 河北工业大学 一种蓝相液晶显示器装置
CN202939395U (zh) * 2012-12-12 2013-05-15 河北工业大学 一种蓝相液晶显示器装置
CN104765207B (zh) * 2015-01-20 2018-05-25 深圳市华星光电技术有限公司 像素结构及具有该像素结构的液晶显示器
CN104880882B (zh) * 2015-06-12 2018-03-02 武汉华星光电技术有限公司 一种蓝相液晶显示面板
CN105116586B (zh) * 2015-09-21 2017-11-10 深圳市华星光电技术有限公司 一种半透反式蓝相液晶显示器及其液晶显示模组
JP6605919B2 (ja) * 2015-11-05 2019-11-13 株式会社ジャパンディスプレイ 表示装置の製造方法及び表示装置
CN105549278B (zh) * 2016-01-11 2018-03-06 深圳市华星光电技术有限公司 Ips型tft‑lcd阵列基板的制作方法及ips型tft‑lcd阵列基板
CN107068691B (zh) * 2017-03-28 2020-10-23 上海天马微电子有限公司 阵列基板和阵列基板的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200628935A (en) * 2004-10-14 2006-08-16 Alps Electric Co Ltd OCB mode transflective liquid crystal display apparatus
TW201537731A (zh) * 2014-03-28 2015-10-01 Au Optronics Corp 畫素結構及顯示面板
TW201610530A (zh) * 2014-09-15 2016-03-16 群創光電股份有限公司 畫素結構及液晶顯示器
TW201626078A (zh) * 2015-01-06 2016-07-16 協立光電股份有限公司 其中畫素具有控制電極以用於放大邊緣電場的液晶顯示器
TWI588582B (zh) * 2016-09-29 2017-06-21 元太科技工業股份有限公司 顯示裝置及其畫素結構

Also Published As

Publication number Publication date
TW202004304A (zh) 2020-01-16
CN108828853A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
US10281785B2 (en) Liquid crystal display device having large holding capacitance in the pixel
US20140009711A1 (en) Liquid crystal display device
US8384867B2 (en) Liquid crystal display device
US20180074368A1 (en) Liquid crystal display with reduced color mixing
JP6892065B2 (ja) 表示パネル
US8558980B2 (en) Pixel structure with rectangular common electrode
KR20090118671A (ko) 액정표시장치 및 이의 제조 방법
US10049626B2 (en) Pixel structure
US20170168354A1 (en) Array substrate, manufacturing method of the same and display device
US11765950B2 (en) Display device
TWI753527B (zh) 顯示裝置
TWI657299B (zh) 畫素結構與顯示裝置
CN115167038B (zh) 显示面板
US9411200B2 (en) Liquid crystal display
US9905177B2 (en) Pixel structure, array substrate, display panel and display device
CN107678220B (zh) 显示面板和显示装置
TWI628497B (zh) 畫素結構
US9885912B2 (en) Liquid crystal display and manufacturing method thereof
KR20160083340A (ko) 액정표시장치
TWI669557B (zh) 畫素結構與顯示裝置
JP2009015122A (ja) 封止構造、表示装置、及び半導体装置
US20160209693A1 (en) Display device
US20130155363A1 (en) Array Substrate, LCD and Manufacturing Method of Array Substrate
CN112038355B (zh) 一种阵列基板及显示装置
KR101537677B1 (ko) 횡전계모드 액정표시소자