TWI669557B

TWI669557B - 畫素結構與顯示裝置

Info

Publication number: TWI669557B
Application number: TW107118822A
Authority: TW
Inventors: 葉家宏; 洪敏之
Original assignee: 友達光電股份有限公司
Priority date: 2018-05-31
Filing date: 2018-05-31
Publication date: 2019-08-21
Also published as: CN108828854A; TW202004303A; CN108828854B

Abstract

一種畫素結構，包含基板、主動元件、保護層、第一電極、絕緣層、突起物與第二電極。主動元件設置於基板。保護層設置於主動元件與基板上。第一電極配置於保護層上。突起物配置於絕緣層上方，且突起物於基板的垂直投影和第一電極於基板的垂直投影不重疊。第二電極位於突起物的至少一側壁上。

Description

畫素結構與顯示裝置

本發明是關於顯示科技，特別是一種具低驅動電壓的畫素結構及顯示裝置。

顯示裝置因具有低功率消耗、薄型量輕、色彩飽和度高、壽命長等優點而成為現代顯示科技產品的主流之一。

習知，顯示裝置的顯示介質之型態會影響到其顯示特性。一般而言，對於應用了需要大電場驅動型之顯示介質（例如，奈米膠囊微胞液晶）的顯示裝置而言，需要使用較高的驅動電壓來產生所需的大電場，以正確驅動顯示介質。然而，顯示裝置在高驅動電壓之操作下，卻容易劣化其基板上的主動元件，並進而降低其可靠度。

此外，在以水平電場驅動的顯示裝置中，一般多是以增加水平電極之數量或者減縮水平電極之間的間距來達到所需的電場強度。然而，此些舉動卻會影響到顯示裝置的開口率以及其畫素設計。

在一實施例中，一種畫素結構，其包含基板、主動元件、保護層、第一電極、絕緣層、突起物以及第二電極。主動元件設置於基板上。保護層設置於主動元件與基板上。第一電極配置於保護層上。絕緣層覆蓋第一電極與保護層。突起物配置於絕緣層上方，且突起物於基板的垂直投影和第一電極於基板的垂直投影不重疊。第二電極位於突起物的至少一側壁上。

在一實施例中，一種顯示裝置包含任一實施例的畫素結構以及液晶層，且液晶層覆蓋於第二電極、突起物以及絕緣層上。

綜上所述，本發明實施例之畫素結構及顯示裝置，其藉由拓展畫素電極及/或共用電極於基板之法線方向上的面積來提升水平電場的強度。在畫素結構及顯示裝置之一實施例中，可透過突起物之設置來協助拓展畫素電極及/或共用電極於基板之法線方向上的可配置面積。此外，更可透過凹部之設置來協助拓展畫素電極及/或共用電極於基板之法線方向上的可配置面積。

以下在實施方式中詳細敘述本發明之詳細特徵及優點，其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。

圖1為畫素結構之第一實施例的俯視示意圖，圖2為圖1中沿AA’剖線之一實施例的剖面示意圖。請參閱圖1至圖2，畫素結構100包含基板110、主動元件120、保護層130、第一電極140、絕緣層150、突起物160以及第二電極170。以下，以單一個畫素為例來進行畫素結構100的詳細說明，但其數量並非用以限定本發明。

畫素結構100具有一畫素區域P1，且此畫素區域P1可由兩條掃描線GL1、GL2以及兩條資料線DL1、DL2共同定義所得。掃描線GL1、GL2是沿第一方向D1延伸且彼此平行並排，而資料線DL1、DL2則是沿第二方向D2延伸彼此平行並排，其中第一方向垂直於第二方向D2。換言之，畫素區域P1是位於掃描線GL1與掃描線GL2之間以及資料線DL1與資料線DL2之間。

於此，掃描線GL1與掃描線GL2分別同時與資料線DL1與資料線DL2相交但不接觸。具體而言，掃描線GL1、GL2和資料線DL1、DL2分別是利用不同層的金屬製成。在一實施例中，於掃描線GL1、GL2之上會形成閘極絕緣層GI，且資料線DL1、DL2形成在閘極絕緣層GI上，並跨越掃描線GL1、GL2。

在一些實施例中，基板110可為硬質基板、可撓式基板或可塑形式基板，其材質可包括例如聚亞醯胺(polyimide, PI)、聚對苯二甲酸乙二酯(polyethylene terephthalate, PET)、聚萘二甲酸乙二酯(polyethylene naphthalate, PEN)、聚醯胺(Polyamide, PA)等有機材料，但不以此為限。畫素區域P1之形狀可為彎折形，但本發明並非僅限於此，畫素區域P1之形狀亦可為矩形、平行四邊形或其他合適的形狀。此外，資料線DL1與資料線DL2之形狀可依據畫素區域P1的形狀而對應設置。因此，資料線DL1、DL2之形狀可為彎折形、直條形或其他合適的形狀。

主動元件120電性連接此畫素所對應的一條掃描線GL1與一條資料線DL1，且主動元件120可由掃描線GL1來控制其為開啟（ON）或關閉（OFF）的狀態。在一實施例中，主動元件120為薄膜電晶體，其包含閘極GE、通道層CH、汲極DE以及源極SE。此外，主動元件120更可包含閘極絕緣層GI。閘極GE設置於基板110上。閘極絕緣層GI覆蓋於閘極GE上。通道層CH對應於閘極GE設置於閘極絕緣層GI的上方，且源極SE和汲極DE位於通道層CH的上方。

於此，閘極GE和掃描線GL1可為利用同一道製程所形成的一個連續導電圖案，並且源極SE和資料線DL1可為利用同一道製程所形成的一個連續導電圖案。換言之，主動元件120之閘極GE是電性連接至掃描線GL1，且其源極SE則是電性連接至資料線DL1。

應注意的是，於此雖是以底部閘極型薄膜電晶體為例來說明主動元件120，但本發明並非以此為限，主動元件120亦可以頂部閘極型薄膜電晶體或其它種類薄膜電晶體來實現。

保護層130覆蓋於主動元件120與基板110之上。第一電極140配置於保護層130上。絕緣層150覆蓋第一電極140與保護層130。在一些實施例中，絕緣層150、保護層130和閘極絕緣層GI的材質可為無機材料、有機材料或其組合。其中，無機材料例如為氧化矽、氮化矽、氮氧化矽或前述至少二種材料的堆疊層。有機材料例如為聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。

突起物160配置於絕緣層150之上而突出於絕緣層150的上表面150S，在一實施例中，突起物160分別對應地設置於資料線DL1、DL2上方，並與資料線DL1、DL2具有相同的延伸方向。並且，突起物160於基板110的垂直投影和第一電極140於基板110的垂直投影互不重疊。因此，當以俯視角度來看時，第一電極140和突起物160是間隔配置的。突起物160的材質可為無機材料、有機材料或其組合。其中，無機材料例如為氧化矽、氮化矽、氮氧化矽或前述至少二種材料的堆疊層。有機材料例如為聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。

在一些實施例中，突起物160可為圓柱結構、長條結構或其他合適之結構。此外，突起物160之垂直剖面可為梯形或矩形。

第二電極170位於突起物160的至少一側壁160s上。舉例而言，當突起物160為長條結構，此時突起物160具有四個側壁160s，則第二電極170可設置於突起物160之四個側壁160s中的至少一者上。在一些實施例中，第二電極170更可設置於突起物160的所有側壁160s上而將突起物160圍繞於其中。

於此，第一電極140和第二電極170是分別電性連接至不同的電位，且第一電極140和第二電極170之間可因具有一電位差而於其間形成一水平電場。由於第二電極170是設置於在絕緣層150上之突起物160的側壁160s上，故第二電極170於基板110之法線方向D3上的面積可大幅拓展，進而致使形成於第二電極170和第一電極140間的水平電場之強度亦可隨之提升。

在第一實施例中，突起物160和第二電極170之數量可各為多個，且各第二電極170分別位於此些突起物160中之一者的至少一側壁160s上。於此實施例中，第一電極140於基板110的垂直投影是位在二個第二電極170於基板110的垂直投影之間。

在本實施例中，第一電極140是作為畫素電極而電性連接至主動元件120的汲極DE。具體而言，第一電極140可透過貫穿於保護層130的接觸窗H1和主動元件120的汲極DE相接觸以形成電性連接。於此，當掃描線GL1上有驅動訊號輸入時，第一電極140可因主動元件120之開啟而透過汲極DE接收到經由主動元件120之源極SE輸入之畫素電位。

此外，此些第二電極170則是作為共用電極而電性連接至共用電源。因此，當驅動顯示畫面時，第一電極140和此些第二電極170可因具有電位差而於其間形成水平電場。並且，此水平電場的強度可因第二電極170於法線方向D3上之面積的拓展而得到提升。

在一些實施態樣中，各個第二電極170可藉由同層及/或不同層的連接線電性連接至共用電源。在一些實施態樣中，共用電源可為一浮接電位或一參考電位。

在一些實施態樣中，此些第二電極170可為利用同一道製程所形成的一個連續圖案。

圖3為畫素結構之第二實施例的俯視示意圖，且圖4為圖3中沿BB’剖線之一實施例的剖面示意圖。請參閱圖1至圖4，相較於第一實施例，第二實施例之畫素結構100可更包含第三電極180。第三電極180對應於第一電極140的配置位置設置在絕緣層150上。換言之，在垂直於基板110的方向（即基板110的法線方向D3）上，第三電極180與第一電極140重疊。並且，第三電極180電性連接至第一電極140，進而可經由第一電極140電性連接至主動元件120的汲極DE。因此，當掃描線GL1上有驅動訊號輸入時，第三電極180和第一電極140便可透過主動元件120之汲極DE接收到經由主動元件120之源極SE輸入之畫素電位。

在本實施例中，第三電極180是用以協助拓展第一電極140於基板110之法線方向D3上的面積，以使得第一電極140及第三電極180和第二電極170之間所形成之水平電場的強度得以提升。

在一些實施態樣中，第三電極180可透過貫穿於絕緣層150的接觸窗H2和第一電極140相接觸以形成電性連接。於此，接觸窗H2可位於第三電極180的下方，使得第三電極180於形成於絕緣層150上時，其部分可填入至接觸窗H2中以和第一電極140相接觸。此外，此些第二電極170和第三電極180可利用同一道製程分別形成於突起物160之側壁160S上和絕緣層150上。

在一些實施態樣中，第三電極180之大小與形狀可大致上相同於第一電極140之大小與形狀，但本發明並非以此為限。在另一些實施態樣中，第三電極180之大小與形狀亦可不相同於第一電極140之大小與形狀。舉例而言，第三電極180可略小於第一電極140，如圖5所示。在其他實施例中，第三電極180可略大於第一電極140，如圖6所示。

於此，由於第三電極180和位在突起物160之側壁上160s的第二電極170是分別連接至不同的電源，因此第三電極180和第二電極170在絕緣層150上是彼此相隔且不相互接觸的。

圖7為畫素結構之第三實施例的俯視示意圖，且圖8為圖7中沿CC’剖線之一實施例的剖面示意圖。請參閱圖3至圖8，相較於第二實施例，第三實施例之畫素結構100所包含的第一電極140和第三電極180之數量可各為多個。其中，第三電極180分別對應於此些第一電極140中之一者的配置位置設置在絕緣層150上，並且各第三電極180電性連接至對應的第一電極140。在一些實施態樣中，各第三電極180可分別透過位於其下方且貫穿於絕緣層150的接觸窗H2和所對應之第一電極140相接觸以形成電性連接，但本發明並非以此為限。

此外，在第三實施例中，畫素結構100可更包含第四電極190。第四電極190配置於絕緣層150上，且第四電極190是位於此二個第三電極180之間。換言之，第四電極190於基板110的垂直投影會位在此二個第三電極180於基板110的垂直投影之間。於此，第四電極190則是電性連接至共用電源。

在一些實施態樣中，第四電極190和此些第二電極170可經由同層及/或不同層的連接線電性連接至共用電源。

在一些實施態樣中，此些第一電極140可為利用同一道製程所形成的一個連續圖案。此些第三電極180可為利用同一道製程所形成的一個連續圖案。並且，第四電極190和此些第二電極170可為利用同一道製程所形成的一個連續圖案。

在一些實施態樣中，於垂直基板方向上第一電極140亦可和第四電極190重疊，增加儲存電容。

在一些實施態樣中，第一電極140、第二電極170、第三電極180與第四電極190之材質可為銦錫氧化物、銦鋅氧化物或其他合適的金屬氧化物。

圖9為畫素結構之第四實施例的俯視示意圖，且圖10為圖9中沿DD’剖線之一實施例的剖面示意圖。請參閱圖1、圖2、圖9與圖10，相較於第一實施例，在第四實施例中之畫素結構100的第一電極140是改作為共用電極使用，且第二電極170則是作為畫素電極使用。畫素結構100可更包含兩第四電極190，配置於絕緣層150上，且電性連接第二電極170，於基板的垂直投影中，第一電極140是位於此二個第四電極190之間。換言之，此時第一電極140是電性連接至共用電源，且第二電極170與第四電極190則電性連接至主動元件120的汲極DE。因此，當掃描線GL1上有驅動訊號輸入時，第二電極170便可透過主動元件120之汲極DE接收到經由主動元件120之源極SE輸入之畫素電位，並且第二電極170與第四電極190可因此和第一電極140之間具有電位差而於其間形成水平電場。

在一些實施態樣中，第二電極170與第四電極190可藉由同層及/或不同層的連接線電性連接至主動元件120。舉例而言，第二電極170中的一者可透過連通孔150C與主動元件120的汲極DE相接觸以形成電性連接，並且第二電極170再藉由同層的走線與第四電極190彼此電性連接。於此，連通孔150C是貫穿絕緣層150至保護層130的孔洞，且第二電極170可藉由其局部填入至連通孔150C中來直接和位於連通孔150C下方之主動元件120的汲極DE相接觸或再藉由和主動元件120之汲極DE同層的走線來和主動元件120的汲極DE形成電性相接。但本發明並非以此為限，在另一例示中，連通孔150C可為多個，且第二電極170可分別藉由此些連通孔150C電性連接至主動元件120的汲極DE，例如各第二電極170之局部可分別填入至此些連通孔150C中之一，之後再藉由和主動元件120之汲極DE同層的走線和主動元件120的汲極DE形成電性相接。

在一些實施態樣中，突起物160對應地設置於掃描線GL1、GL2上方，並與掃描線GL1、GL2具有相同的延伸方向，連通孔150C可位於突起物160的任一側邊的下方。於此，連通孔150C以突起物160中鄰近於第一電極140的那一側為較佳的設置處，由於突起物160設置於絕緣層150上方並與掃描線GL1、GL2具有相同的延伸方向，使得第二電極170可藉由此突起物160之設置拓展其於基板110之法線方向D3上的面積，且因突起物160鄰近於第一電極140而得以更強化形成於第一電極140和第二電極170之間的水平電場之強度。

在一些實施態樣中，此些第二電極170與第四電極190可為利用同一道製程所形成的一個連續圖案。

圖11為畫素結構之第五實施例的俯視示意圖，且圖12為圖11中沿EE’剖線之一實施例的剖面示意圖。請參閱圖9至圖12，相較於第四實施例，第五實施例之畫素結構100可更包含第更包含第三電極180。於此，第三電極180在基板110的法線方向D3上對應於第一電極140的配置位置設置在絕緣層150上，第三電極180和第一電極140電性連接，並且第三電極180是電性連接至共用電源。在一些實施態樣中，第三電極180可藉由同層及/或不同層之走線電性連接至共用電源。於此實施例中，第三電極180和第一電極140電性連接，且可再藉由與其位於不同層的連接線M1連到共用電源。在一些實施態樣中，連接線M1是和掃描線GL1、GL2位於同一層。

在本實施例中，第三電極180是用以協助拓展第一電極140於基板110之法線方向D3上的面積，以使得第一電極140及第三電極180和第二電極170與第四電極190之間所形成之水平電場的強度得以提升。

圖13為畫素結構之第六實施例的俯視示意圖，且圖14為圖13中沿FF’剖線之一實施例的剖面示意圖。請參閱圖11至圖14，相較於第五實施例，第六實施例之畫素結構100所包含的第一電極140和第三電極180之數量可各為兩個。其中，各第三電極180分別對應於此些第一電極140中之一者的配置位置而設置在絕緣層150上，並且此些第三電極180是電性連接至共用電源。此外，畫素結構100可更包含多組突起物160與第二電極170對應地設置於資料線DL1、DL2上方，並且同一畫素結構100的此些第二電極170彼此電性連接並與第四電極190電性連接。第二電極170與第四電極190配置於絕緣層150上，且第四電極190是位於此二個第三電極180之間，各第三電極180位於第二電極170與第四電極190之間。換言之，此時第四電極190於基板110的垂直投影會位在此二個第三電極180於基板110的垂直投影之間。於此，第四電極190則是透過第二電極170或直接電性連接至主動元件120的汲極DE，以和鄰設於其二側的此些第一電極140及第三電極180形成水平電場。

在一些實施態樣中，第四電極190可經由貫穿絕緣層150至保護層130之連通孔150C、或是以同層走線及/或不同層之走線電性連接至主動元件120的汲極DE，以當掃描線GL1上有驅動訊號輸入時，第四電極190可透過主動元件120之汲極DE接收到經由主動元件120之源極SE輸入之畫素電位。

圖15為畫素結構之一變化實施例的剖面示意圖。請參閱圖1至圖15，在任一實施例中，位於突起物160之至少一側壁160s上的第二電極170，其更可位於突起物160的頂面160t上。舉例而言，第二電極170可將整個突起物160覆蓋於其下方。

圖16為溝槽之一實施例的局部放大示意圖，且圖17為溝槽之另一實施例的局部放大示意圖。請參閱圖1至圖17，在任一實施例中，保護層130可包含複數溝槽130T。並且，此些溝槽130T對應於第一電極140之配置處而鑿設於保護層130上。待第一電極140形成於保護層130上時，第一電極140之局部便可填入至此些溝槽130T中，而使得第一電極140於基板110之法線方向D3上的面積得以拓展，進而得以更加強水平電場的強度。

在一些實施態樣中，此些溝槽130T可為開口較小的凹槽，使得第一電極140形成於保護層130上時，第一電極140之局部得以填入至溝槽130T中但不致於出現凹陷，如圖16所示。具體而言，此時溝槽130T的開口寬度可介於1微米（μm）至2微米之間。但本發明並非以此為限。在另一些實施態樣中，此些溝槽130T亦可為開口較廣的凹槽，使得第一電極140形成於保護層130上時，第一電極140可隨著溝槽130T之地形起伏，如圖17所示。具體而言，此時溝槽130T的開口寬度可介於3微米至4微米之間。

圖18為圖1中沿AA’剖線之另一實施例的剖面示意圖，圖19為圖1中沿AA’剖線之又一實施例的剖面示意圖，圖20為圖9中沿DD’剖線之另一實施例的剖面示意圖，且圖21為圖9中沿DD’剖線之又一實施例的剖面示意圖。請參閱圖18至圖21，在一些實施例中，絕緣層150可更包含凹部150H。於此，凹部150H設置於絕緣層150中，且突起物160設置於凹部150H中，使得位於突起物160之側壁160s上的第二電極170可更藉由延伸至凹部150H中，來增加水平電場的強度。

在一些實施態樣中，凹部150H可為絕緣層150的一個凹陷結構且不貫穿絕緣層150。換言之，設置於凹部150H中的突起物160之下方此時仍存有部分的絕緣層150，如圖18與圖20所示。但本發明並非以此為限，在另一些實施態樣中，凹部150H則可為貫穿於絕緣層150的孔洞，使得設置於凹部150H中的突起物160是直接位在保護層130上方，如圖19與圖21所示。並且，若此時設置於凹部150H中之突起物160上的第二電極170需電性連接至主動元件120的汲極DE時，連通孔150C僅需貫穿保護層130即可供第二電極170經此與主動元件120的汲極DE相接觸。

在一些實施例中，設置於凹部150H中之突起物160相較於設置在保護層150上之突起物160可具有更高的高度L1，使得第二電極170可於基板1110之法線方向D3上具有更多的可配置面積。此外，當凹部150H於絕緣層150中的深度L2越深時，位於其中的突起物160相較於位在深度較淺之凹部150H中的突起物160可具有更高的高度L1，使得設置在位於深度較深的突起物160上的第二電極170於基板110之法線方向D3上可具有更多的可配置面積。

在一些實施態樣中，凹部150H的深度L2可大於0微米（μm）且小於3微米之間，較佳大於0.1微米（μm）至小於2微米之間。並且，突起物140的高度L1可介在1微米至7微米之間。

需注意的是，凹部150H之設置並非僅限制於圖18至圖21所繪示的此些實施例中，凹部150H可應用於本發明的任一實施例之畫素結構100中。並且，同一個畫素結構100中，有配置多個突起物160時，是否於全部突起物160之配置位置設於凹部150H或者於部分突起物160之配置位置設於凹部150H端視設計而定。

圖22為畫素結構之一實施例的俯視示意圖，且圖23為圖22中沿GG’剖線之一實施例的剖面示意圖。請參閱圖22與圖23，在一實施例中，設置在同一個突起物160上的第二電極170可有多個。此些設置在同一突起物160上的多個第二電極170互不接觸，且可分別連接至不同的電位，如共用電源或畫素電位。此外，設置在同一突起物160上的多個第二電極170可分別位在此突起物160的不同側壁160s上，例如，分別位在相對側的側壁160s上。

在本實施例中，對應於各資料線DL1、DL2之位置而設置的突起物160有多個，例如二個，且對應於同一條資料線DL1、DL2的多個突起物160在第一方向D1上是並排設置。各個突起物160上設有多個互不接觸的第二電極170，且對應於同一條資料線DL1、DL2的多個突起物160，倆倆可因彼此並排的關係而於其相鄰側的側壁160s上共用同一個電極175，如圖23所示，且此電極175可透過接觸窗H3與下方的共用導線電性連接。

在一些實施態樣中，各個第二電極170可藉由同層及/或不同層的走線電性連接至共用電源或畫素電位。在本實施例中，第四電極190已電性連接至畫素電位，且需電性連接至畫素電位的第二電極170可透過同層走線直接相連至第四電極190以電性連接至畫素電位。而第一電極140和第三電極180已電性連接至共用電源，且需要電性連接至共用電源的電極175因不易直接和同層的第三電極180相接而透過貫穿於絕緣層150的接觸窗H3和位於不同層的第一電極140相連以電性連接至共用電源。

圖24為畫素結構之一實施例的俯視示意圖。請參閱圖24，在一實施例中，第一電極140可具有第一主幹部140S和至少一第一支部140B，且至少一第一支部140B耦接於第一主幹部140S。此外，第二電極170具有第二主幹部170S和至少一第二支部170B，且至少一第二支部170B耦接於第二主幹部170S。

在一些實施態樣中，各第一支部140B的延伸方向是和第二支部170B的延伸方向平行。舉例而言，當第一支部140B為沿著第二方向D2延伸的直條狀電極時，第二支部170B亦可為沿著第二方向D2延伸的直條狀電極而平行於第一支部140B。又例如，當第一支部140為彎折形狀的電極時，第二支部170B亦可為和第一支部140大致上相同之彎折形狀的電極，使得第二支部170B的延伸方向是和第一支部140B的延伸方向平行。

在一些實施態樣中，第一電極140的多個第一支部140B和第二電極170的多個第二支部170B是交替排列的。舉例而言，第一電極140可由一個第一主幹部140S和二個第一支部140B組成，且第二電極170由一個第二主幹部170S和兩個第三支部170B組成。並且，第一電極140的各個第二支部140B分別是位於兩個相鄰的第二支部170B之間，而可和第二電極170的第二支部170B形成交替排列之形式。

請參閱圖1至圖24，在任一實施例中，突起物160於基板110的垂直投影可重疊於掃描線GL1-GL2於基板110的垂直投影或重疊於資料線DL1-DL2於基板110的垂直投影。換言之，突起物160可對應於掃描線GL1-GL2或資料線DL1-DL2之設置處來配置在絕緣層150上，以減少對畫素區域P1之開口率的影響。在一些實施態樣中，突起物160於基板110的垂直投影是完全重疊於掃描線GL1-GL2於基板110的垂直投影或資料線DL1-DL2於基板110的垂直投影，以不影響到畫素區域P1之開口率。然而，在另一些實施態樣中，若畫素區域P1之開口率可被犧牲時，突起物160亦可設置於畫素區域P1內（圖式未示），例如，突起物160於基板110的垂直投影亦可與掃描線GL1-GL2於基板110的垂直投影交疊、或不重疊於掃描線GL1-GL2於基板110的垂直投影、或與資料線DL1-DL2於基板110的垂直投影交疊、或不重疊於資料線DL1-DL2於基板110的垂直投影。

在一些實施例中，突起物160於基板110的垂直投影之形狀可為圓形、橢圓形（如圖22所示）、長條形或其他合適之形狀。此外，突起物160之垂直剖面可為梯形、矩形或其他合適之形狀。

在一些實施態樣中，突起物160的底部寬度可介在4微米至8微米之間。突起物160的頂部寬度可介在3微米至7微米之間。突起物160的高度可介在3微米至7微米之間。此外，突起物160的側壁160s和基板110之間的夾角可介在80度至90度之間。

圖25為顯示裝置之一實施例的剖面示意圖。請參閱圖1至圖25，顯示裝置200可包含任一實施例之畫素結構100以及液晶層210，且液晶層210覆蓋於畫素結構100的第二電極170與絕緣層150上。在一些實施態樣中，若第二電極170並未完全覆蓋住突起物160時，液晶層210更覆蓋於突起物160上。

在一些實施態樣中，液晶層210可包含以水平模式轉動的液晶。

在一些實施態樣中，液晶層210可包含奈米膠囊微胞液晶，使得顯示裝置200可僅利用單一基板（即基板110）製成，從而達到薄化。於一實施例中，奈米膠囊微胞液晶的尺寸大於100微米，且小於300微米。

在一些實施態樣中，顯示裝置200可更包含相對於基板110設置的對向基板（圖未示），使得液晶層210夾設於基板110和對向基板之間。

在一些實施態樣中，顯示裝置200是運用邊緣電場切換（FFS）技術來進行顯示。

雖然本發明的技術內容已經以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神所作些許之更動與潤飾，皆應涵蓋於本發明的範疇內，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧畫素結構

110‧‧‧基板

120‧‧‧主動元件

130‧‧‧保護層

130T‧‧‧溝槽

140‧‧‧第一電極

140S‧‧‧第一主幹部

140B‧‧‧第一支部

150‧‧‧絕緣層

150C‧‧‧連通孔

150H‧‧‧凹部

150S‧‧‧上表面

160‧‧‧突起物

160s‧‧‧側壁

160t‧‧‧頂面

170‧‧‧第二電極

170S‧‧‧第二主幹部

170B‧‧‧第二支部

180‧‧‧第三電極

190‧‧‧第四電極

200‧‧‧顯示裝置

210‧‧‧液晶層

D1‧‧‧第一方向

D2‧‧‧第二方向

D3‧‧‧法線方向

DL1-DL2‧‧‧資料線

GL1-GL2‧‧‧掃描線

P1‧‧‧畫素區域

SE‧‧‧源極

DE‧‧‧汲極

GE‧‧‧閘極

CH‧‧‧通道層

GI‧‧‧閘極絕緣層

H1‧‧‧接觸窗

H2‧‧‧接觸窗

171‧‧‧電極

M1‧‧‧連接線

H3‧‧‧接觸窗

L1‧‧‧高度

L2‧‧‧深度

175‧‧‧電極

圖1為畫素結構之第一實施例的俯視示意圖。圖2為圖1中沿AA’剖線之一實施例的剖面示意圖。圖3為畫素結構之第二實施例的俯視示意圖。圖4為圖3中沿BB’剖線之一實施例的剖面示意圖。圖5為畫素結構之一實施態樣的剖面示意圖。圖6為畫素結構之另一實施態樣的剖面示意圖。圖7為畫素結構之第三實施例的俯視示意圖。圖8為圖7中沿CC’剖線之一實施例的剖面示意圖。圖9為畫素結構之第四實施例的俯視示意圖。圖10為圖9中沿DD’剖線之一實施例的剖面示意圖。圖11為畫素結構之第五實施例的俯視示意圖。圖12為圖11中沿EE’剖線之一實施例的剖面示意圖。圖13為畫素結構之第六實施例的俯視示意圖。圖14為圖13中沿FF’剖線之一實施例的剖面示意圖。圖15為畫素結構之一變化實施例的剖面示意圖。圖16為溝槽之一實施例的局部放大示意圖。圖17為溝槽之另一實施例的局部放大示意圖。圖18為圖1中沿AA’剖線之另一實施例的剖面示意圖。圖19為圖1中沿AA’剖線之又一實施例的剖面示意圖。圖20為圖9中沿DD’剖線之另一實施例的剖面示意圖。圖21為圖9中沿DD’剖線之又一實施例的剖面示意圖。圖22為畫素結構之一實施例的俯視示意圖。圖23為圖22中沿GG’剖線之一實施例的剖面示意圖。圖24為畫素結構之一實施例的俯視示意圖。圖25為顯示裝置之一實施例的剖面示意圖。

Claims

一種畫素結構，包含：一基板；一主動元件，設置於該基板上；一保護層，設置於該主動元件與該基板上；一第一電極，配置於該保護層上；一絕緣層，覆蓋該第一電極與該保護層；一突起物，配置於該絕緣層上方，且該突起物於該基板的垂直投影和該第一電極於該基板的垂直投影不重疊；以及一第二電極，位於該突起物之至少一側壁上；其中，該絕緣層包含一凹部，該突起物設置於該凹部中，且該些第二電極延伸至該凹部中。
如請求項1所述的畫素結構，其中該第一電極電性連接至該主動元件，且該第二電極電性連接至一共用電源。
如請求項2所述的畫素結構，更包含一第三電極，設置於該絕緣層上，其中該第三電極於垂直該基板方向上對應於該第一電極設置，且該第三電極電性連接至對應的該第一電極。
如請求項3所述的畫素結構，更包含一第四電極，配置於該絕緣層上，其中該畫素結構具有兩該第三電極，該第四電極位於兩該第三電極之間，且該第四電極電性連接至該共用電源。
如請求項1所述的畫素結構，其中該第一電極電性連接至一共用電源，且該第二電極電性連接至該主動元件。
如請求項5所述的畫素結構，更包含至少一第三電極，設置於該絕緣層上，其中該第三電極於垂直該基板方向上對應於該第一電極設置，且該第三電極電性連接至該共用電源。
如請求項6所述的畫素結構，更包含一第四電極，該第四電極配置於該絕緣層上，其中該畫素結構具有兩該第三電極，該第四電極位於兩該第三電極之間，且該第四電極電性連接至該主動元件。
如請求項1至請求項7中任一項所述的畫素結構，其中該保護層包括複數溝槽，該些溝槽對應於該第一電極設置，且該第一電極填入至該些溝槽中。
如請求項5至請求項7中任一項所述的畫素結構，其中該第一電極具有一第一主幹部和至少一第一支部，該第二電極具有一第二主幹部和至少一第二支部，該至少一第一支部的延伸方向和該至少一第二支部的延伸方向平行。
如請求項9所述的畫素結構，其中該至少一第一支部和該至少一第二支部交替排列。
如請求項1至請求項7中任一項所述的畫素結構，其中該第二電極更位於該突起物之頂面上。
如請求項1至請求項7中任一項所述的畫素結構，更包含複數掃描線與複數資料線，該些掃描線與該些資料線配置於該基板上，該些掃描線相交於該些資料線，且該突起物於該基板之垂直投影重疊於該些掃描線於該基板之垂直投影或該些資料線於該基板之垂直投影。
一種顯示裝置，包含如請求項1至請求項7任一項所述的畫素結構以及一液晶層，且該液晶層覆蓋於該些第二電極、該突起物與該絕緣層上。
如請求項13所述的顯示裝置，其中該液晶層包含奈米膠囊微胞液晶。