JP6816912B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6816912B2
JP6816912B2 JP2016007508A JP2016007508A JP6816912B2 JP 6816912 B2 JP6816912 B2 JP 6816912B2 JP 2016007508 A JP2016007508 A JP 2016007508A JP 2016007508 A JP2016007508 A JP 2016007508A JP 6816912 B2 JP6816912 B2 JP 6816912B2
Authority
JP
Japan
Prior art keywords
opening
layer
display device
insulating layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016007508A
Other languages
English (en)
Other versions
JP2016133811A (ja
Inventor
侑宗 劉
侑宗 劉
冠宇 邱
冠宇 邱
▲とく▼裕 李
▲とく▼裕 李
兆祥 王
兆祥 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Publication of JP2016133811A publication Critical patent/JP2016133811A/ja
Application granted granted Critical
Publication of JP6816912B2 publication Critical patent/JP6816912B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Theoretical Computer Science (AREA)

Description

本出願は、２０１５年１月２１日に出願された台湾特許出願第１０４１０１９０１号についての優先権を主張するものであり、これらの全ては引用によって本願に援用される。
本発明は、表示装置に関し、特に、薄膜トランジスタ（ＴＦＴ）を用いた表示装置に関するものである。
高速画像処理および高品質な画像表示の要求を満たすために、フラットパネル表示、例えば、カラー液晶表示（ＬＣＤ）が広く用いられるようになった。ＬＣＤは、通常、その上に電極を有する上および下基板を有する。これらの基板は、接着剤で封止され、液晶材料は、これらの２つの基板の間に封止される。液晶注入の前に、その間に一定の距離を保持するために、スペーサ−が基板の間に散布される。
薄膜トランジスタ（ＴＦＴ）は、通常、スイッチング素子として下基板の上方に形成される。各ＴＦＴは、走査線に接続されたゲート電極、データ線に接続されたソース電極、および画素電極に接続されたドレイン電極を有する。上基板は、下基板の上方に配置され、カラーフィルターと複数の遮光材料（例えば、樹脂ブラックマトリクス）を含む。下または上基板の端部は、接着剤で封止され、液晶材料は、上基板と下基板との間に提供される。下基板も第１基板とも呼ばれ、ＴＦＴと電気接触子などの素子は、その上に形成され、いくつかのフォトリソグラフィー工程を行うことによって定められる。
しかしながら、表示装置の画像解像度の向上に伴い、表示装置の開口率と画像表示の性能を保持、または向上させる表示装置が必要であり、特に、下基板の上方に形成されたＴＦＴおよび接触子などの素子のサイズが更に減少された表示装置が必要である。
例示的な表示装置は、アレイに配列された複数の画素構造が定められたアレイ基板を含む。１つの実施形態では、各画素構造は、基板の上方に配置された半導体層と、基板の上方に配置された第１の金属層とを含み、第１の金属層は、ゲート線として機能する。画素構造は、半導体層の上方に配置された第１の絶縁層を更に含み、第１の絶縁層は、半導体層の上面と第１の絶縁層の側壁面とを露出させる第１の開口を含む。画素構造は、第１の絶縁層の上方に配置され、且つ第１の開口を介して半導体層の上面と第１の絶縁層の側壁面の上方に形成された金属パッドを更に含む。画素構造は、金属パッドと第１の絶縁層の上方に配置された第２の絶縁層を更に含み、第２の絶縁層は、第１の絶縁層の側壁面の上方の金属パッドを露出させる第２の開口を含む。１つの実施形態では、第１の開口、第２の開口、および第１の金属層の、ある方向に沿った順序は、第１の金属層、第２の開口、および第１の開口である。１つの実施形態では、第２の開口の底部が、第１の開口の底部と部分的に重なり、且つ当該第１の開口の底部の一部が当該第２の開口の底部の外側に配置される。
もう１つの実施形態では、表示装置は、透明基板と、透明基板とアレイ基板との間に配置された表示層とを更に含む。
詳細な説明は、添付の図面と併せて以下の実施形態に説明される。
添付の図面とともに以下の詳細な説明、および実施例を検討することで、本発明はより完全に理解できる。
本発明の実施形態に係る、アレイ基板のレイアウトを示す概略上面図である。 図１のライン２−２に沿ったアレイ基板の断面を示す概略図である。 本発明のもう１つの実施形態に係るアレイ基板のレイアウトを示す概略上面図である。 本発明のまたもう１つの実施形態に係るアレイ基板のレイアウトを示す概略上面図である。 本発明のもう１つの実施形態に係るアレイ基板のレイアウトを示す概略上面図である。 図５のライン６−６に沿ったアレイ基板の断面を示す概略図である。 本発明のもう１つの実施形態に係るアレイ基板のレイアウトを示す概略上面図である。 本発明のまたもう１つの実施形態に係るアレイ基板のレイアウトを示す概略上面図である。 本発明のもう１つの実施形態に係るアレイ基板のレイアウトを示す概略断面図である。
以下の説明は、本発明を実施するベストモードである。この説明は、本発明の一般原理を例示する目的のためのもので、本発明を限定的に解釈すべきではない。本発明の範囲は、添付の請求の範囲を参考にして最良に決定される。
図１〜図２は、カラー液晶表示装置などの表示装置に適用できる、例示的なアレイ基板１０を示す概略図である。ここでは、図１は、アレイ基板１０の概略上面図であり、図２は、図１のライン２−２に沿ったアレイ基板１０の断面を示す概略図である。
図１では、アレイ基板１０は、主に基板１００（ここでは図示されない。図２参照）、複数のＵ形の半導体層１０２、複数の第１の金属層１０６、第１の絶縁層１０８、複数の第１の開口１１０、複数の金属パッド１１２ａと複数のデータ線１１２ｂを含む第２の金属層１１２、第２の絶縁層１１６、複数の第２の開口１１８、および複数の透明電極１２０を含む。１つの実施形態では、複数のＵ形の半導体層１０２は、基板１００の上方に離間して配置され、複数の第１の金属層１０６は、第１の方向（例えば、Ｘ方向）に沿って延伸する。複数の第１の金属層１０６は、基板１００の上方に離間して配置され、半導体層１０２のうちの１つをそれぞれカバーする。また、第１の絶縁層１０８（ここでは図示されない。図２参照）は、基板１００、半導体層１０２、および第１の金属層１０６の上方に形成され、第２の方向（例えば、Ｙ方向）に沿って延伸する複数のデータ線１１２ｂが絶縁層１０８の上方に離間して配置されて、半導体層１０２のうちの１つの一部を部分的にカバーする。また、複数の金属パッド１１２ａは、２つの隣接したデータ線１１２ｂの間の第１の絶縁層１０８の一部の上方にそれぞれ配置され、半導体層１０２のうちの１つのもう一部を部分的にカバーする。また、複数の第１の開口１１０は、第１の絶縁層１０８に離間して配置され、半導体層１０２の部分の上面（ここでは図示されない。図２参照）をそれぞれ露出させ、データ線１１２ｂの一部は、第１の開口１１０のうちの１つをそれぞれ充填して、半導体層１０２との電気的接続を形成する。また、第２の絶縁層１１６（ここでは図示されない。図２参照）は、基板１００、データ線１１２ｂ、および第１の絶縁層１０８の上方に全面的に形成され（ｂｌａｎｋｅｔｌｙ ｆｏｒｍｅｄ）、複数の第２の開口１１８は、第２の絶縁層１１６の一部に離間して配置され、データ線１１２ｂのうちの１つの一部をそれぞれ露出させ、下方の第１の開口１１０のうちの１つと部分的に重なる。また、複数の透明電極１２０は、隣接して交差したゲート線（即ち、第１の金属層１０６）とデータ線（即ち、第２の金属層１１２のデータ線１１２ｂ）で画定された複数の画素領域Ｐの第２の絶縁層１１６の上方に離間して配置され、透明電極１２０の一部は、第２の開口１１８のうちの１つに充填され、データ線１１２ｂと接触する。これらの画素領域Ｐの各々では、それぞれの画素構造がその中に形成される。
以下の説明は、単一の画素領域Ｐの構造を例に用いている。図１に示されるように、第１の方向、例えばＸ方向に沿って延伸する第１の金属層１０６は、ゲート線として機能することができ、第２の方向、例えばＹ方向に沿って延伸するデータ線１１２ｂは、データ線として機能することできる。また、第１の開口１１０は、第１のコンタクトホールとして機能することができ、第２の開口１１８は、第２のコンタクトホールとして機能することができる。ここでは、第１の開口１１０に形成された金属パッド１１２ａは、薄膜トランジスタ素子のドレイン領域を後に続いて形成される画素電極と電気的に接続するのに用いられ、第２の開口１１８は、第１の開口１１０と部分的に重なる。このため、金属パッド１１２ａの一部が露出され、第２の開口１１８に形成された透明電極１２０がデータ線１１２ｂに部分的に重なって接触し、電気的接続を形成する。透明電極１２０は、画素電極として機能することができる。薄膜トランジスタのソース領域（図示されていない）は、第２の金属層１１２のデータ線１１２ｂと電気的に接続され画像のデータを受信する。
図２は、図１のライン２−２に沿ったアレイ基板１０の断面を示す概略図である。
図２では、第３の絶縁層１０４は、半導体層１０２と第１の金属層１０６との間に配置され、薄膜トランジスタのゲート絶縁層として機能する。ドレイン領域１０２ａは、半導体層１０２の一部に形成され、第１の開口１１０は、第１の絶縁層１０８と第３の絶縁層１０４を貫通して形成され、ドレイン領域１０２ａの上面を部分的に露出させ、データ線１１２ｂは、第１の絶縁層１０８と第３の絶縁層１０４の表面の上方でコンフォーマルに（ｃｏｎｆｏｒｍａｌｌｙ）形成し、第１の開口１１０を充填する。データ線１１２ｂは、第１の開口１１０を介して、第１の絶縁層１０８と第３の絶縁層１０４の側壁面と、第１の開口１１０によって露出した半導体層１０２のドレイン領域１０２ａの上面とをカバーし、且つ接触する。
また、第２の絶縁層１１６に形成された第２の開口１１８は、画素領域Ｐの第１の開口１１０と部分的に重なるため、第１の絶縁層１０８の上方にある、第１の開口１１０の金属パッド１１２ａの一部が露出される。もう１つの実施形態では、第２の開口１１８は、第１の絶縁層１０８の上方および第１の開口１１０の側壁と底部の上方の金属パッド１１２ａを露出させることができる。これらの実施形態を問わず、透明電極１２０は第２の絶縁層１１６の上面の上方に形成されるだけでなく、第２の開口１１８にも形成され、第２の開口１１８で露出させた金属パッド１１２ａの部分に接触する。留意すべきことは、第２の開口１１８で露出した金属パッド１１２ａの面積は、第１の開口１１０で露出した半導体層１０２の上面の面積より大きい。言い換えれば、第２の開口１１８のサイズは、ソース領域（図示されていない）でなくドレイン領域１０２ａを露出させる第１の開口１１０のサイズより大きい。
図１〜図２に示されるように、第２の開口１１８は、第１の開口１１０と第１の金属層１０６との間に配置されるため、画素領域Ｐの透明電極１２０の被覆領域は、増大されることができ、それによって、画素領域Ｐの開口率を向上させる。
図１〜図２を更に参照すると、画素領域Ｐの第１の開口１１０と第２の開口１１８は、上から下にサイズが減少するテーパ状開口である。簡素化のため、第１の開口１１０と第２の開口１１８の最大のサイズのみが図１に示されているが、ドレイン領域１０２ａの第１の開口１１０と第２の開口１１８は、それぞれ幾何中心ＡとＢを有する。
図１に示されるように、画素領域Ｐの第１の開口１１０の幾何中心Ａと隣接する第２の開口１１８の幾何中心Ｂとの間の接続線Ａ−Ｂと、第１の金属層１０６には、上面から見て実質的に９０度の夾角αを有し、この接続線Ａ−Ｂは、第１の金属層１０６に垂直する。しかしながら、画素領域Ｐの透明電極１２０の被覆領域と、画素領域Ｐの有効な開口率とを増大させるために、第２の開口１１８の位置は、左側のデータ線１１２ｂ（図３参照）に近くなるように、あるいは、右側のデータ線１１２ｂ（図４参照）に近くなるように調整されることができ、これにより、画素領域Ｐの第１の開口１１０の幾何中心Ａと第２の開口１１８の幾何中心Ｂとの間の接続線Ａ−Ｂが第１の金属層１０６と垂直でなくなる。従って、接続線Ａ−Ｂと第１の金属層１０６は、９０度でない夾角αを有することができる。この夾角αは、０度超９０度未満であることができる。
図５〜図６は、もう１つの例示的なアレイ基板１０’を示す概略図である。図５は、アレイ基板１０’の概略上面図である。図６は、図５のライン６−６に沿ったアレイ基板１０’の断面を示す概略図である。ここでは、図５〜図６に示すアレイ基板１０’は、図１〜図２に示すアレイ基板１０を変更して得られる。従って、図５〜図６の同じ参照番号は、同じ構成要素を表しており、アレイ基板１０と１０’との間の違いは、以下のとおりである。
図５に示されるように、金属パッド１１２ａ、半導体層１０２の部分、およびそれに隣接する構成要素の相対位置は、金属パッド１１２ａと第２の開口１１８が第１の金属層１０６に部分的に重なるように更に調整されることができる。従って、透明電極１２０は、第２の開口１１８を部分的にだけ充填し、第２の絶縁層１１６の上面、第２の絶縁層１１６の側壁面の部分、および第２の開口１１８で露出した金属パッド１１２ａの上面と側壁面を部分的にカバーする。
図６に示されるように、図５のライン６−６に沿ったアレイ基板１０’の断面を示す概略図が示されている。ここでは、透明電極１２０は、第２の開口１１８を部分的にだけ充填し、第２の絶縁層１１６の上面、第２の絶縁層１１６の側壁面の部分、および第２の開口１１８で露出した金属パッド１１２ａの上面と側壁面を部分的にカバーし、上方にある金属パッド１１２ａは、下方の第１の金属層１０６に部分的に重なる。
する。
図５〜図６を更に参照すると、画素領域Ｐ内の第１の開口１１０と画素領域Ｐと金属層１０６に跨る第２の開口１１８は、その上から下にサイズが減少するテーパ状開口である。簡素化のため、第１の開口１１０と第２の開口１１８の最大のサイズのみが図５に示されているが、第１の開口１１０と第２の開口１１８は、それぞれ幾何中心ＡとＢを有する。
図５に示されるように、画素領域Ｐの第１の開口１１０の幾何中心Ａと隣接する第２の開口１１８の幾何中心Ｂとの間の接続線Ａ−Ｂと第１の金属線１０６は、実質的に９０度の夾角αを有し、これにより、この接続線Ａ−Ｂは、第１の金属層１０６に垂直する。しかしながら、画素領域Ｐの透明電極１２０の被覆領域と、画素領域Ｐの有効な開口率を増大させるために、第２の開口１１８の位置は、左側のデータ線１１２ｂ（図７参照）に近くなるように、または右側のデータ線１１２ｂ（図８参照）に近くなるように調整されることができ、これにより、画素領域Ｐの第１の開口１１０の幾何中心Ａと隣接する第２の開口１１８の幾何中心Ｂとの間の接続線Ａ−Ｂが金属層１０６と垂直でなくなる。従って、接続線Ａ−Ｂと金属層１０６は、９０度でない夾角αを有することができる。この夾角αは、０度超９０度未満であることができる。
図１〜図４に示された実施形態と同様に、第２の開口１１８は、アレイ基板１０’の第１の開口１１０と第１の金属層１０６との間の位置に形成されるため、画素領域Ｐの透明電極１２０の被覆領域は、増大されることができ、それによって、画素領域の開口率を向上させる。
図１〜図４および図５〜図８に示される実施形態では、基板１００は、ガラス、またはプラスチックなどの材料を含むことができ、半導体層１０２は、ポリシリコンなどの材料を含むことができ、第１の絶縁層１０８と第３の絶縁層１０４は、酸化ケイ素、窒化ケイ素、またはその組み合わせなどの同じまたは異なる材料を含むことができる。第１の金属層１０６は、タングステンまたはアルミニウムなどの材料を含むことができる。第２の絶縁層１１６は、スピンオンガラスなどの絶縁材料を含むことができる。金属パッド１１２ａとデータ線１１２ｂは、タングステンおよびアルミニウムなどの材料を含むことができ、同時に形成されることができる。透明電極１２０は、インジウムスズ酸化物（ＩＴＯ）などの透明導電材料を含むことができる。半導体層１０２の形状は、図示されているＵ形に限定されるものではなく、Ｌ形または他の形状であることもできる。上述の構成要素の製造は、従来のアレイ基板の製造によって作製されることができ、簡素化のためここでは説明しない。
図９は、本発明の実施形態に係る表示装置５００を示す概略断面図である。
図９に示されるように、表示装置５００は、アレイ基板３００、透明基板３５０、およびアレイ基板３００と透明基板３５０との間に配置された表示層４００を含む。１つの実施形態では、表示装置のアレイ基板３００は、図１〜図８に示されるアレイ基板１０と１０’を含み、且つ他の構成要素、例えば、画素電極と共通電極（図示されていない）を更に含むことができる。表示装置５００、例えば、液晶表示（ＬＣＤ）装置または有機発光ダイオード（ＯＬＥＤ）装置などの様々な実施形態に従って、表示層４００は、液晶層または有機発光ダイオード層を含むことができる。表示装置５００、例えば、液晶表示（ＬＣＤ）装置または有機発光ダイオード（ＯＬＥＤ）装置などの様々な実施形態に従って、第２の基板３５０は、他の構成要素、例えばカラーフィルター（図示されていない）などを含むことができ、第２の基板３５０は、ガラスまたはプラスチックなどの透明材料を含むことができる。
本発明は、実施例として、且つ望ましい実施の形態の観点から記述されているが、本発明は開示された実施形態に限定されるものではないということを理解されるべきである。逆に、（当業者には自明の）種々の変更及び同様の配置をカバーするものであることが意図される。よって、添付の特許請求の範囲は、最も広義な解釈が与えられ、全てのこのような変更及び同様の配置を含むべきである。
１０、１０’ アレイ基板
１００ 基板
１０２ 半導体層
１０２ａ ドレイン領域
１０４ 第３の絶縁層
１０６ 第１の金属層
１０８ 第１の絶縁層
１１０ 第１の開口
１１２ 第２の金属層
１１２ａ 金属パッド
１１２ｂ データ線
１１６ 第２の絶縁層
１１８ 第２の開口
１２０ 透明電極
３００ アレイ基板
３５０ 透明基板
４００ 表示層
５００ 表示装置
Ａ 幾何中心
Ｂ 幾何中心
Ｐ 画素領域
α 夾角

Claims (10)

  1. アレイに配列された複数の画素構造が定められたアレイ基板を含み、
    前記画素構造の各々は、
    基板と、
    前記基板の上方に配置された半導体層と、
    前記基板の上方に配置され、ゲート線として機能する第１の金属層と、
    前記半導体層の上方に配置され、前記半導体層の上面と第１の絶縁層の側壁面を露出させる第１の開口を含む第１の絶縁層と、
    前記第１の絶縁層の上方に配置され、且つ前記第１の開口を介して前記半導体層の前記上面と前記第１の絶縁層の前記側壁面の上方に形成された金属パッドと、
    前記金属パッドと前記第１の絶縁層の上方に配置され、前記第１の絶縁層の前記側壁面の上方の前記金属パッドを露出させる第２の開口を含む第２の絶縁層と、を含み、
    前記第１の開口、前記第２の開口、および前記第１の金属層の一方向に沿った順序は、前記第１の金属層、前記第２の開口、および前記第１の開口であり、
    前記第２の開口の底部が、前記第１の開口の底部と部分的に重なり、且つ前記第１の開口の底部の一部が前記第２の開口の底部の外側に配置される、
    表示装置。
  2. 前記第２の開口で露出した前記金属パッドの面積は、前記第１の開口で露出した前記半導体層の前記上面の面積より大きい、請求項１に記載の表示装置。
  3. 前記画素構造の各々は、第２の金属層を更に含み、前記第２の金属層は、前記金属パッドとデータ線を含み、前記データ線は、前記第１の金属層に部分的に重なる、請求項１に記載の表示装置。
  4. 前記ゲート線は、第１の方向に沿って離間して配置され、前記データ線は、第２の方向に沿って離間して配置され、前記第１の方向は、前記第２の方向と異なり、前記画素構造のうちの１つでは、前記半導体層は、前記の対応するデータ線と前記の対応する金属パッドと電気的に接続される、請求項３に記載の表示装置。
  5. 前記画素構造のうちの１つでは、前記第２の開口は、前記第１の開口と前記データ線との間にある、請求項４に記載の表示装置。
  6. 前記画素構造のうちの１つでは、前記第２の開口は、前記第１の金属層に部分的に重なる、請求項４に記載の表示装置。
  7. 前記画素構造のうちの１つでは、前記第１の開口は、第１の幾何中心を有し、前記第２の開口は、第２の幾何中心を有し、前記第１の幾何中心と前記第２の幾何中心との間の接続線と前記ゲート線は、夾角を有し、前記夾角は、０度超９０度未満である、請求項４に記載の表示装置。
  8. 透明基板と、
    前記透明基板と前記アレイ基板との間に配置された表示層と、を更に含む、請求項１に記載の表示装置。
  9. 前記画素構造の各々は、第１の透明電極を更に含み、前記の透明電極は、前記第２の開口を介して前記第２の金属層を電気的に接続する、請求項１に記載の表示装置。
  10. 前記表示層は、液晶層または有機発光ダイオード層である、請求項８に記載の表示装置。
JP2016007508A 2015-01-21 2016-01-19 表示装置 Active JP6816912B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104101901 2015-01-21
TW104101901A TWI577000B (zh) 2015-01-21 2015-01-21 顯示裝置

Publications (2)

Publication Number Publication Date
JP2016133811A JP2016133811A (ja) 2016-07-25
JP6816912B2 true JP6816912B2 (ja) 2021-01-20

Family

ID=56407755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016007508A Active JP6816912B2 (ja) 2015-01-21 2016-01-19 表示装置

Country Status (4)

Country Link
US (3) US9772535B2 (ja)
JP (1) JP6816912B2 (ja)
KR (1) KR101778364B1 (ja)
TW (1) TWI577000B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577000B (zh) * 2015-01-21 2017-04-01 群創光電股份有限公司 顯示裝置
KR20180047584A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 보조 전극을 포함하는 디스플레이 장치
CN106502012A (zh) * 2017-01-03 2017-03-15 深圳市华星光电技术有限公司 Ffs模式的阵列基板及其制作方法
TWI795632B (zh) * 2020-03-02 2023-03-11 友達光電股份有限公司 陣列基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010043175A1 (en) * 1996-10-22 2001-11-22 Masahiro Yasukawa Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
JP3463005B2 (ja) * 1999-07-19 2003-11-05 シャープ株式会社 液晶表示装置およびその製造方法
KR100475108B1 (ko) * 2001-12-22 2005-03-10 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조 방법
JP2003262885A (ja) * 2002-03-08 2003-09-19 Seiko Epson Corp 電気光学装置およびその製造方法、電子機器
JP4449953B2 (ja) * 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP2009021477A (ja) * 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
WO2010109719A1 (ja) * 2009-03-27 2010-09-30 シャープ株式会社 表示パネルおよび表示装置
US8698153B2 (en) * 2010-06-24 2014-04-15 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof
US9996210B2 (en) * 2011-06-30 2018-06-12 International Business Machines Corporation Enabling host active element content related actions on a client device within remote presentations
JP5834705B2 (ja) * 2011-09-28 2015-12-24 セイコーエプソン株式会社 電気光学装置、及び電子機器
CN103137616B (zh) * 2011-11-25 2017-04-26 上海天马微电子有限公司 Tft阵列基板及其形成方法、显示面板
WO2014054500A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 液晶表示装置
KR102015873B1 (ko) * 2013-01-03 2019-10-22 삼성디스플레이 주식회사 표시장치용 백플레인 및 그의 제조 방법
KR102007833B1 (ko) * 2013-04-30 2019-08-06 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
TWI520399B (zh) * 2013-05-31 2016-02-01 群創光電股份有限公司 有機發光裝置及其製造方法、以及包含其之影像顯示系統
CN103700669A (zh) 2013-12-19 2014-04-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR101798433B1 (ko) * 2014-12-31 2017-11-17 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치와 이의 제조방법
TWI577000B (zh) * 2015-01-21 2017-04-01 群創光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
JP2016133811A (ja) 2016-07-25
US10503038B2 (en) 2019-12-10
US9772535B2 (en) 2017-09-26
US20170343846A1 (en) 2017-11-30
US20180239182A1 (en) 2018-08-23
KR20160090233A (ko) 2016-07-29
US20160209690A1 (en) 2016-07-21
TW201628169A (zh) 2016-08-01
KR101778364B1 (ko) 2017-09-13
US9977304B2 (en) 2018-05-22
TWI577000B (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
US7417694B2 (en) Thin film transistor array panel and liquid crystal display including the panel
JP5390585B2 (ja) 垂直配向型液晶表示装置
TWI495942B (zh) 畫素結構、顯示面板與畫素結構的製作方法
CN108717245B (zh) 显示面板和显示装置
US10503038B2 (en) Display device
JP6892065B2 (ja) 表示パネル
JP5806383B2 (ja) 液晶表示装置
US9626014B2 (en) Touch display panel and manufacturing method thereof
US20150116605A1 (en) Display panel
CN105824160B (zh) 显示面板
US8325299B2 (en) Liquid crystal display device and manufacturing method for same
KR101793331B1 (ko) 디스플레이 디바이스
US10890815B2 (en) Display apparatus
US10234716B2 (en) Liquid crystal display device
CN110112145B (zh) 显示装置
TWI744029B (zh) 顯示面板
JP2010122379A (ja) 液晶表示装置及び有機ｅｌ表示装置
US20200272000A1 (en) Display apparatus
US20100033665A1 (en) Liquid crystal display device
TWI446539B (zh) 半導體結構
JP2008116529A (ja) 液晶表示パネルの製造方法及び液晶表示パネル
JP2008102230A (ja) 電気光学装置
JP2007156049A (ja) 液晶表示装置の配線パターン

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170706

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20170713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201218

R150 Certificate of patent or registration of utility model

Ref document number: 6816912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250