CN107068691B - 阵列基板和阵列基板的制作方法 - Google Patents

阵列基板和阵列基板的制作方法 Download PDF

Info

Publication number
CN107068691B
CN107068691B CN201710191525.1A CN201710191525A CN107068691B CN 107068691 B CN107068691 B CN 107068691B CN 201710191525 A CN201710191525 A CN 201710191525A CN 107068691 B CN107068691 B CN 107068691B
Authority
CN
China
Prior art keywords
electrode
layer
photoresist pattern
metal
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710191525.1A
Other languages
English (en)
Other versions
CN107068691A (zh
Inventor
莫英华
曹兆铿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201710191525.1A priority Critical patent/CN107068691B/zh
Publication of CN107068691A publication Critical patent/CN107068691A/zh
Application granted granted Critical
Publication of CN107068691B publication Critical patent/CN107068691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种阵列基板和阵列基板的制作方法。阵列基板包括设置在衬底基板上的栅极、像素电极、栅绝缘层、钝化层和公共电极；栅极包括第一透明电极和第一金属电极，像素电极包括第三透明电极，第一金属电极位于第一透明电极远离衬底基板的一侧，第一透明电极和第三透明电极位于同一层，栅绝缘层覆盖栅极，栅极与像素电极彼此绝缘；钝化层覆盖像素电极，公共电极位于钝化层远离衬底基板的一侧，公共电极和像素电极在彼此交叠的区域与栅绝缘层不相交叠；漏极与像素电极电连接。按照本申请的方案，通过设置公共电极和像素电极在交叠的区域与栅绝缘层不交叠，从而减少了两电极之间的绝缘层数量，增强了两电极之间的横向电场强度。

Description

阵列基板和阵列基板的制作方法
技术领域
本申请一般涉及显示技术领域，尤其涉及一种阵列基板和阵列基板的制作方法。
背景技术
液晶显示器是目前使用最广泛的一种平板显示器，可为各种电子设备如移动电话、个人数字助理(PDA)、数字相机以及计算机等提供具有高分辨率彩色屏幕。其中，FFS(Fringe Field Switching，边缘场开关技术)模式的液晶显示器以其观看视角广以及开口率高等特点受到广大用户的喜爱。
FFS模式的阵列基板一般可包括栅极、栅绝缘层、半导体层、源漏极、像素电极、公共电极和钝化层。为了降低制作成本，FFS阵列基板的制作方法已经从最初的7mask(光刻掩膜版)技术发展为目前的4mask技术，4个掩膜版分别用于：形成图案化的栅极和像素电极、形成图案化的栅绝缘层/半导体层/源漏极、形成图案化的钝化层以及形成图案化的公共电极。
在FFS阵列基板的制作过程中，发明人发现：现有的4mask技术虽然降低了生产成本，却增加了公共电极与像素电极之间的绝缘层的数量，例如，至少可包括栅绝缘层和钝化层等，从而使得公共电极与像素电极之间的横向电场强度变弱。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种阵列基板和阵列基板的制作方法，以期解决现有技术中存在的技术问题。
根据本申请的一个方面，提供了一种阵列基板，包括设置在衬底基板上的栅极、像素电极、栅绝缘层、半导体层、源极、漏极、钝化层、公共电极和连接电极。其中，栅极包括第一透明电极和第一金属电极，像素电极包括第三透明电极，第一金属电极位于第一透明电极远离衬底基板的一侧，第一透明电极和第三透明电极位于同一层，栅绝缘层覆盖栅极，栅极与像素电极彼此绝缘；钝化层覆盖源极、漏极和像素电极，公共电极位于钝化层远离衬底基板的一侧，公共电极和像素电极在彼此交叠的区域与栅绝缘层不相交叠；连接电极与漏极和像素电极电连接。
根据本申请的另一方面还提供了一种阵列基板的制作方法，包括：在衬底基板上依次沉积第一透明导电层、第一金属导电层和第一光刻胶层；使用第一掩膜版使第一透明导电层和第一金属导电层形成栅极和像素电极；在栅极和像素电极上依次沉积第一绝缘层、本征非晶硅层、掺杂非晶硅层、第二金属导电层和第二光刻胶层；使用第二掩膜版使第一绝缘层形成栅绝缘层，使本征非晶硅层和掺杂非晶硅层形成半导体层，使第二金属导电层形成源极和漏极；在源极、漏极和像素电极上依次沉积第二绝缘层和第三光刻胶层；使用第三掩膜版使第二绝缘层形成钝化层；在钝化层上依次沉积第二透明导电层和第四光刻胶层；以及使用第四掩膜版使第二透明导电层形成公共电极和连接电极，公共电极和像素电极在彼此交叠的区域与栅绝缘层不相交叠，连接电极与漏极和像素电极电连接。
本申请提供的阵列基板，通过设置公共电极和像素电极在彼此交叠的区域与栅绝缘层不相交叠，从而减少了公共电极与像素电极之间的绝缘层数量，增强了公共电极与像素电极之间的横向电场强度。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1示出了本申请第一实施例的阵列基板的示意图；
图2A～图2D示出了本申请第一实施例的阵列基板的制作工艺的俯视图；
图3A～图3M示出了本申请第一实施例的阵列基板的制作工艺的截面图；
图4示出了本申请第二实施例的阵列基板的示意图；
图5A和图5B示出了本申请第二实施例的阵列基板的部分制作工艺的俯视图；
图6A～图6J示出了本申请第二实施例的阵列基板的部分制作工艺的截面图；
图7A示出了本申请第三实施例的阵列基板的俯视图；
图7B为图7A沿线EF的截面图；
图8A和图8B示出了本申请第三实施例的阵列基板的部分制作工艺的示意图；
图9A示出了本申请第四实施例的阵列基板的俯视图；
图9B为图9A沿线GH的截面图；
图10A和图10B示出了本申请第四实施例的阵列基板的部分制作工艺的示意图；
图11示出了本申请阵列基板的制作方法的一个实施例的示意性流程图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图1示出了本申请第一实施例的阵列基板的示意图。
如图1所示，阵列基板可包括设置在衬底基板101上的栅极111、像素电极112、栅绝缘层113、半导体层、源极116a、漏极116b、钝化层117、公共电极118b和连接电极118a。
其中，栅极111可包括第一透明电极102a和第一金属电极103a，第一金属电极103a可位于第一透明电极102a远离衬底基板101的一侧；像素电极112可包括第三透明电极102b，第一透明电极102a和第三透明电极102b可位于同一层；栅极111与像素电极112可彼此绝缘。
半导体层可包括有源层114和欧姆接触层115，有源层114可包括在源极116a和漏极116b之间的沟道区123。
栅绝缘层113可覆盖栅极111，钝化层117可覆盖源极116a、漏极116b和像素电极112，公共电极118b可位于钝化层117远离衬底基板101的一侧，公共电极118b和像素电极112在彼此交叠的区域可与栅绝缘层113不相交叠，连接电极118a可与漏极116b和像素电极112电连接。
本实施例中，由于公共电极和像素电极在彼此交叠的区域与栅绝缘层没有交叠，公共电极和像素电极之间的绝缘层可仅包括钝化层，使得公共电极和像素电极之间的间距(相当于形成两电极之间的横向电场的极板间距)变小，从而增强了公共电极与像素电极之间的横向电场强度。
可选地，阵列基板还可包括扫描线和数据线。扫描线可包括第二透明电极和第二金属电极，第二透明电极和第一透明电极可位于同一层，第二金属电极和第一金属电极可位于同一层，第二金属电极可覆盖与数据线交叠的第二透明电极的区域。
其中，扫描线可与栅极111彼此电连接，数据线可与源极116a彼此电连接。扫描线和数据线彼此绝缘交叉，形成包括多个像素的像素阵列。
可选地，钝化层117可设置有暴露漏极116b的一部分的第一接触孔K1和暴露像素电极112的一部分的第二接触孔K2。这样，连接电极118a可通过第一接触孔K1与漏极116b电连接并可通过第二接触孔K2与像素电极112电连接。
可选地，公共电极118b在像素区域可具有多个长条状的开口118c。
通过设置多个长条状的开口118c，公共电极118b和像素电极112在每个开口区域都可以形成横向电场，从而使液晶分子在横向电场的作用下，沿与阵列基板平行的方向旋转，实现画面显示。
下面结合图2A～图2D以及图3A～图3M来描述制作本实施例的阵列基板的工艺流程。
图2A～图2D示出了本申请第一实施例的阵列基板的制作工艺的俯视图，图3A～图3M示出了本申请第一实施例的阵列基板的制作工艺的截面图。其中，图3C、图3H、图3K和图3M分别为图2A～图2D沿线AB的截面图。
首先，在衬底基板101上依次沉积第一透明导电层、第一金属导电层和第一光刻胶层，然后使用第一掩膜版使第一透明导电层和第一金属导电层形成栅极111和像素电极112，如图2A所示。
可选地，栅极111和像素电极112通过一次光刻形成。
由于像素电极112(即，第三透明电极102b)和栅极111的第一透明电极102a可位于同一层，可使用一个掩膜版通过一次光刻在形成栅极111的同时形成像素电极112。
下面结合图3A～图3C来描述栅极111和像素电极112的具体形成步骤。
在衬底基板101上依次沉积第一透明导电层102、第一金属导电层103和第一光刻胶层151，然后使用第一掩膜版161对第一光刻胶层151进行曝光，如图3A所示。
其中，第一金属导电层103位于第一透明导电层102远离衬底基板101的一侧，第一掩膜版161具有光可完全通过的透光区161c和光不能通过的不透光区161a。
对曝光后的第一光刻胶层151进行显影，被透光区161c覆盖的光刻胶被去除，被不透光区161a覆盖的光刻胶被保留，从而形成第一光刻胶图案151a，如图3B所示。
其中，第一光刻胶图案151a覆盖第一金属导电层103在待形成栅极111的区域和待形成像素电极112的区域的部分。
通过刻蚀工艺去除第一金属导电层103和第一透明导电层102中没有被第一光刻胶图案151a覆盖的区域，第一金属导电层103中被第一光刻胶图案151a覆盖的区域(例如，第一金属电极103a和第三金属电极103b)和第一透明导电层102中被第一光刻胶图案151a覆盖的区域(例如，第一透明电极102a和第三透明电极102b)被保留，刻蚀工艺完成之后剥离第一光刻胶图案151a，如图3C所示。
其中，第一透明电极102a和第一金属电极103a形成栅极111，第三透明电极102b形成像素电极112。
在这里，像素电极112上覆盖有第三金属电极103b，第三金属电极103b将在后续的工艺中被刻蚀。
此外，当阵列基板还包括扫描线121(如图2A所示)时，第一光刻胶图案151a还覆盖第一金属导电层103中待形成扫描线121的区域。这样，第一金属导电层103和第一透明导电层102中被第一光刻胶图案151a覆盖的区域也被保留，形成第二透明电极和第二金属电极，进而形成扫描线121。
通过以上步骤，实现了只用一个掩膜版(例如，第一掩膜版161)完成阵列基板的栅极111和像素电极112的制作。
接下来，在栅极111和像素电极112上依次沉积第一绝缘层、本征非晶硅层、掺杂非晶硅层、第二金属导电层和第二光刻胶层；然后使用第二掩膜版使第一绝缘层形成栅绝缘层113，使本征非晶硅层和掺杂非晶硅层形成半导体层，使第二金属导电层形成源极116a和漏极116b，如图2B所示。
可选地，栅绝缘层113、半导体层、源极116a和漏极116b通过一次光刻形成。
下面结合图3D～图3H来描述栅绝缘层113、半导体层、源极116a和漏极116b的具体形成步骤。
在栅极111和像素电极112(以及覆盖在像素电极112上的第三金属电极103b)上依次沉积第一绝缘层104、本征非晶硅层105、掺杂非晶硅层106、第二金属导电层107和第二光刻胶层152，然后使用第二掩膜版162对第二光刻胶层152进行曝光，如图3D所示。
由于栅绝缘层113、半导体层和源漏电极层的形成图案不同，要通过一次光刻形成，需要第二掩膜版162能使第二光刻胶层152形成具有厚度差的光刻胶图案。
可选地，第二掩膜版162为半色调掩膜版。
其中，第二掩膜版162具有光可完全通过的透光区162c、光可部分通过的半透光区162b和光不能通过的不透光区162a。这里，半透光区指的是光的透过率介于不透光区和透光区之间的区域。
对曝光后的第二光刻胶层152进行显影，被透光区162c覆盖的光刻胶被去除，被半透光区162b覆盖的部分厚度的光刻胶被去除而形成具有第四厚度的第四光刻胶图案152b，被不透光区162a覆盖的光刻胶被保留而形成具有第三厚度的第三光刻胶图案152a，如图3E所示。
其中，第三光刻胶图案152a覆盖待形成源极116a的区域和待形成漏极116b的区域，第四光刻胶图案152b覆盖待形成沟道区123的区域，并且第三厚度大于第四厚度。
通过刻蚀工艺去除第二金属导电层107、掺杂非晶硅层106和本征非晶硅层105中没有被第三光刻胶图案152a和第四光刻胶图案152b覆盖的区域，但保留第一绝缘层104，形成有源层114。此外，被第三光刻胶图案152a和第四光刻胶图案152b覆盖的部分第二金属导电层107’和部分掺杂非晶硅层106’也被保留，如图3F所示。
通过灰化工艺去除第四光刻胶图案152b而将待形成沟道区123的区域暴露，同时第三光刻胶图案152a的厚度相应地减小而形成灰化后的第三光刻胶图案152a’，如图3G所示。
通过刻蚀工艺，首先去除部分第二金属导电层107’中没有被灰化后的第三光刻胶图案152a’覆盖的区域(从而形成源极116a和漏极116b)，然后去除部分掺杂非晶硅层106’中没有被灰化后的第三光刻胶图案152a’覆盖的区域(从而形成欧姆接触层115)并去除第一绝缘层104和第三金属电极103b(即，第一金属导电层)中没有被灰化后的第三光刻胶图案152a’覆盖的区域(从而形成栅绝缘层113，并将像素电极112暴露出来)，有源层114在源极116a和漏极116b之间的区域形成沟道区123，刻蚀完成之后剥离灰化后的第三光刻胶图案152a’，如图3H所示。
需要注意的是，本实施例中，对部分掺杂非晶硅层106’和第一绝缘层104的刻蚀顺序并不做限定，可以依次刻蚀，例如，先刻蚀部分掺杂非晶硅层106’后刻蚀第一绝缘层104或先刻蚀第一绝缘层104后刻蚀部分掺杂非晶硅层106’，也可以同时对两层进行刻蚀。只要部分第二金属导电层107’先于第一绝缘层104刻蚀即可，本领域的技术人员可以根据实际应用场景的需要进行设定。
通过上述工艺实现了将像素电极112上的各层(尤其是栅绝缘层113)去除，以便于在后续工艺中将钝化层117直接形成在像素电极112上。
可以理解的是，为了减少公共电极118b和像素电极112之间绝缘层的数量(或厚度)，在待形成的公共电极118b和像素电极112彼此交叠的区域中的栅绝缘层113被刻蚀。
另外，当阵列基板还包括数据线122(如图2B所示)时，第三光刻胶图案152a还覆盖待形成数据线122的区域。
此外，当阵列基板还包括扫描线121和数据线122时，由于数据线122与扫描线121绝缘交叉，第三光刻胶图案152a可仅覆盖扫描线121与数据线122交叠的区域，因此与数据线122不相交叠的第二金属电极的区域在图3F所示的刻蚀工艺中被去除。
通过以上步骤，实现了只用一个掩膜版(例如，第二掩膜版162)完成阵列基板的栅绝缘层113、半导体层、源极116a和漏极116b的制作。
可以理解的是，第二掩膜版162也可以是其他合适的掩膜版，例如，衍射掩膜版，双色调掩膜版等，只要能使第二光刻胶层152形成具有厚度差的光刻胶图案即可，本领域的技术人员可根据实际应用场景的需要来设置。
接下来，在源极116a、漏极116b和像素电极112上依次沉积第二绝缘层和第三光刻胶层，然后使用第三掩膜版使第二绝缘层形成钝化层117，如图2C所示。
下面结合图3I～图3K来描述钝化层117的具体形成步骤。
在源极116a、漏极116b和像素电极112上依次沉积第二绝缘层108和第三光刻胶层153，然后使用第三掩膜版163对第三光刻胶层153进行曝光，如图3I所示。
对曝光后的第三光刻胶层153进行显影，形成第五光刻胶图案153a，如图3J所示。
通过刻蚀工艺去除第二绝缘层108中没有被第五光刻胶图案153a覆盖的区域，形成钝化层117，刻蚀完成之后剥离第五光刻胶图案153a，如图3K所示。
此外，在刻蚀第二绝缘层108时，还可形成暴露漏极116b的一部分的第一接触孔K1和暴露像素电极112的一部分的第二接触孔K2。
通过以上步骤，完成了钝化层117的制作。
最后，在钝化层117上依次沉积第二透明导电层和第四光刻胶层，然后使用第四掩膜版使第二透明导电层形成公共电极118b和连接电极118a，如图2D所示。
下面结合图3L～图3M来描述公共电极118b和连接电极118a的具体形成步骤。
在钝化层117上依次沉积第二透明导电层109和第四光刻胶层154，然后使用第四掩膜版164对第四光刻胶层154进行曝光，如图3L所示。
对曝光后的第四光刻胶层154进行显影，形成第六光刻胶图案，然后通过刻蚀工艺去除第二透明导电层109中没有被第六光刻胶图案覆盖的区域，形成公共电极118b和连接电极118a，刻蚀完成之后剥离第六光刻胶图案，如图3M所示。
其中，连接电极118a可与漏极116b和像素电极112电连接，例如，连接电极118a可通过第一接触孔K1与漏极116b电连接并可通过第二接触孔K2与像素电极112电连接。
由此，完成了本申请第一实施例的阵列基板的制作。从上述步骤可知，整个工艺仅需要4个掩膜版(其中可包括一个能形成具有厚度差的光刻胶图案的掩膜版，例如，半色调掩膜版)，也就是说，在不增加掩膜版数量的情况下，减少了公共电极118b与像素电极112之间绝缘层的数量(例如，可仅包括钝化层117)，从而增强了公共电极118b与像素电极112之间的横向电场强度。
可选地，第一透明导电层可由透明金属氧化物半导体掺杂离子而形成。
对于透明金属氧化物半导体，可通过增加氧化物中正离子的浓度或者降低氧离子的浓度，提高电导率，使其达到导体的性能。通常可采用离子注入的方式，例如，注入金属离子或氢离子等。
此外，适当增加膜厚可进一步提高第一透明导电层的电导率。
可选地，第一透明导电层的厚度可大于500nm。
继续参考图4，示出了本申请第二实施例的阵列基板的示意图。
与图1所示的实施例类似，本实施例中，阵列基板同样可包括设置在衬底基板201上的栅极211、扫描线221、像素电极212、栅绝缘层213、有源层214、欧姆接触层215、源极216a、漏极216b、数据线222、钝化层217、公共电极218b和连接电极218a。
栅极211同样可包括第一透明电极202a和第一金属电极203a，像素电极212同样可包括第三透明电极202c，扫描线221同样可包括第二透明电极202b和第二金属电极203b，第二金属电极203b同样可覆盖与数据线222交叠的第二透明电极202b的区域。
与图1所示的实施例不同的是，本实施例中，对扫描线221进行进一步的限定。如图4所示，第二金属电极203b还可覆盖与数据线222不相交叠的第二透明电极202b的区域，即第二金属电极203b可完全覆盖第二透明电极202b。
本实施例中，通过将第二金属电极设置为完全覆盖第二透明电极，在增强公共电极和像素电极之间横向电场强度的同时，还提高了扫描线的驱动能力(相对于透明电极，金属电极具有更高的电导率)，在显示期间可获得更稳定的扫描信号。
可选地，像素电极212还包括第三金属电极203c，第三金属电极203c和第一金属电极203a位于同一层，第三金属电极203c与连接电极218a电连接且与公共电极218b不相交叠。
通过在第三透明电极202c上设置第三金属电极203c(一般为块状)，减小了漏极216b和像素电极212之间的连接电阻，使施加到像素电极212上的信号电压更稳定。
下面结合图5A～图5B以及图6A～图6J来描述制作本实施例的阵列基板的工艺流程。
图5A～图5B示出了本申请第二实施例的阵列基板的部分制作工艺的俯视图，图6A～图6J示出了本申请第二实施例的阵列基板的部分制作工艺的截面图。其中，图6E和图6J分别为图5A和图5B沿线CD的截面图。
首先，在衬底基板201上依次沉积第一透明导电层、第一金属导电层和第一光刻胶层，然后使用第一掩膜版使第一透明导电层和第一金属导电层形成栅极211、扫描线221和像素电极212，如图5A所示。
在图2A所示的工艺中，像素电极112上的第一金属导电层(即，第三金属电极103b)在第二次光刻工艺中被刻蚀；而在图5A所示的工艺中，为了保留扫描线221上的第二金属电极203b，需要在第一次光刻工艺中，对像素电极212上的第一金属导电层进行刻蚀，因此第一掩膜版为能使第一光刻胶层形成具有厚度差的光刻胶图案的掩膜版，例如，半色调掩膜版。
下面结合图6A～图6E来描述栅极211、扫描线221和像素电极212的具体形成步骤。
在衬底基板201上依次沉积第一透明导电层202、第一金属导电层203和第一光刻胶层251，然后使用第一掩膜版261对第一光刻胶层251进行曝光，如图6A所示。其中，第一掩膜版261具有透光区261c、半透光区261b和不透光区261a。
对曝光后的第一光刻胶层251进行显影，被透光区261c覆盖的光刻胶被去除，被半透光区261b覆盖的部分厚度的光刻胶被去除而形成具有第二厚度的第二光刻胶图案251b，被不透光区261a覆盖的光刻胶被保留而形成具有第一厚度的第一光刻胶图案251a，如图6B所示。
其中，第一光刻胶图案251a覆盖待形成栅极211的区域和待形成扫描线221的区域，第二光刻胶图案251b覆盖待形成像素电极212的区域中没有被第一光刻胶图案251a覆盖的部分，第一厚度大于第二厚度。
当像素电极212还包括第三金属电极203c时，第一光刻胶图案251a还覆盖第一金属导电层203中待形成第三金属电极203c的区域。
通过刻蚀工艺去除第一金属导电层203和第一透明导电层202中没有被第一光刻胶图案251a和第二光刻胶图案251b覆盖的区域，第一金属导电层203中被第一光刻胶图案251a和第二光刻胶图案251b覆盖的区域(例如，第一金属电极203a、第二金属电极203b和部分第一金属导电层203’)和第一透明导电层202中被第一光刻胶图案251a和第二光刻胶图案251b覆盖的区域(例如，第一透明电极202a、第二透明电极202b和第三透明电极202c)被保留，如图6C所示。其中，第一金属电极203a和第一透明电极202a形成栅极211，第二金属电极203b和第二透明电极202b形成扫描线221。
通过灰化工艺去除第二光刻胶图案251b而将部分第一金属导电层203’中待刻蚀的部分暴露，同时第一光刻胶图案251a的厚度相应地减小而形成灰化后的第一光刻胶图案251a’，如图6D所示。
通过刻蚀工艺去除部分第一金属导电层203’没有被灰化后的第一光刻胶图案251a’覆盖的区域，刻蚀完成之后剥离灰化后的第一光刻胶图案251a’，如图6E所示。
当第一光刻胶图案251a’还覆盖部分第一金属导电层203’的一部分时，部分第一金属导电层203’被刻蚀之后可形成第三金属电极203c，第三透明电极202c和第三金属电极203c形成像素电极212。当第一光刻胶图案251a’未覆盖部分第一金属导电层203’时，部分第一金属导电层203’可全部被刻蚀，第三透明电极202c形成像素电极212。
接下来，在栅极211、扫描线221和像素电极212上依次沉积第一绝缘层、本征非晶硅层、掺杂非晶硅层、第二金属导电层和第二光刻胶层，然后使用第二掩膜版使第一绝缘层形成栅绝缘层213，使本征非晶硅层和掺杂非晶硅层形成半导体层，使第二金属导电层形成源极216a、漏极216b和数据线222，如图5B所示。
与图2B所示的工艺不同的是，由于要保留扫描线221上的第二金属电极203b，需要在刻蚀第二金属导电层之前保留第一绝缘层以避免第二金属电极203b被刻蚀，源极216a和漏极216b形成之后再刻蚀第一绝缘层。
下面结合图6F～图6J来描述栅绝缘层213、半导体层、源极216a、漏极216b和数据线222的具体形成步骤。
在栅极211、扫描线221和像素电极212上依次沉积第一绝缘层204、本征非晶硅层205、掺杂非晶硅层206、第二金属导电层207和第二光刻胶层252，然后使用第二掩膜版262对第二光刻胶层252进行曝光，如图6F所示。其中第二掩膜版262具有透光区262c、半透光区262b和不透光区262a。
对曝光后的第二光刻胶层252进行显影，被透光区262c覆盖的光刻胶被去除，被半透光区262b覆盖的部分厚度的光刻胶被去除而形成具有第四厚度的第四光刻胶图案252b，被不透光区262a覆盖的光刻胶被保留而形成具有第三厚度的第三光刻胶图案252a，如图6G所示。
其中，第三光刻胶图案252a覆盖待形成源极216a的区域、待形成漏极216b的区域和待形成数据线222的区域，第四光刻胶图案252b覆盖待形成沟道区的区域，并且第三厚度大于第四厚度。
通过刻蚀工艺去除第二金属导电层207、掺杂非晶硅层206和本征非晶硅层205中没有被第三光刻胶图案252a和第四光刻胶图案252b覆盖的区域，但保留第一绝缘层204，形成数据线222和有源层214。此外，被第三光刻胶图案252a和第四光刻胶图案252b覆盖的部分第二金属导电层207’、部分掺杂非晶硅层206’也被保留，如图6H所示。
通过灰化工艺去除第四光刻胶图案252b而将待形成沟道区的区域暴露，同时第三光刻胶图案252a的厚度相应地减小而形成灰化后的第三光刻胶图案252a’，如图6I所示。
通过刻蚀工艺，首先去除部分第二金属导电层207’中没有被灰化后的第三光刻胶图案252a’覆盖的区域(从而形成源极216a和漏极216b)，然后去除部分掺杂非晶硅层206’中没有被灰化后的第三光刻胶图案252a’覆盖的区域(从而形成欧姆接触层215)并去除第一绝缘层204中没有被灰化后的第三光刻胶图案252a’覆盖的区域(从而形成栅绝缘层213)，有源层214在源极216a和漏极216b之间的区域形成沟道区，刻蚀完成之后剥离灰化后的第三光刻胶图案252a’，如图6J所示。
需要注意的是，本实施例中，对部分掺杂非晶硅层206’和第一绝缘层204的刻蚀顺序并不做限定，可以依次刻蚀，例如，先刻蚀部分掺杂非晶硅层206’后刻蚀第一绝缘层204或先刻蚀第一绝缘层204后刻蚀部分掺杂非晶硅层206’，也可以同时对两层进行刻蚀。只要部分第二金属导电层207’先于第一绝缘层204刻蚀即可，本领域的技术人员可以根据实际应用场景的需要进行设定。
使用第三掩膜版形成钝化层217以及使用第四掩膜版形成公共电极218b和连接电极218a的具体步骤可以参考第一实施例中对应部分的描述，在此不作赘述。
从上述步骤可知，制作本申请第二实施例的阵列基板的整个工艺仅需要4个掩膜版(其中包括两个能形成具有厚度差的光刻胶图案的掩膜版，例如，半色调掩膜版)，即，在不增加掩膜版数量的情况下，不仅增强了公共电极218b与像素电极212之间的横向电场强度，还提高了扫描线221的驱动能力。
继续参考图7A和图7B，图7A示出了本申请第三实施例的阵列基板的俯视图，图7B为图7A沿线EF的截面图。
与图1所示的实施例类似，本实施例中，阵列基板同样可包括设置在衬底基板301上的栅极311、扫描线321、像素电极312、栅绝缘层313、有源层314、欧姆接触层315、源极316a、漏极316b、数据线322、钝化层317、公共电极318b和连接电极318a。
栅极311同样可包括第一透明电极302a和第一金属电极303a，像素电极312同样可包括第三透明电极302b。
与图1所示的实施例不同的是，如图7A和图7B所示，本实施例中，阵列基板还可包括公共电极线324，公共电极线324可包括第四透明电极302c和第四金属电极303c。其中，第四透明电极302c和第一透明电极302a位于同一层，第四金属电极303c和第一金属电极303a位于同一层，第四金属电极303c覆盖与数据线322交叠的第四透明电极302c的区域；公共电极线324与公共电极318b电连接。
本实施例中，公共电极和像素电极之间可仅包括钝化层，使得公共电极和像素电极之间的间距变小，从而增强了公共电极与像素电极之间的横向电场强度。
此外，由于公共电极线324与公共电极318b电连接，公共电极线324与像素电极312之间产生的横向电场可叠加到公共电极318b与像素电极312之间的横向电场上，从而进一步增强了公共电极318b与像素电极312之间的横向电场强度。另外，当公共电极318b呈离散分布时(例如，当各像素之间的公共电极彼此分离时)，还可通过公共电极线324向公共电极318b提供公共电压信号。
可选地，公共电极线通过设置在钝化层上的第三接触孔与公共电极电连接。
如图7B中所示，钝化层317上设置有第三接触孔K3，以暴露公共电极线324的一部分。公共电极线324通过第三接触孔K3与公共电极318b电连接，为了增大公共电极线324与公共电极318b的接触面积，第三接触孔K3可在公共电极线324的延伸方向上被设置为与公共电极线324的形状相似的条形。这样，当通过公共电极线324向公共电极318b提供公共电压信号时，可减小接触电阻(公共电极线324与公共电极318b在第三接触孔K3处的电阻)带来的信号损耗。
下面结合图8A和图8B来描述制作本实施例的阵列基板的工艺流程。
首先，在第一次光刻工艺中，第一光刻胶图案不仅覆盖待形成栅极311的区域和待形成像素电极312的区域，还覆盖待形成公共电极线324的区域，这样在形成第一金属电极303a、第一透明电极302a、第三金属电极303b、第三透明电极302b的同时，还形成了第四金属电极303c和第四透明电极302c，如图8A所示。
其次，在第二次光刻工艺中，由于待形成的数据线322与待形成的公共电极线324绝缘交叉，因此，第四金属电极303c在交叉区域的部分没有被刻蚀。这样，第四金属电极303c未被刻蚀的部分和第四透明电极302c形成公共电极线324，如图8B所示。
第三次光刻工艺和第四次光刻工艺与第一实施例的相同，在此不作赘述。
从上述步骤可知，制作本申请第三实施例的阵列基板的整个工艺同样仅需4个掩膜版(其中可仅包括一个能形成具有厚度差的光刻胶图案的掩膜版，例如半色调掩膜版)，即，在不增加制作成本的情况下，不仅增强了电场强度，还实现了通过公共电极线提供公共电压信号，并且由于公共电极线与公共电极之间的接触孔仅贯穿了一层绝缘膜(钝化层)，使公共电极线和公共电极之间的连接更加稳定。
继续参考图9A和图9B，图9A示出了本申请第四实施例的阵列基板的俯视图，图9B为图9A沿线GH的截面图。
与图7A和图7B所示的实施例类似，本实施例中，阵列基板同样可包括设置在衬底基板401上的栅极411、扫描线421、像素电极412、栅绝缘层413、有源层414、欧姆接触层415、源极416a、漏极416b、数据线422、钝化层417、公共电极418b、连接电极418a和公共电极线424。
栅极411同样可包括第一透明电极402a和第一金属电极403a，像素电极同样可包括第三透明电极402b，扫描线421同样可包括第二透明电极和第二金属电极(其中，第二金属电极覆盖与数据线交叠的第二透明电极的区域)，公共电极线424同样可包括第四透明电极402c和第四金属电极403c。
与图7A和图7B所示的实施例不同的是，本实施例进一步对公共电极线424进行了限定。如图9A和图9B所示，第四金属电极403c还覆盖与数据线422不相交叠的第四透明电极402c的区域，也就是说，第四金属电极403c完全覆盖第四透明电极402c。
本实施例中，通过保留公共电极线在像素区域的第四金属电极，使得第四金属电极完全覆盖第四透明电极，由于第四金属电极具有比第四透明电极更高的电导率，从而使得本实施例的阵列基板在第三实施例的基础上，进一步优化了公共电极与公共电极线之间的连接。
可选地，像素电极412还包括第三金属电极403b，第三金属电极403b和第一金属电极403a位于同一层，第三金属电极403b与连接电极418a电连接且与公共电极418b不相交叠。
通过在第三透明电极402b上设置第三金属电极403b(一般为块状)，减小了漏极416b和像素电极412之间的连接电阻，使施加到像素电极412上的信号电压更稳定。
可选地，第二金属电极还覆盖与数据线422不相交叠的第二透明电极的区域。
通过将第二金属电极设置为完全覆盖第二透明电极，提高了扫描线的驱动能力(相对于透明电极，金属电极具有更高的电导率)，在显示期间可获得更稳定的扫描信号。
下面结合图10A和图10B来描述制作本实施例的阵列基板的工艺流程。
首先，在第一次光刻工艺中，第一掩膜版为能够形成具有厚度差的光刻胶图案的掩膜版，例如，半色调掩膜版。这样，第一光刻胶图案不仅覆盖待形成栅极411和待形成扫描线421的区域，还覆盖待形成公共电压线424的区域，第二光刻胶图案覆盖待形成像素电极412的未被第一光刻胶图案覆盖的区域，从而在形成栅极411(第一金属电极403a和第一透明电极402a)、扫描线421和像素电极412(第三透明电极402b)的同时，形成公共电压线424(第四金属电极403c和第四透明电极402c)，如图10A所示。
此外，当像素电极412包括第三金属电极403b时，第一光刻胶图案还可覆盖待保留的第三金属电极403b的区域。
此外，当第二金属电极完全覆盖第二透明电极时，第一光刻胶图案还可覆盖待形成扫描线421的区域。
其次，在第二次光刻工艺中，由于要保留公共电极线424上的第四金属电极403c，需要在刻蚀第二金属电极层之前保留第一绝缘层以避免第四金属电极403c被刻蚀，源极416a和漏极416b形成之后再刻蚀第一绝缘层以形成栅绝缘层413并暴露像素电极412，如图10B所示。
第三次光刻工艺和第四次光刻工艺与第一实施例的相同，在此不作赘述。
从上述步骤可知，制作本申请第四实施例的阵列基板的整个工艺同样仅需4个掩膜版(其中可仅包括两个能形成具有厚度差的光刻胶图案的掩膜版，例如半色调掩膜版)，即，在不增加制作成本的情况下，在第三实施例的基础上，进一步优化了公共电极与公共电极线之间的连接。
此外，本申请还公开一种阵列基板的制作方法，用于制作包括上述各实施例的阵列基板。
图11示出了本申请阵列基板的制作方法的一个实施例的示意性流程图。
本实施例中，阵列基板的制作方法包括如下步骤：
步骤610，在衬底基板上依次沉积第一透明导电层、第一金属导电层和第一光刻胶层。
可选地，第一透明导电层由透明金属氧化物半导体掺杂离子而形成。例如，向透明金属氧化物半导体注入金属离子或氢离子等，以提高第一透明导电层的电导率。
可选地，第一透明导电层的厚度可大于500nm。
步骤620，使用第一掩膜版使第一透明导电层和第一金属导电层形成栅极和像素电极。
可选地，第一掩膜版可以不是能形成具有厚度差的光刻胶图案的掩膜版，步骤620可包括如下工艺：使用第一掩膜版通过光刻工艺使第一光刻胶层形成第一光刻胶图案，第一光刻胶图案覆盖第一金属导电层在待形成栅极的区域和待形成像素电极的区域的部分；通过刻蚀工艺去除第一金属导电层和第一透明导电层中没有被第一光刻胶图案覆盖的区域；以及去除第一光刻胶图案。
可选地，第一掩膜版可以是能形成具有厚度差的光刻胶图案的掩膜版，步骤620可包括如下工艺：使用第一掩膜版通过光刻工艺使第一光刻胶层形成具有第一厚度的第一光刻胶图案和具有第二厚度的第二光刻胶图案，第一光刻胶图案覆盖第一金属导电层中待形成栅极的区域，第二光刻胶图案覆盖第一金属导电层在待形成像素电极的区域中没有被第一光刻胶图案覆盖的部分，第一厚度大于第二厚度；通过刻蚀工艺去除第一金属导电层和第一透明导电层中没有被第一光刻胶图案和第二光刻胶图案覆盖的区域；通过灰化工艺使第一光刻胶图案变薄并去除第二光刻胶图案；通过刻蚀工艺去除第一金属导电层中没有被灰化后的第一光刻胶图案覆盖的区域；以及去除灰化后的第一光刻胶图案。
可选地，第一掩膜版可以是能形成具有厚度差的光刻胶图案的掩膜版，第一光刻胶图案还覆盖第一金属导电层在待形成像素电极的区域中与待形成的公共电极不相交叠的区域。
可选地，第一掩膜版可以是能形成具有厚度差的光刻胶图案的掩膜版，第一光刻胶图案还覆盖第一金属导电层中待形成扫描线的区域。
可选地，在形成栅极和像素电极的同时，还形成公共电极线；公共电极与公共电极线电连接，第一光刻胶图案还覆盖第一金属导电层中待形成公共电极线的区域。
步骤630，在栅极和像素电极上依次沉积第一绝缘层、本征非晶硅层、掺杂非晶硅层、第二金属导电层和第二光刻胶层。
步骤640，使用第二掩膜版使第一绝缘层形成栅绝缘层，使本征非晶硅层和掺杂非晶硅层形成半导体层，使第二金属导电层形成源极和漏极。
可选地，第一掩膜版可以不是能形成具有厚度差的光刻胶图案的掩膜版，步骤640可包括如下工艺：使用第二掩膜版通过光刻工艺使第二光刻胶层形成具有第三厚度的第三光刻胶图案和具有第四厚度的第四光刻胶图案，第三光刻胶图案覆盖第二金属导电层中待形成源极和漏极的区域，第四光刻胶图案覆盖第二金属导电层在待形成沟道区的区域的部分，第三厚度大于第四厚度；通过刻蚀工艺去除第二金属导电层、掺杂非晶硅层和本征非晶硅层中没有被第三光刻胶图案和第四光刻胶图案覆盖的区域；通过灰化工艺使第三光刻胶图案变薄并去除第四光刻胶图案；通过刻蚀工艺去除第二金属导电层、掺杂非晶硅层、所述第一绝缘层和所述第一金属导电层中没有被灰化后的第三光刻胶图案覆盖的区域；以及去除灰化后的第三光刻胶图案。
可选地，第一掩膜版可以是能形成具有厚度差的光刻胶图案的掩膜版，步骤640可包括如下工艺：使用第二掩膜版通过光刻工艺使第二光刻胶层形成具有第三厚度的第三光刻胶图案和具有第四厚度的第四光刻胶图案，第三光刻胶图案覆盖第二金属导电层中待形成源极和漏极的区域，第四光刻胶图案覆盖第二金属导电层在待形成沟道区的区域的部分，第三厚度大于第四厚度；通过刻蚀工艺去除第二金属导电层、掺杂非晶硅层和本征非晶硅层中没有被第三光刻胶图案和第四光刻胶图案覆盖的区域；通过灰化工艺使第三光刻胶图案变薄并去除第四光刻胶图案；通过刻蚀工艺去除第二金属导电层、掺杂非晶硅层和第一绝缘层中没有被灰化后的第三光刻胶图案覆盖的区域；以及去除灰化后的第三光刻胶图案。
步骤650，在源极、漏极和像素电极上依次沉积第二绝缘层和第三光刻胶层。
步骤660，使用第三掩膜版使第二绝缘层形成钝化层。
可选地，当形成有公共电极线时，钝化层设置有暴露公共电极线的一部分的第三接触孔，公共电极通过第三接触孔与公共电极线电连接，第三接触孔在公共电极线的延伸方向上呈条形。
可选地，钝化层设置有暴露漏极的一部分的第一接触孔和暴露像素电极的一部分的第二接触孔，连接电极通过第一接触孔与漏极电连接并通过第二接触孔与像素电极电连接。
步骤670，在钝化层上依次沉积第二透明导电层和第四光刻胶层。
步骤680，使用第四掩膜版使第二透明导电层形成公共电极和连接电极。其中，公共电极和像素电极在彼此交叠的区域与栅绝缘层不相交叠，连接电极与漏极和像素电极电连接。
可选地，公共电极在像素区域具有多个长条状的开口。
本领域技术人员可以明白，在阵列基板的制作工艺中，除了本实施例公开的各工艺步骤之外，还包括其它的一些公知的工艺步骤(例如，形成衬底基板的工艺等)。为了不模糊本实施例的核心工艺步骤，在描述本实施例的阵列基板的制作方法时，略去了对这些公知的工艺步骤的描述。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (15)

1.一种阵列基板的制作方法，其特征在于，所述方法包括：
在衬底基板上依次沉积第一透明导电层、第一金属导电层和第一光刻胶层；
使用第一掩膜版使所述第一透明导电层和所述第一金属导电层形成栅极、像素电极和第三金属电极形成的结构，所述栅极包括第一透明电极和第一金属电极，所述像素电极包括第三透明电极；
在所述第一金属电极和所述第三金属电极上依次沉积第一绝缘层、本征非晶硅层、掺杂非晶硅层、第二金属导电层和第二光刻胶层；
使用第二掩膜版形成栅绝缘层、半导体层、源极和漏极以及像素电极，包括：
刻蚀所述第二金属导电层，刻蚀所述第一绝缘层，使所述第一绝缘层形成栅绝缘层，使所述本征非晶硅层和所述掺杂非晶硅层形成半导体层，使所述第二金属导电层形成源极和漏极；
刻蚀所述第三金属电极，以露出所述第三透明电极，形成像素电极；
所述栅绝缘层覆盖所述栅极的所述第一透明电极和所述第一金属电极形成的第一侧面，所述第一侧面为所述第一透明电极和所述第一金属电极与平行于所述衬底基板的平面相交的面；
在所述源极、所述漏极和所述像素电极上依次沉积第二绝缘层和第三光刻胶层；
使用第三掩膜版使所述第二绝缘层形成钝化层，所述钝化层覆盖所述源极、所述漏极、所述像素电极以及至少部分所述半导体层，所述钝化层覆盖所述源极、所述半导体层和所述栅绝缘层形成的第二侧面，且所述钝化层覆盖所述漏极、所述半导体层和所述栅绝缘层形成的第三侧面，所述第二侧面为所述源极、所述半导体层和所述栅绝缘层与平行于所述衬底基板的平面相交的面，所述第三侧面为所述漏极、所述半导体层和所述栅绝缘层与平行于所述衬底基板的平面相交的面；第一接触孔位于所述漏极远离所述衬底基板的一侧，所述钝化层暴露所述第一接触孔；
在所述钝化层上依次沉积第二透明导电层和第四光刻胶层；以及
使用第四掩膜版使所述第二透明导电层形成公共电极和连接电极，所述公共电极和所述像素电极在彼此交叠的区域与所述栅绝缘层不相交叠，所述连接电极与所述漏极和所述像素电极电连接。
2.根据权利要求1所述的方法，其特征在于，所述使用第一掩膜版使所述第一透明导电层和所述第一金属导电层形成栅极、像素电极和第三金属电极形成的结构的步骤包括：
使用所述第一掩膜版通过光刻工艺使所述第一光刻胶层形成第一光刻胶图案，所述第一光刻胶图案覆盖所述第一金属导电层在待形成所述栅极的区域和待形成所述像素电极和第三金属电极形成的结构的区域的部分；
通过刻蚀工艺去除所述第一金属导电层和所述第一透明导电层中没有被所述第一光刻胶图案覆盖的区域；以及
去除所述第一光刻胶图案。
3.根据权利要求2所述的方法，其特征在于，使用所述第一掩膜版在形成所述栅极、所述像素电极和所述第三金属电极形成的结构的同时，还形成公共电极线；
所述公共电极与所述公共电极线电连接，所述第一光刻胶图案还覆盖所述第一金属导电层中待形成所述公共电极线的区域。
4.根据权利要求2所述的方法，其特征在于，所述使用第二掩膜版使所述第一绝缘层形成栅绝缘层，使所述本征非晶硅层和所述掺杂非晶硅层形成半导体层，使所述第二金属导电层形成源极和漏极的步骤包括：
使用所述第二掩膜版通过光刻工艺使所述第二光刻胶层形成具有第三厚度的第三光刻胶图案和具有第四厚度的第四光刻胶图案，所述第三光刻胶图案覆盖所述第二金属导电层中待形成所述源极和所述漏极的区域，所述第四光刻胶图案覆盖所述第二金属导电层在待形成沟道区的区域的部分，所述第三厚度大于所述第四厚度；
通过刻蚀工艺去除所述第二金属导电层、所述掺杂非晶硅层和所述本征非晶硅层中没有被所述第三光刻胶图案和所述第四光刻胶图案覆盖的区域；
通过灰化工艺使所述第三光刻胶图案变薄并去除所述第四光刻胶图案；
通过刻蚀工艺去除所述第二金属导电层、所述掺杂非晶硅层、所述第一绝缘层和所述第一金属导电层中没有被灰化后的第三光刻胶图案覆盖的区域；以及
去除所述灰化后的第三光刻胶图案。
5.根据权利要求1所述的方法，其特征在于，所述第一透明导电层由透明金属氧化物半导体掺杂离子而形成。
6.根据权利要求1所述的方法，其特征在于，所述第一透明导电层的厚度大于500nm。
7.根据权利要求3所述的方法，其特征在于，所述钝化层设置有暴露所述公共电极线的一部分的第三接触孔，所述公共电极通过所述第三接触孔与所述公共电极线电连接，所述第三接触孔在所述公共电极线的延伸方向上呈条形。
8.根据权利要求1所述的方法，其特征在于，所述钝化层设置有暴露所述漏极的一部分的第一接触孔和暴露所述像素电极的一部分的第二接触孔，所述连接电极通过所述第一接触孔与所述漏极电连接并通过所述第二接触孔与所述像素电极电连接。
9.根据权利要求1所述的方法，其特征在于，所述公共电极在像素区域具有多个长条状的开口。
10.一种阵列基板的制作方法，其特征在于，所述方法包括：
在衬底基板上依次沉积第一透明导电层、第一金属导电层和第一光刻胶层；
使用第一掩膜版使所述第一透明导电层和所述第一金属导电层形成栅极、像素电极和第三金属电极形成的结构，包括：
使用所述第一掩膜版通过光刻工艺使所述第一光刻胶层形成具有第一厚度的第一光刻胶图案和具有第二厚度的第二光刻胶图案，所述第一光刻胶图案覆盖所述第一金属导电层中待形成所述栅极的区域，所述第二光刻胶图案覆盖所述第一金属导电层在待形成所述像素电极的区域中没有被所述第一光刻胶图案覆盖的部分，所述第一厚度大于所述第二厚度；
通过刻蚀工艺去除所述第一金属导电层和所述第一透明导电层中没有被所述第一光刻胶图案和所述第二光刻胶图案覆盖的区域；
通过灰化工艺使所述第一光刻胶图案变薄并去除所述第二光刻胶图案；
通过刻蚀工艺去除所述第一金属导电层中没有被灰化后的第一光刻胶图案覆盖的区域；以及
去除所述灰化后的第一光刻胶图案；
在所述第一金属导电层上依次沉积第一绝缘层、本征非晶硅层、掺杂非晶硅层、第二金属导电层和第二光刻胶层；
使用第二掩膜版形成栅绝缘层、半导体层、源极和漏极，包括：
刻蚀所述第二金属导电层，刻蚀所述第一绝缘层，使所述第一绝缘层形成栅绝缘层，使所述本征非晶硅层和所述掺杂非晶硅层形成半导体层，使所述第二金属导电层形成源极和漏极；
所述栅绝缘层覆盖所述栅极的所述第一透明电极和所述第一金属电极形成的第一侧面，所述第一侧面为所述第一透明电极和所述第一金属电极与平行于所述衬底基板的平面相交的面；
在所述源极、所述漏极和所述像素电极上依次沉积第二绝缘层和第三光刻胶层；
使用第三掩膜版使所述第二绝缘层形成钝化层，所述钝化层覆盖所述源极、所述漏极、所述像素电极以及至少部分所述半导体层，所述钝化层覆盖所述源极、所述半导体层和所述栅绝缘层形成的第二侧面，且所述钝化层覆盖所述漏极、所述半导体层和所述栅绝缘层形成的第三侧面，所述第二侧面为所述源极、所述半导体层和所述栅绝缘层与平行于所述衬底基板的平面相交的面，所述第三侧面为所述漏极、所述半导体层和所述栅绝缘层与平行于所述衬底基板的平面相交的面；第一接触孔位于所述漏极远离所述衬底基板的一侧，所述钝化层暴露所述第一接触孔；
在所述钝化层上依次沉积第二透明导电层和第四光刻胶层；以及
使用第四掩膜版使所述第二透明导电层形成公共电极和连接电极，所述公共电极和所述像素电极在彼此交叠的区域与所述栅绝缘层不相交叠，所述连接电极与所述漏极和所述像素电极电连接。
11.根据权利要求10所述的方法，其特征在于，使用所述第一掩膜版在形成所述栅极、所述像素电极和所述第三金属电极形成的结构的同时，还形成公共电极线；
所述公共电极与所述公共电极线电连接，所述第一光刻胶图案还覆盖所述第一金属导电层中待形成所述公共电极线的区域。
12.根据权利要求10所述的方法，其特征在于，所述使用第二掩膜版使所述第一绝缘层形成栅绝缘层，使所述本征非晶硅层和所述掺杂非晶硅层形成半导体层，使所述第二金属导电层形成源极和漏极的步骤包括：
使用所述第二掩膜版通过光刻工艺使所述第二光刻胶层形成具有第三厚度的第三光刻胶图案和具有第四厚度的第四光刻胶图案，所述第三光刻胶图案覆盖所述第二金属导电层中待形成所述源极和所述漏极的区域，所述第四光刻胶图案覆盖所述第二金属导电层在待形成沟道区的区域的部分，所述第三厚度大于所述第四厚度；
通过刻蚀工艺去除所述第二金属导电层、所述掺杂非晶硅层和所述本征非晶硅层中没有被所述第三光刻胶图案和所述第四光刻胶图案覆盖的区域；
通过灰化工艺使所述第三光刻胶图案变薄并去除所述第四光刻胶图案；
通过刻蚀工艺去除所述第二金属导电层、所述掺杂非晶硅层和所述第一绝缘层中没有被灰化后的第三光刻胶图案覆盖的区域；以及
去除所述灰化后的第三光刻胶图案。
13.根据权利要求10所述的方法，其特征在于，所述第一光刻胶图案还覆盖所述第一金属导电层在待形成所述像素电极的区域与待形成的所述公共电极不相交叠的区域的部分。
14.根据权利要求10所述的方法，其特征在于，所述第一光刻胶图案还覆盖所述第一金属导电层中待形成扫描线的区域。
15.根据权利要求11所述的方法，其特征在于，所述钝化层设置有暴露所述公共电极线的一部分的第三接触孔，所述公共电极通过所述第三接触孔与所述公共电极线电连接，所述第三接触孔在所述公共电极线的延伸方向上呈条形。
CN201710191525.1A 2017-03-28 2017-03-28 阵列基板和阵列基板的制作方法 Active CN107068691B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710191525.1A CN107068691B (zh) 2017-03-28 2017-03-28 阵列基板和阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710191525.1A CN107068691B (zh) 2017-03-28 2017-03-28 阵列基板和阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN107068691A CN107068691A (zh) 2017-08-18
CN107068691B true CN107068691B (zh) 2020-10-23

Family

ID=59621230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710191525.1A Active CN107068691B (zh) 2017-03-28 2017-03-28 阵列基板和阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN107068691B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662526B (zh) * 2018-05-02 2019-06-11 友達光電股份有限公司 半導體結構及畫素結構
CN108594547B (zh) * 2018-05-02 2021-08-10 京东方科技集团股份有限公司 像素结构及其制作方法、阵列基板和显示装置
TWI669557B (zh) * 2018-05-31 2019-08-21 友達光電股份有限公司 畫素結構與顯示裝置
TWI657299B (zh) * 2018-05-31 2019-04-21 友達光電股份有限公司 畫素結構與顯示裝置
CN113690181B (zh) * 2021-08-19 2024-03-12 昆山龙腾光电股份有限公司 Tft阵列基板及其制作方法
CN117795410A (zh) * 2022-07-29 2024-03-29 京东方科技集团股份有限公司 液晶手写板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094041A1 (en) * 2003-11-03 2005-05-05 Lg.Philips Lcd Co., Ltd. Polycrystalline liquid crystal display device and fabrication method thereof
CN102566185A (zh) * 2010-11-30 2012-07-11 松下液晶显示器株式会社 液晶面板、液晶显示装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711147B1 (ko) * 2010-04-26 2017-02-28 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
KR101898205B1 (ko) * 2011-12-14 2018-10-05 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050094041A1 (en) * 2003-11-03 2005-05-05 Lg.Philips Lcd Co., Ltd. Polycrystalline liquid crystal display device and fabrication method thereof
CN102566185A (zh) * 2010-11-30 2012-07-11 松下液晶显示器株式会社 液晶面板、液晶显示装置及其制造方法

Also Published As

Publication number Publication date
CN107068691A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
CN107068691B (zh) 阵列基板和阵列基板的制作方法
CN106711159B (zh) 阵列基板和阵列基板的制作方法
CN101097320B (zh) 液晶显示装置及其制造方法
JP4801828B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
CN103293804B (zh) 液晶显示装置及其制造方法
TWI418903B (zh) 陣列基板及其製造方法
CN106898619B (zh) 阵列基板和阵列基板的制作方法
TW200404186A (en) Liquid crystal display and thin film transistor array panel
KR20070049742A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20070049740A (ko) 액정표시장치용 어레이기판과 그 제조방법
CN108054140B (zh) Ffs模式阵列基板的制造方法
TWI575577B (zh) 畫素結構及畫素結構的製造方法
JP2002098995A (ja) 液晶用マトリクス基板の製造方法
CN113725157B (zh) 阵列基板及其制作方法
KR20180071452A (ko) 트랜지스터 표시판 및 그 제조 방법
CN113948533A (zh) 阵列基板及其制作方法
KR20010076274A (ko) 액정표시장치의 제조방법
TWI490615B (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
CN111446264A (zh) 阵列基板及其制造方法
CN111029344A (zh) 一种阵列基板及其制备方法
CN115810636A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板
CN110854134B (zh) 阵列基板的制作方法、阵列基板及显示装置
CN113889489A (zh) 阵列基板及其制备方法、显示装置
CN109037238B (zh) 阵列基板及阵列基板的制作方法
KR20050003496A (ko) 구동회로 일체형 액정표시장치용 어레이기판 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant