CN106898619B - 阵列基板和阵列基板的制作方法 - Google Patents

阵列基板和阵列基板的制作方法 Download PDF

Info

Publication number
CN106898619B
CN106898619B CN201710191377.3A CN201710191377A CN106898619B CN 106898619 B CN106898619 B CN 106898619B CN 201710191377 A CN201710191377 A CN 201710191377A CN 106898619 B CN106898619 B CN 106898619B
Authority
CN
China
Prior art keywords
electrode
layer
insulating layer
photoresist pattern
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710191377.3A
Other languages
English (en)
Other versions
CN106898619A (zh
Inventor
毛琼琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201710191377.3A priority Critical patent/CN106898619B/zh
Publication of CN106898619A publication Critical patent/CN106898619A/zh
Application granted granted Critical
Publication of CN106898619B publication Critical patent/CN106898619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种阵列基板的制作方法。阵列基板包括设置在衬底基板上的栅极、第一电极、栅绝缘层、钝化层和第二电极；栅极包括第一透明电极和第一金属电极，第一电极包括第三透明电极，第一金属电极位于第一透明电极远离衬底基板的一侧，第一透明电极和第三透明电极位于同一层，栅绝缘层覆盖栅极并且与第一电极不交叠，栅极与第一电极彼此绝缘；钝化层位于第一电极和第二电极之间，漏极与第一电极或第二电极电连接。按照本申请的方案，通过设置栅绝缘层与第一电极不交叠，从而减少了第一电极和第二电极之间的绝缘层数量，增强了两电极之间的横向电场强度。

Description

阵列基板和阵列基板的制作方法
技术领域
本申请一般涉及显示技术领域，尤其涉及一种阵列基板和阵列基板的制作方法。
背景技术
液晶显示器是目前使用最广泛的一种平板显示器，可为各种电子设备如移动电话、个人数字助理(PDA)、数字相机以及计算机等提供具有高分辨率彩色屏幕。其中，边缘场开关技术(Fringe Field Switching，FFS)模式的液晶显示器以其观看视角广以及开口率高等特点受到广大用户的喜爱。
FFS模式的阵列基板一般可包括栅极、栅绝缘层、半导体层、源漏极、像素电极、公共电极和钝化层。为了降低制作成本，FFS阵列基板的制作方法已经从最初的7张掩膜版(7mask)技术发展为目前的4张掩膜版(4mask)技术，4张掩膜版分别用于：形成图案化的栅极和像素电极、形成图案化的半导体层/源漏极、形成图案化的钝化层以及形成图案化的公共电极。
虽然4mask制作的阵列基板能够降低生产成本，但是经过4mask生产的阵列基板应用于显示装置时存在亮度不足的现象。如果通过增加像素电极和公共电极之间的电压差的方式提升显示装置的亮度，则会产生较大的功耗。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种阵列基板和阵列基板的制作方法，以期解决现有技术中存在的技术问题。
根据本申请的一个方面，提供了一种阵列基板，包括设置在衬底基板上的栅极、扫描线、第一电极、栅绝缘层、半导体层、源极、漏极、钝化层、连接电极和第二电极。其中，栅极包括第一透明电极和第一金属电极，扫描线包括第二透明电极和第二金属电极，第一电极包括第三透明电极，栅绝缘层在衬底基板上的正投影与栅极和扫描线在衬底基板上的正投影彼此重叠并且栅绝缘层在衬底基板上的正投影与第一电极在衬底基板上的正投影不交叠，第一金属电极位于第一透明电极远离衬底基板的一侧，第一透明电极、第二透明电极和第三透明电极位于同一层，第一金属电极和第二金属电极位于同一层，栅极和扫描线彼此电连接并且均与第一电极彼此绝缘；钝化层覆盖源极、漏极和第一电极，第二电极位于钝化层远离衬底基板的一侧，钝化层包括暴露漏极的一部分的第一接触孔；以及连接电极将漏极电连接至第一电极或第二电极。
根据本申请的另一方面还提供了一种阵列基板的制作方法，包括：在衬底基板上依次沉积第一透明导电层、第一金属导电层、第一绝缘层和第一光刻胶层；使用第一掩膜版使第一透明导电层和第一金属导电层形成栅极、扫描线和第一电极，使第一绝缘层形成栅绝缘层，栅绝缘层在衬底基板上的正投影与栅极和扫描线在衬底基板上的正投影彼此重叠并且栅绝缘层在衬底基板上的正投影与第一电极在衬底基板上的正投影不交叠；在栅绝缘层和第一电极上依次沉积本征非晶硅层、掺杂非晶硅层、第二金属导电层和第二光刻胶层；使用第二掩膜版使本征非晶硅层和掺杂非晶硅层形成半导体层，使第二金属导电层形成源极和漏极；在源极、漏极和第一电极上依次沉积第二绝缘层和第三光刻胶层；使用第三掩膜版使第二绝缘层形成钝化层，钝化层包括暴露漏极的一部分的第一接触孔；在钝化层上依次沉积第二透明导电层和第四光刻胶层；以及使用第四掩膜版使第二透明导电层形成连接电极和第二电极，连接电极将漏极电连接至第一电极或第二电极。
本申请提供的阵列基板，通过设置栅绝缘层与第一电极不相交叠，从而减少了第一电极与第二电极之间的绝缘层数量，增强了第一电极与第二电极之间的横向电场强度，当阵列基板应用于显示装置时，能够在不增加功耗的情况下提升显示亮度。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1示出了本申请第一实施例的阵列基板的示意图；
图2A～图2D示出了本申请第一实施例的阵列基板的制作工艺的俯视图；
图3A～图3N示出了本申请第一实施例的阵列基板的制作工艺的截面图；
图4示出了本申请第二实施例的阵列基板的示意图；
图5示出了第二实施例的阵列基板中第一电极的示意图；
图6示出了本申请第三实施例的阵列基板的俯视图；
图7为图6沿线EF的截面图；
图8示出了本申请第四实施例的阵列基板的俯视图；
图9为图8沿线GH的截面图；
图10示出了本申请阵列基板的制作方法的一个实施例的示意性流程图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
在FFS阵列基板的制作过程中，发明人发现：现有的4mask技术虽然降低了生产成本，却增加了公共电极与像素电极之间的绝缘层的数量，例如，至少可包括栅绝缘层和钝化层等，从而使得公共电极与像素电极之间的横向电场强度变弱。基于此，本发明提出下述实施例以实现在不增加功耗的情况下提升阵列基板应用于显示装置时的显示亮度。
图1示出了本申请第一实施例的阵列基板的示意图。
如图1所示，阵列基板可包括设置在衬底基板101上的栅极111、扫描线121、第一电极112、栅绝缘层114、半导体层、源极117a、漏极117b、钝化层118、第二电极119b和连接电极119a。
其中，栅极111可包括第一透明电极102a和第一金属电极103a，扫描线121可包括第二透明电极102b和第二金属电极103b，第一电极112可包括第三透明电极102c，第一金属电极103a可位于第一透明电极102a远离衬底基板101的一侧，第一透明电极102a、第二透明电极102b和第三透明电极102c可位于同一层，第一金属电极103a和第二金属电极103b可位于同一层。栅极111与扫描线121可彼此电连接，并且均与第一电极112彼此绝缘。
半导体层可包括有源层115，有源层115在与源极117a和漏极117b接触的区域形成欧姆接触116，而在源极117a和漏极117b之间的区域形成沟道区。
栅绝缘层114在衬底基板101上的正投影可与栅极111和扫描线121两者在衬底基板101上的正投影彼此重叠，并且栅绝缘层114、栅极111和扫描线121三者在衬底基板101上的正投影可与第一电极112在衬底基板101上的正投影不交叠。
钝化层118可覆盖源极117a、漏极117b和第一电极112，第二电极119b可位于钝化层118远离衬底基板101的一侧，钝化层118包括暴露漏极117b的一部分的第一接触孔K1，连接电极119a可将漏极117b电连接至第一电极112或第二电极119b。
本实施例中，由于栅绝缘层与第一电极不交叠，第一电极和第二电极之间的绝缘层可仅包括钝化层，使得第一电极和第二电极之间的间距(相当于形成两电极之间的横向电场的极板间距)变小，从而增强了第一电极与第二电极之间的横向电场强度。
可选地，第一电极112为像素电极，第二电极119b为公共电极。
钝化层118还包括暴露第一电极112的一部分的第二接触孔K2，连接电极119a通过第一接触孔K1与漏极117b电连接，并通过第二接触孔K2与第一电极112电连接，从而将漏极117b和第一电极112(即，像素电极)电连接在一起。
阵列基板还包括数据线122，数据线122与扫描线121绝缘交叉，形成包括多行像素和多列像素的像素阵列。
可选地，第二电极119b(这里为公共电极)在像素区域可具有多个长条状的开口119c。
通过设置多个长条状的开口119c，第二电极119b和第一电极112在每个开口区域都可以形成横向电场，从而使液晶分子在横向电场的作用下，沿与阵列基板平行的方向旋转，实现画面显示。
下面结合图2A～图2D以及图3A～图3N来描述制作本实施例的阵列基板的工艺流程。
图2A～图2D示出了本申请第一实施例的阵列基板的制作工艺的俯视图，图3A～图3N示出了本申请第一实施例的阵列基板的制作工艺的截面图。其中，图3E、图3J、图3L和图3N分别为图2A～图2D沿线AB的截面图。
首先，在衬底基板101上依次沉积第一透明导电层、第一金属导电层、第一绝缘层和第一光刻胶层，然后使用第一掩膜版使第一透明导电层和第一金属导电层形成栅极111、扫描线121和第一电极112，使第一绝缘层形成栅绝缘层，如图2A所示。
可选地，栅绝缘层、栅极、扫描线和第一电极通过一次光刻形成。
由于栅绝缘层114在衬底基板101上的正投影可与栅极111和扫描线121两者在衬底基板101上的正投影彼此重叠，并且栅极111的第一透明电极102a、扫描线121的第二透明电极102b和第一电极112的第三透明电极102c位于同一层，因此，可通过一个掩膜版通过一次光刻来形成栅绝缘层114、栅极111、扫描线121和第一电极112。
由于在形成过程中还要刻蚀第一电极112之上的第一金属导电层和第一绝缘层，要通过一次光刻工艺来实现的话，需要第一掩膜版能形成具有厚度差的光刻胶图案，例如，第一掩膜版可以是半色调掩膜版。
下面结合图3A～图3E来描述栅绝缘层114、栅极111、扫描线121和第一电极112的具体形成步骤。
在衬底基板101上依次沉积第一透明导电层102、第一金属导电层103、第一绝缘层104和第一光刻胶层151，然后使用第一掩膜版161对第一光刻胶层151进行曝光，如图3A所示。
其中，第一金属导电层103位于第一透明导电层102远离衬底基板101的一侧，第一掩膜版161具有光可完全通过的透光区161c、光可部分通过的半透光区和光不能通过的不透光区161a。这里，半透光区指的是光的透过率介于不透光区和透光区之间的区域。
对曝光后的第一光刻胶层151进行显影，被透光区161c覆盖的光刻胶被去除，被不透光区161a覆盖的光刻胶被保留，形成具有第一厚度的第一光刻胶图案151a，被半透光区161b覆盖的部分厚度的光刻胶被去除，形成具有第二厚度的光刻胶图案151b，如图3B所示。
其中，第一光刻胶图案151a覆盖待形成栅绝缘层114的区域，第二光刻胶图案151b覆盖在待形成第一电极112的区域中没有被第一光刻胶图案151a覆盖的部分，并且第一厚度大于第二厚度。
通过刻蚀工艺去除第一绝缘层104、第一金属导电层103和第一透明导电层102中没有被第一光刻胶图案151a和第二光刻胶图案151b覆盖的区域，第一金属导电层103中被第一光刻胶图案151a和第二光刻胶图案151b覆盖的区域(例如，第一金属电极103a、第二金属电极103b和第三金属电极103c)和第一透明导电层102中被第一光刻胶图案151a和第二光刻胶图案151b覆盖的区域(例如，第一透明电极102a、第二透明电极102b和第三透明电极102c)被保留，第一绝缘层104中被第一光刻胶图案151a覆盖的区域形成栅绝缘层114，被第二光刻胶图案152b覆盖的部分第一绝缘层104b也被保留，如图3C所示。
其中，第一透明电极102a和第一金属电极103a形成栅极111，第二透明电极102b和第二金属电极103b形成扫描线121，第三透明电极102c形成第一电极112。
通过灰化工艺去除第二光刻胶图案152b而将第一电极112上的各层暴露，同时第一光刻胶图案151a的厚度相应地减小而形成灰化后的第一光刻胶图案151a’，如图3D所示。
通过刻蚀工艺去除第一电极112上的部分第一绝缘层104b和第三金属电极103c而将第一电极112暴露出来，刻蚀完成之后剥离灰化后的第一光刻胶图案151a’，如图3E所示。
通过以上步骤，实现了只用一个掩膜版(例如，第一掩膜版161)完成阵列基板的栅绝缘层114、栅极111、扫描线121和第一电极112的制作。
可以理解的是，第一掩膜版161也可以是其他合适的掩膜版，例如，衍射掩膜版，双色调掩膜版等，只要能使第一光刻胶层151形成具有厚度差的光刻胶图案即可，本领域的技术人员可根据实际应用场景的需要来设置。
接下来，在栅绝缘层114和第一电极112上依次沉积本征非晶硅层、掺杂非晶硅层、第二金属导电层和第二光刻胶层，然后使用第二掩膜版使本征非晶硅层和掺杂非晶硅层形成半导体层，使第二金属导电层形成源极117a和漏极117b，如图2B所示。
由于半导体层和源漏电极层的形成图案不同，要通过一次光刻形成的话，同样需要第二掩膜版能形成具有厚度差的光刻胶图案。
下面结合图3F～图3J来描述半导体层、源极117a和漏极117b的具体形成步骤。
在栅绝缘层114和第一电极112上依次沉积本征非晶硅层105、掺杂非晶硅层106、第二金属导电层107和第二光刻胶层152，然后使用第二掩膜版162对第二光刻胶层152进行曝光，如图3F所示。其中，第二掩膜版162具有透光区162c、半透光区162b和不透光区162a。
对曝光后的第二光刻胶层152进行显影，被透光区162c覆盖的光刻胶被去除，被半透光区162b覆盖的部分厚度的光刻胶被去除而形成具有第四厚度的第四光刻胶图案152b，被不透光区162a覆盖的光刻胶被保留而形成具有第三厚度的第三光刻胶图案152a，如图3G所示。
其中，第三光刻胶图案152a覆盖待形成源极117a的区域和待形成漏极117b的区域，第四光刻胶图案152b覆盖待形成沟道区的区域，并且第三厚度大于第四厚度。
此外，当阵列基板还包括数据线122时，第三光刻胶图案152a还覆盖待形成数据线122的区域。
通过刻蚀工艺去除第二金属导电层107、掺杂非晶硅层106、本征非晶硅层105中没有被第三光刻胶图案152a和第四光刻胶图案152b覆盖的区域，从而将第一电极112暴露出来，并形成有源层115和数据线122。此外，被第三光刻胶图案152a和第四光刻胶图案152b覆盖的部分第二金属导电层107’、部分掺杂非晶硅层106’也被保留，如图3H所示。
通过上述工艺，将第一电极112之上的各层(包括栅绝缘层114、半导体层、第一金属导电层103和第二金属导电层107)去除，以便在后续工艺中钝化层118直接形成在第一电极112上。
通过灰化工艺去除第四光刻胶图案152b而将待形成沟道区的区域暴露，同时第三光刻胶图案152a的厚度相应地减小而形成灰化后的第三光刻胶图案152a’，如图3I所示。
通过刻蚀工艺去除部分第二金属导电层107’中没有被灰化后的第三光刻胶图案152a’覆盖的区域(从而形成源极117a和漏极117b)和去除部分掺杂非晶硅层106’中没有被灰化后的第三光刻胶图案152a’覆盖的区域(从而使有源层115在与源极117a和漏极117b接触的区域形成欧姆接触116)，有源层115在源极117a和漏极117b之间的区域形成沟道区，刻蚀完成之后剥离灰化后的第三光刻胶图案152a’，如图3J所示。
通过以上步骤，实现了只用一个掩膜版(例如，第二掩膜版162)完成阵列基板的半导体层、源极117a和漏极117b的制作。
接下来，在源极117a、漏极117b和第一电极112上依次沉积第二绝缘层和第三光刻胶层，然后使用第三掩膜版使第二绝缘层形成钝化层，如图2C所示。
下面结合图3K～图3L来描述钝化层118的具体形成步骤。
在源极117a、漏极117b和第一电极112上依次沉积第二绝缘层108和第三光刻胶层153，然后使用第三掩膜版163对第三光刻胶层153进行曝光，如图3K所示。
对曝光后的第三光刻胶层153进行显影，形成第五光刻胶图案(未示出)，通过刻蚀工艺去除第二绝缘层108中没有被第五光刻胶图案覆盖的区域(包括待形成第一接触孔K1的区域)，形成钝化层118和第一接触孔K1，刻蚀完成之后剥离第五光刻胶图案，如图3L所示。
当第一电极112为像素电极时，还可形成暴露第一电极112的一部分的第二接触孔K2。
通过以上步骤，完成了钝化层118的制作。
最后，在钝化层118上依次沉积第二透明导电层和第四光刻胶层，然后使用第四掩膜版使第二透明导电层形成第二电极119b和连接电极119a，如图2D所示。
下面结合图3M～图3N来描述第二电极119b和连接电极119a的具体形成步骤。
在钝化层118上依次沉积第二透明导电层109和第四光刻胶层154，然后使用第四掩膜版164对第四光刻胶层154进行曝光，如图3M所示。
对曝光后的第四光刻胶层154进行显影，形成第六光刻胶图案(未示出)，然后通过刻蚀工艺去除第二透明导电层109中没有被第六光刻胶图案覆盖的区域，形成第二电极119b和连接电极119a，刻蚀完成之后剥离第六光刻胶图案，如图3N所示。
当第一电极112为像素电极时，连接电极119a与第二电极119b彼此绝缘，并通过第一接触孔K1和第二接触孔K2将漏极117b和第一电极112电连接在一起。
此外，第二电极119b(即，公共电极)在像素区域可形成多个长条状的开口119c。这样，第一电极112和第二电极119b可在每个开口119c区域中形成横向电场。
由此，完成了本申请第一实施例的阵列基板的制作。从上述步骤可知，整个工艺可仅需要4个掩膜版(其中可包括两个能形成具有厚度差的光刻胶图案的掩膜版，例如，半色调掩膜版)，也就是说，在不增加掩膜版数量的情况下，减少了第二电极119b与第一电极112之间绝缘层的数量(例如，可仅包括钝化层118)，从而增强了第二电极119b与公共电极112之间的横向电场强度。
可选地，第一透明导电层可由透明金属氧化物半导体掺杂离子而形成。
对于透明金属氧化物半导体，可通过增加氧化物中正离子的浓度或者降低氧离子的浓度，提高电导率，使其达到导体的性能。通常可采用离子注入的方式，例如，注入金属离子或氢离子等。
此外，适当增加膜厚可进一步提高第一透明导电层的电导率。例如，第一透明导电层的厚度可大于500nm。
继续参考图4，示出了本申请第二实施例的阵列基板的示意图。
与图1所示的实施例类似，本实施例中，阵列基板同样可包括设置在衬底基板201上的栅极211(可包括第一透明电极202a和第一金属电极203a)、扫描线221(可包括第二透明电极202b和第二金属电极203b)、第一电极212(可包括第三透明电极202c)、栅绝缘层214、源极217a、漏极217b、数据线222、钝化层218、第二电极219b和连接电极219a。
与图1所示的实施例不同的是，如图4所示，本实施例中，第一电极212为公共电极，第二电极219b为像素电极。第二电极219b与连接电极219a位于同一层并可彼此电连接，然后通过设置在钝化层218上的第一接触孔K1与漏极217b电连接。
本实施例中，由于栅绝缘层与第一电极不交叠，第一电极和第二电极之间的绝缘层可仅包括钝化层，从而增强了第一电极与第二电极之间的横向电场强度。此外，由于连接电极和第二电极(即，像素电极)直接相连，无需设置第二接触孔，从而可减少像素区域中接触孔的数量，有利于提高像素的开口率。
由于第一电极212的第三透明电极202c和扫描线221的第二透明电极202b位于同一层且彼此绝缘，因此，位于扫描线221两侧的像素中的第一电极212彼此分离。
可选地，在相邻的两条扫描线221之间，在扫描线221的延伸方向上，第一电极212(这里为公共电极)为长条状，如图5所示。
换言之，两条扫描线221之间的第一电极212可形成一长条状的电极，从而降低第一电极212的阻抗，使施加到第一电极212上的信号电压更稳定。
可选地，第二电极219b(这里为像素电极)在像素区域可具有多个长条状的开口。
换言之，不论是公共电极还是像素电极，只要其位于阵列基板的顶层，例如，第二电极219b的位置，就需要设置开口以形成横向电场，从而使液晶分子旋转实现画面显示。
本实施例中，阵列基板的部分制作工艺可参考第一实施例中的描述，在此不作赘述。
继续参考图6和图7，图6示出了本申请第三实施例的阵列基板的俯视图，图7为图6沿线EF的截面图。
与图1所示的实施例类似，本实施例中，阵列基板同样可包括设置在衬底基板301上的栅极311(可包括第一透明电极302a和第一金属电极303a)、扫描线321(可包括第二透明电极302b和第二金属电极303b)、第一电极312(可包括第三透明电极302c)、栅绝缘层314、源极317a、漏极317b、数据线322、钝化层318、第二电极(未示出)和连接电极(未示出)，第一电极312同样可为像素电极，钝化层318上同样可设置有暴露漏极317b的一部分的第一接触孔K1和暴露第一电极312的一部分的第二接触孔K2。
与图1所示的实施例不同的是，如图6和图7所示，本实施例中，阵列基板还可包括公共电极线313，公共电极线313可包括第四透明电极302d和第四金属电极303d，第四透明电极302d与第一透明电极302a位于同一层，第四金属电极303d和第一金属电极303a位于同一层，公共电极线313与第二电极319b(即，公共电极)电连接。
本实施例中，第一电极和第二电极之间的绝缘层可仅包括钝化层，增强了第一电极与第二电极之间的横向电场强度。并且，通过设置公共电极线，由于金属电极具有比透明电极更高的电导率，从而降低了公共电极上的信号(例如，公共电压信号或触控驱动信号等)损耗，使显示更加稳定。
由于公共电极线313和第二电极319b位于不同的层，通常需要设置接触孔实现电连接，例如，在钝化层318中形成暴露公共电极线313的一部分的第三接触孔K3。
为了增大公共电极线313与第二电极319b的接触面积，第三接触孔K3可在公共电极线313的延伸方向上被设置为与公共电极线313的形状相似的条形。这样，当通过公共电极线313向第二电极319b提供电压信号时，可减小接触电阻(公共电极线313与第二电极319b在第三接触孔K3处的电阻)带来的信号损耗。
可选地，公共电极线313设置在靠近扫描线321的一侧，如图6所示。
通过将公共电极线313设置在靠近扫描线321的一侧，公共电极线313不会占用像素的有效区域，从而不会影响像素的开口率和光的透过率。
可以理解的是，公共电极线313也可以设置在其他合适的位置，例如，对于双畴结构的FFS阵列基板，公共电极线313还可设置在两个畴区的交界处(此处，光的透过率较低，公共电极线313对透过率的影响较小)，本领域的技术人员可以根据实际应用场景的需求来设置。
此外，本实施例还对第一电极312进行了进一步地限定。如图7所示，第一电极312还可包括第三金属电极303c，第三金属电极303c设置在第三透明电极302c和第二接触孔K2之间，用于减小连接电极319a与第一电极312之间的接触电阻，进而减小漏极317b与第一电极312之间的接触电阻。
继续参考图8和图9，图8示出了本申请第四实施例的阵列基板的俯视图，图9为图8沿线GH的截面图。
与图2所示的实施例类似，本实施例中，阵列基板同样可包括设置在衬底基板401上的栅极411(可包括第一金属电极403a和第一透明电极402a)、扫描线421(可包括第二金属电极403b和第二透明电极402b)、第一电极412(可包括第三透明电极402c)、栅绝缘层414、源极417a、漏极417b、数据线422和钝化层418，第一电极412同样可为公共电极。
与图2所示的实施例不同的是，如图8和图9所示，本实施例中，阵列基板还可包括公共电极线413，公共电极线313可包括第四透明电极402d和第四金属电极403d，第四透明电极402d与第一透明电极402a位于同一层，第四金属电极403d和第一金属电极403a位于同一层，公共电极线413与第一电极412(即，公共电极)电连接。需要说明的是，第四透明电极402d可以与第三透明电极402c为一体结构。
本实施例中，第一电极和第二电极之间的绝缘层可仅包括钝化层，增强了第一电极与第二电极之间的横向电场强度，当阵列基板应用于显示装置时，能够在不增加功耗的情况下提升显示亮度。并且，通过设置公共电极线，降低了公共电极上的信号损耗，使显示更加稳定。
此外，本申请还公开一种阵列基板的制作方法，用于制作包括上述各实施例的阵列基板。
图10示出了本申请阵列基板的制作方法的一个实施例的示意性流程图。
本实施例中，阵列基板的制作方法包括如下步骤：
步骤510，在衬底基板上依次沉积第一透明导电层、第一金属导电层、第一绝缘层和第一光刻胶层。
可选地，第一透明导电层由透明金属氧化物半导体掺杂离子而形成。例如，向透明金属氧化物半导体注入金属离子或氢离子等，以提高第一透明导电层的电导率。
步骤520，使用第一掩膜版使第一透明导电层和第一金属导电层形成栅极、扫描线和第一电极，使第一绝缘层形成栅绝缘层，栅绝缘层在衬底基板上的正投影与栅极和扫描线在衬底基板上的正投影彼此重叠并且栅绝缘层在衬底基板上的正投影与第一电极在衬底基板上的正投影不交叠。
可选地，步骤520可包括如下工艺：使用第一掩膜版通过光刻工艺使第一光刻胶层形成具有第一厚度的第一光刻胶图案和具有第二厚度的第二光刻胶图案，第一光刻胶图案覆盖待形成栅绝缘层的区域，第二光刻胶图案覆盖在待形成第一电极的区域中没有被第一光刻胶图案覆盖的部分，第一厚度大于第二厚度；通过刻蚀工艺去除第一透明导电层、第一金属导电层和第一绝缘层中没有被第一光刻胶图案和第二光刻胶图案覆盖的区域；通过灰化工艺使第一光刻胶图案变薄并去除第二光刻胶图案；通过刻蚀工艺去除第一金属导电层和第一绝缘层中没有被灰化后的第一光刻胶图案覆盖的区域；去除灰化后的第一光刻胶图案。
可选地，使用第一掩膜版在形成栅极、扫描线和第一电极的同时，还形成公共电极线，公共电极线与第一电极或第二电极电连接；第一光刻胶图案还覆盖待形成公共电极线的区域。
步骤530，在栅绝缘层和第一电极上依次沉积本征非晶硅层、掺杂非晶硅层、第二金属导电层和第二光刻胶层。
步骤540，使用第二掩膜版使本征非晶硅层和掺杂非晶硅层形成半导体层，使第二金属导电层形成源极和漏极。
可选地，步骤540可包括如下工艺：使用第二掩膜版通过光刻工艺使第二光刻胶层形成具有第三厚度的第三光刻胶图案和具有第四厚度的第四光刻胶图案，第三光刻胶图案覆盖待形成源极和漏极的区域，第四光刻胶图案覆盖待形成沟道区的区域，第三厚度大于第四厚度；通过刻蚀工艺去除本征非晶硅层、掺杂非晶硅层和第二金属导电层中没有被第三光刻胶图案和第四光刻胶图案覆盖的区域；通过灰化工艺使第三光刻胶图案变薄并去除第四光刻胶图案；通过刻蚀工艺去除掺杂非晶硅层和第二金属导电层中没有被灰化后的第三光刻胶图案覆盖的区域；去除灰化后的第三光刻胶图案。
可选地，第一掩膜版和第二掩膜版为半色调掩膜版
步骤550，在源极、漏极和第一电极上依次沉积第二绝缘层和第三光刻胶层。
步骤560，使用第三掩膜版使第二绝缘层形成钝化层，钝化层包括暴露漏极的一部分的第一接触孔。
可选地，第一电极为像素电极，第二电极为公共电极；钝化层还包括暴露第一电极的一部分的第二接触孔，连接电极通过第一接触孔与漏极电连接并通过第二接触孔与第一电极电连接。
可选地，第一电极为公共电极，第二电极为像素电极；连接电极与第二电极电连接，并通过第一接触孔与漏极电连接。
可选地，第一电极在相邻的两条扫描线之间为长条状。
步骤570，在钝化层上依次沉积第二透明导电层和第四光刻胶层。
步骤580，使用第四掩膜版使第二透明导电层形成连接电极和第二电极，连接电极将漏极电连接至第一电极或第二电极。
可选地，第二电极在像素区域具有多个长条状的开口。
本领域技术人员可以明白，在阵列基板的制作工艺中，除了本实施例公开的各工艺步骤之外，还包括其它的一些公知的工艺步骤(例如，形成衬底基板的工艺、形成配向膜的工艺等)。为了不模糊本实施例的核心工艺步骤，在描述本实施例的阵列基板的制作方法时，略去了对这些公知的工艺步骤的描述。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (18)

1.一种阵列基板，其特征在于，所述阵列基板包括设置在衬底基板上的栅极、扫描线、第一电极、栅绝缘层、半导体层、源极、漏极、钝化层、连接电极和第二电极；其中：
所述栅极包括第一透明电极和第一金属电极，所述扫描线包括第二透明电极和第二金属电极，所述第一电极包括第三透明电极，通过一个掩膜版通过一次光刻来形成所述栅绝缘层、所述栅极、所述扫描线和所述第一电极，所述栅绝缘层在所述衬底基板上的正投影与所述栅极和所述扫描线在所述衬底基板上的正投影彼此重叠并且所述栅绝缘层在所述衬底基板上的正投影与所述第一电极在所述衬底基板上的正投影不交叠；所述第一金属电极位于所述第一透明电极远离所述衬底基板的一侧，所述第一透明电极、所述第二透明电极和所述第三透明电极位于同一层，所述第一金属电极和所述第二金属电极位于同一层，所述栅极和所述扫描线彼此电连接并且均与所述第一电极彼此绝缘；
所述钝化层覆盖所述源极、所述漏极、所述第一电极以及至少部分所述半导体层和所述栅绝缘层，所述钝化层覆盖所述栅极和所述栅绝缘层的侧面，所述侧面为所述栅极和所述栅绝缘层与平行于所述衬底基板的平面相交的面，所述半导体层在所述衬底基板的投影位于所述栅极在所述衬底基板的投影内，所述第二电极位于所述钝化层远离所述衬底基板的一侧，第一接触孔位于所述漏极远离所述衬底基板的一侧，所述钝化层暴露所述第一接触孔；以及
所述连接电极将所述漏极电连接至所述第一电极或所述第二电极，所述连接电极通过所述钝化层与所述栅极、所述栅绝缘层和所述半导体层分隔。
2.根据权利要求1所述的阵列基板，其特征在于，所述栅极、所述扫描线、所述第一电极和所述栅绝缘层通过一次光刻形成。
3.根据权利要求1所述的阵列基板，其特征在于，当所述第一电极为像素电极，所述第二电极为公共电极时；
所述钝化层还包括暴露所述第一电极的一部分的第二接触孔，所述连接电极通过所述第一接触孔与所述漏极电连接，并通过所述第二接触孔与所述第一电极电连接。
4.根据权利要求1所述的阵列基板，其特征在于，当所述第一电极为公共电极，所述第二电极为像素电极时；
所述连接电极与所述第二电极电连接，并通过所述第一接触孔与所述漏极电连接。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一电极在相邻的两条所述扫描线之间为长条状。
6.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括公共电极线，所述公共电极线包括第四透明电极和第四金属电极，所述第四透明电极与所述第一透明电极位于同一层，所述第四金属电极和所述第一金属电极位于同一层；
所述公共电极线与所述第一电极或所述第二电极电连接。
7.根据权利要求1所述的阵列基板，其特征在于，第一透明导电层通过对透明金属氧化物半导体进行离子掺杂而形成。
8.根据权利要求1所述的阵列基板，其特征在于，所述第二电极在像素区域具有多个长条状的开口。
9.一种阵列基板的制作方法，其特征在于，所述制作方法包括：
在衬底基板上依次沉积第一透明导电层、第一金属导电层、第一绝缘层和第一光刻胶层；
使用第一掩膜版通过一次光刻来形成栅绝缘层、栅极、扫描线和第一电极，所述栅绝缘层在所述衬底基板上的正投影与所述栅极和所述扫描线在所述衬底基板上的正投影彼此重叠并且所述栅绝缘层在所述衬底基板上的正投影与所述第一电极在所述衬底基板上的正投影不交叠；
在所述栅绝缘层和所述第一电极上依次沉积本征非晶硅层、掺杂非晶硅层、第二金属导电层和第二光刻胶层；
使用第二掩膜版使所述本征非晶硅层和所述掺杂非晶硅层形成半导体层，使所述第二金属导电层形成源极和漏极；
在所述源极、所述漏极和所述第一电极上依次沉积第二绝缘层和第三光刻胶层；
使用第三掩膜版使所述第二绝缘层形成钝化层，所述钝化层覆盖所述源极、所述漏极、所述第一电极以及至少部分所述半导体层和所述栅绝缘层，所述钝化层覆盖所述栅极和所述栅绝缘层的侧面，所述侧面为所述栅极和所述栅绝缘层与平行于所述衬底基板的平面相交的面，所述半导体层在所述衬底基板的投影位于所述栅极在所述衬底基板的投影内，第一接触孔位于所述漏极远离所述衬底基板的一侧，所述钝化层暴露所述第一接触孔；
在所述钝化层上依次沉积第二透明导电层和第四光刻胶层；以及
使用第四掩膜版使所述第二透明导电层形成连接电极和第二电极，所述第二电极位于所述钝化层远离所述衬底基板的一侧，所述连接电极将所述漏极电连接至所述第一电极或所述第二电极，所述连接电极通过所述钝化层与所述栅极、所述栅绝缘层和所述半导体层分隔。
10.根据权利要求9所述的制作方法，其特征在于，所述使用第一掩膜版通过一次光刻来形成栅绝缘层、栅极、扫描线和第一电极的步骤包括：
使用所述第一掩膜版通过光刻工艺使所述第一光刻胶层形成具有第一厚度的第一光刻胶图案和具有第二厚度的第二光刻胶图案，所述第一光刻胶图案覆盖待形成所述栅绝缘层的区域，所述第二光刻胶图案覆盖在待形成所述第一电极的区域中没有被所述第一光刻胶图案覆盖的部分，所述第一厚度大于所述第二厚度；
通过刻蚀工艺去除所述第一透明导电层、所述第一金属导电层和所述第一绝缘层中没有被所述第一光刻胶图案和所述第二光刻胶图案覆盖的区域；
通过灰化工艺使所述第一光刻胶图案变薄并去除所述第二光刻胶图案；
通过刻蚀工艺去除所述第一金属导电层和所述第一绝缘层中没有被灰化后的第一光刻胶图案覆盖的区域；
去除所述灰化后的第一光刻胶图案。
11.根据权利要求9所述的制作方法，其特征在于，所述使用第二掩膜版使所述本征非晶硅层和所述掺杂非晶硅层形成半导体层，使所述第二金属导电层形成源极和漏极的步骤包括：
使用所述第二掩膜版通过光刻工艺使所述第二光刻胶层形成具有第三厚度的第三光刻胶图案和具有第四厚度的第四光刻胶图案，所述第三光刻胶图案覆盖待形成所述源极和所述漏极的区域，所述第四光刻胶图案覆盖待形成沟道区的区域，所述第三厚度大于所述第四厚度；
通过刻蚀工艺去除所述本征非晶硅层、所述掺杂非晶硅层和所述第二金属导电层中没有被所述第三光刻胶图案和所述第四光刻胶图案覆盖的区域；
通过灰化工艺使所述第三光刻胶图案变薄并去除所述第四光刻胶图案；
通过刻蚀工艺去除所述掺杂非晶硅层和所述第二金属导电层中没有被灰化后的第三光刻胶图案覆盖的区域；
去除所述灰化后的第三光刻胶图案。
12.根据权利要求9所述的制作方法，其特征在于，所述第一掩膜版和所述第二掩膜版为半色调掩膜版。
13.根据权利要求9所述的制作方法，其特征在于，当所述第一电极为像素电极，所述第二电极为公共电极时；
所述钝化层还包括暴露所述第一电极的一部分的第二接触孔，所述连接电极通过所述第一接触孔与所述漏极电连接，并通过所述第二接触孔与所述第一电极电连接。
14.根据权利要求9所述的制作方法，其特征在于，当所述第一电极为公共电极，所述第二电极为像素电极时；
所述连接电极与所述第二电极电连接，并通过所述第一接触孔与所述漏极电连接。
15.根据权利要求14所述的制作方法，其特征在于，所述第一电极在相邻的两条所述扫描线之间为长条状。
16.根据权利要求9所述的制作方法，其特征在于，所述第一透明导电层通过对透明金属氧化物半导体进行离子掺杂而形成。
17.根据权利要求9所述的制作方法，其特征在于，所述第二电极在像素区域具有多个长条状的开口。
18.根据权利要求10所述的制作方法，其特征在于，使用所述第一掩膜版在形成所述栅极、所述扫描线和所述第一电极的同时，还形成公共电极线，所述公共电极线与所述第一电极或所述第二电极电连接；
所述第一光刻胶图案还覆盖待形成所述公共电极线的区域。
CN201710191377.3A 2017-03-28 2017-03-28 阵列基板和阵列基板的制作方法 Active CN106898619B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710191377.3A CN106898619B (zh) 2017-03-28 2017-03-28 阵列基板和阵列基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710191377.3A CN106898619B (zh) 2017-03-28 2017-03-28 阵列基板和阵列基板的制作方法

Publications (2)

Publication Number Publication Date
CN106898619A CN106898619A (zh) 2017-06-27
CN106898619B true CN106898619B (zh) 2020-05-12

Family

ID=59193724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710191377.3A Active CN106898619B (zh) 2017-03-28 2017-03-28 阵列基板和阵列基板的制作方法

Country Status (1)

Country Link
CN (1) CN106898619B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107516662B (zh) * 2017-07-31 2020-08-11 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN111326528B (zh) * 2020-02-26 2023-03-10 京东方科技集团股份有限公司 一种阵列基板及其制备方法、掩膜板和显示面板
CN115280231B (zh) * 2021-02-26 2023-11-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板、显示装置
CN114005842A (zh) * 2021-10-29 2022-02-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122719A (zh) * 2006-08-11 2008-02-13 Lg.菲利浦Lcd株式会社 液晶显示器件的阵列基板及其制造方法
CN101299122A (zh) * 2007-04-30 2008-11-05 Lg.菲利浦Lcd株式会社 液晶显示面板及其制造方法
CN102543863A (zh) * 2012-02-06 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN103474433A (zh) * 2013-09-09 2013-12-25 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108250A (ja) * 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
KR101898205B1 (ko) * 2011-12-14 2018-10-05 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122719A (zh) * 2006-08-11 2008-02-13 Lg.菲利浦Lcd株式会社 液晶显示器件的阵列基板及其制造方法
CN101299122A (zh) * 2007-04-30 2008-11-05 Lg.菲利浦Lcd株式会社 液晶显示面板及其制造方法
CN102543863A (zh) * 2012-02-06 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN103474433A (zh) * 2013-09-09 2013-12-25 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法

Also Published As

Publication number Publication date
CN106898619A (zh) 2017-06-27

Similar Documents

Publication Publication Date Title
CN107068691B (zh) 阵列基板和阵列基板的制作方法
CN106711159B (zh) 阵列基板和阵列基板的制作方法
CN106898619B (zh) 阵列基板和阵列基板的制作方法
US7351623B2 (en) Liquid crystal display device and fabricating method thereof
KR100978369B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US20150028341A1 (en) Array Substrate, Display Device, and Method for Manufacturing the Array Substrate
CN106024809B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN102236227B (zh) 液晶显示设备及其制造方法
TW200944912A (en) Array substrate for liquid crystal display device and method of fabricating the same
CN106024813B (zh) 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN108054140B (zh) Ffs模式阵列基板的制造方法
TW200424974A (en) Liquid crystal display device
CN113948533A (zh) 阵列基板及其制作方法
CN107845644B (zh) 一种阵列基板及其制备方法、显示装置
JP2002098995A (ja) 液晶用マトリクス基板の製造方法
KR20180071452A (ko) 트랜지스터 표시판 및 그 제조 방법
CN113568230A (zh) 阵列基板及制作方法、显示面板
CN113725157A (zh) 阵列基板及其制作方法
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
TW201312237A (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
CN111029344A (zh) 一种阵列基板及其制备方法
KR100491820B1 (ko) 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법
JP6758208B2 (ja) 液晶表示装置およびｔｆｔアレイ基板の製造方法
KR20030016017A (ko) 액정표시장치용 어레이기판 제조방법
CN113589612B (zh) 阵列基板及制作方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant