CN114005842A - 一种阵列基板及其制备方法 - Google Patents
一种阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN114005842A CN114005842A CN202111277686.5A CN202111277686A CN114005842A CN 114005842 A CN114005842 A CN 114005842A CN 202111277686 A CN202111277686 A CN 202111277686A CN 114005842 A CN114005842 A CN 114005842A
- Authority
- CN
- China
- Prior art keywords
- electrode
- substrate
- conductor
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 148
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000004020 conductor Substances 0.000 claims abstract description 102
- 239000004065 semiconductor Substances 0.000 claims abstract description 88
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 78
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 49
- 230000008569 process Effects 0.000 claims abstract description 38
- 238000002161 passivation Methods 0.000 claims description 19
- 229910052738 indium Inorganic materials 0.000 claims description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 claims description 4
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 4
- 229910001887 tin oxide Inorganic materials 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 238000005530 etching Methods 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910016027 MoTi Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请实施例提供一种阵列基板及其制备方法，包括衬底；电极层，包括互不相连的第一电极部和第二电极部；栅极，设置在第一电极部远离衬底的一侧；栅极、第一电极部和第二电极部被配置为通过对同一金属氧化物半导体层采用同一半色调掩模板同时形成；第一电极部与栅极的图案重合，第一电极部位于衬底和栅极之间；栅极绝缘层，位于栅极上；金属氧化物层，设置在栅极绝缘层上，金属氧化物层包括导体部、第三电极部和第一半导体部；第三电极部和导体部被配置为采用导体化工艺同时形成。通过本申请实施例提供的一种阵列基板及其制备方法，可以降低阵列基板的成本，提高阵列基板的制造效率。
Description
技术领域
本申请实施例涉及显示基板技术领域，具体而言，涉及一种阵列基板及其制备方法。
背景技术
边缘场开关(FFS，Fringe Field Switching)技术，是目前一种应用在液晶显示领域的技术，具有响应速度快、广视角、光透过率高等优点，广泛应用在笔记本显示器、桌面显示器以及电视等终端装置，也是近年来快速发展的显示技术。该技术的核心是薄膜晶体管(TFT，Thin Film Transistor)技术，但是FFS液晶面板的TFT通常采用两层铟锡氧化物ITO来制作，使得FFS液晶面板的制作流程更加复杂，会比一般的液晶面板多用1-2张光罩。导致FFS液晶面板的成本增加，制造效率降低。
发明内容
本申请实施例提供一种阵列基板及其制备方法，旨在解决降低阵列基板的成本，提高阵列基板的制造效率。
本申请实施例第一方面提供一种阵列基板，包括：
衬底；
电极层，包括互不相连的第一电极部和第二电极部；
栅极，设置在所述第一电极部远离所述衬底的一侧；所述栅极、所述第一电极部和所述第二电极部被配置为通过对同一金属氧化物半导体层采用同一半色调掩模板同时形成；所述第一电极部与所述栅极的图案重合，所述第一电极部位于所述衬底和所述栅极之间，与所述衬底和所述栅极接触，所述第一电极部为透明金属氧化物半导体，所述第一电极部作为缓冲层降低所述栅极和所述衬底之间的应力；
栅极绝缘层，位于所述栅极上；
金属氧化物层，设置在所述栅极绝缘层上，所述金属氧化物层包括导体部、第三电极部和第一半导体部，所述第一半导体部为有源层；
所述第一半导体部相对的两侧均设置导体部；所述导体部为所述第一半导体部周边的半导体金属氧化物层导体化形成的，所述导体部包含相互隔开的第一导体部和第二导体部，所述第一导体部为漏极，所述第二导体部为源极或与源极连接的连接部；
所述第三电极部与所述第二电极部相对且绝缘设置；所述第二电极部和所述第三电极部其中之一为像素电极，另一为公共电极；所述第三电极部和所述导体部被配置为采用导体化工艺同时形成。
可选地，钝化层，设置在所述第一半导体部远离所述衬底的一侧，且所述钝化层在所述衬底上的正投影覆盖所述栅极在所述衬底上的正投影。
可选地，作为有源层的所述第一半导体部的沟道长度不超过3μm。
可选地，所述第二导体部通过贯通所述栅极绝缘层的过孔，与所述第二电极部电连接。
可选地，所述金属氧化物层还包括第二半导体部，所述第二半导体部和所述第一导体部相连；
所述阵列基板还包括数据线，所述数据线设置在所述第二半导体部远离所述衬底的一侧，且所述第二半导体部在所述衬底上的正投影位于所述数据线在所述衬底上的正投影以内，所述数据线与所述第二半导体部相接触。
可选地，所述阵列基板还包括走线，所述走线设置在所述第三电极部远离所述衬底的一侧，所述走线在所述衬底上的正投影位于所述第二电极部在所述衬底上的正投影以内。
可选地，所述第三电极部包括导体子部和半导体子部，被所述走线覆盖的第三电极部为半导体子部，未被所述走线覆盖的第三电极部为导体子部。
可选地，所述走线和所述数据线同层设置。
可选地，所述第二电极部为面状电极，所述第三电极部包括多个平行的条状电极。
可选地，所述金属氧化物层的材料包括：铟镓锌氧化物、铟镓锡氧化物或者铟镓锌锡氧化物。
本申请实施例第二方面提供一种显示面板，包括如本申请实施例第一方面提供的阵列基板。
本申请实施例第三方面提供一种阵列基板的制备方法，所述方法包括：
提供衬底；
在所述衬底上形成电极层，所述电极层包括互不相连的第一电极部和第二电极部；在所述第一电极部远离所述衬底的一侧形成栅极；所述栅极、所述第一电极部和所述第二电极部被配置为通过对同一金属氧化物半导体层采用同一半色调掩模板同时形成；所述第一电极部与所述栅极的图案重合，所述第一电极部位于所述衬底和所述栅极之间，与所述衬底和所述栅极接触，所述第一电极部为透明金属氧化物半导体，所述第一电极部作为缓冲层降低所述栅极和所述衬底之间的应力；
在所述电极部和所述栅极上形成栅极绝缘层；
在所述栅极绝缘层形成金属氧化物层，所述金属氧化物层包括导体部、第三电极部和第一半导体部；所述第一半导体部为有源层；所述第一半导体部相对的两侧均设置导体部；所述导体部为所述第一半导体部周边的半导体金属氧化物层导体化形成的，所述导体部包含相互隔开的第一导体部和第二导体部，所述第一导体部为漏极，所述第二导体部为源极或与源极连接的连接部；所述第三电极部与所述第二电极部相对且绝缘设置；所述第二电极部和所述第三电极部其中之一为像素电极，另一为公共电极；所述第三电极部和所述导体部被配置为采用导体化工艺同时形成。
有益效果：
本申请提供一种阵列基板及其制备方法，使包括第一电极部和第二电极部的电极层和栅极通过对同一金属氧化物半导体层采用同一半色调掩模板同时形成，并且设置包括第一导体部、第三电极部和第一半导体部的金属氧化物层，使第一半导体部为有源层，导体部的第一导体部为漏极，第二导体部为源极或与源极连接的连接部，从而形成TFT结构；使第二电极部和第三电极部其中之一为像素电极，另一为公共电极；第三电极部和导体部采用导体化工艺同时形成，如此便形成了整个阵列基板，通过同时形成电极层和栅极，并利用到导体化工艺形成阵列基板的TFT结构，从而可以减少阵列基板制造过程中需要的光罩，从而降低阵列基板的制造成本，提高阵列基板的制造效率。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提出的一种阵列基板的结构示意图；
图2是本申请一实施例提出的一种阵列基板的俯视结构示意图；
图3是本申请一实施例提出的一种阵列基板的制备方法的步骤流程图；
图4是本申请一实施例提出的一种阵列基板完成衬底制作的剖面结构示意图；
图5是本申请一实施例提出的一种阵列基板完成电极层和栅极层制作的剖面结构示意图；
图6是本申请一实施例提出的一种阵列基板完成电极层和栅极层图形化制作的剖面结构示意图；
图7是本申请一实施例提出的一种阵列基板图形化的电极层和栅极层刻蚀后的剖面结构示意图；
图8是本申请一实施例提出的一种阵列基板完成第一电极部制作的剖面结构示意图；
图9是本申请一实施例提出的一种阵列基板完成第一电极部、第二电极部和栅极制作的剖面结构示意图；
图10是本申请一实施例提出的一种阵列基板完成栅极绝缘层制作的剖面结构示意图；
图11是本申请一实施例提出的一种阵列基板完成金属氧化物层和数据线层制作的剖面结构示意图；
图12是本申请一实施例提出的一种阵列基板完成金属氧化物层和数据线层图形化的剖面结构示意图；
图13是本申请一实施例提出的一种阵列基板图形化的金属氧化物层和数据线层刻蚀后的剖面结构示意图；
图14是本申请一实施例提出的一种阵列基板完成去除金属氧化物层上光阻后的剖面结构示意图；
图15是本申请一实施例提出的一种阵列基板完成去除数据线层上光阻后的剖面结构示意图；
图16是本申请一实施例提出的一种阵列基板完成钝化层制作的剖面结构示意图；
图17是本申请一实施例提出的一种阵列基板对金属氧化物层导体化后的剖面结构示意图。
附图标记说明：10、衬底；11、电极层；111、第一电极部；112、第二电极部；12、栅极；13、栅极绝缘层；14、金属氧化物层；141、导体部；1411、第一导体部；1412、第二导体部；142、第三电极部；1421、导体子部；1422、半导体子部；143、第一半导体部；144、第二半导体部；15、钝化层；16、数据线；17、走线；20、栅极层；30、数据线层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例一
参照图1所示，为本申请实施例公开的一种阵列基板，该阵列基板由底层至顶层依次包括衬底10、电极层11、栅极12、栅极绝缘层13、金属氧化物层14、钝化层15、数据线16和走线17。
具体地，电极层11包括互不相连的第一电极部111和第二电极部112，其中，第二电极部112作为阵列基板的像素电极或公共电极。电极层11可以选用透明材料，例如ITO(氧化铟锡)或IZO(氧化铟锌)，电极层11的厚度为
参照图1所示，栅极12位于电极层11的第一电极部111远离衬底10的一侧，且栅极12与第一电极部111的图案重合，第一电极部111位于衬底10与栅极12之间，第一电极部111同时与衬底10和栅极12接触，第一电极部111可以作为缓冲层降低栅极12和衬底10之间的应力。栅极12可以选用Cu/Mo、Cu/Ti、Cu/MoTi或者Cu/MoNb等金属材料，栅极12的厚度为
在制作时，栅极12、第一电极部111和第二电极部112通过对同一金属氧化物半导体层采用同一半色调掩模板同时形成。即在制作栅极12和电极层11时，在衬底10上依次覆盖电极层11和栅极层20，随后利用同一半色调掩模板对电极层11和栅极层20进行图形化处理，然后再经过曝光、显影、刻蚀和剥离等工艺，形成栅极12，第二电极部112和被栅极12覆盖的第一电极部111。这样便可以使电极层11和栅极12通过同一光罩制作，从而在阵列基板的制作过程中减少了一层光罩的使用。
并且，参照图2所示，第二电极部112为面状电极。
栅极绝缘层13覆盖电极层11和栅极12，对栅极绝缘层13进行图形化处理后，在栅极绝缘层13上形成有贯穿栅极绝缘层13至第二电极部112的过孔。栅极绝缘层13可以选用氧化硅材料或者氮化硅和氧化硅的组合物材料，栅极绝缘层13的厚度为
金属氧化物层14设置在栅极绝缘层13远离衬底10的一侧。金属氧化物层14可以选用铟镓锌氧化物、铟镓锡氧化物或者铟镓锌锡氧化物，金属氧化物层14的厚度为
具体地，参照图1所示，金属氧化物层14包括导体部141、第三电极部142和第一半导体部143。其中，导体部141和第三电极部142采用导体化工艺同时形成，使得导体部141和第三电极部142具有导电性，第一半导体部未被导体化。
第一半导体部143在衬底10上的正投影位于栅极12在衬底10上的正投影以内，第一半导体部143用作阵列基板的有源层。
并且通过导体化工艺，可以不用考虑刻蚀残留的风险，因而使得作为有源层的第一半导体部143的沟道长度可以不超过3μm，相比于目前的阵列基板，减小了沟道的长度，从而可以有效减少TFT的尺寸，提高开口率。
参照图1所示，导体部141是第一半导体部周边的半导体金属氧化层经过导体化后形成的，导体部141包括相互隔开的第一导体部1411和第二导体部1412，并且第一导体部1411用作漏极，第二导体部1412用作源极，使得导体部141和栅极12可以形成TFT(薄膜晶体管，Thin Film Transistor)结构，并且第二导体部1412通过贯穿栅极绝缘层13的过孔与第二电极部112电连接，以对第二电极部112传输电信号。
参照图1和图2所示，第三电极部142包括多个平行的条状电极，并且第三电极部142与第二电极部相对且绝缘设置。第三电极部142用作阵列基板的公共电极或像素电极。在第二电极部为像素电极时，第三电极部为公共电极；在第二电极部为公共电极时，第三电极部为像素电极。同时，第三电极部和导体部是采用导体化工艺对同一半导体金属氧化物层进行导体化同时形成的。
参照图1所示，钝化层15位于第一半导体部143远离衬底10的一侧，且钝化层15在衬底10上的正投影覆盖栅极12在衬底10上的正投影。钝化层15可以采用氧化硅或者氮氧化硅，钝化层15的厚度为
钝化层15在金属氧化层的导体化过程中，可以避免钝化层15处的金属氧化物层14被导体化，从而形成第一半导体部143。
同时，金属氧化物层14还包括第二半导体部144，第二半导体部144和未与第二电极部112的导体部141相连。
参照图1所示，数据线16和走线17是同层设置的，即数据线16和走线17通过一次构图工艺制作。一次构图工艺是指经过一次曝光形成所需要的层结构工艺。一次构图工艺包括掩膜、曝光、显影、刻蚀和剥离等工艺。数据线16和走线17可以选用Cu/Mo、Cu/Ti、Cu/MoTi或者Cu/MoNb等金属材料，数据线16和走线17的厚度为
其中，数据线16设置在第二半导体部144远离衬底10的一侧，且第二半导体部144在衬底10上的正投影位于数据线16在衬底10上的正投影以内，数据线16与第二半导体部144相接触。数据线16用于传输TFT的数据信号。
数据线16在金属氧化层的导体化过程中，覆盖在金属氧化物层14上，因此使得数据线16处的金属氧化物层14不会被导体化，从而形成第二半导体部144。
参照图1所示，走线17设置在第三电极部142远离衬底10的一侧，且走线17在衬底10上的正投影位于第二电极部112在衬底10上的正投影以内。第三电极部142包括导体子部1421和半导体子部1422，其中被走线17覆盖的第三电极部142未半导体子部1422，未被走线17覆盖的第三电极部142为导体子部1421。
走线17将第三电极部142的多个条状电极连接起来，在第三电极部作为公共电极时，可以降低第三电极层11的电阻承载，提升阵列基板的器件性能。
走线17在金属氧化物层14的导体化过程中，同样也覆盖在金属氧化物层14上，因此使得走线17处的金属氧化物层14不会被导体化，从而形成半导体子部1422。
实施例二
基于同一发明构思，本申请实施例提供一种显示面板，包括如本申请实施例一提供的阵列基板，该显示面板还可以包括柔性电路板，以及封装盖板等。
该显示面板可以是柔性显示面板或普通显示面板(可以称为刚性显示器)。示例的，包含该显示面板的产品可以包括：计算机显示器、电视、广告牌、具有显示功能的激光打印机、电话、手机、个人数字助理(Personal Digital Assistant，PDA)、膝上型计算机、数码相机、便携式摄录机、取景器、车辆、大面积墙壁、剧院的屏幕或体育场标牌等。
实施例三
图3为本申请一实施例提出的阵列基板的制备方法的步骤流程图。参照图3所示，本申请实施例提供一种阵列基板的值班备方法，应用于以上任一实施例所述的阵列基板，所述方法包括：
步骤301：提供衬底10。
具体地，提供衬底10的步骤可以包括完成衬底10的制作，如图4所示。
步骤302：在衬底10上形成电极层11，电极层11包括互不相连的第一电极部111和第二电极部112；在第一电极部111远离衬底10的一侧形成栅极12；栅极12、第一电极部111和第二电极部112被配置为通过对同一金属氧化物半导体层采用同一半色调掩模板同时形成；第一电极部111与栅极12的图案重合，第一电极部111位于衬底10和栅极12之间，与衬底10和栅极12接触，第一电极部111为透明金属氧化物半导体，第一电极部111作为缓冲层降低栅极12和衬底10之间的应力。
具体地，步骤302包括以下子步骤：
步骤3021：在衬底10上依次形成电极层11和栅极层20，电极层11覆盖衬底10，栅极层20覆盖电极层11，如图5所示。
具体地，电极层11可以采用氧化铟锡或氧化铟锌材料，电极层11的厚度为
栅极层20可以选用Cu/Mo、Cu/Ti、Cu/MoTi或者Cu/MoNb，栅极层的厚度为
步骤3022：采用半色调HTM光罩进行黄光制程，形成栅极12图案以及电极层11的第一电极部111图案和第二电极部112图案，如图6所示。
具体地，栅极12在衬底10上的正投影与第一电极部111在衬底10上的正投影重叠。
步骤3023：通过刻蚀工艺，去除无光阻保护的电极层11和栅极层20；具体地，去除电极层11和栅极层20上的光阻，如图6所示
步骤3024：采用O2 ash工艺去除第二电极部112上的光阻，然后通过刻蚀工艺去除第二电极部112上的栅极层20，使第二电极部112透明化；
具体地，去除第二电极部上的光阻，去除第二电极部上的栅极层，如图7所示。
步骤3025：采用O2 ash工艺去除栅极12上的光阻；
以上步骤可以完成栅极12、第一电极部111和第二电极部112的形成，其中第二电极部112用作阵列基板的像素电极，如图8和图9所示。
步骤303：在所述第二电极部112和所述栅极12上形成栅极绝缘层13。
具体地，在栅极12和第二电极部112上沉积栅极绝缘层13，并对栅极绝缘层13进行黄光和刻蚀制成，使栅极绝缘层13图形化，如图10所示。
栅极绝缘层13的材料可以选用氧化硅或者氮化硅和氧化硅的组合物，栅极绝缘层13的厚度为
图形化后的栅极绝缘层13上形成有贯穿栅极绝缘层13至第二电极部112的过孔。
步骤304：在栅极绝缘层13形成金属氧化物层14，金属氧化物层14包括导体部141、第三电极部142和第一半导体部143；第一半导体部143为有源层；第一半导体部143相对的两侧均设置导体部141；导体部141为第一半导体部143周边的半导体金属氧化物层导体化形成的，导体部141包含相互隔开的第一导体部1411和第二导体部1412，第一导体部1411为漏极，第二导体部1412为源极或与源极连接的连接部；第三电极部142与第二电极部112相对且绝缘设置；第二电极部112和第三电极部142其中之一为像素电极，另一为公共电极；第三电极部142和导体部141被配置为采用导体化工艺同时形成。
具体地，步骤304包括以下子步骤：
步骤3041：在栅极绝缘层13上依次沉积金属氧化物层14和数据线层30。
具体地，金属氧化物层14的材料可以选用铟镓锌氧化物、铟镓锡氧化物或者铟镓锌锡氧化物，金属氧化物层14的厚度为
数据线层30的材料可以选用Cu/Mo、Cu/Ti、Cu/MoTi或者Cu/MoNb，数据线层30的厚度为
如图11所示。
步骤3042：采用半色调HTM光罩对金属氧化物层14和数据线层30进行黄光制程，定义出数据线16、走线17、金属氧化物层14的图形。
具体地，金属氧化物层14图形包括位于第一电极部111上方的面状部分和位于第二电极部112上方的多个条状部分，其中面状部分通过栅极绝缘层13上的过孔与第二电极部112相接触，数据线16的图形位于金属氧化物层14的面状部分的最左侧，走线17的图形位于金属氧化层最右侧的条状部分上，如图12所示。
步骤3043：通过刻蚀工艺去除无光阻保护的图形，包括数据线层30和金属氧化物层14。
具体地，去除数据线层30和金属氧化物层14无光阻保护的图形，如图13所示。
步骤3044：通过O2 ash工艺去除将金属氧化物层14面状部分未被数据线16图形覆盖位置的光阻，再去除条状部分未被走线17图形覆盖位置的光阻；并通过刻蚀工艺去除面状部分未被数据线16图形的数据线层30，再去除条状部分未被走线17图形覆盖位置的数据线层30，如图14所示。
步骤3045：通过O2 ash工艺去除数据线16和走线17上的光阻，形成数据线16和走线17。
具体地，数据线16作为TFT数据传输信号线，走线17则用于降低公共电极的电阻承载，如图15所示。
步骤3046：在金属氧化物层14、数据线16和走线17上沉积钝化层15，并通过黄光和刻蚀制程，对钝化层15进行图形化，使数据线16、走线17及除栅极12正上方以外的金属氧化物层14露出。
具体地，对钝化层15进行图形化，如图16所示。
步骤3047：通过用H2或者Ar plasma工艺进行处理，对露出的金属氧化物层14进行导体化。
具体地，数据线16、钝化层15以及走线17下方的金属氧化物层14由于被覆盖，因此不会被导体化，由此数据线16下方的金属氧化物层14形成第二半导体部144，钝化层15下方的金属氧化物层14形成第一半导体部143，第一半导体部143作为TFT的有源层，走线17下方的金属氧化物层14形成半导体子部1422，而第一半导体部143两侧的金属氧化物层14的面状部分被导体化形成导体部141，导体部141的第一导体部1411作为阵列基板的漏极，第二导体部1412作为阵列基板的漏极，与栅极12一起形成TFT结构。金属氧化物层14的多个条状部分被导体化形成第三电极部142，第三电极部142作为阵列基板的公共电极或像素电极。同时第二导体部1412通过栅极绝缘层13上的过孔与第二电极部112实现电连接，如图17所示。
由于在导体化过程中，金属氧化物层14的导体化会扩散一定深度，因此第一半导体部143在衬底10上的正投影位于栅极12在衬底10上的正投影以内；通过调节钝化层15的开孔大小，以及plasma工艺的强弱可以使作为有源层第一半导体部143的沟道长度不超过3μm，从而减小了沟道的长度，进而有效减少TFT的尺寸，提高开口率。
通过上述步骤便实现了阵列基板的制备，并且在整个制作步骤中，仅包括有四次光罩工艺，因而制造该阵列基板所需的光罩数量得以减少，从而使得阵列基板的制造成本降低，制造效率提高。同时采用导体化工艺，制作出的TFT的沟道长度可以小于3μm，可以有效减少TFT的尺寸，进而提高开口率。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，诸如“第一”和“第二”之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序，也不能理解为指示或暗示相对重要性。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的技术方案进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请，本说明书内容不应理解为对本申请的限制。同时，对于本领域的一般技术人员，依据本申请，在具体实施方式及应用范围上均会有不同形式的改变之处，这里无需也无法对所有的实施方式予以穷举，而由此所引伸出的显而易见的变化或变动仍处于本申请的保护范围之中。
Claims (12)
1.一种阵列基板，其特征在于，包括：
衬底；
电极层，包括互不相连的第一电极部和第二电极部；
栅极，设置在所述第一电极部远离所述衬底的一侧；所述栅极、所述第一电极部和所述第二电极部被配置为通过对同一金属氧化物半导体层采用同一半色调掩模板同时形成；所述第一电极部与所述栅极的图案重合，所述第一电极部位于所述衬底和所述栅极之间，与所述衬底和所述栅极接触，所述第一电极部为透明金属氧化物半导体，所述第一电极部作为缓冲层降低所述栅极和所述衬底之间的应力；
栅极绝缘层，位于所述栅极上；
金属氧化物层，设置在所述栅极绝缘层上，所述金属氧化物层包括导体部、第三电极部和第一半导体部，所述第一半导体部为有源层；
所述第一半导体部相对的两侧均设置导体部；所述导体部为所述第一半导体部周边的半导体金属氧化物层导体化形成的，所述导体部包含相互隔开的第一导体部和第二导体部，所述第一导体部为漏极，所述第二导体部为源极或与源极连接的连接部；
所述第三电极部与所述第二电极部相对且绝缘设置；所述第二电极部和所述第三电极部其中之一为像素电极，另一为公共电极；所述第三电极部和所述导体部被配置为采用导体化工艺同时形成。
2.根据权利要求1所述的阵列基板，其特征在于：
钝化层，设置在所述第一半导体部远离所述衬底的一侧，且所述钝化层在所述衬底上的正投影覆盖所述栅极在所述衬底上的正投影。
3.根据权利要求1所述的阵列基板，其特征在于：
作为有源层的所述第一半导体部的沟道长度不超过3μm。
4.根据权利要求1所述的阵列基板，其特征在于：
所述第二导体部通过贯通所述栅极绝缘层的过孔，与所述第二电极部电连接。
5.根据权利要求1所述的阵列基板，其特征在于：
所述金属氧化物层还包括第二半导体部，所述第二半导体部和所述第一导体部相连；
所述阵列基板还包括数据线，所述数据线设置在所述第二半导体部远离所述衬底的一侧，且所述第二半导体部在所述衬底上的正投影位于所述数据线在所述衬底上的正投影以内，所述数据线与所述第二半导体部相接触。
6.根据权利要求5所述的阵列基板，其特征在于：
所述阵列基板还包括走线，所述走线设置在所述第三电极部远离所述衬底的一侧，所述走线在所述衬底上的正投影位于所述第二电极部在所述衬底上的正投影以内。
7.根据权利要求6所述的阵列基板，其特征在于：
所述第三电极部包括导体子部和半导体子部，被所述走线覆盖的第三电极部为所述半导体子部，未被所述走线覆盖的第三电极部为所述导体子部。
8.根据权利要求6所述的阵列基板，其特征在于：
所述走线和所述数据线同层设置。
9.根据权利要求1所述的阵列基板，其特征在于：
所述第二电极部为面状电极，所述第三电极部包括多个平行的条状电极。
10.根据权利要求1所述的阵列基板，其特征在于：
所述金属氧化物层的材料包括：铟镓锌氧化物、铟镓锡氧化物或者铟镓锌锡氧化物。
11.一种显示面板，其特征在于：
包括如权利要求1-10任一项所述的阵列基板。
12.一种如权利要求1-10任一项所述的阵列基板的制备方法，其特征在于，所述方法包括：
提供衬底；
在所述衬底上形成电极层，所述电极层包括互不相连的第一电极部和第二电极部；在所述第一电极部远离所述衬底的一侧形成栅极；所述栅极、所述第一电极部和所述第二电极部被配置为通过对同一金属氧化物半导体层采用同一半色调掩模板同时形成；所述第一电极部与所述栅极的图案重合，所述第一电极部位于所述衬底和所述栅极之间，与所述衬底和所述栅极接触，所述第一电极部为透明金属氧化物半导体，所述第一电极部作为缓冲层降低所述栅极和所述衬底之间的应力；
在所述第二电极部和所述栅极上形成栅极绝缘层；
在所述栅极绝缘层形成金属氧化物层，所述金属氧化物层包括导体部、第三电极部和第一半导体部；所述第一半导体部为有源层；所述第一半导体部相对的两侧均设置导体部；所述导体部为所述第一半导体部周边的半导体金属氧化物层导体化形成的，所述导体部包含相互隔开的第一导体部和第二导体部，所述第一导体部为漏极，所述第二导体部为源极或与源极连接的连接部；所述第三电极部与所述第二电极部相对且绝缘设置；所述第二电极部和所述第三电极部其中之一为像素电极，另一为公共电极；所述第三电极部和所述导体部被配置为采用导体化工艺同时形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111277686.5A CN114005842A (zh) | 2021-10-29 | 2021-10-29 | 一种阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111277686.5A CN114005842A (zh) | 2021-10-29 | 2021-10-29 | 一种阵列基板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114005842A true CN114005842A (zh) | 2022-02-01 |
Family
ID=79925692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111277686.5A Pending CN114005842A (zh) | 2021-10-29 | 2021-10-29 | 一种阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114005842A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050212986A1 (en) * | 2004-03-29 | 2005-09-29 | Quanta Display Inc. | Liquid crystal display device and a manufacturing method of the same |
| CN106898619A (zh) * | 2017-03-28 | 2017-06-27 | 上海天马微电子有限公司 | 阵列基板和阵列基板的制作方法 |
| CN211208447U (zh) * | 2020-02-26 | 2020-08-07 | 福建华佳彩有限公司 | 一种氧化物半导体基板结构 |
| US20210240043A1 (en) * | 2019-01-14 | 2021-08-05 | CHONGQING BOE OPTOE;ECTRONUICS TECHNOLOGY CO., LTD. and BOE TECHNOLOGY GROUP CO., LTD. | Array substrate and manufacturing method thereof, display panel |
-
2021
- 2021-10-29 CN CN202111277686.5A patent/CN114005842A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050212986A1 (en) * | 2004-03-29 | 2005-09-29 | Quanta Display Inc. | Liquid crystal display device and a manufacturing method of the same |
| CN106898619A (zh) * | 2017-03-28 | 2017-06-27 | 上海天马微电子有限公司 | 阵列基板和阵列基板的制作方法 |
| US20210240043A1 (en) * | 2019-01-14 | 2021-08-05 | CHONGQING BOE OPTOE;ECTRONUICS TECHNOLOGY CO., LTD. and BOE TECHNOLOGY GROUP CO., LTD. | Array substrate and manufacturing method thereof, display panel |
| CN211208447U (zh) * | 2020-02-26 | 2020-08-07 | 福建华佳彩有限公司 | 一种氧化物半导体基板结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11257957B2 (en) | Thin film transistor, method of fabricating the same, array substrate and display device | |
| US8895333B2 (en) | Method for manufacturing semiconductor device with pixel electrode over gate electrode of thin film transistor | |
| WO2016141709A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| CN106019751B (zh) | 阵列基板及其制造方法、显示装置 | |
| WO2021190055A1 (zh) | 显示基板及其制备方法、显示面板和显示装置 | |
| WO2018188160A1 (zh) | Tft基板及其制作方法 | |
| WO2016011692A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN101676781B (zh) | 影像显示系统及其制造方法 | |
| US11094789B2 (en) | Thin film transistor and method for manufacturing the same, array substrate, and display device | |
| US10700105B2 (en) | Array substrate and method for manufacturing the same, display panel and display device | |
| JPH10209463A (ja) | 表示装置の配線形成方法、表示装置の製造方法、および表示装置 | |
| US10763283B2 (en) | Array substrate, manufacturing method thereof, display panel and manufacturing method thereof | |
| CN114005842A (zh) | 一种阵列基板及其制备方法 | |
| JP2002098994A (ja) | 液晶用マトリクス基板およびその製造方法ならびにコンタクトホール形成方法 | |
| TW584908B (en) | Method of manufacturing IPS-LCD by using 4-mask process | |
| CN115241208A (zh) | 显示面板 | |
| CN111244116B (zh) | 半过孔结构及其制造方法、阵列基板、显示面板 | |
| CN113467122A (zh) | 显示面板及其制作方法、移动终端 | |
| CN109119428B (zh) | Tft基板的制作方法 | |
| KR20070102384A (ko) | 픽셀 구조체 제조방법 | |
| TWI290372B (en) | A method of manufacturing a thin film transistor matrix substrate | |
| WO2020042258A1 (zh) | 显示面板及其制造方法 | |
| CN115704978B (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| WO2023141761A1 (zh) | 显示基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |