JP6758208B2 - 液晶表示装置およびｔｆｔアレイ基板の製造方法 - Google Patents

液晶表示装置およびｔｆｔアレイ基板の製造方法 Download PDF

Info

Publication number
JP6758208B2
JP6758208B2 JP2017011942A JP2017011942A JP6758208B2 JP 6758208 B2 JP6758208 B2 JP 6758208B2 JP 2017011942 A JP2017011942 A JP 2017011942A JP 2017011942 A JP2017011942 A JP 2017011942A JP 6758208 B2 JP6758208 B2 JP 6758208B2
Authority
JP
Japan
Prior art keywords
contact hole
drain electrode
inclined portion
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017011942A
Other languages
English (en)
Other versions
JP2018120110A (ja
Inventor
徳仁 外
徳仁 外
学 棚原
学 棚原
武司 園田
武司 園田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017011942A priority Critical patent/JP6758208B2/ja
Priority to US15/858,645 priority patent/US10466526B2/en
Priority to DE102018200788.8A priority patent/DE102018200788A1/de
Priority to CN201810053651.5A priority patent/CN108363252B/zh
Publication of JP2018120110A publication Critical patent/JP2018120110A/ja
Application granted granted Critical
Publication of JP6758208B2 publication Critical patent/JP6758208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Description

本発明は液晶表示装置に関し、特に、画素の開口率を向上させるための技術に関するものである。
液晶表示装置（ＬＣＤ：Liquid Crystal Display）の高精細化が進むと、個々の画素のサイズは小さくなるため、画素の開口率が低くなる。バックライトの出力を大きくすれば、開口率の低さを補うことができるが、消費電極が増加するという問題が生じる。逆に言えば、画素の開口率の向上は、液晶表示装置の消費電力の低減に有効である。
画素の開口率に影響する要素としては、例えば、走査線および信号線の幅、画素電極と信号線との間隔、画素電極と走査線との間隔、ブラックマトリックスと画素電極の重畳幅、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）の各電極の面積、薄膜トランジスタのドレイン電極と画素電極とを接続するためのコンタクトホールの面積などが挙げられ、これらの要素を小さくできれば、画素の開口率を向上させることができる。
例えば下記の特許文献１には、薄膜トランジスタのドレイン電極を従来よりも短くすることで、光が透過する部分を増やし、画素の開口率を上げる技術が提案されている。
特開２００２−３４１３８５号公報
特許文献１の技術では、ドレイン電極を短くした分、コンタクトホールがドレイン電極からはみ出すように形成される。コンタクトホールによる段差部分では液晶配向の異常が起きるため、コンタクトホールの形成領域は、対向基板のブラックマトリックスで遮光する必要がある。そのため、画素の開口率の観点からは、コンタクトホールの面積は小さいことが望ましい。
コンタクトホールの面積を小さくする方法としては、コンタクトホールの内壁を垂直にすることが考えられる。しかし、コンタクトホールの内壁を垂直にすると、コンタクトホールの内壁に対する画素電極の被覆性が低くなり、画素電極と薄膜トランジスタのドレイン電極との電気的接続性が低下する恐れがある。
本発明は以上のような課題を解決するためになされたものであり、画素電極と薄膜トランジスタのドレイン電極との電気的接続性を確保しつつ、両者を接続するためのコンタクトホールの面積を小さくできる液晶表示装置を提供する。
本発明に係る液晶表示装置は、画素領域のそれぞれに形成された薄膜トランジスタを有するＴＦＴアレイ基板と、前記画素領域に対応する領域のそれぞれに開口部が形成されたブラックマトリクスを有する対向基板と、を備える液晶表示装置であって、前記ＴＦＴアレイ基板は、前記薄膜トランジスタのドレイン電極上に形成された保護膜と、前記保護膜に形成され、前記ドレイン電極に達するコンタクトホールと、前記保護膜上に形成され、前記コンタクトホールを通して前記ドレイン電極に接続する画素電極と、を有し、前記コンタクトホールの内壁は、前記コンタクトホールの周方向に並び互いに傾斜角度が異なる第１傾斜部および第２傾斜部を備え、前記コンタクトホールは、前記ドレイン電極の両側にはみ出すように、前記ドレイン電極に跨がって形成されている。
本発明によれば、例えば、コンタクトホールの内壁の傾斜角度が小さい部分を、薄膜トランジスタのドレイン電極上に設けることで、画素電極とドレイン電極との電気的接続性を高くできる。また、例えば、コンタクトホールの内壁の傾斜角度が大きい部分を、ブラックマトリクスの開口部側の面に設けて、コンタクトホールの面積を小さくすれば、ブラックマトリクスの面積も小さくでるため、画素の開口率が向上する。
本発明の実施の形態に係る液晶表示装置のＴＦＴアレイ基板における単位画素の平面図である。 図１に示すＴＦＴアレイ基板のＡ１−Ａ２線に沿った断面図である。 図１に示すＴＦＴアレイ基板のＢ１−Ｂ２線に沿った断面図である。 本発明の実施の形態に係るＴＦＴアレイ基板の製造工程図である。 本発明の実施の形態に係るＴＦＴアレイ基板の製造工程図である。 本発明の実施の形態に係るＴＦＴアレイ基板の製造工程図である。 本発明の実施の形態に係るＴＦＴアレイ基板の製造工程図である。 本発明の実施の形態に係るＴＦＴアレイ基板の製造工程図である。 本発明の実施の形態に係るＴＦＴアレイ基板の製造工程図である。 本発明の実施の形態に係るＴＦＴアレイ基板の製造工程図である。 本発明の実施の形態に係るＴＦＴアレイ基板の製造工程図である。 コンタクトホールの形成工程で用いるフォトマスクのパターンの例を示す図である。 本発明の実施の形態に係る液晶表示装置の変形例を示す図である。 コンタクトホールの形成工程で用いるフォトマスクのパターンの例を示す図である。
図１は、本発明の実施の形態に係る液晶表示装置の構成を示す図であり、当該液晶表示装置のＴＦＴアレイ基板における単位画素の平面図を示している。図２および図３は、当該単位画素の断面図であり、図２は、図１のＡ１−Ａ２線に沿った断面に対応しており、図３は、図１のＢ１−Ｂ２線に沿った断面に対応している。なお、図１では、図２および図３に示されている絶縁基板１００、ゲート絶縁膜１０１、保護膜１０２およびオーミックコンタクト層３ａ，４ａの図示を省略している。
以下、これらの図を参照しつつ、本実施の形態に係る液晶表示装置の構成を説明する。図２および図３に示すように、ＴＦＴアレイ基板は、絶縁基板１００を基材に用いて形成されている。絶縁基板１００の上には、複数の走査線１１が一定間隔で配設されている。また、走査線１１に直交するように、複数の信号線１２が一定間隔で配設されている。隣り合う２本の走査線１１と隣り合う２本の信号線１２とで規定される領域のそれぞれが、単位画素が設けられる画素領域となる。よって、ＴＦＴアレイ基板上には、図１に示す単位画素がマトリクス状に配設されることになる。
図１のように、走査線１１と信号線１２との交差点の近傍に、薄膜トランジスタ１０が形成されている。薄膜トランジスタ１０は、ゲート電極１、半導体層２、ソース電極３およびドレイン電極４を備えている。ゲート電極１は走査線１１に接続されており、ソース電極３は信号線１２に接続されている。ドレイン電極４は、画素領域のほぼ全域に形成された画素電極６に接続されている。
図１および図２より、走査線１１およびゲート電極１は、絶縁基板１００の表面上の第１配線層を用いて形成されており、互いに繋がっている。つまり、ゲート電極１は走査線１１の一部分により構成されている。ゲート電極１および走査線１１上には絶縁膜１０１が形成されている。この絶縁膜１０１は、薄膜トランジスタ１０のゲート絶縁膜として機能するため、以下では「ゲート絶縁膜１０１」と称する。
薄膜トランジスタ１０のチャネル領域となる半導体層２は、ゲート絶縁膜１０１上に、ゲート電極１と重畳するように配設されている。また、信号線１２、ソース電極３およびドレイン電極４は、ゲート絶縁膜１０１および半導体層２の上の第２配線層を用いて形成されている。信号線１２とソース電極３とは互いに繋がっている。つまり、ソース電極３は信号線１２の一部分により構成されている。
ソース電極３およびドレイン電極４は、半導体層２の上に、互いに離間して形成されている。また、ソース電極３と半導体層２との間にはオーミックコンタクト層３ａが形成されており、ドレイン電極４と半導体層２との間にはオーミックコンタクト層４ａが形成されている。
信号線１２、ソース電極３およびドレイン電極４の上には、保護膜１０２が形成されている。画素電極６は、保護膜１０２の上に形成されており、保護膜１０２に形成されたコンタクトホール５を通してドレイン電極４と電気的に接続されている。画素電極６は、ＩＴＯ（Indium Tin Oxide）などの透明導電膜により形成される。
光が透過する面積を大きく確保するために、薄膜トランジスタ１０のドレイン電極４の大きさは小さいことが好ましい。本実施の形態では、図３のように、ドレイン電極４の幅はコンタクトホール５の径よりも小さくしている。逆に言えば、コンタクトホール５は、一部がドレイン電極からはみ出すように形成されている。また、コンタクトホール５のうちドレイン電極４からはみ出した部分は、ゲート絶縁膜１０１を貫通して絶縁基板１００にまで達している。そのため、画素電極６は、コンタクトホール５内で、ドレイン電極４の上面と側面に接触している。
本実施の形態に係る液晶表示装置は、図１〜図３に示した構造を有するＴＦＴアレイ基板と、ブラックマトリクスを有する対向基板（不図示）とを対向配置し、その間に液晶を挟持させることによって構成される。対向基板のブラックマトリクスは、画素領域に対応する領域のそれぞれに開口部を有する遮光膜である。より具体的には、ブラックマトリクスは、対向基板がＴＦＴアレイ基板と対向配置されたときに、走査線１１、信号線１２、薄膜トランジスタ１０（ゲート電極１、半導体層２、ソース電極３およびドレイン電極４）およびコンタクトホール５を覆うように、対向基板上に設けられる。言い換えれば、ブラックマトリクスは、液晶表示装置のＴＦＴアレイ基板において絶縁基板１００の表面に垂直な方向から見た場合、走査線１１、信号線１２、薄膜トランジスタ１０（ゲート電極１、半導体層２、ソース電極３およびドレイン電極４）およびコンタクトホール５と重畳している。
カラー画像を表示する液晶表示装置の場合、ブラックマトリクスの開口部にカラーフィルタが設けられる。また、例えばＴＮ（Twisted Nematic）型などの縦電界駆動式の液晶表示装置では、対向基板に一定の電位（共通電位）が供給される共通電極が配設される。一方、In-Plane-Switching型やＦＦＳ（Fringe Field Switching）型などの縦電界駆動式の液晶表示装置では、共通電極はＴＦＴ基板側に設けられる。
ここで、ＴＦＴアレイ基板の保護膜１０２に形成されるコンタクトホール５の構造について説明する。図２および図３に示すように、コンタクトホール５の内壁は、互いに傾斜角度が異なる第１傾斜部５１および第２傾斜部５２を備えている。第１傾斜部５１および第２傾斜部５２は、コンタクトホール５の周方向（つまりコンタクトホール５の深さ方向とは垂直な方向）に並ぶように配設されている。本実施の形態では、第２傾斜部５２の傾斜角度は、第１傾斜部５１の傾斜角度よりも大きく設定されている。
傾斜が緩やかな第１傾斜部５１は、コンタクトホール５の内壁のうち、ドレイン電極４上に位置する面に形成されている。また、傾斜が急な第２傾斜部５２は、コンタクトホール５の内壁のうち、ドレイン電極４からはみ出した部分に位置する面に形成されている。第１傾斜部５１の傾斜角度は、４５°以上５５°以下であることが好ましい。第２傾斜部５２の傾斜角度は、８０°以上９０°以下であることが好ましい。
図３のように、本実施の形態では、コンタクトホール５がドレイン電極４に跨がるように形成されており、ドレイン電極４の両側にコンタクトホール５がはみ出している。特に、コンタクトホール５の内壁のうち、画素領域の中央に近い側（図３の左側）の面に、傾斜が急な第２傾斜部５２が設けられることが重要である。コンタクトホール５の内壁の画素領域の中央に近い側はブラックマトリクスの開口部側に相当するため、その部分の傾斜を垂直に近くしてコンタクトホール５の面積を小さくすれば、ブラックマトリクスの開口部を大きくでき、画素の開口率を向上させることができるからである。一方、コンタクトホール５の内壁のうち、画素領域の中央から遠い側（図３の右側）の面に設けられた第２傾斜部５２の傾斜は必ずしも急でなくてもよい。通常、コンタクトホール５のその部分はブラックマトリクスに覆われており、画素の開口率の向上には寄与しないからである。
また、傾斜が緩やかな第１傾斜部５１の部分は、画素電極６による被膜性が高くなる。よって、図２のように、ドレイン電極４上に第１傾斜部５１が設けられることで、画素電極６とドレイン電極４との間の電気的接続を良好なものにすることができる。
このように、本実施の形態によれば、画素電極６と薄膜トランジスタ１０のドレイン電極４との良好な電気的接続性を確保しつつ、両者を接続するためのコンタクトホール５の面積を小さくして、画素の開口率を向上させることができる。
次に、図１〜図３に示したＴＦＴアレイ基板の製造方法を説明する。図４〜図１１は、当該ＴＦＴアレイ基板の製造工程図である。これらのうち、図４、図６、図８および図１０は、図２に示した断面に対応しており、図５、図７、図９および図１１は、図３に示した断面に対応している。
まず、絶縁基板１００上に、ＡｌＮｄまたはアルミニウム（Ａｌ）などの導電性金属をスパッタリング法で蒸着する。そして、フォトリソグラフィ技術を用いた選択的なエッチングにより導電性金属をパターニングすることで、ゲート電極１および走査線１１を形成する。続いて、ゲート電極１および走査線１１を含む絶縁基板１００上の全面に、例えばシリコン窒化物などの絶縁物質を化学気相蒸着法で蒸着することで、ゲート絶縁膜１０１を形成する（図４および図５）。
次に、ゲート絶縁膜１０１上に、例えば、水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）と、ドーピングされた水素化非晶質シリコン（ｎ＋ａ−Ｓｉ：Ｈ）とを、化学気相蒸着法で順次に蒸着し、フォトリソグラフィ技術を用いた選択的なエッチングにより、それらをパターニングすることで、半導体層２およびオーミックコンタクト層３ａ，４ａを形成する。半導体層２の材料としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ等の酸化物半導体を用いてもよい。
その後、ゲート絶縁膜１０１上の全面にクロム（Ｃｒ）、モリブデン（Ｍｏ）などの低抵抗金属をスパッタリング法で蒸着し、フォトリソグラフィ技術を用いた選択的なエッチングにより低抵抗金属をパターニングすることで、ソース電極３、ドレイン電極４および信号線１２を形成する。またその際、ソース電極３とドレイン電極４との間に半導体層２の上面を露出させ、オーミックコンタクト層３ａ，４ａを分離する。その結果、薄膜トランジスタ１０が形成される。そして、薄膜トランジスタ１０を覆うように、ゲート絶縁膜１０１上の全面にシリコン窒化物などの絶縁物質を積層することで、保護膜１０２を形成する（図６および図７）。
その後、保護膜１０２およびゲート絶縁膜１０１を選択的に除去することで、互いに傾斜角度の異なる第１傾斜部５１および第２傾斜部５２を有するコンタクトホール５を形成する。第１傾斜部５１および第２傾斜部５２を有するコンタクトホール５は、例えば以下の手順で形成することができる。
まず、保護膜１０２上にフォトレジストを形成し、コンタクトホール５のパターンを有するフォトマスクを用いてフォトレジストを露光する。この露光工程で用いるフォトマスクとして、コンタクトホール５のパターンの輪郭の一部がグレートーンパターンとなったものを用いる。具体的には、コンタクトホール５のパターンの輪郭のうち、第１傾斜部５１を形成したい部分をグレートーンパターンにする。
図１２に、フォトマスクにおけるコンタクトホール５のパターンの例を示す。図１２においては、コンタクトホール５のマスクパターンとドレイン電極４との位置関係を表すため、ドレイン電極４も図示している。本実施の形態におけるフォトレジストとしてはポジ型レジストを想定しているため、領域Ｍ５はフォトマスクの透過領域を示しており、領域Ｓ５はフォトマスクの遮光領域を示している。図２に示したように第１傾斜部５１をドレイン電極４上に設ける場合は、図１２のように、ドレイン電極４に重畳する部分に、幅の狭い遮光領域Ｓ５とスリット状の透過領域Ｍ５を設ける。一般に、幅の狭い遮光領域Ｓ５の幅は、露光機の分解能以下に設定される。幅の狭い遮光領域Ｓ５とスリット状の透過領域Ｍ５は、それら領域の露光強度をなだらかに変化させるグレートーンパターンとして機能する。なお、グレートーンパターンを用いたコンタクトホール形成の詳細は、特開２００４−２９４８０５号公報に開示されている。
図１２に示したパターンを有するフォトマスクを用いてフォトレジストを露光して現像すると、図８および図９に示すようなフォトレジストパターン２００が形成される。フォトレジストパターン２００の開口部の内壁は、グレートーンパターンで露光された部分が緩やかに傾斜し、その他の部分はほぼ垂直になっている。
その後、フォトレジストパターン２００をマスクにして保護膜１０２およびゲート絶縁膜１０１をエッチングすることにより、コンタクトホール５を形成する。エッチング方法としては、例えばＲＩＥ（Reactive Ion Etching）モードのドライエッチングのような異方性エッチングでもよい。このとき形成されるコンタクトホール５の内壁の傾斜角度には、フォトレジストパターン２００の開口部の内壁の傾斜角度が反映される。すなわち、コンタクトホール５の内壁には、フォトレジストパターンの開口部の内壁の傾斜角度に対応するように、傾斜が緩やかな第１傾斜部５１と、傾斜が急な第２傾斜部５２とが形成される（図１０および図１１）。
その後、コンタクトホール５の内部を含む保護膜１０２上の全面にスパッタリング法によりＩＴＯを蒸着し、フォトリソグラフィ技術を用いた選択的なエッチングによりＩＴＯをパターニングすることで、画素電極６を形成する。このとき画素電極６は、コンタクトホール５を通してドレイン電極４に電気的に接続される。以上により、図２および図３に示したＴＦＴアレイ基板の構成が得られる。
このように形成したＴＦＴアレイ基板と、別途形成した対向基板とを一定間隔を空けて合着した後、その間に液晶を注入して封止することで、液晶表示パネルが形成される。
液晶表示パネルを形成した後に、当該液晶表示パネルに駆動回路等を有する外部回路を接続し、さらに、光学シートを介して、ＬＥＤ（Light Emitting Diode）等の光源や導光板等を有する面状光源装置であるバックライトを液晶表示パネルの背後に設置するようにして、各部材をフレーム内に組み込むことにより液晶表示装置を製造することができる。
＜変形例＞
上の説明では、図３のようにコンタクトホール５がドレイン電極４の両側にはみ出す例を示したが、図１３のように、コンタクトホール５をドレイン電極４の片側のみにはみ出すように形成してもよい。この場合、コンタクトホール５の内壁のうち、ドレイン電極４上に位置する部分の割合が大きくなる。そのため、コンタクトホール５の形成工程で用いるフォトマスクのパターンを図１４のようにして、ドレイン電極４の上部に位置する部分の全体に第１傾斜部５１を形成すれば、画素電極６と薄膜トランジスタのドレイン電極４との電気的接続性を更に良好なものにできる。
図１３の場合においても、画素の開口率向上の観点から、コンタクトホール５における画素領域の中央に近い側（図１３の左側）の面に、傾斜が急な第２傾斜部５２が設けられる。この場合、図１３のように、図１のＢ１−Ｂ２線に沿った断面に、第１傾斜部５１と第２傾斜部５２の両方が現れることになる。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
１ ゲート電極、２ 半導体層、３ ソース電極、４ ドレイン電極、３ａ，４ａ オーミックコンタクト層、５ コンタクトホール、５１ 第１傾斜部、５２ 第２傾斜部、６ 画素電極、１０ 薄膜トランジスタ、１１ 走査線、１２ 信号線、１００ 絶縁基板、１０１ ゲート絶縁膜、１０２ 保護膜、２００ フォトレジストパターン、Ｍ５ フォトマスクの透過領域、Ｓ５ フォトマスクの遮光領域。

Claims (7)

  1. 画素領域のそれぞれに形成された薄膜トランジスタを有するＴＦＴアレイ基板と、
    前記画素領域に対応する領域のそれぞれに開口部が形成されたブラックマトリクスを有する対向基板と、を備える液晶表示装置であって、
    前記ＴＦＴアレイ基板は、
    前記薄膜トランジスタのドレイン電極上に形成された保護膜と、
    前記保護膜に形成され、前記ドレイン電極に達するコンタクトホールと、
    前記保護膜上に形成され、前記コンタクトホールを通して前記ドレイン電極に接続する画素電極と、を有し、
    前記コンタクトホールの内壁は、前記コンタクトホールの周方向に並び互いに傾斜角度が異なる第１傾斜部および第２傾斜部を備え、
    前記コンタクトホールは、前記ドレイン電極の両側にはみ出すように、前記ドレイン電極に跨がって形成されている
    液晶表示装置。
  2. 前記第１傾斜部の傾斜角度は４５°以上５５°以下であり、
    前記第２傾斜部の傾斜角度は８０°以上９０°以下である、
    請求項１に記載の液晶表示装置。
  3. 前記第２傾斜部の傾斜角度は前記第１傾斜部の傾斜角度よりも大きく、
    前記コンタクトホールは前記ブラックマトリクスで覆われており、
    前記第２傾斜部は、前記コンタクトホールの内壁のうち前記ブラックマトリクスの前記開口部側の面に設けられている
    請求項１または請求項２に記載の液晶表示装置。
  4. 前記第２傾斜部の傾斜角度は前記第１傾斜部の傾斜角度よりも大きく、
    前記コンタクトホールは、一部が前記ドレイン電極からはみ出すように形成されており、
    前記第１傾斜部は、前記コンタクトホールの内壁のうち前記ドレイン電極上に位置する面に形成されている
    請求項１から請求項３のいずれか一項に記載の液晶表示装置。
  5. 前記第２傾斜部の傾斜角度は前記第１傾斜部の傾斜角度よりも大きく、
    前記第２傾斜部は、前記コンタクトホールの内壁のうち前記ドレイン電極からはみ出した部分に位置する面に形成されている
    請求項４に記載の液晶表示装置。
  6. 前記ＴＦＴアレイ基板は、
    絶縁基板と、
    前記絶縁基板上に形成された前記薄膜トランジスタのゲート電極と、
    前記ゲート電極上に形成された前記薄膜トランジスタのゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された前記薄膜トランジスタの半導体層と、
    前記半導体層および前記ゲート絶縁膜上に形成された前記薄膜トランジスタのソース電極および前記ドレイン電極と、を含んでおり、
    前記コンタクトホールのうち前記ドレイン電極からはみ出した部分は、前記ゲート絶縁膜を貫通して前記絶縁基板にまで達している
    請求項４または請求項５に記載の液晶表示装置。
  7. （ａ）絶縁基板上に薄膜トランジスタを形成する工程と、
    （ｂ）前記薄膜トランジスタのドレイン電極上に保護膜を形成する工程と、
    （ｃ）前記保護膜上にフォトレジストを形成し、前記フォトレジストを、コンタクトホールのパターンを有するフォトマスクを用いて露光する工程と、
    （ｄ）露光後の前記フォトレジストを現像することで、前記コンタクトホールの形成領域に開口部を有するフォトレジストパターンを形成する工程と、
    （ｅ）前記フォトレジストパターンをマスクにして前記保護膜をエッチングすることにより、前記ドレイン電極に達する前記コンタクトホールを前記保護膜に形成する工程と、
    （ｆ）前記保護膜上に、前記コンタクトホールを通して前記ドレイン電極に接続する画素電極を形成する工程と、を備え、
    前記工程（ｃ）において、前記フォトマスクが有する前記コンタクトホールのパターンの輪郭の一部がグレートーンパターンとなっており、
    前記工程（ｄ）で形成される前記フォトレジストパターンの前記開口部の内壁において、前記グレートーンパターンで露光された部分は他の部分よりも緩やかに傾斜しており、
    前記工程（ｅ）で形成される前記コンタクトホールの内壁には、前記フォトレジストパターンの前記開口部の内壁の傾斜角度に対応するように、互いに傾斜角度が異なる第１傾斜部および第２傾斜部が形成され、
    前記工程（ｅ）において、前記コンタクトホールは、前記ドレイン電極の両側にはみ出すように、前記ドレイン電極に跨がって形成される
    ＴＦＴアレイ基板の製造方法。
JP2017011942A 2017-01-26 2017-01-26 液晶表示装置およびｔｆｔアレイ基板の製造方法 Active JP6758208B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017011942A JP6758208B2 (ja) 2017-01-26 2017-01-26 液晶表示装置およびｔｆｔアレイ基板の製造方法
US15/858,645 US10466526B2 (en) 2017-01-26 2017-12-29 Liquid crystal display device and method for manufacturing TFT array substrate
DE102018200788.8A DE102018200788A1 (de) 2017-01-26 2018-01-18 Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung eines TFT-Array-Substrats
CN201810053651.5A CN108363252B (zh) 2017-01-26 2018-01-19 液晶显示装置及tft阵列基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017011942A JP6758208B2 (ja) 2017-01-26 2017-01-26 液晶表示装置およびｔｆｔアレイ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2018120110A JP2018120110A (ja) 2018-08-02
JP6758208B2 true JP6758208B2 (ja) 2020-09-23

Family

ID=62813118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017011942A Active JP6758208B2 (ja) 2017-01-26 2017-01-26 液晶表示装置およびｔｆｔアレイ基板の製造方法

Country Status (4)

Country Link
US (1) US10466526B2 (ja)
JP (1) JP6758208B2 (ja)
CN (1) CN108363252B (ja)
DE (1) DE102018200788A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022057172A (ja) 2020-09-30 2022-04-11 セイコーエプソン株式会社 電気光学装置、および電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
JP2001166332A (ja) * 1999-12-06 2001-06-22 Hitachi Ltd 液晶表示装置
KR100731037B1 (ko) 2001-05-07 2007-06-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US6876416B2 (en) * 2002-04-30 2005-04-05 Samsung Electronics Co., Ltd. Liquid crystal display apparatus having alignment film and method of manufacturing the same
JP2004294805A (ja) * 2003-03-27 2004-10-21 Advanced Display Inc 液晶表示装置、表示装置の製造方法、パターニング方法
KR20050112031A (ko) * 2004-05-24 2005-11-29 삼성에스디아이 주식회사 반도체 소자 및 그 형성 방법
GB0411968D0 (en) * 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Transflective liquid crystal display device
KR20060019070A (ko) * 2004-08-26 2006-03-03 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
JP5132341B2 (ja) * 2008-02-01 2013-01-30 株式会社ジャパンディスプレイウェスト 液晶表示パネル
KR101674178B1 (ko) * 2009-10-26 2016-11-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5947650B2 (ja) * 2012-07-27 2016-07-06 株式会社ジャパンディスプレイ 液晶表示装置および電子機器
JP6208555B2 (ja) * 2013-11-18 2017-10-04 株式会社ジャパンディスプレイ 液晶表示装置
JP2015114374A (ja) * 2013-12-09 2015-06-22 株式会社ジャパンディスプレイ 液晶表示装置
US10073314B2 (en) 2014-09-10 2018-09-11 Sharp Kabushiki Kaisha Semiconductor device, liquid crystal display device, and semiconductor device manufacturing method
WO2016104216A1 (ja) 2014-12-26 2016-06-30 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
CN205384420U (zh) * 2016-01-07 2016-07-13 合肥鑫晟光电科技有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
DE102018200788A1 (de) 2018-07-26
US10466526B2 (en) 2019-11-05
US20180210278A1 (en) 2018-07-26
CN108363252A (zh) 2018-08-03
JP2018120110A (ja) 2018-08-02
CN108363252B (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
TWI579624B (zh) 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法
CN106802519B (zh) 液晶显示装置及其制造方法
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
EP2573617A1 (en) Active matrix liquid crystal display
KR101374078B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
US7652738B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
KR20090034579A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080002186A (ko) 액정표시장치용 어레이 기판
JP2007114773A (ja) アレイ基板及びこれの製造方法
TWI490615B (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
KR20130033676A (ko) 프린지 필드 스위칭 모드 액정표시장치
JP6758208B2 (ja) 液晶表示装置およびｔｆｔアレイ基板の製造方法
JP5090133B2 (ja) 液晶表示装置
KR101409704B1 (ko) 액정표시장치 및 그 제조 방법
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR20080003075A (ko) 액정표시장치 및 그 제조방법
KR100866977B1 (ko) 리페어 구조를 가지는 액정표시장치용 어레이 기판
KR101915223B1 (ko) 에이에이치-아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101888437B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR101271527B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR20090126890A (ko) 에프에프에스 모드 액정표시장치
KR102574600B1 (ko) 표시장치
KR102000039B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200901

R150 Certificate of patent or registration of utility model

Ref document number: 6758208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250