JP7484632B2 - 電気光学装置、および電子機器 - Google Patents

電気光学装置、および電子機器 Download PDF

Info

Publication number
JP7484632B2
JP7484632B2 JP2020165284A JP2020165284A JP7484632B2 JP 7484632 B2 JP7484632 B2 JP 7484632B2 JP 2020165284 A JP2020165284 A JP 2020165284A JP 2020165284 A JP2020165284 A JP 2020165284A JP 7484632 B2 JP7484632 B2 JP 7484632B2
Authority
JP
Japan
Prior art keywords
light
interlayer insulating
film
insulating film
shielding wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020165284A
Other languages
English (en)
Other versions
JP2022057172A (ja
Inventor
喜久哉 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2020165284A priority Critical patent/JP7484632B2/ja
Priority to US17/488,328 priority patent/US11719988B2/en
Publication of JP2022057172A publication Critical patent/JP2022057172A/ja
Application granted granted Critical
Publication of JP7484632B2 publication Critical patent/JP7484632B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、透光性部材とトランジスターとの間の層に走査線が設けられた電気光学装置、および電子機器に関するものである。
投射型表示装置のライトバルブとして用いられる液晶装置等の電気光学装置は、透光性の基板本体と画素電極との間に半導体膜が設けられており、半導体膜を利用してトランジスターが構成される。かかる電気光学装置において、基板の側から入射した光がトランジスターのチャネル領域やその近傍に入射すると、トランジスターに光リーク電流が発生する。そこで、基板本体と半導体膜との間に層間絶縁膜を設けるとともに、半導体膜に平面視で重なる遮光性の走査線を基板本体と層間絶縁膜との間に設け、基板本体の側から入射した光を走査線で遮る構造が提案されている（特許文献１、２参照）。また、特許文献１、２では、半導体膜の側方に溝を設け、溝の内部に設けた遮光性の導電膜によって、ゲート電極と走査線とを電気的に接続するとともに、半導体膜に対する遮光壁を構成する技術が提案されている。また、特許文献１、２に記載の技術では、半導体膜の端部に半導体膜の延在方向に対して交差する方向に突出した突出部が設けることによって半導体膜の幅を広くし、ソースドレイン電極と半導体膜とを電気的に接続するコンタクトホールが突出部と平面視で重なるようにしてある。
特開２０１３－２４６３５８号公報 国際公開番号ＷＯ２０１８／０７４０６０
特許文献１、２に記載の技術において、遮光壁による遮光効果を高めるには、遮光壁を半導体膜に沿って長く延在させることが好ましいが、その場合、突出部と遮光壁とが短絡するおそれがある。従って、突出部から幅方向に十分離間した位置で遮光壁を延在させることになるため、走査線の幅を広くする必要がある。その結果、１つの画素において光が透過可能な領域が占める割合を示す画素開口率が低下してしまう。それ故、従来構造では、遮光壁による遮光性を高めた場合、高い画素開口率を得ることができないという課題がある。
上記課題を解決するために、本発明に係る電気光学装置の一態様は、基板本体と、チャ
ネル領域、前記チャネル領域から離間する第１コンタクト領域、および前記チャネル領域
から前記第１コンタクト領域とは反対側に離間する第２コンタクト領域を備えた半導体膜
を含むトランジスターと、前記基板本体と前記半導体膜との間の層に設けられた第１層間
絶縁膜と、前記基板本体と前記第１層間絶縁膜との間の層で前記半導体膜と平面視で重な
る遮光膜と、前記半導体膜の側方を通って前記遮光膜に到達するように前記第１層間絶縁
膜を貫通する第１遮光壁と、前記半導体膜の前記第１遮光壁とは反対側の側方で前記遮光
膜に到達するように前記第１層間絶縁膜を貫通する第２遮光壁と、前記トランジスターを
前記基板本体とは反対側から覆う第２層間絶縁膜と、を有し、前記第２層間絶縁膜には、
前記第２層間絶縁膜を貫通して前記第１コンタクト領域に到達した第１コンタクトホール
が設けられ、前記第１コンタクト領域の幅は、前記第１コンタクト領域の側で開口する前
記第１コンタクトホールの第１開口部と同一の幅、または前記第１開口部より狭い幅であ
り、前記第１遮光壁および前記第２遮光壁は、それぞれ前記チャネル領域の側方から前記
第１コンタクトホールの側方まで延在していることを特徴とする。
本発明を適用した電気光学装置は各種電子機器に用いられる。本発明において、電子機器が投射型表示装置である場合、投射型表示装置には、電気光学装置に供給される光を出射する光源部と、電気光学装置によって変調された光を投射する投射光学系と、が設けられる。
本発明の実施形態１に係る電気光学装置の平面図。 図１に示す電気光学装置の断面図。 図１に示す電気光学装置において隣り合う複数の画素の平面図。 図３に示す画素の１つを拡大して示す平面図。 図４のＡ１－Ａ１′断面図。 図４のＢ１－Ｂ１′断面図。 図４のＣ１－Ｃ１′断面図。 図５および図６に示す走査線、半導体膜、ゲート電極等の平面図。 図５および図６に示す第１容量電極および第２容量電極等の平面図。 図５および図６に示すデータ線および容量線等の平面図。 図８に示す半導体膜の周辺を拡大して示す平面図。 本発明の実施形態２に係る電気光学装置の説明図。 本発明の実施形態２に係る電気光学装置の断面図。 本発明の実施形態３に係る電気光学装置の説明図。 本発明の実施形態３に係る電気光学装置の断面図。 本発明の実施形態４に係る電気光学装置の説明図。 図１６に示す画素を拡大して示す説明図。 本発明の実施形態５に係る電気光学装置の説明図。 本発明の実施形態５に係る電気光学装置の断面図。 本発明を適用した電気光学装置を用いた投射型表示装置の概略構成図。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明において、第１基板１０に形成した各層を説明する際、上層側あるいは表面側とは基板本体１９が位置する側とは反対側（第２基板２０が位置する側）を意味し、下層側とは基板本体１９が位置する側を意味する。また、第１基板１０の面内方向で交差する２方向のうち、走査線３ａが延在する方向を第１方向Ｘとし、データ線６ａが延在する方向を第２方向Ｙとする。また、第１方向Ｘに沿う方向の一方側を第１方向Ｘの一方側Ｘ１とし、第１方向Ｘに沿う方向の他方側を第１方向Ｘの他方側Ｘ２とし、第２方向Ｙに沿う方向の一方側を第２方向Ｙの一方側Ｙ１とし、第２方向Ｙに沿う方向の他方側を第２方向Ｙの他方側Ｙ２とする。
また、本発明において、「幅方向」とは、延在方向に対して直交する方向である。例えば、以下に説明する走査線３ａおよび半導体膜３１ａは、第１方向Ｘに延在していることから、走査線３ａの幅方向、および半導体膜３１ａの幅方向はいずれも、第２方向Ｙである。
［実施形態１］
１．電気光学装置１００の構成
図１は、本発明の実施形態１に係る電気光学装置１００の平面図である。図２は、図１に示す電気光学装置１００の断面図である。図１および図２に示すように、電気光学装置１００では、第１基板１０と、第２基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、第１基板１０と第２基板２０とが対向している。シール材１０７は第２基板２０の外縁に沿うように枠状に設けられており、第１基板１０と第２基板２０との間でシール材１０７によって囲まれた領域に液晶層等の電気光学層８０が配置されている。シール材１０７は、光硬化性を備えた接着剤、あるいは光硬化性および熱硬化性を備えた接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。本形態において、第１基板１０および第２基板２０はいずれも四角形であり、電気光学装置１００の略中央には、表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、シール材１０７の内周縁と表示領域１０ａの外周縁との間には、矩形枠状の周辺領域１０ｂが設けられている。
第１基板１０は、石英基板やガラス基板等の透光性の基板本体１９を含んでいる。基板本体１９の第２基板２０側の一方面１９ｓ側において、表示領域１０ａの外側には、第１基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が設けられ、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が設けられている。図示を省略するが、端子１０２には、フレキシブル配線基板が接続され、第１基板１０には、フレキシブル配線基板を介して各種電位や各種信号が入力される。
基板本体１９の一方面１９ｓの側において、表示領域１０ａには、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等からなる透光性の複数の画素電極９ａがマトリクス状に形成され、複数の画素電極９ａの各々が画素を構成する。画素電極９ａに対して第２基板２０側には第１配向膜１６が形成されており、画素電極９ａは、第１配向膜１６によって覆われている。従って、基板本体１９から第１配向膜１６までが第１基板１０に相当する。
第２基板２０は、石英基板やガラス基板等の透光性の基板本体２９を備えている。基板本体２９において第１基板１０と対向する一方面２９ｓの側には、ＩＴＯ膜等からなる透光性の共通電極２１が形成されており、共通電極２１に対して第１基板１０側には第２配向膜２６が形成されている。従って、基板本体２９から第２配向膜２６までが第２基板２０に相当する。共通電極２１は、第２基板２０の略全面に形成されており、第２配向膜２６によって覆われている。第２基板２０には、基板本体２９と共通電極２１との間に樹脂、金属または金属化合物からなる遮光部材２７が形成され、遮光部材２７と共通電極２１との間に透光性の保護膜２８が形成されている。遮光部材２７は、例えば、表示領域１０ａの外周縁に沿って延在する額縁状の見切り２７ａとして形成されている。遮光部材２７は、隣り合う画素電極９ａにより挟まれた領域と平面視で重なる領域にブラックマトリクス２７ｂとしても形成されている。第１基板１０の周辺領域１０ｂのうち、見切り２７ａと平面視で重なる領域には、画素電極９ａと同時形成されたダミー画素電極９ｂが形成されている。なお、第２基板２０において画素電極９ａと対向する位置にレンズが設けられることがあり、この場合、ブラックマトリクス２７ｂが形成されないことが多い。
第１配向膜１６および第２配向膜２６は、例えば、ＳｉＯｘ（ｘ＜２）、ＳｉＯ２、ＴｉＯ２、ＭｇＯ、Ａｌ２Ｏ３等の斜方蒸着膜からなる無機配向膜であり、電気光学層８０に用いた負の誘電率異方性を備えた液晶分子を傾斜配向させている。このため、液晶分子は、第１基板１０および第２基板２０に対して所定の角度を成している。本形態において、第１配向膜１６および第２配向膜２６は、酸化シリコンからなる。このようにして、電気光学装置１００は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの液晶装置として構成されている。
第１基板１０には、シール材１０７より外側において第２基板２０の角部分と重なる領域に、第１基板１０と第２基板２０との間で電気的導通をとるための基板間導通用電極１０９が形成されている。基板間導通用電極１０９には、導電粒子を含んだ基板間導通材１０９ａが配置されており、第２基板２０の共通電極２１は、基板間導通材１０９ａおよび基板間導通用電極１０９を介して、第１基板１０側に電気的に接続されている。このため、共通電極２１は、第１基板１０の側から共通電位が印加される。
電気光学装置１００において、画素電極９ａおよび共通電極２１がＩＴＯ膜等の透光性導電膜により形成されており、電気光学装置１００は、透過型液晶装置として構成されている。かかる電気光学装置１００では、第１基板１０および第２基板２０のうち、一方側の基板から電気光学層８０に入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。本実施形態では、矢印Ｌで示すように、第２基板２０から入射した光が第１基板１０を透過して出射される間に電気光学層８０によって画素毎に変調され、画像を表示する。
２．画素の概略構成
図３は、図１に示す電気光学装置１００において隣り合う複数の画素の平面図である。図４は、図３に示す画素の１つを拡大して示す平面図であり、図４には、トランジスター３０付近を拡大して示してある。図５は、図４のＡ１－Ａ１′断面図である。図６は、図４のＢ１－Ｂ１′断面図である。図７は、図４のＣ１－Ｃ１′断面図である。なお、図３、図４、および後述する図８～図１０では、各層を以下の線で表してある。また、図３、図４、および後述する図８～図１０では、互いの端部が平面視で重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。また、図３、図４、および図８においては、溝４１ｇを右上がりの斜線を付した領域で示してある。
走査線３ａ＝太い一点鎖線
半導体膜３１ａ＝細くて短い破線
ゲート電極８ａ＝細い実線
第１容量電極４ａ＝細くて長い破線
第２容量電極５ａ＝細い一点鎖線
データ線６ａおよび中継電極６ｂ、６ｃ＝太くて長い破線
容量線７ａおよび中継電極７ｂ＝太い二点鎖線
画素電極９ａ＝太くて短い破線
図３および図４に示すように、第１基板１０において第２基板２０と対向する面には、複数の画素の各々に画素電極９ａが形成されており、隣り合う画素電極９ａにより挟まれた画素間領域に沿って走査線３ａ、データ線６ａ、および容量線７ａが延在している。データ線６ａは、画素間領域において第２方向Ｙに延在し、走査線３ａは、画素間領域において第１方向Ｘに延在している。容量線７ａは、画素間領域において第１方向Ｘおよび第２方向Ｙに沿って延在している。また、データ線６ａと走査線３ａとの交差に対応してトランジスター３０が形成されている。ここで、走査線３ａ、データ線６ａ、および容量線７ａは、遮光性を有している。従って、走査線３ａ、データ線６ａ、容量線７ａ、およびこれらの配線と同層の電極が形成された領域は、光が通過しない遮光領域１８であり、遮光領域１８で囲まれた領域は、光が透過する開口領域１７である。また、１つの画素において開口領域１７が占める割合が画素開口率に相当する。
図５、図６および図７に示すように、第１基板１０では、基板本体１９とトランジスター３０の半導体膜３１ａとの間の層には第１層間絶縁膜４１が設けられ、基板本体１９と第１層間絶縁膜４１との間の層には遮光膜３ｂが設けられている。本形態において、遮光膜３ｂは、走査線３ａとして構成されている。第１基板１０には、トランジスター３０を基板本体１９とは反対側から覆う第２層間絶縁膜４２が設けられている。また、第２層間絶縁膜４２と画素電極９ａとの間の層には層間絶縁膜４３、４４、４５が順に積層されている。第１層間絶縁膜４１、第２層間絶縁膜４２、および層間絶縁膜４３、４４、４５は各々、酸化シリコン等の透光性の絶縁膜からなる。本形態において、第１層間絶縁膜４１、第２層間絶縁膜４２、および層間絶縁膜４５は、画素電極９ａ側の面が化学的機械研磨等の平坦化処理によって連続した平面になっている。
３．各層の詳細説明
図５、図６および図７を参照するとともに、以下の図８～図１０を適宜、参照して、第１基板１０の詳細構成を説明する。図８は、図５および図６に示す走査線３ａ、半導体膜３１ａ、ゲート電極８ａ等の平面図である。図９は、図５および図６に示す第１容量電極４ａおよび第２容量電極５ａ等の平面図である。図１０は、図５および図６に示すデータ線６ａおよび容量線７ａ等の平面図である。なお、図８～図１０には、それらの図に示す電極等の電気的な接続に関連するコンタクトホールを示すとともに、基準となる位置を示すために半導体膜３１ａおよび画素電極９ａを示してある。
まず、図５および図６に示すように、第１基板１０において、基板本体１９と第１層間絶縁膜４１との間の層には遮光膜３ｂが設けられている。本形態において、遮光膜３ｂは、第１方向Ｘに沿って延在する走査線３ａを構成している。遮光膜３ｂは、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。本形態において、遮光膜３ｂは、タングステンシリサイド、タングステン、窒化チタン等からなる。
第１層間絶縁膜４１と第２層間絶縁膜４２との間の層には、画素スイッチング用のトランジスター３０が構成されている。トランジスター３０は、第１層間絶縁膜４１の基板本体１９とは反対側の面に形成された半導体膜３１ａと、半導体膜３１ａの画素電極９ａ側に積層されたゲート絶縁膜３２と、ゲート絶縁膜３２の画素電極９ａ側で半導体膜３１ａと平面視で重なるゲート電極８ａとを備えている。半導体膜３１ａは、ポリシリコン膜によって構成されている。ゲート絶縁膜３２は、半導体膜３１ａを熱酸化した酸化シリコンからなる第１ゲート絶縁膜３２ａと、減圧ＣＶＤ法等により形成された酸化シリコンからなる第２ゲート絶縁膜３２ｂとの２層構造からなる。ゲート電極８ａは、導電性のポリシリコン膜、金属膜、あるいは金属化合物膜等の導電膜からなる。
図８に示すように、走査線３ａは、同一の幅寸法をもって第１方向Ｘに沿って直線的に延在している。半導体膜３１ａは、走査線３ａとデータ線６ａとの交差部分から第１方向Ｘの他方側Ｘ２に延在しており、走査線３ａと平面視で重なっている。半導体膜３１ａは、ゲート電極８ａと平面視で重なる部分がチャネル領域３１ｃになっている。本形態において、トランジスター３０はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有している。従って、半導体膜３１ａにおいて、チャネル領域３１ｃに対して第１方向Ｘの他方側Ｘ２の画素電極側ソースドレイン領域３１ｄは、チャネル領域３１ｃから第１方向Ｘに離間する第１コンタクト領域３１ｅと、第１コンタクト領域３１ｅとチャネル領域３１ｃとに挟まれた第１低濃度領域３１ｆとを有しており、第１低濃度領域３１ｆは、第１コンタクト領域３１ｅより不純物濃度が低い。また、半導体膜３１ａにおいて、チャネル領域３１ｃに対して第１方向Ｘの一方側Ｘ１のデータ線側ソースドレイン領域３１ｓは、チャネル領域３１ｃから第１コンタクト領域３１ｅとは反対側に離間する第２コンタクト領域３１ｔと、第２コンタクト領域３１ｔとチャネル領域３１ｃとに挟まれた第２低濃度領域３１ｕとを有しており、第２低濃度領域３１ｕは、第２コンタクト領域３１ｔより不純物濃度が低い。第１コンタクト領域３１ｅおよび第２コンタクト領域３１ｔは、それらの一部が上層側の電極や配線との電気的な接続に用いられる。
図６、図７および図８に示すように、第１層間絶縁膜４１には、走査線３ａとトランジスター３０のゲート電極８ａとを電気的に接続するための溝４１ｇが設けられている。溝４１ｇの内部には、図１１を参照して後述する遮光壁が構成されている。
図５および図６において、トランジスター３０の上層側において、第２層間絶縁膜４２と層間絶縁膜４３との間の層には、第１容量電極４ａ、誘電体膜４０および第２容量電極５ａが順に積層された積層膜５５０によって、容量素子５５が構成されている。容量素子５５は、画素電極９ａと共通電極２１との間に構成された液晶容量で保持される画像信号の変動を防ぐ保持容量である。第１容量電極４ａおよび第２容量電極５ａは、導電性のポリシリコン膜、金属膜、あるいは金属化合物膜等の導電膜からなる。本形態において、第１容量電極４ａおよび第２容量電極５ａは、導電性のポリシリコン膜からなる。
図９に示すように、第１容量電極４ａは、走査線３ａおよび半導体膜３１ａと平面視で重なるように第１方向Ｘに延在する本体部分４ａ１と、本体部分４ａ１からデータ線６ａと平面視で重なるように突出した突出部４ａ２とを有しており、本体部分４ａ１の端部は、第２層間絶縁膜４２に形成された第１コンタクトホール４２ａを介して半導体膜３１ａの第１コンタクト領域３１ｅに電気的に接続されている。第１容量電極４ａは、データ線６ａと重なる半導体膜３１ａの端部と平面視で重ならないように切り欠き４ａ３が形成されている。
第２容量電極５ａは、第１容量電極４ａの本体部分４ａ１と平面視で重なる本体部分５ａ１と、第１容量電極４ａの突出部４ａ２と平面視で重なる突出部５ａ２とを有している。従って、容量素子５５は、半導体膜３１ａと重なるように第１方向Ｘに延在する第１素子部５５１と、データ線６ａと重なるように第２方向Ｙに延在する第２素子部５５２とを有する。それ故、容量素子５５の静電容量が大きい。第２容量電極５ａは、第１容量電極４ａと同様、データ線６ａと重なる半導体膜３１ａの端部と、平面視で重ならないように切り欠き５ａ３が形成されている。また、第２容量電極５ａの本体部分５ａ１の第１方向Ｘの他方側Ｘ２の端部には、第１容量電極４ａの本体部分４ａ１の端部と重ならないように切り欠き５ａ４が形成されている。
図５および図６において、層間絶縁膜４３の上層側には層間絶縁膜４４、４５が形成されている。層間絶縁膜４３と層間絶縁膜４４との間の層にはデータ線６ａ、および中継電極６ｂ、６ｃが設けられている。データ線６ａ、および中継電極６ｂ、６ｃは同一の導電膜からなる。データ線６ａ、および中継電極６ｂ、６ｃはいずれも、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。例えば、データ線６ａ、および中継電極６ｂ、６ｃは、チタン層／窒化チタン層／アルミニウム層／窒化チタン層の多層構造や、窒化チタン層／アルミニウム層／窒化チタン層の多層構造からなる。
第２層間絶縁膜４２および層間絶縁膜４３には第２コンタクトホール４３ａが設けられており、第２コンタクトホール４３ａは、ゲート絶縁膜３２、第２層間絶縁膜４２および層間絶縁膜４３を貫通している。データ線６ａは、第２コンタクトホール４３ａを介して、半導体膜３１ａの第２コンタクト領域３１ｔに電気的に接続されている。第２コンタクトホール４３ａは、図９を参照して説明した第１容量電極４ａの切り欠き４ａ３、および第２容量電極５ａの切り欠き５ａ３に相当する部分に形成される。従って、第２コンタクトホール４３ａと容量素子５５とを離間させることができる。層間絶縁膜４３にはコンタクトホール４３ｂが設けられており、コンタクトホール４３ｂは、層間絶縁膜４３を貫通している。中継電極６ｂは、コンタクトホール４３ｂを介して第１容量電極４ａに電気的に接続されている。コンタクトホール４３ｂは、図９を参照して説明した第２容量電極５ａの切り欠き５ａ４に相当する部分に形成される。層間絶縁膜４３にはコンタクトホール４３ｃが設けられており、中継電極６ｃは、コンタクトホール４３ｃを介して第２容量電極５ａに電気的に接続されている。本形態において、中継電極６ｃは、半導体膜３１ａの少なくとも第２低濃度領域３１ｕから第１低濃度領域３１ｆまでを画素電極９ａの側から覆い、少なくとも第２低濃度領域３１ｕと平面視で重なっている。
層間絶縁膜４４と層間絶縁膜４５の層間には、容量線７ａおよび中継電極７ｂが設けられている。容量線７ａおよび中継電極７ｂは同一の導電膜からなる。容量線７ａおよび中継電極７ｂはいずれも、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。例えば、容量線７ａおよび中継電極７ｂは、チタン層／窒化チタン層／アルミニウム層／窒化チタン層の多層構造や、窒化チタン層／アルミニウム層／窒化チタン層の多層構造からなる。
層間絶縁膜４４にはコンタクトホール４４ｃが設けられており、容量線７ａは、コンタクトホール４４ｃを介して中継電極６ｃに電気的に接続されている。従って、容量線７ａは、中継電極６ｃを介して第２容量電極５ａに電気的に接続されており、第２容量電極５ａには、容量線７ａから共通電位が印加される。層間絶縁膜４４にはコンタクトホール４４ｂが設けられており、中継電極７ｂは、コンタクトホール４４ｂを介して中継電極６ｂに電気的に接続されている。
層間絶縁膜４５には、コンタクトホール４５ａが設けられており、画素電極９ａは、コンタクトホール４５ａを介して中継電極７ｂに電気的に接続されている。従って、画素電極９ａは、中継電極７ｂ、６ｂを介して第１容量電極４ａに電気的に接続されている。ここで、第１容量電極４ａは、第１コンタクトホール４２ａを介して半導体膜３１ａの第１コンタクト領域３１ｅに電気的に接続していることから、画素電極９ａは、第１容量電極４ａを介して半導体膜３１ａの第１コンタクト領域３１ｅに電気的に接続されている。
４．遮光壁等の構成
図１１は、図８に示す半導体膜３１ａの周辺を拡大して示す平面図である。ゲート電極８ａは、ポリシリコン膜８１ａと遮光性の導電膜８２ａとを積層して構成されている。図１１では、ポリシリコン膜８１ａに右下がりの斜線を付し、遮光性の導電膜８２ａに右上がりの斜線を付してある。従って、右下がりの斜線、および右上がりの斜線が付された領域は、ポリシリコン膜８１ａと遮光性の導電膜８２ａとが積層されていることを示す。
図１１に示すように、溝４１ｇは、半導体膜３１ａの側方を通って走査線３ａに到達するように第１層間絶縁膜４１を貫通する第１溝４１ｇ１と、半導体膜３１ａの第１溝４１ｇ１とは反対側の側方で走査線３ａに到達するように第１層間絶縁膜４１を貫通する第２溝４１ｇ２として設けられている。第１溝４１ｇ１および第２溝４１ｇ２は各々、半導体膜３１ａの両側を通って半導体膜３１ａに沿うように第１方向Ｘに延在し、ゲート電極８ａおよび走査線３ａの双方と平面視で重なっている。
ゲート電極８ａは、半導体膜３１ａと交差するように第２方向Ｙに延在した導電性のポリシリコン膜８１ａと、ポリシリコン膜８１ａを覆う遮光性の導電膜８２ａとを積層することによって構成されている。導電膜８２ａは、ポリシリコン膜８１ａより遮光性が高く、抵抗が小さい遮光性の導電材料からなる。例えば、導電膜８２ａは、タングステンシリサイド膜等のシリサイド膜からなる。
ここで、導電膜８２ａは、ポリシリコン膜８１ａより広い範囲にわたって形成されており、ポリシリコン膜８１ａの全体を覆っている。従って、ゲート電極８ａにおいてポリシリコン膜８１ａが形成されている電極部８ａ０では、ポリシリコン膜８１ａと遮光性の導電膜８２ａの２層構造になっており、ゲート電極８ａにおいてポリシリコン膜８１ａが形成されていない領域では、導電膜８２ａの単層構造になっている。例えば、図５、図６および図７に示すように、ゲート電極８ａにおいて、第１溝４１ｇ１および第２溝４１ｇ２の内部にはポリシリコン膜８１ａが形成されておらず、導電膜８２ａの単層構造になっている。これに対して、電極部８ａ０のうち、溝４１ｇの外側の部分では、ポリシリコン膜８１ａと導電膜８２ａとの２層構造になっている。
第１溝４１ｇ１および第２溝４１ｇ２の内部には、ゲート電極８ａと走査線３ａとを電気的に接続する遮光性の導電膜８２ａが形成されている。導電膜８２ａは、第１溝４１ｇ１および第２溝４１ｇ２の内壁全体に沿って設けられている。従って、導電膜８２ａは、半導体膜３１ａの側方を通って走査線３ａに到達するように第１層間絶縁膜４１を貫通する第１遮光壁８ａ１と、半導体膜３１ａの第１遮光壁８ａ１とは反対側の側方で走査線３ａに到達するように第１層間絶縁膜４１を貫通する第２遮光壁８ａ２とを構成している。それ故、ゲート電極８ａは、第１遮光壁８ａ１および第２遮光壁８ａ２を介して走査線３ａに電気的に接続されているので、走査線３ａから走査信号が印加される。
かかる構成は、以下の工程によって実現される。まず、走査線３ａ、第１層間絶縁膜４１、半導体膜３１ａ、およびゲート絶縁膜３２を形成する。次に、導電性のポリシリコン膜を形成した後、ポリシリコン膜をパターニングし、半導体膜３１ａに対して交差する第２方向Ｙに延在するポリシリコン膜８１ａを形成する。
次に、エッチングマスクを形成した状態で、ゲート絶縁膜３２、ポリシリコン膜８１ａおよび第１層間絶縁膜４１をエッチングし、第１溝４１ｇ１および第２溝４１ｇ２を形成する。従って、第１溝４１ｇ１および第２溝４１ｇ２の内部には、ポリシリコン膜８１ａが存在しない。次に、遮光性の導電膜を形成した後、図１１に示すように、遮光性の導電膜をパターニングし、遮光性の導電膜８２ａを形成する。その結果、導電膜８２ａのうち、第１溝４１ｇ１の内部に位置する部分によって第１遮光壁８ａ１が構成され、第２溝４１ｇ２の内部に位置する部分によって第２遮光壁８ａ２が構成される。
５．半導体膜３１ａ等の構成
図５および図８において、第２層間絶縁膜４２は、第２層間絶縁膜４２を貫通して第１コンタクト領域３１ｅまで到達した第１コンタクトホール４２ａが形成されており、第１容量電極４ａは、第１コンタクトホール４２ａを介して第１コンタクト領域３１ｅに電気的に接続されている。また、第２層間絶縁膜４２は、第２層間絶縁膜４２を貫通して第２コンタクト領域３１ｔまで到達した第２コンタクトホール４３ａが形成されており、データ線６ａは、第２コンタクトホール４３ａを介して第２コンタクト領域３１ｔに電気的に接続されている。
本形態では、図１１に示すように、第１コンタクト領域３１ｅの幅をＷａとし、第１コンタクト領域３１ｅの側で開口する第１コンタクトホール４２ａの第１開口部４２ａ０の幅をＷｃとしたとき、以下の式に示すように、幅Ｗａは、第１開口部４２ａ０と同一の幅、または第１開口部４２ａ０より狭い幅である。
Ｗａ≦Ｗｃ
また、第２コンタクト領域３１ｔの幅をＷｂとし、第２コンタクト領域３１ｔの側で開口する第２コンタクトホール４３ａの第２開口部４３ａ０の幅をＷｄとしたとき、以下の式に示すように、幅Ｗｂは、第２開口部４３ａ０と同一の幅、または第２開口部４３ａ０より狭い幅である。
Ｗｂ≦Ｗｄ
本形態において、第１コンタクト領域３１ｅの幅Ｗａは、第１開口部４２ａ０の幅Ｗｃと等しい。従って、第１開口部４２ａ０の幅方向の縁は、第１コンタクト領域３１ｅの幅方向の縁と重なっている。また、第２コンタクト領域３１ｔの幅Ｗｂは、第２開口部４３ａ０の幅Ｗｄと等しい。従って、第２開口部４３ａ０の幅方向の縁は、第２コンタクト領域３１ｔの幅方向の縁と重なっている。
ここで、半導体膜３１ａは、チャネル領域３１ｃおよび第１コンタクト領域３１ｅが同一の幅で延在しており、第１コンタクト領域３１ｅには幅方向に突出した突出部が設けられていない。従って、第１コンタクト領域３１ｅは、幅方向における占有面積が狭い。それ故、本形態では、第１遮光壁８ａ１および第２遮光壁８ａ２をチャネル領域３１ｃ側方から第１コンタクトホール４２ａの側方まで延在させてある。より具体的には、第２遮光壁８ａ２を第２コンタクトホール４３ａの側方よりさらにチャネル領域３１ｃから離間する位置まで延在させてある。
また、半導体膜３１ａは、チャネル領域３１ｃおよび第２コンタクト領域３１ｔが同一の幅で延在しており、第２コンタクト領域３１ｔには幅方向に突出した突出部が設けられていない。このため、半導体膜３１ａは一定の幅で第１方向Ｘに延在している。従って、第２コンタクト領域３１ｔは、幅方向における占有面積が狭い。それ故、本形態では、第１遮光壁８ａ１および第２遮光壁８ａ２を第２コンタクトホール４３ａの側方まで延在させてある。より具体的には、第２遮光壁８ａ２を第２コンタクトホール４３ａの側方よりさらにチャネル領域３１ｃから離間する位置まで延在させてある。なお、「同一の幅」は、設計の幅であっても、加工仕上がりの幅であってもよい。
６．本形態の主な効果
以上説明したように、本実施形態の電気光学装置１００において、第２基板２０の側から入射した光は、半導体膜３１ａに対して第２基板２０の側に設けられたデータ線６ａ、中継電極６ｃ、容量線７ａ等によって遮られるため、半導体膜３１ａへの入射が抑制される。また、第１基板１０の側から出射した光が再び、第１基板１０の側から入射した場合でも、半導体膜３１ａに対して基板本体１９の側に設けられた走査線３ａによって遮られるため、半導体膜３１ａへの入射が抑制される。
また、第１基板１０において、半導体膜３１ａの側方には、第１層間絶縁膜４１を貫通して走査線３ａに到達した第１遮光壁８ａ１および第２遮光壁８ａ２が設けられているため、第２基板２０の側から入射した後、半導体膜３１ａに交差する第２方向Ｙに進行する光、および第１基板１０の側から入射した後、半導体膜３１ａに交差する第２方向Ｙに進行する光の双方を第１遮光壁８ａ１および第２遮光壁８ａ２によって遮ることができる。
また、第１容量電極４ａが第１コンタクトホール４２ａを介して電気的に接続する半導体膜３１ａの第１コンタクト領域３１ｅの幅Ｗａは、第１コンタクトホール４２ａの第１開口部４２ａ０の幅Ｗｃ以下であり、狭い。また、データ線６ａが第２コンタクトホール４３ａを介して電気的に接続する半導体膜３１ａの第２コンタクト領域３１ｔの幅Ｗｂは、第２コンタクトホール４３ａの第２開口部４３ａ０の幅Ｗｄ以下であり、狭い。従って、第１遮光壁８ａ１および第２遮光壁８ａ２をチャネル領域３１ｃの側方から第１コンタクトホール４２ａの側方、および第２コンタクトホール４３ａの側方まで広い範囲にわたって延在させることができる。従って、半導体膜３１ａと第１遮光壁８ａ１との間や、半導体膜３１ａと第２遮光壁８ａ２との間に進入して半導体膜３１ａに入射しようとする光を遮ることができる。それ故、遮光効果の高い構造を実現でき、トランジスター３０では光電流に起因する誤動作が発生しにくい。また、チャネル領域３１ｃと第１コンタクト領域３１ｅとの間に設けた第１低濃度領域３１ｆへの光の入射を効率よく抑制することができるので、トランジスター３０は、ＬＤＤ構造による特性を十分に発揮することができる。この場合でも、半導体膜３１ａの幅が狭いので、走査線３ａの幅を広げる必要がない。それ故、第１遮光壁８ａ１および第２遮光壁８ａ２の遮光性を高めた場合でも、高い画素開口率を実現することができる。
また、半導体膜３１ａは、チャネル領域３１ｃおよび第１コンタクト領域３１ｅが同一の幅で延在し、チャネル領域３１ｃおよび第２コンタクト領域３１ｔが同一の幅で延在している。すなわち、第１コンタクト領域３１ｅおよび第２コンタクト領域３１ｔには幅方向に突出した部分が存在しない。従って、チャネル領域３１ｃと第１遮光壁８ａ１との間隔およびチャネル領域３１ｃと第２遮光壁８ａ２との間隔を狭めることができるので、遮光効果の高い構造を実現できる。また、チャネル領域３１ｃと第１遮光壁８ａ１との間隔およびチャネル領域３１ｃと第２遮光壁８ａ２との間隔を狭めることができるので、走査線３ａの幅を狭めることができる。それ故、第１遮光壁８ａ１および第２遮光壁８ａ２の遮光性を高めた場合でも、高い画素開口率を実現することができる。
また、ゲート電極８ａは、導電性のポリシリコン膜８１ａと遮光性の導電膜８２ａとを含み、遮光性の導電膜８２ａが溝４１ｇの側面に沿って設けられている。このため、ゲート電極８ａの遮光性が高く、抵抗が低い。また、導電膜８２ａとゲート絶縁膜３２との間に導電性のポリシリコン膜８１ａが介在しているので、トランジスター３０の閾値電圧が安定している。
［実施形態２］
図１２は、本発明の実施形態２に係る電気光学装置１００の説明図であり、第１実施形態の図１１に対応する。図１２には、半導体膜３１ａの周辺を模式的に拡大して示してある。図１３は、本発明の実施形態２に係る電気光学装置１００の断面図であり、第１実施形態の図５に対応する。図１３には、図４に示すＡ１－Ａ１′線に対応して電気光学装置１００を切断した様子を模式的に示してある。なお、本形態、および以下に説明する実施形態の基本的な構成は、実施形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
図１２および図１３に示すように、本形態でも、実施形態１と同様、半導体膜３１ａの側方には第１遮光壁８ａ１および第２遮光壁８ａ２が設けられている。本形態において、第１容量電極４ａが第１コンタクトホール４２ａを介して電気的に接続する半導体膜３１ａの第１コンタクト領域３１ｅの幅Ｗａは、第１コンタクトホール４２ａの第１開口部４２ａ０の幅Ｗｃより狭い。このため、第１コンタクト領域３１ｅの幅Ｗａが狭いので、実施形態１と同様、第１遮光壁８ａ１および第２遮光壁８ａ２をチャネル領域３１ｃの側方から第１コンタクトホール４２ａの側方まで延在させることができる。
この場合、第１開口部４２ａ０には、第１コンタクト領域３１ｅから幅方向の両側にはみ出た部分４２ａ１が存在しており、かかる部分４２ａ１では、第１容量電極４ａと第１コンタクト領域３１ｅとが平面視で重なってない。但し、第１容量電極４ａは、第１コンタクト領域３１ｅの側面と接しているため、第１容量電極４ａと第１コンタクト領域３１ｅとは適正に電気的に接続している。
また、データ線６ａが第２コンタクトホール４３ａを介して電気的に接続する半導体膜３１ａの第２コンタクト領域３１ｔの幅Ｗｂは、第２コンタクトホール４３ａの第２開口部４３ａ０の幅Ｗｄより狭い。このため、第２コンタクト領域３１ｔの幅Ｗｂが狭いので、実施形態１と同様、第１遮光壁８ａ１および第２遮光壁８ａ２をチャネル領域３１ｃの側方から第２コンタクトホール４３ａの側方まで延在させることができる。
この場合、第２開口部４３ａ０には、第２コンタクト領域３１ｔから幅方向の両側にはみ出た部分４３ａ１が存在しており、かかる部分４３ａ１では、データ線６ａと第２コンタクト領域３１ｔとが平面視で重なってない。但し、データ線６ａは、第２コンタクト領域３１ｔの側面と接しているため、データ線６ａと第２コンタクト領域３１ｔとは適正に電気的に接続している。その他の構成は、実施形態１と同様であるため、説明を省略する。
［実施形態３］
図１４は、本発明の実施形態３に係る電気光学装置１００の説明図であり、第１実施形態の図１１に対応する。図１４には、半導体膜３１ａの周辺を模式的に拡大して示してある。図１５は、本発明の実施形態３に係る電気光学装置１００の断面図である。図１５には、図４に示すＡ１－Ａ１′線に対応して電気光学装置１００を切断した様子を模式的に示してある。
図１２および図１３に示すように、本形態でも、実施形態１と同様、半導体膜３１ａの側方には第１遮光壁８ａ１および第２遮光壁８ａ２が設けられている。本形態において、第１容量電極４ａが第１コンタクトホール４２ａを介して電気的に接続する半導体膜３１ａの第１コンタクト領域３１ｅの幅Ｗａは、第１コンタクトホール４２ａの第１開口部４２ａ０の幅Ｗｃ以下である。このため、第１コンタクト領域３１ｅの幅Ｗａが狭いので、実施形態１と同様、第１遮光壁８ａ１および第２遮光壁８ａ２をチャネル領域３１ｃの側方から第１コンタクトホール４２ａの側方まで延在させることができる。
本形態において、第１開口部４２ａ０には、第１コンタクト領域３１ｅからチャネル領域３１ｃとは反対側にはみ出た部分４２ａ１が存在しており、かかる部分４２ａ１では、第１容量電極４ａと第１コンタクト領域３１ｅとが平面視で重なってない。但し、第１容量電極４ａは、第１コンタクト領域３１ｅの側面と接しているため、第１容量電極４ａと第１コンタクト領域３１ｅとは適正に電気的に接続している。
また、データ線６ａが第２コンタクトホール４３ａを介して電気的に接続する半導体膜３１ａの第２コンタクト領域３１ｔの幅Ｗｂは、第２コンタクトホール４３ａの第２開口部４３ａ０の幅Ｗｄ以下である。このため、実施形態１と同様、第１遮光壁８ａ１および第２遮光壁８ａ２をチャネル領域３１ｃの側方から第２コンタクトホール４３ａの側方まで延在させることができる。
本形態において、第２開口部４３ａ０には、第２コンタクト領域３１ｔからチャネル領域３１ｃとは反対側にはみ出た部分４３ａ１が存在しており、かかる部分４３ａ１では、データ線６ａと第２コンタクト領域３１ｔとが平面視で重なってない。但し、データ線６ａは、第２コンタクト領域３１ｔの側面と接しているため、データ線６ａと第２コンタクト領域３１ｔとは適正に電気的に接続している。その他の構成は、実施形態１と同様であるため、説明を省略する。
［実施形態４］
図１６は、本発明の実施形態４に係る電気光学装置１００の説明図であり、第１実施形態の図３に対応する。図１６には、図３と同様、複数の画素の平面図を示してある。図１７は、図１６に示す画素を拡大しれ示す説明図であり、第１実施形態の図８に対応する。図１７には、図８と同様、走査線３ａ、半導体膜３１ａ、ゲート電極８ａ等の平面構成を示してある。
図１６および図１７に示すように、本形態でも、実施形態１と同様、半導体膜３１ａの側方には第１遮光壁８ａ１および第２遮光壁８ａ２が設けられている。また、半導体膜３１ａは、実施形態１と同様、狭い幅で延在している。このため、第１遮光壁８ａ１および第２遮光壁８ａ２は、チャネル領域３１ｃの側方から第１コンタクトホール４２ａの側方まで延在しているとともに、チャネル領域３１ｃの側方から第２コンタクトホール４３ａの側方まで延在している。
本形態において、第１遮光壁８ａ１および第２遮光壁８ａ２のうちの少なくとも一方は、表示領域において走査線３ａに沿って連続して延在する走査信号用の冗長配線を構成している。本形態において、第１遮光壁８ａ１および第２遮光壁８ａ２の双方が、表示領域において走査線３ａに沿って連続して延在する走査信号用の冗長配線を構成している。従って、走査線３ａの幅を狭くして画素開口率を高めた場合でも、走査線３ａの電気抵抗を低下させた場合と同等の効果を得ることができる。その他の構成は、実施形態１と同様であるため、説明を省略する。
［実施形態５］
図１８は、本発明の実施形態５に係る電気光学装置１００の説明図であり、第１実施形態の図８に対応する。図１８には、図８と同様、走査線３ａ、半導体膜３１ａ、ゲート電極８ａ等の平面構成を示してある。図１９は、本発明の実施形態５に係る電気光学装置１００の断面図である。図１９には、図１８に示すＡ４－Ａ４′線に沿って電気光学装置１００を切断した様子を示してある。
図１８および図１９に示すように、本形態でも、実施形態１と同様、半導体膜３１ａの側方には第１遮光壁８ａ１および第２遮光壁８ａ２が設けられている。また、半導体膜３１ａは、実施形態１と同様、狭い幅で延在している。このため、第１遮光壁８ａ１および第２遮光壁８ａ２は、チャネル領域３１ｃの側方から第１コンタクトホール４２ａの側方まで延在しているとともに、チャネル領域３１ｃの側方から第２コンタクトホール４３ａの側方まで延在している。
ここで、走査線３ａに沿って配置された複数の半導体膜３１ａのうち、走査線３ａの延在方向で隣り合う２つの半導体膜３１ａの間では、第１遮光壁８ａ１と第２遮光壁８ａ２とが第３遮光壁８ａ３および第４遮光壁８ａ４を介して繋がっている。より具体的には、溝４１ｇは、第１溝４１ｇ１、および第２溝４１ｇ２の端部同士を繋ぐ第３溝４１ｇ３、および第４溝４１ｇ４を含んでおり、ゲート電極８ａの遮光性の導電膜８２ａは、第１溝４１ｇ１、および第２溝４１ｇ２の内部に第１遮光壁８ａ１および第２遮光壁８ａ２を構成するとともに、第３溝４１ｇ３、および第４溝４１ｇ４の内部に第３遮光壁８ａ３および第４遮光壁８ａ４を構成している。
かかる構成によれば、走査線３ａに沿って進行する光が半導体膜３１ａと第１遮光壁８ａ１との間、および半導体膜３１ａと第２遮光壁８ａ２との間に進行しにくいという効果を奏する。その他の構成は、実施形態１と同様であるため、説明を省略する。
［他の実施形態］
上記実施形態では、ゲート電極８ａがポリシリコン膜８１ａと遮光性の導電膜８２ａとの２層構造になっていたが、ゲート電極８ａが遮光性の導電膜８２ａの単層膜によって構成されている場合に本発明を適用してもよい。
上記実施形態では、半導体膜３１ａが走査線３ａに沿って第１方向Ｘに延在している構成であったが、走査線３ａとデータ線６ａとの交差で半導体膜３１ａが第２方向Ｙに延在している場合に本発明を適用してもよい。この場合、走査線３ａは、走査線３ａとデータ線６ａとの交差で第２方向Ｙに突出した突出部を備え、かかる突出部によって、走査線３ａが半導体膜３１ａと平面視で重なっている。
上記実施形態では、遮光膜３ｂが走査線３ａであったが、複数の遮光膜３ｂが第１方向Ｘに沿って配置される場合に本発明を適用してもよい。上記実施形態では、第１コンタクトホール４２ａおよび第２コンタクトホール４３ａが正方形であったが、半導体膜３１ａの延在方向に長辺を向けた長方形、あるいは半導体膜３１ａの延在方向に長軸を向けた長円であってもよい。
上記実施形態では、データ線６ａ、中継電極６ｃおよび容量線７ａによって、画素電極９ａの側から半導体膜３１ａと平面視で重なる遮光部材を構成したが、第１容量電極４ａおよび第２容量電極５ａのうちの少なくとも一方を遮光性電極とし、かかる遮光性電極によって、画素電極９ａの側から半導体膜３１ａと平面視で重なる遮光部材を構成してもよい。上記実施形態では、第１層間絶縁膜４１の表面が平坦化されていたが、第１層間絶縁膜４１の表面が平坦化されていない場合に本発明を適用してもよい。また、上記実施形態では、第２層間絶縁膜４２の表面が平坦化されていたが、第２層間絶縁膜４２の表面が平坦化されていない場合に本発明を適用してもよい。
上記実施形態では、第２基板２０の側から光源光が入射する電気光学装置１００を例に説明したが、第１基板１０の側から光源光が入射する電気光学装置１００に本発明を適用してもよい。上記実施形態では、電気光学装置１００が透過型液晶装置の場合を例示したが、電気光学装置１００が反射型液晶装置である場合に本発明を適用してもよい。また、電気光学装置１００が有機エレクトロルミネッセンス表示装置である場合に本発明を適用してもよい。
［電子機器への搭載例］
上述した実施形態に係る電気光学装置１００を用いた電子機器について説明する。図２０は、本発明を適用した電気光学装置１００を用いた投射型表示装置の概略構成図である。図２０には、偏光板等の光学素子の図示を省略してある。図２０に示す投射型表示装置２１００は、電気光学装置１００を用いた電子機器の一例である。投射型表示装置２１００において、電気光学装置１００がライトバルブとして用いられ、装置を大きくすることなく高精細で明るい表示が可能である。この図に示されるように、投射型表示装置２１００の内部には、ハロゲンランプ等の白色光源を有するランプユニット等からなる光源部２１０２が設けられている。光源部２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。分離された投射光は、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれ、変調される。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４を有するリレーレンズ系２１２１を介して導かれる。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に反射し、Ｇ色の光は透過する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射光学系２１１４によってカラー画像が投射される。
［他の投射型表示装置］
なお、投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、かかるＬＥＤ光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
［他の電子機器］
本発明を適用した電気光学装置１００を備えた電子機器は、上記実施形態の投射型表示装置２１００に限定されない。例えば、投射型のヘッドアップディスプレイ、直視型のヘッドマウントディスプレイ、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。
３ａ…走査線、３ｂ…遮光膜、４ａ…第１容量電極、５ａ…第２容量電極、６ａ…データ線、６ｂ、６ｃ、７ｂ…中継電極、７ａ…容量線、８ａ…ゲート電極、８ａ０…電極部、８ａ１…第１遮光壁、８ａ２…第２遮光壁、８ａ３…第３遮光壁、８ａ４…第４遮光壁、９ａ…画素電極、１０…第１基板、１０ａ…表示領域、１７…開口領域、１８…遮光領域、１９、２９…基板本体、２０…第２基板、２１…共通電極、３０…トランジスター、３１ａ…半導体膜、３１ｃ…チャネル領域、３１ｄ…画素電極側ソースドレイン領域、３１ｅ…第１コンタクト領域、３１ｆ…第１低濃度領域、３１ｓ…データ線側ソースドレイン領域、３１ｔ…第２コンタクト領域、３１ｕ…第２低濃度領域、３２…ゲート絶縁膜、４０…誘電体膜、４１…第１層間絶縁膜、４１ｇ…溝、４１ｇ１…第１溝、４１ｇ２…第２溝、４１ｇ３…第３溝、４１ｇ４…第４溝、４２…第２層間絶縁膜、４２ａ…第１コンタクトホール、４２ａ０…第１開口部、４３ａ…第２コンタクトホール、４３ａ０…第２開口部、５５…容量素子、８０…電気光学層、８１ａ…ポリシリコン膜、８２ａ…導電膜、１００…電気光学装置、１００Ｂ、１００Ｇ、１００Ｒ…ライトバルブ、２１００…投射型表示装置、２１０２…光源部、２１１２…ダイクロイックプリズム、２１１４…投射光学系、Ｘ…第１方向、Ｙ…第２方向。

Claims (12)

  1. 基板本体と、
    チャネル領域、前記チャネル領域から離間する第１コンタクト領域、および前記チャネ
    ル領域から前記第１コンタクト領域とは反対側に離間する第２コンタクト領域を備えた半
    導体膜を含むトランジスターと、
    前記基板本体と前記半導体膜との間の層に設けられた第１層間絶縁膜と、
    前記基板本体と前記第１層間絶縁膜との間の層で前記半導体膜と平面視で重なる遮光膜
    と、
    前記半導体膜の側方を通って前記遮光膜に到達するように前記第１層間絶縁膜を貫通す
    る第１遮光壁と、
    前記半導体膜の前記第１遮光壁とは反対側の側方で前記遮光膜に到達するように前記第
    １層間絶縁膜を貫通する第２遮光壁と、
    前記トランジスターを前記基板本体とは反対側から覆う第２層間絶縁膜と、
    を有し、
    前記第２層間絶縁膜には、前記第２層間絶縁膜を貫通して前記第１コンタクト領域に到
    達した第１コンタクトホールが設けられ、
    前記第１コンタクト領域の幅は、前記第１コンタクト領域の側で開口する前記第１コン
    タクトホールの第１開口部と同一の幅、または前記第１開口部より狭い幅であり、
    前記第１遮光壁および前記第２遮光壁は、それぞれ前記チャネル領域の側方から前記第
    １コンタクトホールの側方まで延在していることを特徴とする電気光学装置。
  2. 請求項１に記載の電気光学装置において、
    前記半導体膜は、前記チャネル領域および前記第１コンタクト領域が同一の幅で延在し
    ていることを特徴とする電気光学装置。
  3. 請求項１または２に記載の電気光学装置において、
    前記第１開口部の一部は、前記第１コンタクト領域から幅方向にはみ出していることを
    特徴とする電気光学装置。
  4. 請求項１から３までの何れか一項に記載の電気光学装置において、
    前記第２層間絶縁膜には、前記第２層間絶縁膜を貫通して前記第２コンタクト領域まで
    到達した第２コンタクトホールが設けられ、
    前記第２コンタクト領域の幅は、前記第２コンタクト領域の側で開口する前記第２コン
    タクトホールの第２開口部と同一の幅、または前記第２開口部より狭い幅であることを特
    徴とする電気光学装置。
  5. 請求項４に記載の電気光学装置において、
    前記第１遮光壁および前記第２遮光壁は、それぞれ前記チャネル領域の側方から前記第
    ２コンタクト領域の側方まで延在していることを特徴とする電気光学装置。
  6. 請求項４または５に記載の電気光学装置において、
    前記半導体膜は、前記チャネル領域および前記第２コンタクト領域が同一の幅で延在し
    ていることを特徴とする電気光学装置。
  7. 請求項４から６までの何れか一項に記載の電気光学装置において、
    前記第２開口部の一部は、前記第２コンタクト領域から幅方向にはみ出していることを
    特徴とする電気光学装置。
  8. 請求項１から７までの何れか一項に記載の電気光学装置において、
    前記遮光膜は、走査線であり、
    前記第１遮光壁および前記第２遮光壁は、それぞれ前記第１層間絶縁膜を貫通する溝の
    内部で前記トランジスターのゲート電極と前記走査線とを電気的に接続する遮光性の導電
    材料からなることを特徴とする電気光学装置。
  9. 請求項８に記載の電気光学装置において、
    前記半導体膜は、前記走査線に沿って延在していることを特徴とする電気光学装置。
  10. 基板本体と、
    チャネル領域、前記チャネル領域から離間する第１コンタクト領域、および前記チャネ
    ル領域から前記第１コンタクト領域とは反対側に離間する第２コンタクト領域を備えた半
    導体膜を含むトランジスターと、
    前記基板本体と前記半導体膜との間の層に設けられた第１層間絶縁膜と、
    前記基板本体と前記第１層間絶縁膜との間の層で前記半導体膜と平面視で重なる遮光膜
    によって構成される走査線と、
    前記半導体膜の側方を通って前記走査線に到達するように前記第１層間絶縁膜を貫通す
    る第１遮光壁と、
    前記半導体膜の前記第１遮光壁とは反対側の側方で前記走査線に到達するように前記第
    １層間絶縁膜を貫通する第２遮光壁と、
    前記トランジスターを前記基板本体とは反対側から覆う第２層間絶縁膜と、
    を有し、
    前記第２層間絶縁膜には、前記第２層間絶縁膜を貫通して前記第１コンタクト領域に到
    達した第１コンタクトホールが設けられ、
    前記第１コンタクト領域の幅は、前記第１コンタクト領域の側で開口する前記第１コン
    タクトホールの第１開口部と同一の幅、または前記第１開口部より狭い幅であり、
    前記半導体膜は、前記走査線に沿って複数配置され、
    前記第１遮光壁および前記第２遮光壁は、それぞれ前記第１層間絶縁膜を貫通する溝の
    内部で前記トランジスターのゲート電極と前記走査線とを電気的に接続する遮光性の導電
    材料からなり、
    前記第１遮光壁および前記第２遮光壁のうちの少なくとも一方は、表示領域において前
    記走査線に沿って連続して延在する走査信号用の冗長配線を構成していることを特徴とす
    る電気光学装置。
  11. 基板本体と、
    チャネル領域、前記チャネル領域から離間する第１コンタクト領域、および前記チャネ
    ル領域から前記第１コンタクト領域とは反対側に離間する第２コンタクト領域を備えた半
    導体膜を含むトランジスターと、
    前記基板本体と前記半導体膜との間の層に設けられた第１層間絶縁膜と、
    前記基板本体と前記第１層間絶縁膜との間の層で前記半導体膜と平面視で重なる遮光膜
    によって構成される走査線と、
    前記半導体膜の側方を通って前記走査線に到達するように前記第１層間絶縁膜を貫通す
    る第１遮光壁と、
    前記半導体膜の前記第１遮光壁とは反対側の側方で前記走査線に到達するように前記第
    １層間絶縁膜を貫通する第２遮光壁と、
    前記トランジスターを前記基板本体とは反対側から覆う第２層間絶縁膜と、
    を有し、
    前記第２層間絶縁膜には、前記第２層間絶縁膜を貫通して前記第１コンタクト領域に到
    達した第１コンタクトホールが設けられ、
    前記第１コンタクト領域の幅は、前記第１コンタクト領域の側で開口する前記第１コン
    タクトホールの第１開口部と同一の幅、または前記第１開口部より狭い幅であり、
    前記第１遮光壁および前記第２遮光壁は、それぞれ前記第１層間絶縁膜を貫通する溝の
    内部で前記トランジスターのゲート電極と前記走査線とを電気的に接続する遮光性の導電
    材料からなり、
    前記半導体膜は、前記走査線に沿って複数配置され、
    前記複数の半導体膜のうち、前記走査線の延在方向で隣り合う２つの半導体膜の間では
    、前記第１遮光壁と前記第２遮光壁とが繋がっていることを特徴とする電気光学装置。
  12. 請求項１から１１までの何れか一項に記載の電気光学装置を備えていることを特徴とす
    る電子機器。
JP2020165284A 2020-09-30 2020-09-30 電気光学装置、および電子機器 Active JP7484632B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020165284A JP7484632B2 (ja) 2020-09-30 2020-09-30 電気光学装置、および電子機器
US17/488,328 US11719988B2 (en) 2020-09-30 2021-09-29 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020165284A JP7484632B2 (ja) 2020-09-30 2020-09-30 電気光学装置、および電子機器

Publications (2)

Publication Number Publication Date
JP2022057172A JP2022057172A (ja) 2022-04-11
JP7484632B2 true JP7484632B2 (ja) 2024-05-16

Family

ID=80822480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020165284A Active JP7484632B2 (ja) 2020-09-30 2020-09-30 電気光学装置、および電子機器

Country Status (2)

Country Link
US (1) US11719988B2 (ja)
JP (1) JP7484632B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010078840A (ja) 2008-09-25 2010-04-08 Seiko Epson Corp 電気光学装置及び電子機器
JP2010191163A (ja) 2009-02-18 2010-09-02 Seiko Epson Corp 電気光学装置及び電子機器
CN104332477A (zh) 2014-11-14 2015-02-04 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
US20180083047A1 (en) 2016-04-13 2018-03-22 Wuhan China Star Optoelectronics Technology Co., Ltd. Tft substrate and manufacture method thereof
WO2018074060A1 (ja) 2016-10-18 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 液晶表示装置および投射型表示装置
JP2018101067A (ja) 2016-12-21 2018-06-28 セイコーエプソン株式会社 電気光学装置、電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4044999B2 (ja) 1998-01-09 2008-02-06 東芝松下ディスプレイテクノロジー株式会社 平面表示装置用アレイ基板、及びその製造方法
KR101219038B1 (ko) 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8259248B2 (en) * 2006-12-15 2012-09-04 Seiko Epson Corporation Electrooptic device and electronic device
JP5104140B2 (ja) * 2007-09-10 2012-12-19 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2013246358A (ja) 2012-05-28 2013-12-09 Sony Corp 液晶パネル、液晶パネルの製造方法および液晶表示装置
US9741308B2 (en) * 2014-02-14 2017-08-22 Sharp Kabushiki Kaisha Active matrix substrate
JP6758208B2 (ja) 2017-01-26 2020-09-23 三菱電機株式会社 液晶表示装置およびｔｆｔアレイ基板の製造方法
JP6597768B2 (ja) * 2017-12-27 2019-10-30 セイコーエプソン株式会社 電気光学装置および電子機器
US11275278B2 (en) * 2018-04-17 2022-03-15 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP6665889B2 (ja) * 2018-06-22 2020-03-13 セイコーエプソン株式会社 電気光学装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010078840A (ja) 2008-09-25 2010-04-08 Seiko Epson Corp 電気光学装置及び電子機器
JP2010191163A (ja) 2009-02-18 2010-09-02 Seiko Epson Corp 電気光学装置及び電子機器
CN104332477A (zh) 2014-11-14 2015-02-04 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
US20180083047A1 (en) 2016-04-13 2018-03-22 Wuhan China Star Optoelectronics Technology Co., Ltd. Tft substrate and manufacture method thereof
WO2018074060A1 (ja) 2016-10-18 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 液晶表示装置および投射型表示装置
JP2018101067A (ja) 2016-12-21 2018-06-28 セイコーエプソン株式会社 電気光学装置、電子機器

Also Published As

Publication number Publication date
US20220100015A1 (en) 2022-03-31
JP2022057172A (ja) 2022-04-11
US11719988B2 (en) 2023-08-08

Similar Documents

Publication Publication Date Title
JP2019078825A (ja) 電気光学装置および電子機器
JP6696539B2 (ja) 電気光学装置、電子機器
JP4475238B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP6939857B2 (ja) 電気光学装置、および電子機器
US11703731B2 (en) Electro-optical device and electronic apparatus
JP7409115B2 (ja) 電気光学装置、および電子機器
JP7327184B2 (ja) 電気光学装置、および電子機器
JP7484632B2 (ja) 電気光学装置、および電子機器
JP6784304B2 (ja) 電気光学装置および電子機器
JP7434996B2 (ja) 電気光学装置、および電子機器
JP7447724B2 (ja) 電気光学装置、および電子機器
JP7491144B2 (ja) 電気光学装置、および電子機器
JP7322727B2 (ja) 電気光学装置、および電子機器
JP7396223B2 (ja) 電気光学装置、および電子機器
US11822201B2 (en) Electro-optical device and electronic apparatus
JP2020086343A (ja) 電気光学装置および電子機器
US11493811B2 (en) Electro-optical device and electronic apparatus
JP2022044972A (ja) 電気光学装置、および電子機器
JP2022062752A (ja) 液晶装置、液晶装置の製造方法、および電子機器
JP2022139424A (ja) 電気光学装置および電子機器
JP2020052156A (ja) 電気光学装置、および電子機器
JP2020160113A (ja) 電気光学装置および電子機器
JP2020170025A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2020160114A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210914

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240415

R150 Certificate of patent or registration of utility model

Ref document number: 7484632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150