JP6784304B2 - 電気光学装置および電子機器 - Google Patents

電気光学装置および電子機器 Download PDF

Info

Publication number
JP6784304B2
JP6784304B2 JP2019057881A JP2019057881A JP6784304B2 JP 6784304 B2 JP6784304 B2 JP 6784304B2 JP 2019057881 A JP2019057881 A JP 2019057881A JP 2019057881 A JP2019057881 A JP 2019057881A JP 6784304 B2 JP6784304 B2 JP 6784304B2
Authority
JP
Japan
Prior art keywords
light
layer
shielding
shielding layer
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019057881A
Other languages
English (en)
Other versions
JP2020160208A (ja
Inventor
広之 及川
広之 及川
二村　徹
徹 二村
藤川　紳介
紳介 藤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2019057881A priority Critical patent/JP6784304B2/ja
Priority to US16/829,391 priority patent/US20200312890A1/en
Publication of JP2020160208A publication Critical patent/JP2020160208A/ja
Application granted granted Critical
Publication of JP6784304B2 publication Critical patent/JP6784304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、トランジスターが設けられた電気光学装置、および電子機器に関するものである。
液晶装置等の電気光学装置において、トランジスターの画素電極側ソース・ドレイン領域に光が入射すると、光電流が原因でトランジスター特性が低下するという問題がある。一方、トランジスターのゲート電極にコンタクトホールを介して上層側から接続する走査線が薄い絶縁層を介して画素電極側ソース・ドレイン領域に重なった構成が提案されている（特許文献１参照）。
特開２０１５−７８０６号公報
特許文献１に記載の態様では、画素電極側ソース・ドレイン領域に走査線が重なっているため、走査線を遮光層として利用できる。しかしながら、走査線が画素電極側ソース・ドレイン領域に薄い絶縁層を介して重なっているため、走査線に供給される走査信号の電位の影響がチャネル領域とドレイン領域との間に及びやすいという課題がある。より具体的には、走査線からゲート電位に負のオフ電位が供給された場合でも、走査線の電位がチャネル領域とドレイン領域との間に影響を及ぶと、トランジスターのリーク電流が大きく跳ね上がってしまう。かかる問題は、ドレイン領域のうち、ゲートの端部と重なる領域に低濃度不純物領域を設けた場合でも、十分に抑制することができない。一方、走査線と画素電極側ソース・ドレイン領域との間に介在する絶縁層を厚くすると、斜め方向から進行した光が、厚い絶縁層を介して画素電極側ソース・ドレイン領域に入射してしまう。それ故、特許文献１に記載の構成では、走査線に供給される走査信号の電位の影響が半導体層に余計な影響を及ぶことを抑制しつつ、半導体層に光が入射することを抑制することが困難であるという課題がある。
上記課題を解決するために、本発明の電気光学装置の一態様はゲート電極および半導体層を有するトランジスターと、前記トランジスターを覆う第１層間絶縁層および第２層間絶縁層を有する第１絶縁層と、前記第１絶縁層に設けられた第１コンタクトホールを介して前記ゲート電極と電気的に接続された走査線と、前記第１層間絶縁層と前記第２層間絶縁層との間の層に設けられ、定電位が印加された第１遮光層と、前記第１遮光層と電気的に接続され、前記半導体層の一部を覆うように設けられた遮光部と、を有することを特徴とする。

本発明に係る電気光学装置は、各種電子機器に用いられる。本発明では、電子機器のうち、投射型表示装置に電気光学装置を用いる場合、投射型表示装置には、電気光学装置に供給される光を出射する光源部と、電気光学装置によって変調された光を投射する投射光学系と、が設けられる。
本発明の実施形態１に係る電気光学装置の一態様を示す平面図。 図１に示す電気光学装置の断面図。 図１に示す電気光学装置の電気的構成を示すブロック図。 図１に示す電気光学装置において隣り合う複数の画素の平面図。 図４に示すトランジスター周辺を拡大して示す平面図。 図５に示すトランジスターのＡ−Ａ′断面図。 図５に示すトランジスターのＢ−Ｂ′断面図。 図５に示すゲート電極と第４遮光層との接続構造を示すＣ−Ｃ′断面図。 図５に示す半導体層、第３遮光層、および第４遮光層等の平面図。 図５に示す第４遮光層、ゲート電極、および走査線等の平面図。 図５に示す第３遮光層、第１遮光層、および第２遮光層等の平面図。 図５に示す第１容量電極、および第２容量電極等の平面図。 図５に示す第２容量電極、および第３容量電極等の平面図。 図５に示すデータ線等の平面図。 図５に示す容量線等の平面図。 本発明の実施形態２に係る電気光学装置の説明図。 図１６に示すトランジスターのＤ−Ｄ′断面図。 図１６に示すトランジスターのＥ−Ｅ′断面図。 図１６に示す半導体層、および第４遮光層等の平面図。 図１６に示す第４遮光層、ゲート電極、および走査線等の平面図。 図１６に示す第１遮光層、および第２遮光層等の平面図。 図１６に示す第１容量電極、および第２容量電極等の平面図。 図１６に示す第２容量電極、および第３容量電極等の平面図。 図１６に示すデータ線等の平面図。 図１６に示す容量線等の平面図。 本発明を適用した電気光学装置を用いた投射型表示装置（電子機器）の概略構成図。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下の説明において、第１基板１９の面内方向で、互いに交差する２方向をＸ軸方向およびＹ軸方向として説明する。また、素子基板１０に形成される層を説明する際、上層側あるいは表面側とは第１基板１９側とは反対側（第２基板２９側）を意味し、下層側とは第１基板１９側を意味する。
［実施形態１］
（電気光学装置の構成）
図１は、本発明の実施形態１に係る電気光学装置１００の一態様を示す平面図である。図２は、図１に示す電気光学装置１００の断面図である。図１および図２に示すように、電気光学装置１００では、第１基板１９と第２基板２９とが所定の隙間を介してシール材１０７によって貼り合わされており、第１基板１９と第２基板２９とが対向している。シール材１０７は第２基板２９の外縁に沿うように枠状に設けられており、第１基板１９と第２基板２９との間でシール材１０７によって囲まれた領域に液晶層等の電気光学層８０が配置されている。従って、電気光学装置１００は液晶装置として構成されている。シール材１０７は、光硬化性を備えた接着剤、あるいは光硬化性および熱硬化性を備えた接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。第１基板１９および第２基板２９はいずれも四角形であり、電気光学装置１００の略中央には、表示領域１０ａが四角形の領域として設けられている。かかる形状に対応して、シール材１０７も略四角形に設けられ、シール材１０７の内周縁と表示領域１０ａの外周縁との間には、矩形枠状の周辺領域１０ｂが設けられている。
第１基板１９は、素子基板１０の基板本体であり、石英基板やガラス基板等の透光性基板からなる。第１基板１９の第２基板２９側の一方面１９ｓ側において、表示領域１０ａの外側には、第１基板１９の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成され、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が形成されている。端子１０２には、フレキシブル配線基板（図示せず）が接続されており、第１基板１９には、フレキシブル配線基板を介して各種電位や各種信号が入力される。
第１基板１９の一方面１９ｓにおいて、表示領域１０ａには、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜等からなる透光性の複数の画素電極９ａ、および複数の画素電極９ａの各々に電気的に接続するトランジスター（図１および図２には図示せず）がマトリクス状に形成されている。画素電極９ａに対して第２基板２９側には第１配向膜１８が形成されており、画素電極９ａは、第１配向膜１８によって覆われている。
第２基板２９は、対向基板２０の基板本体であり、石英基板やガラス基板等の透光性基板からなる。第２基板２９において第１基板１９と対向する一方面２９ｓ側には、ＩＴＯ膜等からなる透光性の共通電極２１が形成されており、共通電極２１に対して第１基板１９側には第２配向膜２８が形成されている。共通電極２１は、第２基板２９の略全面に形成されており、第２配向膜２８によって覆われている。第２基板２９の一方面２９ｓ側には、共通電極２１に対して第１基板１９とは反対側に、樹脂、金属または金属化合物からなる遮光性の遮光層２７が形成され、遮光層２７と共通電極２１との間に透光性の保護層２６が形成されている。遮光層２７は、例えば、表示領域１０ａの外周縁に沿って延在する額縁状の見切り２７ａとして形成されている。遮光層２７は、隣り合う画素電極９ａにより挟まれた領域と平面視で重なる領域に遮光層２７ｂ（ブラックマトリクス）として形成される場合もある。第１基板１９の周辺領域１０ｂのうち、見切り２７ａと平面視で重なるダミー画素領域１０ｃには、画素電極９ａと同時形成されたダミー画素電極９ｄが形成されている。
第１配向膜１８および第２配向膜２８は、ＳｉＯｘ（ｘ＜２）、ＳｉＯ２、ＴｉＯ２、ＭｇＯ、Ａｌ２Ｏ３等の斜方蒸着膜からなる無機配向膜であり、電気光学層８０に用いた負の誘電率異方性を備えた液晶分子を傾斜配向させている。このため、液晶分子は、第１基板１９および第２基板２９に対して所定の角度を成している。このようにして、電気光学装置１００は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードの液晶装置として構成されている。
第１基板１９には、シール材１０７より外側において第２基板２９の角部分と重なる領域に、第１基板１９と第２基板２９との間で電気的導通をとるための基板間導通用電極１０９が形成されている。基板間導通用電極１０９には、導電粒子を含んだ基板間導通材１０９ａが配置されており、第２基板２９の共通電極２１は、基板間導通材１０９ａおよび基板間導通用電極１０９を介して、第１基板１９側に電気的に接続されている。このため、共通電極２１は、第１基板１９の側から共通電位Ｖｃｏｍが印加されている。
本形態の電気光学装置１００において、画素電極９ａおよび共通電極２１がＩＴＯ膜により形成されており、電気光学装置１００は、透過型液晶装置として構成されている。かかる電気光学装置１００では、第１基板１９および第２基板２９のうち、一方の基板から電気光学層８０に入射した光が他方の基板を透過して出射される間に変調されて画像を表示する。本形態では、矢印Ｌで示すように、第２基板２９から入射した光が第１基板１９を透過して出射される間に電気光学層８０によって画素毎に変調され、画像を表示する。なお、電気光学装置１００では、第１基板１９から入射した光が第２基板２９を透過して出射される間に電気光学層８０によって画素毎に変調され、画像を表示することもある。
（電気光学装置１００の電気的構成）
図３は、図１に示す電気光学装置１００の電気的構成を示すブロック図である。図３において、電気光学装置１００は、ＶＡモードの液晶パネル１００ｐを備えており、液晶パネル１００ｐは、その中央領域に複数の画素１００ａがマトリクス状に配列された表示領域１０ａを備えている。液晶パネル１００ｐにおいて、図１および図２等を参照して説明した第１基板１９では、表示領域１０ａの内側に、Ｘ軸方向に延在する複数の走査線３ａと、Ｙ軸方向に延在する複数のデータ線６ａとが形成されており、複数の走査線３ａと複数のデータ線６ａとの各交差に対応して複数の画素１００ａが構成されている。複数の走査線３ａは、走査線駆動回路１０４に電気的に接続され、複数のデータ線６ａは、データ線駆動回路１０１に接続されている。また、複数のデータ線６ａには、Ｙ軸方向においてデータ線駆動回路１０１とは反対側で検査回路１０５が電気的に接続している。
複数の画素１００ａの各々には、電界効果型トランジスター等からなる画素スイッチング用のトランジスター３０、およびトランジスター３０に電気的に接続された画素電極９ａが形成されている。トランジスター３０のソースにはデータ線６ａが電気的に接続され、トランジスター３０のゲートには走査線３ａが電気的に接続され、トランジスター３０のドレインには、画素電極９ａが電気的に接続されている。データ線６ａには画像信号が供給され、走査線３ａには走査信号が供給される。本形態では、走査線駆動回路１０４は、表示領域１０ａに対してＸ軸方向の一方側Ｘ１および他方側Ｘ２に走査線駆動回路１０４ｓ、１０４ｔとして構成されており、Ｘ軸方向の一方側Ｘ１の走査線駆動回路１０４ｓは、奇数番目の走査線３ａを駆動し、Ｘ軸方向の他方側Ｘ２の走査線駆動回路１０４ｔは、偶数番目の走査線３ａを駆動する。
各画素１００ａにおいて、画素電極９ａは、図１および図２を参照して説明した第２基板２９の共通電極２１と電気光学層８０を介して対向し、液晶容量５０ａを構成している。各画素１００ａには、液晶容量５０ａで保持される画像信号の変動を防ぐために、液晶容量５０ａと並列に保持容量５５が付加されている。本実施形態では、保持容量５５を構成するために、第１基板１９には、複数の画素１００ａに跨って延在する容量線７ａが形成されており、容量線７ａには共通電位Ｖｃｏｍが供給されている。図３では、１本の容量線７ａがＸ軸方向に延在するように示されているが、容量線７ａは、Ｙ軸方向に延在する構成が採用される他、Ｘ軸方向およびＹ軸方向の双方に延在する構成が採用される場合もある。
（画素１００ａの概略構成）
図４は、図１に示す電気光学装置１００において隣り合う複数の画素１００ａの平面図である。図５は、図４に示すトランジスター３０周辺を拡大して示す平面図である。図６は、図５に示すトランジスター３０のＡ−Ａ′断面図であり、半導体層３１ａに沿って切断したときの様子を模式的に示す断面図である。図７は、図５に示すトランジスター３０のＢ−Ｂ′断面図であり、走査線３ａに沿って切断した様子を模式的に示す断面図である。図８は、図５に示すゲート電極３３ａと第４遮光層２ａとの接続構造を示すＣ−Ｃ′断面図であり、ゲート電極３３ａと第４遮光層２ａとを接続するコンタクトホール４１５を通る位置で走査線３ａに沿って切断した様子を模式的に示す断面図である。なお、図７には、画素電極９ａと中継電極７ａとを電気的に接続するコンタクトホール４９２も示してある。図４および図５および後述する図９〜図１５では、各層を以下の線で表してある。また、図４、図５および後述する図９〜図１５では、互いの端部が平面視で重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。
第３遮光層１ａ＝中位の太さの一点鎖線
第４遮光層２ａ＝中位の太さの実線
半導体層３１ａ＝極細の短い破線
ゲート電極３３ａ＝極細の二点鎖線
第１遮光層４ａ＝極太の短い破線
第２遮光層５ａ＝中位の太さの短い破線
走査線３ａ＝極細の実線
中継電極８ａ＝極太の一点鎖線
第１容量電極５５１＝極細の長い破線
第２容量電極５５２＝極太の二点鎖線
第３容量電極５５３＝極細の一点鎖線
データ線６ａ＝中位の太さの長い破線
容量線７ａ＝中位の太さの二点鎖線
画素電極９ａ＝極太の実線
図４および図５に示すように、第１基板１９において第２基板２９と対向する面には、複数の画素１００ａの各々に画素電極９ａが形成されており、隣り合う画素電極９ａにより挟まれた画素間領域に沿って走査線３ａ、データ線６ａ、および容量線７ａが延在している。より具体的には、走査線３ａは、Ｘ軸方向に延在する第１画素間領域９ｂと重なってＸ軸方向に延在し、データ線６ａおよび容量線７ａは、Ｙ軸方向に延在する第２画素間領域９ｃと重なってＹ軸方向に延在している。データ線６ａと走査線３ａとの交差に対応してトランジスター３０が形成されている。走査線３ａ、データ線６ａ、および容量線７ａは遮光性を有している。従って、走査線３ａ、データ線６ａ、容量線７ａ、およびこれらの配線と同層の導電膜が形成された領域は、光が通過しない遮光領域であり、遮光領域で囲まれた領域は、光が透過する開口領域である。
図６、図７および図８に示すように、第１基板１９において、第１基板１９の一方面１９ｓ側には、層間絶縁層４０〜４９が順に形成されており、層間絶縁層４１、４３〜４９の表面は、化学的機械研磨（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）等によって連続した平面になっている。
第１基板１９と層間絶縁層４０との間には第３遮光層１ａが形成され、層間絶縁層４０と層間絶縁層４１との間には第４遮光層２ａが形成されている。層間絶縁層４１と層間絶縁層４２との層間には、半導体層３１ａ、ゲート絶縁層３２、およびゲート電極３３ａを備えたトランジスター３０が形成されている。層間絶縁層４２と層間絶縁層４３との層間には、第１遮光層４ａが形成されている。層間絶縁層４３と層間絶縁層４４との間には、第２遮光層５ａ、および中継電極５ｄ、５ｓが形成されている。層間絶縁層４４と層間絶縁層４５との間には、走査線３ａ、および中継電極３ｄ、３ｓが形成されている。層間絶縁層４５と層間絶縁層４６との間には、中継電極８ａ、および中継電極８ｄ、８ｅ、８ｓが形成されている。層間絶縁層４６と層間絶縁層４７との間には保持容量５５が形成されており、保持容量５５では、第１容量電極５５１、第１誘電体層５５６、第２容量電極５５２、第２誘電体層５５７、および第３容量電極５５３が順に積層されている。層間絶縁層４７と層間絶縁層４８との間にはデータ線６ａ、および中継電極６ｂ、６ｃ、６ｄが形成されている。層間絶縁層４８と層間絶縁層４９との間には容量線７ａ、および中継電極７ｄが形成されている。層間絶縁層４９の第１基板１９とは反対側の面には、画素電極９ａおよび第１配向膜１８が順に形成されている。本形態では、層間絶縁層４２、４３、４４が本発明における「第１絶縁層」に相当し、層間絶縁層４３が本発明における「第２絶縁層」に相当し、層間絶縁層４１が本発明における「第３絶縁層」に相当する。
（各層の詳細説明）
図６、図７および図８を参照するとともに、以下の図９〜図１５を適宜、参照して、第１基板１９の詳細構成を説明する。図９は、図５に示す半導体層３１ａ、第３遮光層１ａ、および第４遮光層２ａ等の平面図である。図１０は、図５に示す第４遮光層２ａ、ゲート電極３３ａ、および走査線３ａ等の平面図である。図１１は、図５に示す第３遮光層１ａ、第１遮光層４ａ、および第２遮光層５ａ等の平面図である。図１２は、図５に示す第１容量電極５５１、および第２容量電極５５２等の平面図である。図１３は、図５に示す第２容量電極５５２、および第３容量電極５５３等の平面図である。図１４は、図５に示すデータ線６ａ等の平面図である。図１５は、図５に示す容量線７ａ等の平面図である。なお、図９〜図１５には、それらの図に示す電極等の電気的な接続に関連するコンタクトホールを示すとともに、基準となる位置を示すために半導体層３１ａ、および画素電極９ａを示してある。
まず、図６、図７、図８および図９に示すように、第１基板１９において、半導体層３１ａは、第２画素間領域９ｃと平面的に重なるようにＹ軸方向に延在しており、半導体層３１ａの下層側（第１基板１９側）において、第１基板１９と層間絶縁層４０との間には、半導体層３１ａと平面的に重なる第３遮光層１ａが形成されている。第３遮光層１ａは、半導体層３１ａと平面的に重なるようにＹ軸方向に延在する本体部分１ａ１と、本体部分１ａ１の長さ方向の略中間部分からＸ軸方向の一方側Ｘ１に突出した突出部１ａ２と、本体部分１ａ１の長さ方向の略中間部分からＸ軸方向の他方側に突出した突出部１ａ３とを有している。
半導体層３１ａの下層側（第１基板１９側）において、層間絶縁層４０と層間絶縁層４１との間には、半導体層３１ａと平面的に重なる第４遮光層２ａが形成されている。第４遮光層２ａは、半導体層３１ａと平面的に重なるようにＹ軸方向に延在する本体部分２ａ１と、本体部分２ａ１の長さ方向の途中部分でＸ軸方向の他方側Ｘ２に突出した突出部２ａ２とを有している。第３遮光層１ａおよび第４遮光層２ａは、導電性ポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。本形態において、第３遮光層１ａおよび第４遮光層２ａは、タングステンシリサイド（ＷＳｉ）、窒化チタン等の遮光層からなる。
図６、図７、図８および図１０に示すように、層間絶縁層４１と層間絶縁層４２との間において、トランジスター３０は、層間絶縁層４１の第１基板１９とは反対側の面に形成された半導体層３１ａと、半導体層３１ａの第１基板１９とは反対側に積層されたゲート絶縁層３２と、ゲート絶縁層３２の第１基板１９とは反対側で半導体層３１ａの延在方向の途中部分に平面的に重なるゲート電極３３ａとを備えている。ゲート電極３３ａは、半導体層３１ａの一部と平面的に重なる本体部分３３ａ１と、本体部分３３ａ１からＸ軸方向の他方側Ｘ２に突出した突出部３３ａ２とを有しており、突出部３３ａ２は、第４遮光層２ａの突出部２ａ２と平面的に重なっている。
ゲート電極３３ａの突出部３３ａ２と、第４遮光層２ａの突出部２ａ２とは、ゲート絶縁層３２および層間絶縁層４１を貫通するコンタクトホール４１５を介して電気的に接続しており、第４遮光層２ａはバックゲートとして機能する。
半導体層３１ａは、ゲート電極３３ａと平面的に重なるチャネル領域３１ｇと、チャネル領域３１ｇに対してＹ軸方向の一方側Ｙ１で隣接する第１領域３１ｄと、チャネル領域３１ｇに対してＹ軸方向の他方側Ｙ２で隣接する第２領域３１ｓとを備えている。本形態において、トランジスター３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有している。従って、第１領域３１ｄは、チャネル領域３１ｇから離間する位置に高濃度の不純物が導入された高濃度不純物領域３１ｄ１と、チャネル領域３１ｇと高濃度不純物領域３１ｄ１との間で高濃度不純物領域３１ｄ１より不純物濃度が低い低濃度不純物領域３１ｄ２とを含んでおり、後述するように、高濃度不純物領域３１ｄ１は、画素電極９ａに電気的に接続されている。従って、低濃度不純物領域３１ｄ２は、画素電極側低濃度不純物領域に相当する。第２領域３１ｓは、チャネル領域３１ｇから離間する位置に高濃度の不純物が導入された高濃度不純物領域３１ｓ１と、チャネル領域３１ｇと高濃度不純物領域３１ｓ１との間で高濃度不純物領域３１ｓ１より不純物濃度が低い低濃度不純物領域３１ｓ２とを含んでおり、後述するように、高濃度不純物領域３１ｓ１は、データ線６ａに電気的に接続されている。
半導体層３１ａは、ポリシリコン膜（多結晶シリコン膜）等によって構成されており、ゲート絶縁層３２は、半導体層３１ａを熱酸化したシリコン酸化膜からなる第１ゲート絶縁層と、減圧ＣＶＤ法等により形成されたシリコン酸化膜からなる第２ゲート絶縁層との２層構造からなる。ゲート電極３３ａは、導電性ポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
層間絶縁層４４と層間絶縁層４５との間には、第１画素間領域９ｂと重なるようにＸ軸方向に延在する走査線３ａと、半導体層３１ａの第１領域３１ｄの端部に平面的に重なる中継電極３ｄと、半導体層３１ａの第２領域３１ｓの端部に平面的に重なる中継電極３ｓとが同一の導電材料によって形成されている。走査線３ａは、導電性ポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。走査線３ａは、半導体層３１ａと交差するようにＸ軸方向に延在する本体部分３ａ１と、本体部分３ａ１から半導体層３１ａと平面的に重なるようにＹ軸方向の一方側Ｙ１に突出した突出部３ａ２と、本体部分３ａ１から半導体層３１ａと平面的に重なるようにＹ軸方向の他方側Ｙ２に突出した突出部３ａ３とを有しており、突出部３ａ３はゲート電極３３ａの本体部分３３ａ１と平面的に重なっている。走査線３ａの突出部３ａ３は、第１絶縁層（層間絶縁層４２、４３、４４）を貫通する第１コンタクトホール４４５を介してゲート電極３３ａに電気的に接続している。中継電極３ｄは、層間絶縁層４４を貫通するコンタクトホール４４２を介して、後述する中継電極５ｄに電気的に接続し、中継電極５ｓは、層間絶縁層４４を貫通するコンタクトホール４４１を介して、後述する中継電極５ｓに電気的に接続している。
図６、図７、図８および図１１に示すように、層間絶縁層４２と層間絶縁層４３との間（ゲート電極３３ａと走査線３ａとの間の層）には、少なくとも半導体層３１ａの低濃度不純物領域３１ｄ２に平面的に重なるように導電性の第１遮光層４ａが形成されている。第１遮光層４ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
層間絶縁層４３と層間絶縁層４４との間には、第１遮光層４ａと平面視で重なる第２遮光層５ａと、半導体層３１ａの第１領域３１ｄの端部に平面的に重なる中継電極５ｄと、半導体層３１ａの第２領域３１ｓの端部に平面的に重なる中継電極５ｓとが同一の導電材料によって形成されている。第２遮光層５ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
中継電極５ｄは、層間絶縁層４２、４３、およびゲート絶縁層３２を貫通するコンタクトホール４３２を介して半導体層３１ａの高濃度不純物領域３１ｄ１に電気的に接続し、中継電極５ｓは、層間絶縁層４２、４３、およびゲート絶縁層３２を貫通するコンタクトホール４３１を介して半導体層３１ａの高濃度不純物領域３１ｓ１に電気的に接続している。
第２遮光層５ａは、第１画素間領域９ｂと平面的に重なるようにＸ軸方向に延在する本体部分５ａ１と、本体部分５ａ１から半導体層３１ａと平面的に重なるようにＹ軸方向の一方側Ｙ１に突出した突出部５ａ２と、本体部分５ａ１から半導体層３１ａと平面的に重なるようにＹ軸方向の他方側Ｙ２に突出した突出部５ａ３とを有しており、第１遮光層４ａに平面的に重なっている。
第２遮光層５ａは、定電位が印加された定電位線であり、後述する遮光部５０を介して第１遮光層４ａに電気的に接続している。従って、第１遮光層４ａには、第２遮光層５ａを介して定電位が印加されている。本形態において、第２遮光層５ａは、定電位として共通電位Ｖｃｏｍが印加されており、それ故、第１遮光層４ａには、定電位として共通電位Ｖｃｏｍが印加されている。
第２遮光層５ａより半導体層３１ａの側には、第１遮光層４ａと電気的に接続された遮光部５０が形成されており、遮光部５０は、半導体層３１ａの一部を平面的に覆っている。より具体的には、遮光部５０は、第１遮光層４ａに重なる第１部分５０１と、第１部分５０１から半導体層３１ａ側に突出した一対の第２部分５０２とを有しており、第１遮光層４ａは、低濃度不純物領域３１ｄ２に平面的に重なるとともに、遮光部５０の第２部分５０２は、低濃度不純物領域３１ｄ２の幅方向の両側で低濃度不純物領域３１ｄ２に沿って設けられている。
より具体的には、第１遮光層４ａと第２遮光層５ａとの間には、第１遮光層４ａを覆う第２絶縁層（層間絶縁層４３）を貫通する第２コンタクトホール４３５が形成されており、第２コンタクトホール４３５のうち、第１遮光層４ａと平面的に重なる第１穴部４３５ａの内側に遮光部５０の第１部分５０１が位置する。従って、第１部分５０１は、第１遮光層４ａにトランジスター３０とは反対側から重なった状態で第１遮光層４ａと第２遮光層５ａとを電気的に接続している。
第２コンタクトホール４３５は、第１穴部４３５ａから第１遮光層４ａの端部の側方において半導体層３１ａの幅方向の両側に向けて突出する一対の第２穴部４３５ｂを有しており、一対の第２穴部４３５ｂの各々の内側に遮光部５０の第２部分５０２が位置する。従って、第２部分５０２は、第１遮光層４ａの端部の側方において半導体層３１ａの幅方向の両側に向けて突出し、低濃度不純物領域３１ｄ２を幅方向の両側から覆っている。本形態において、第２部分５０２は、第１遮光層４ａの側面に接している。
第２コンタクトホール４３５では、一対の第２穴部４３５ｂが低濃度不純物領域３１ｄ２の幅方向の両側において第３遮光層１ａまで到達している。従って、第２部分５０２は、低濃度不純物領域３１ｄ２の幅方向の両側において第３遮光層１ａに電気的に接続し、第３遮光層１ａと第１遮光層４ａとを電気的に接続している。従って、第３遮光層１ａには、定電位が印加されている。
本形態において、第２コンタクトホール４３５の第１穴部４３５ａは、第１遮光層４ａのチャネル領域３１ｇとは反対側の端部に平面的に重なり、第２穴部４３５ｂは、平面的には、第１穴部４３５ａから第１遮光層４ａのチャネル幅方向（Ｘ軸方向）の両側の側面に沿ってチャネル領域３１ｇの側に向けて延在している。従って、遮光部５０の第１部分５０１は、第１遮光層４ａのチャネル領域３１ｇとは反対側の端部に平面的に重なり、第２部分５０２は、平面的には、第１部分５０１から第１遮光層４ａのチャネル幅方向（Ｘ軸方向）の両側の側面に沿ってチャネル領域３１ｇの側に向けて延在している。
かかる構成を実現するにあたって、本形態では、第２コンタクトホール４３５を形成した後、タングステン等の金属によって第２コンタクトホール４３５を埋め、その後、層間絶縁層４３の表面を化学的機械研磨等によって連続した平面とする。その結果、遮光部５０はプラグとして形成され、遮光部５０（プラグ）の表面は、層間絶縁層４３の表面と連続した平面を構成する。なお、遮光部５０の第１部分５０１が第１遮光層４ａのチャネル領域３１ｇ側の端部に平面的に重なり、第２部分５０２が、平面的には、第１遮光層４ａのチャネル幅方向（Ｘ軸方向）の両側の側面に沿って第１領域３１ｄに向けて延在している態様であってもよい。また、遮光部５０の第１部分５０１が第１遮光層４ａの全面に平面的に重なっている態様であってもよい。
図６、図７、図８および図１２に示すように、層間絶縁層４５と層間絶縁層４６との間には、第１遮光層４ａおよび第２遮光層５ａと平面的に重なる中継電極８ａと、半導体層３１ａの第１領域３１ｄの端部に平面的に重なる中継電極８ｄと、半導体層３１ａの第２領域３１ｓの端部に平面的に重なる中継電極８ｓと、中継電極８ａに対してＸ軸方向の他方側Ｘ２に離間する中継電極８ｅとが同一の導電材料によって形成されている。中継電極８ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。中継電極８ｄは、層間絶縁層４５を貫通するコンタクトホール４５２を介して中継電極３ｄに電気的に接続し、中継電極８ｓは、層間絶縁層４５を貫通するコンタクトホール４５１を介して中継電極３ｓに電気的に接続している。
層間絶縁層４６には、底部で中継電極８ａを露出させる貫通穴４６４が形成されている。貫通穴４６４の内側、および貫通穴４６４の外側の層間絶縁層４６のトランジスター３０とは反対側の面には、保持容量５５の第１容量電極５５１が形成されており、第１容量電極５５１は、貫通穴４６４の底部で中継電極８ａと電気的に接続されている。また、第１容量電極５５１に対してトランジスター３０と反対側には、第１誘電体層５５６、および第２容量電極５５２が順に積層されている。第１容量電極５５１および第２容量電極５５２は、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
中継電極８ａは、平面的には、トランジスター３０と重なる四角形の本体部分８ａ１と、本体部分８ａ１からＸ軸方向の両側に突出した突出部８ａ２、８ａ３と、本体部分８ａ１からＹ軸方向の両側に突出した突出部８ａ４、８ａ５とを有している。第１容量電極５５１は、中継電極８ａの本体部分８ａ１に重なる四角形の本体部分５５１ａと、本体部分５５１ａからＸ軸方向の他方側Ｘ２に突出した突出部５５１ｃと、本体部分８ａ１からＹ軸方向の両側に突出した突出部５５１ｄ、５５１ｅとを有している。
第２容量電極５５２は、第１容量電極５５１の本体部分５５１ａに重なる本体部分５５２ａと、本体部分５５２ａからＸ軸方向の両側に突出した突出部５５２ｂ、５５２ｃと、本体部分５５２ａからＹ軸方向の両側に突出した突出部５５１ｄ、５５１ｅとを有しており、突出部５５２ｃは、層間絶縁層４６を貫通するコンタクトホール４６３を介して中継電極８ｅに電気的に接続されている。また、突出部５５２ｄは、層間絶縁層４６を貫通するコンタクトホール４６２を介して中継電極８ｄに電気的に接続されている。かかる平面形状に対応して、貫通穴４６４は、第１容量電極５５１の本体部分５５１ａに重なる本体部分４６４ａと、本体部分４６４ａからＸ軸方向の他方側Ｘ２に突出した突出部４６４ｂと、本体部分４６４ａからＹ軸方向の両側に突出した突出部４６４ｄ、４６４ｅとを有している。
図６、図７、図８および図１３に示すように、第２容量電極５５２に対してトランジスター３０と反対側には、第２誘電体層５５７、および第３容量電極５５３が順に積層されている。第３容量電極５５３は、第２容量電極５５２の本体部分５５２ａに重なる本体部分５５３ａと、本体部分５５３ａからＸ軸方向の両側に突出した突出部５５３ｂ、５５３ｃと、本体部分５５３ａからＹ軸方向の両側に突出した突出部５５３ｄ、５５３ｅとを有している。第３容量電極５５３は、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
ここで、第１容量電極５５１、第１誘電体層５５６、第２容量電極５５２、第２誘電体層５５７、第３容量電極５５３は、貫通穴４６４の底部および側壁の全体において重なっている。
図６、図７、図８および図１４に示すように、層間絶縁層４７と層間絶縁層４８との間には、第２画素間領域９ｃと重なるようにＹ軸方向に延在するデータ線６ａと、データ線６ａに対してＸ軸方向の一方側Ｘ１に離間する中継電極６ｂと、データ線６ａに対してＸ軸方向の他方側Ｘ２に離間する中継電極６ｃ、６ｄとが同一の導電材料によって形成されている。データ線６ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
データ線６ａは、層間絶縁層４６、４７を貫通するコンタクトホール４７１を介して中継電極８ｓに電気的に接続している。従って、データ線６ａは、中継電極８ｓ、３ｓ、５ｓを介して半導体層３１ａの高濃度不純物領域３１ｓ１に電気的に接続し、第２領域３１ｓに画像信号を印加する。
中継電極６ｂは、層間絶縁層４７を貫通するコンタクトホール４７３を介して中継電極８ａに電気的に接続している。中継電極６ｃは、層間絶縁層４７を貫通するコンタクトホール４７４を介して第３容量電極５５３に電気的に接続している。中継電極６ｄは、層間絶縁層４６、４７を貫通するコンタクトホール４７２を介して中継電極８ｅに電気的に接続している。
図６、図７、図８および図１５に示すように、層間絶縁層４８と層間絶縁層４９との間には、第２画素間領域９ｃと重なるようにＹ軸方向に延在する容量線７ａと、容量線７ａに対してＸ軸方向の他方側Ｘ２に離間する中継電極７ｄとが同一の導電材料によって形成されている。容量線７ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
容量線７ａは、第２画素間領域９ｃに沿って延在する本体部分７ａ１と、本体部分７ａ１からＸ軸方向の一方側Ｘ１に突出した突出部７ａ２と、本体部分７ａ１からＸ軸方向の他方側Ｘ２に突出した突出部７ａ３とを有している。突出部７ａ２は、層間絶縁層４８を貫通するコンタクトホール４８３を介して中継電極６ｂに電気的に接続している。従って、容量線７ａは、中継電極６ｂを介して中継電極８ａに電気的に接続し、中継電極８ａに共通電位Ｖｃｏｍを印加する。突出部７ａ３は、層間絶縁層４８を貫通するコンタクトホール４８４を介して中継電極６ｃに電気的に接続している。従って、容量線７ａは、中継電極６ｃを介して第３容量電極５５３に電気的に接続し、第３容量電極５５３に共通電位Ｖｃｏｍを印加する。一方、中継電極７ｄは、層間絶縁層４８を貫通するコンタクトホール４８２を介して中継電極６ｄに電気的に接続している。
層間絶縁層４９のトランジスター３０とは反対側の面には画素電極９ａが形成されており、画素電極９ａは、層間絶縁層４９を貫通するコンタクトホール４９２を介して中継電極７ｄに電気的に接続されている。従って、画素電極９ａは、中継電極７ｄ、６ｄ、８ｅ、８ａを介して第２容量電極５５２に電気的に接続され、画素電極９ａは、さらに、第２容量電極５５２、および中継電極８ｄ、３ｄ、５ｄを介して半導体層３１ａの高濃度不純物領域３１ｄ１に電気的に接続している。従って、トランジスター３０がオンすると、データ線６ａから供給された画像信号は、保持容量５５の第２容量電極５５２、および画素電極９ａに電気的に接続される。
保持容量５５では、第２容量電極５５２に対して第１誘電体層５５６を介して第１容量電極５５１が対向し、第２容量電極５５２に対して第２誘電体層５５７を介して第３容量電極５５３が対向している。ここで、第１容量電極５５１および第３容量電極５５３は共通電位Ｖｃｏｍが印加されている一方、第２容量電極５５２は、画素電極９ａに電気的に接続されている。従って、保持容量５５は、第２容量電極５５２と第１容量電極５５１との間の容量素子と、第２容量電極５５２と第３容量電極５５３との間の容量素子とが並列に電気的に接続されている。また、第１容量電極５５１、第１誘電体層５５６、第２容量電極５５２、第２誘電体層５５７、第３容量電極５５３は、貫通穴４６４の底部および側壁の全体において重なっており、対向面積が広い。このため、保持容量５５の静電容量が大きい。
（本形態の主な効果）
以上説明したように、本形態の電気光学装置１００において、走査線３ａは、トランジスター３０を覆う第１絶縁層（層間絶縁層４２、４３、４４）の第１コンタクトホール４４５を介してゲート電極３３ａと電気的に接続され、ゲート電極３３ａと走査線３ａとの間の層（層間絶縁層４２と層間絶縁層４３との間）には、定電位（Ｖｃｏｍ）が印加された第１遮光層４ａが設けられている。また、第１遮光層４ａに電気的に接続された遮光部５０は、半導体層３１ａの一部（低濃度不純物領域３１ｄ２）を覆っている。このため、画素電極９ａの側から入射した光やその回折光が半導体層３１ａの低濃度不純物領域３１ｄ２に向けて進行しようとしたときでも、かかる光は、第１遮光層４ａおよび遮光部５０によって遮られるため、トランジスター３０では、光電流に起因する動作不良等が発生しにくい。また、第１遮光層４ａおよび遮光部５０は、走査線３ａより半導体層３１ａの側で定電位（Ｖｃｏｍ）が印加されているため、走査線３ａの電位の影響がトランジスター３０に及びにくい。
また、第１遮光層４ａは、平面的に半導体層３１ａの一部（低濃度不純物領域３１ｄ２）と重なるように設けられ、遮光部５０は、層間絶縁層４３、４４のうち、平面的に第１遮光層４ａと重なる領域、および第１遮光層４ａから張り出す領域に形成された第２コンタクトホール４３５の内部に設けられている。このため、第２コンタクトホール４３５は、第１遮光層４ａと第２遮光層５ａとの間に位置する第１穴部４３５ａと、第１穴部４３５ａから半導体層３１ａ側に突出した第２穴部４３５ｂとを有しており、遮光部５０は、第１遮光層４ａに重なる第１部分５０１と、第１部分５０１から半導体層３１ａ側に突出した第２部分５０２とを有している。従って、第１遮光層４ａおよび遮光部５０によって、半導体層３１ａの低濃度不純物領域３１ｄ２を広い範囲にわたって覆うことができる。それ故、画素電極９ａの側から入射した光やその回折光が半導体層３１ａに向けて進行しようとしたときでも、かかる光は、第１遮光層４ａおよび遮光部５０によって遮られるため、トランジスター３０では、光電流に起因する動作不良等が発生しにくい。
また、第２コンタクトホール４３５を形成する際、第１遮光層４ａがエッチングストッパーとして機能するので、半導体層３１ａがエッチングによって損傷しにくい。それ故、低濃度不純物領域３１ｄ２の近傍に第２コンタクトホール４３５の第２穴部４３５ｂ、および遮光部５０の第２部分５０２を設けることができる。さらに、第１遮光層４ａに対してトランジスター３０とは反対側から定電位を供給することができる。さらに、遮光部５０によって、第１遮光層４ａに対する定電位の供給と、半導体層３１ａに対する遮光とを行うことができる。
また、第２部分５０２は、トランジスター３０に対して第１遮光層４ａとは反対側に設けられた第３遮光層１ａに接続されているため、第１基板１９から出射された光が第１基板１９の側から戻り光として半導体層３１ａに入射しようとした場合でも、かかる光を第３遮光層１ａによって遮ることができる。
また、半導体層３１ａにゲート電極３３ａとは反対側に第３絶縁層（層間絶縁層４１）を介して重なる第４遮光層２ａが設けられており、第４遮光層２ａは、ゲート電極３３ａと電気的に接続されている。このため、第４遮光層２ａは、バックゲートとして機能する。
さらに、第１遮光層４ａに対してトランジスター３０とは反対側から重なる領域に保持容量５５が形成されている。このため、画素電極９ａの側から入射した光やその回折光が半導体層３１ａに向けて進行しようとしたときでも、かかる光を保持容量５５によって遮ることができる。
［実施形態２］
図１６〜図２５を参照して、本発明の実施形態２を説明する。なお、本形態では、実施形態１で参照して説明した第３遮光層１ａ、第２遮光層５ａおよび層間絶縁層４０、４４等が設けられていないが、基本的な構成は、実施形態１と同様である。このため、共通する部分に同一の符号を付してそれらの説明を省略する。
図１６は、本発明の実施形態２に係る電気光学装置１００の説明図であり、トランジスター３０周辺を拡大して示してある。図１７は、図１６に示すトランジスター３０のＤ−Ｄ′断面図であり、半導体層３１ａに沿って切断したときの様子を模式的に示す断面図である。図１８は、図１６に示すトランジスター３０のＥ−Ｅ′断面図であり、走査線３ａに沿って切断した様子を模式的に示す断面図である。図１９は、図１６に示す半導体層３１ａ、および第４遮光層２ａ等の平面図である。図２０は、図１６に示す第４遮光層２ａ、ゲート電極３３ａ、および走査線３ａ等の平面図である。図２１は、図１６に示す第１遮光層４ａ、および第２遮光層８ｇ等の平面図である。図２２は、図１６に示す第１容量電極５５１、および第２容量電極５５２等の平面図である。図２３は、図１６に示す第２容量電極５５２、および第３容量電極５５３等の平面図である。図２４は、図１６に示すデータ線６ａ等の平面図である。図２５は、図１６に示す容量線７ａ等の平面図である。なお、図１８には、画素電極９ａと中継電極７ａとを電気的に接続するコンタクトホール４９２も示してある。図１９〜図２５には、それらの図に示す電極等の電気的な接続に関連するコンタクトホールを示すとともに、基準となる位置を示すために半導体層３１ａ、および画素電極９ａを示してある。また、図１６および図１９〜図２５では、各層を以下の線で表してある。また、図１６および図１９〜図２５では、互いの端部が平面視で重なり合う層については、層の形状等が分かりやすいように、端部の位置をずらしてある。
第４遮光層２ａ＝中位の太さの実線
半導体層３１ａ＝極細の短い破線
ゲート電極３３ａ＝極細の二点鎖線
第１遮光層４ａ＝極太の短い破線
走査線３ａ＝極細の実線
中継電極８ａ＝極太の一点鎖線
第１容量電極５５１＝極細の長い破線
第２容量電極５５２＝極太の二点鎖線
第３容量電極５５３＝極細の一点鎖線
データ線６ａ＝中位の太さの長い破線
容量線７ａ＝中位の太さの二点鎖線
画素電極９ａ＝極太の実線
図１６に示すように、本形態でも、複数の画素１００ａの各々に画素電極９ａが形成されており、隣り合う画素電極９ａにより挟まれた画素間領域に沿って走査線３ａ、データ線６ａ、および容量線７ａが延在している。走査線３ａ、データ線６ａ、容量線７ａ、およびこれらの配線と同層の導電膜が形成された領域は、光が通過しない遮光領域であり、遮光領域で囲まれた領域は、光が透過する開口領域である。
図１７、および図１８に示すように、第１基板１９において、第１基板１９の一方面１９ｓ側には、層間絶縁層４１〜４３、４５〜４９が順に形成されており、層間絶縁層４３、４５〜４９の表面は、化学的機械研磨等によって連続した平面になっている。
第１基板１９と層間絶縁層４１との間には第４遮光層２ａが形成されている。層間絶縁層４１と層間絶縁層４２との層間には、半導体層３１ａ、ゲート絶縁層３２、およびゲート電極３３ａを備えたトランジスター３０が形成されている。層間絶縁層４２と層間絶縁層４３との層間には、第１遮光層４ａが形成されている。層間絶縁層４３と層間絶縁層４５との間には、走査線３ａ、および中継電極３ｄ、３ｓが形成されている。層間絶縁層４５と層間絶縁層４６との間には、中継電極８ａ、および中継電極８ｄ、８ｅ、８ｓが形成されている。層間絶縁層４６と層間絶縁層４７との間には保持容量５５が形成されており、保持容量５５では、第１容量電極５５１、第１誘電体層５５６、第２容量電極５５２、第２誘電体層５５７、および第３容量電極５５３が順に積層されている。層間絶縁層４７と層間絶縁層４８との間にはデータ線６ａ、および中継電極６ｄ、６ｇが形成されている。層間絶縁層４８と層間絶縁層４９との間には容量線７ａ、および中継電極７ｄが形成されている。層間絶縁層４９の第１基板１９とは反対側の面には、画素電極９ａおよび第１配向膜１８が順に形成されている。本形態では、層間絶縁層４２、４３が本発明における「第１絶縁層」に相当し、層間絶縁層４３、４５が本発明における「第２絶縁層」に相当する。
まず、図１７、図１８および図１９に示すように、第１基板１９において、半導体層３１ａは、第２画素間領域９ｃと平面的に重なるようにＹ軸方向に延在しており、半導体層３１ａの下層側（第１基板１９側）において、第１基板１９と層間絶縁層４１との間には、半導体層３１ａと平面的に重なる第４遮光層２ａが形成されている。第４遮光層２ａは、導電性ポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。本形態において、第４遮光層２ａは、タングステンシリサイド（ＷＳｉ）、窒化チタン等の遮光層からなる。
図１７、図１８および図２０に示すように、層間絶縁層４１と層間絶縁層４２との間において、トランジスター３０は、層間絶縁層４１の第１基板１９とは反対側の面に形成された半導体層３１ａと、半導体層３１ａの第１基板１９とは反対側に積層されたゲート絶縁層３２と、ゲート絶縁層３２の第１基板１９とは反対側で半導体層３１ａの延在方向の途中部分に平面的に重なるゲート電極３３ａとを備えている。半導体層３１ａは、ゲート電極３３ａと平面的に重なるチャネル領域３１ｇと、チャネル領域３１ｇに対してＹ軸方向の一方側Ｙ１で隣接する第１領域３１ｄと、チャネル領域３１ｇに対してＹ軸方向の他方側Ｙ２で隣接する第２領域３１ｓとを備えている。本形態において、トランジスター３０は、実施形態１と同様、ＬＤＤ構造を有している。ゲート電極３３ａは、導電性ポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。中継電極３ｄは、層間絶縁層４３を貫通するコンタクトホール４３２を介して高濃度不純物領域３１ｄ１に電気的に接続し、中継電極３ｓは、層間絶縁層４３を貫通するコンタクトホール４３１を介して高濃度不純物領域３１ｓ１に電気的に接続している。
層間絶縁層４３と層間絶縁層４５との間には、第１画素間領域９ｂと重なるようにＸ軸方向に延在する走査線３ａと、半導体層３１ａの第１領域３１ｄの端部に平面的に重なる中継電極３ｄと、半導体層３１ａの第２領域３１ｓの端部に平面的に重なる中継電極３ｓとが同一の導電材料によって形成されている。走査線３ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
走査線３ａは、半導体層３１ａと交差するようにＸ軸方向に延在する本体部分３ａ１のうち、半導体層３１ａと平面的に重なる部分が、Ｙ軸方向において第２領域３１ｓ側に屈曲する屈曲部３ａ５と、半導体層３１ａのチャネル幅方向の両側でＹ軸方向の一方側Ｙ１に突出した突出部３ａ６、３ａ７とを有しており、屈曲部３ａ５はゲート電極３３ａの一部と平面的に重なっている。ここで、屈曲部３ａ５および突出部３ａ６、３ａ７と平面的に重なる部分には、層間絶縁層４１、４２、４３、およびゲート絶縁層３２を貫通する第１コンタクトホール４３６が形成されており、走査線３ａは、第１コンタクトホール４３６を介してゲート電極３３ａおよび第４遮光層２ａと電気的に接続されている。従って、第４遮光層２ａはバックゲートとして機能する。また、第１コンタクトホール４３６の内部に設けられた導電材料は、遮光壁５３を構成している。
第１コンタクトホール４３６は、平面的には、ゲート電極３３ａと重なる第１溝４３６ａと、突出部３ａ６、３ａ７と重なるように延在して半導体層３１ａの低濃度不純物領域３１ｄ２ａ両側で半導体層３１ａに沿って延在する第２溝４３６ｂ、４３６ｃとを備えている。従って、遮光壁５３は、第１溝４３６ａの内部で走査線３ａとゲート電極３３ａとを電気的に接続する第１壁部５３１と、第２溝４３６ｂ、４３６ｃの内部で走査線３ａと第４遮光層２ａとを電気的に接続する第２壁部５３２、５３３とを有している。
かかる構成を実現するにあたって、本形態では、第１コンタクトホール４３６を形成した後、タングステン等の金属によって第１コンタクトホール４３６を埋め、その後、層間絶縁層４３の表面を化学的機械研磨等によって連続した平面とする。その結果、遮光壁５３はプラグとして形成され、遮光壁５３（プラグ）の表面は、層間絶縁層４３の表面と連続した平面を構成する。
図１７、図１８および図２１に示すように、ゲート電極３３ａと走査線３ａとの間の層（層間絶縁層４２と層間絶縁層４３）との間には、半導体層３１ａの低濃度不純物領域３１ｄ２に平面的に重なるように導電性の第１遮光層４ａが形成されている。第１遮光層４ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
層間絶縁層４５と層間絶縁層４６との間には、第１遮光層４ａと平面的に重なる第２遮光層８ｇと、半導体層３１ａの第１領域３１ｄの端部に平面的に重なる中継電極８ｄと、半導体層３１ａの第２領域３１ｓの端部に平面的に重なる中継電極８ｓと、第２遮光層８ｇに対してＸ軸方向の他方側Ｘ２に離間する中継電極８ｅとが同一の導電材料によって形成されている。第２遮光層８ｇは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。中継電極８ｄは、層間絶縁層４５を貫通するコンタクトホール４５２を介して中継電極３ｄに電気的に接続し、中継電極８ｓは、層間絶縁層４５を貫通するコンタクトホール４５１を介して中継電極３ｓに電気的に接続している。
本形態において、第２遮光層８ｇは、定電位が印加されており、後述する遮光部５１を介して第１遮光層４ａに電気的に接続している。従って、第１遮光層４ａには、第２遮光層８ｇを介して定電位が印加されている。本形態において、第２遮光層８ｇは、定電位として共通電位Ｖｃｏｍが印加されており、それ故、第１遮光層４ａには、定電位として共通電位Ｖｃｏｍが印加されている。
第２遮光層８ｇより半導体層３１ａの側には、第１遮光層４ａと電気的に接続された遮光部５１が形成されており、遮光部５１は、半導体層３１ａの一部を平面的に覆っている。より具体的には、遮光部５１は、第１遮光層４ａに重なる第１部分５１１と、第１部分５１１から半導体層３１ａ側に突出した第２部分５１２とを有しており、第１遮光層４ａは、低濃度不純物領域３１ｄ２に平面的に重なるとともに、第２部分５１２は、低濃度不純物領域３１ｄ２の幅方向の両側で低濃度不純物領域３１ｄ２に沿って設けられている。
より具体的には、第１遮光層４ａと第２遮光層８ｇとの間には、第１遮光層４ａを覆う第２絶縁層（層間絶縁層４３、４５）を貫通する第２コンタクトホール４５５が形成されており、第２コンタクトホール４５５のうち、第１遮光層４ａと平面的に重なる第１穴部４５５ａの内側に遮光部５１の第１部分５１１が位置する。従って、第１部分５１１は、第１遮光層４ａにトランジスター３０とは反対側から重なった状態で第１遮光層４ａと第２遮光層８ｇとを電気的に接続している。
第２コンタクトホール４５５は、第１穴部４５５ａから第１遮光層４ａの端部の側方において半導体層３１ａの幅方向の両側に向けて突出する一対の第２穴部４５５ｂを有しており、一対の第２穴部４５５ｂの各々の内側に遮光部５１の第２部分５１２が位置する。従って、第２部分５１２は、第１遮光層４ａの端部の側方において半導体層３１ａの幅方向の両側に向けて突出し、低濃度不純物領域３１ｄ２を幅方向の両側から覆っている。第２部分５１２は、少なくともゲート絶縁層３２まで到達している。本形態において、第２部分５１２は、半導体層３１ａの下層に位置する層間絶縁層４１まで到達している。また、第２部分５１２は、第１遮光層４ａの端部の側面に接している。
本形態において、第２コンタクトホール４５５の第１穴部４５５ａは、第１遮光層４ａのチャネル領域３１ｇの側の端部に平面的に重なり、第２穴部４５５ｂは、平面的には、第１遮光層４ａのチャネル幅方向（Ｘ軸方向）の両側の側面に沿って第１領域３１ｄに向けて延在している。従って、遮光部５１の第１部分５１１は、第１遮光層４ａのチャネル領域３１ｇ側の端部に平面的に重なり、第２部分５１２は、平面的には、第１遮光層４ａのチャネル幅方向（Ｘ軸方向）の両側の側面に沿って第１領域３１ｄに向けて延在し、低濃度不純物領域３１ｄ２を幅方向の両側から覆っている。
かかる構成を実現するにあたって、本形態では、第２コンタクトホール４５５を形成した後、タングステン等の金属によって第２コンタクトホール４５５を埋め、その後、層間絶縁層４５の表面を化学的機械研磨等によって連続した平面とする。その結果、遮光部５１はプラグとして形成され、遮光部５１（プラグ）の表面は、層間絶縁層４５の表面と連続した平面を構成する。なお、遮光部５１の第１部分５１１が第１遮光層４ａのチャネル領域３１ｇ側とは反対側の端部に平面的に重なり、第２部分５１２が、平面的には、第１遮光層４ａのチャネル幅方向（Ｘ軸方向）の両側の側面に沿って第２領域３１ｓに向けて延在している態様であってもよい。
図１７、図１８および図２２に示すように、層間絶縁層４６には、底部で第２遮光層８ｇを露出させる貫通穴４６４が形成されている。貫通穴４６４の内側、および貫通穴４６４の外側の層間絶縁層４６のトランジスター３０とは反対側の面には、保持容量５５の第１容量電極５５１が形成されており、第１容量電極５５１は、貫通穴４６４の底部で第２遮光層８ｇと電気的に接続されている。第１容量電極５５１に対してトランジスター３０と反対側には、第１誘電体層５５６、および第２容量電極５５２が順に積層されている。第２容量電極５５２は、層間絶縁層４６を貫通するコンタクトホール４６３を介して中継電極８ｅに電気的に接続され、層間絶縁層４６を貫通するコンタクトホール４６２を介して中継電極８ｄに電気的に接続されている。
図１７、図１８および図２３に示すように、第２容量電極５５２に対してトランジスター３０と反対側には、第２誘電体層５５７、および第３容量電極５５３が順に積層されている。ここで、第１容量電極５５１、第１誘電体層５５６、第２容量電極５５２、第２誘電体層５５７、第３容量電極５５３は、貫通穴４６４の底部および側壁の全体において重なっている。第１容量電極５５１、第２容量電極５５２、および第３容量電極５５３は、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
図１７、図１８および図２４に示すように、層間絶縁層４７と層間絶縁層４８との間には、第２画素間領域９ｃと重なるようにＹ軸方向に延在するデータ線６ａと、データ線６ａに対してＸ軸方向の一方側Ｘ１に離間する中継電極６ｇとが同一の導電材料によって形成されている。データ線６ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
データ線６ａは、層間絶縁層４６、４７を貫通するコンタクトホール４７１を介して中継電極８ｓに電気的に接続している。従って、データ線６ａは、中継電極８ｓ、３ｓを介して半導体層３１ａの高濃度不純物領域３１ｓ１に電気的に接続し、第２領域３１ｓに画像信号を印加する。
中継電極６ｄは、層間絶縁層４６、４７を貫通するコンタクトホール４７２を介して中継電極８ｅに電気的に接続している。中継電極６ｇは、層間絶縁層４７を貫通するコンタクトホール４７５を介して第２遮光層８ｇに電気的に接続するとともに、層間絶縁層４７を貫通するコンタクトホール４７６を介して第３容量電極５５３に電気的に接続している。
図１７、図１８および図２５に示すように、層間絶縁層４８と層間絶縁層４９との間には、第２画素間領域９ｃと重なるようにＹ軸方向に延在する容量線７ａと、容量線７ａに対してＸ軸方向の他方側Ｘ２に離間する中継電極７ｄとが同一の導電材料によって形成されている。容量線７ａは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属化合物膜等の遮光性の導電膜からなる。
容量線７ａは、層間絶縁層４８を貫通するコンタクトホール４８５を介して中継電極６ｇに電気的に接続している。従って、容量線７ａは、中継電極６ｇを介して第２遮光層８ｇに電気的に接続し、第２遮光層８ｇに共通電位Ｖｃｏｍを印加する。また、容量線７ａは、中継電極６ｇを介して第３容量電極５５３に電気的に接続し、第３容量電極５５３に共通電位Ｖｃｏｍを印加する。一方、中継電極７ｄは、層間絶縁層４８を貫通するコンタクトホール４８２を介して中継電極６ｄに電気的に接続している。
層間絶縁層４９のトランジスター３０とは反対側の面には画素電極９ａが形成されており、画素電極９ａは、層間絶縁層４９を貫通するコンタクトホール４９２を介して中継電極７ｄに電気的に接続されている。従って、画素電極９ａは、中継電極７ｄ、６ｄ、８ｅを介して第２容量電極５５２に電気的に接続され、画素電極９ａは、さらに、第２容量電極５５２、および中継電極８ｄ、３ｄを介して半導体層３１ａの高濃度不純物領域３１ｄ１に電気的に接続している。従って、トランジスター３０がオンすると、データ線６ａから供給された画像信号は、保持容量５５の第２容量電極５５２、および画素電極９ａに電気的に接続される。
本形態でも、実施形態１と同様、保持容量５５は、第２容量電極５５２と第１容量電極５５１との間の容量素子と、第２容量電極５５２と第３容量電極５５３との間の容量素子とが並列に電気的に接続されている。また、第１容量電極５５１、第１誘電体層５５６、第２容量電極５５２、第２誘電体層５５７、第３容量電極５５３は、貫通穴４６４の底部および側壁の全体において重なっており、対向面積が広い。このため、保持容量５５の静電容量が大きい。
以上説明したように、本形態の電気光学装置１００において、走査線３ａは、トランジスター３０を覆う第１絶縁層（層間絶縁層４２、４３）の第１コンタクトホール４３６を介してゲート電極３３ａと電気的に接続され、ゲート電極３３ａと走査線３ａとの間の層（層間絶縁層４２と層間絶縁層４３との間）には、定電位（Ｖｃｏｍ）が印加された第１遮光層４ａが設けられている。また、第１遮光層４ａに電気的に接続された遮光部５１が半導体層３１ａの一部（低濃度不純物領域３１ｄ２）を覆っている。このため、画素電極９ａの側から入射した光やその回折光が半導体層３１ａの低濃度不純物領域３１ｄ２に向けて進行しようとしたときでも、かかる光は、第１遮光層４ａおよび遮光部５１によって遮られるため、トランジスター３０では、光電流に起因する動作不良等が発生しにくい。また、第１遮光層４ａおよび遮光部５１は、走査線３ａより半導体層３１ａの側で定電位（Ｖｃｏｍ）が印加されているため、走査線３ａの電位の影響がトランジスター３０に及びにくい。
また、第１遮光層４ａは、平面的に半導体層３１ａの一部（低濃度不純物領域３１ｄ２）と重なるように設けられ、遮光部５１は、層間絶縁層４３、４５のうち、平面的に第１遮光層４ａと重なる領域、および第１遮光層４ａから張り出す領域に形成された第２コンタクトホール４５５の内部に設けられている。このため、第２コンタクトホール４５５は、第１遮光層４ａと第２遮光層８ｇとの間に位置する第１穴部４５５ａと、第１穴部４５５ａから半導体層３１ａ側に突出した第２穴部４５５ｂとを有しており、遮光部５１は、第１遮光層４ａに重なる第１部分５１１と、第１部分５１１から半導体層３１ａ側に突出した第２部分５１２とを有している。従って、第１遮光層４ａおよび遮光部５１によって、半導体層３１ａの低濃度不純物領域３１ｄ２を広い範囲にわたって覆うことができる。それ故、画素電極９ａの側から入射した光やその回折光が半導体層３１ａに向けて進行しようとしたときでも、かかる光は、第１遮光層４ａおよび遮光部５０によって遮られるため、トランジスター３０では、光電流に起因する動作不良等が発生しにくい。
また、第２コンタクトホール４５５を形成する際、第１遮光層４ａがエッチングストッパーとして機能するので、半導体層３１ａがエッチングによって損傷しにくい。それ故、低濃度不純物領域３１ｄ２の近傍に第２コンタクトホール４５５の第２穴部４５５ｂ、および遮光部５１の第２部分５１２を設けることができる。さらに、第１遮光層４ａに対してトランジスター３０とは反対側から定電位を供給することができる。さらに、遮光部５１によって、第１遮光層４ａに対する定電位の供給と、半導体層３１ａに対する遮光とを行うことができる。
また、半導体層３１ａにゲート電極３３ａとは反対側に第３絶縁層（層間絶縁層４１）を介して重なる第４遮光層２ａが設けられており、第４遮光層２ａは、ゲート電極３３ａと遮光壁５３を介して電気的に接続されている。このため、第４遮光層２ａは、バックゲートとして機能するとともに、第１基板１９から出射された光が第１基板１９の側から戻り光として半導体層３１ａに入射しようとした場合でも、かかる光を第４遮光層２ａおよび遮光壁５３の第２壁部５３２、５３３によって遮ることができる。
さらに、第１遮光層４ａに対してトランジスター３０とは反対側から重なる領域に保持容量５５が形成されている。このため、画素電極９ａの側から入射した光やその回折光が半導体層３１ａに向けて進行しようとしたときでも、かかる光を保持容量５５によって遮ることができる。
（他の実施形態）
上記実施形態において、第１コンタクトホール４３６、４４５および第２コンタクトホール４３５、４５５での電気的な接続部分では、第１コンタクトホール４３６、４４５および第２コンタクトホール４３５、４５５の内部にプラグを設け、上層側の導電膜がプラグを介して下層側の導電膜に電気的に接続されている構造を採用したが、上層側の導電膜がコンタクトホールの内部で下層側の導電膜と接している構造を採用してもよい。
また、上記実施形態では、コンタクトホール４３１、４３２、４４１、４４２、４５１、４５２、４６２、４６３、４７１、４７２、４７３、４７４、４７５、４７６、４８２、４８３、４８４、４８５、４９２においても、プラグによって電気的な接続を行ったが、上記コンタクトホールの一部または全部において、上層側の導電膜がコンタクトホールの内部で下層側の導電膜と接している構造を採用してもよい。
上記実施形態では、トランジスター３０がＬＤＤ構造を有している場合を説明したが、高濃度不純物領域３１ｄ１、３１ｓ１がゲート電極３３ａの端部から離間したオフセットゲート構造の場合に本発明を適用してもよい。この場合、高濃度不純物領域３１ｄ１、３１ｓ１とゲート電極３３ａの端部との間で不純物が導入されていない領域が低濃度不純物領域３１ｄ２、３１ｓ２となる。
［電子機器への搭載例］
上述した実施形態に係る電気光学装置１００を用いた電子機器について説明する。図２６は、本発明を適用した電気光学装置１００を用いた投射型表示装置の概略構成図である。図２６には、偏光板等の光学素子の図示を省略してある。図２６に示す投射型表示装置２１００は、電気光学装置１００を用いた電子機器の一例である。
図２６に示す投射型表示装置２１００において、上記実施形態に係る電気光学装置１００がライトバルブとして用いられ、装置を大きくすることなく高精細で明るい表示が可能である。図２６に示すように、投射型表示装置２１００の内部には、ハロゲンランプ等の白色光源を有するランプユニット２１０２（光源部）が設けられている。ランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。分離された投射光は、各原色に対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂにそれぞれ導かれ、変調される。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４を有するリレーレンズ系２１２１を介して導かれる。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に反射し、Ｇ色の光は透過する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ群２１１４（投射光学系）によってカラー画像が投射される。
（他の投射型表示装置）
なお、投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、かかるＬＥＤ光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
（他の電子機器）
本発明を適用した電気光学装置１００を備えた電子機器は、上記実施形態の投射型表示装置２１００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。
１ａ…第３遮光層、２ａ…第４遮光層、３ａ…走査線、３ｄ、３ｓ、５ｄ、５ｓ、６ｂ、６ｃ、６ｄ、６ｇ、７ｄ、８ａ、８ｄ、８ｅ、８ｓ…中継電極、４ａ…第１遮光層、５ａ、８ｇ…第２遮光層、６ａ…データ線、７ａ…容量線、９ａ…画素電極、９ｂ…第１画素間領域、９ｃ…第２画素間領域、１０…素子基板、１０ａ…表示領域、１９…第１基板、２０…対向基板、２９…第２基板、３０…トランジスター、３１ａ…半導体層、３１ｄ…第１領域、３１ｄ１、３１ｓ１…高濃度不純物領域、３１ｇ…チャネル領域、３１ｓ…第２領域、３２…ゲート絶縁層、３３ａ…ゲート電極、４０〜４９…層間絶縁層、５０、５１…遮光部、５３…遮光壁、５５…保持容量、８０…電気光学層、１００…電気光学装置、１００Ｂ、１００Ｇ、１００Ｒ…ライトバルブ、１００ａ…画素、１００ｐ…液晶パネル、４３５、４５５…第２コンタクトホール、４３５ａ、４５５ａ…第１穴部、４３５ｂ、４５５ｂ…第２穴部、４３６、４４５…第１コンタクトホール、４３６ａ…第１溝、４３６ｂ、４３６ｃ…第２溝、４６４…貫通穴、５０１、５１１…第１部分、５０２、５１２…第２部分、５３１…第１壁部、５３２、５３３…第２壁部、５５１…第１容量電極、５５２…第２容量電極、５５３…第３容量電極、２１００…投射型表示装置、２１０２…ランプユニット（光源部）、２１１４…投射レンズ群（投射光学系）。

Claims (10)

  1. ゲート電極および半導体層を有するトランジスターと、
    前記トランジスターを覆う第１層間絶縁層および第２層間絶縁層を有する第１絶縁層と、
    前記第１絶縁層に設けられた第１コンタクトホールを介して前記ゲート電極と電気的に接続された走査線と、
    前記第１層間絶縁層と前記第２層間絶縁層との間の層に設けられ、定電位が印加された第１遮光層と、
    前記第１遮光層と電気的に接続され、前記半導体層の一部を覆うように設けられた遮光部と、
    を有することを特徴とする電気光学装置。
  2. 請求項１に記載の電気光学装置において、
    前記第１遮光層は、平面的に前記半導体層の前記一部と重なるように設けられ、
    前記遮光部は、前記第１遮光層に重なる第１部分と、前記第１部分から前記半導体層側に突出した第２部分と、を有することを特徴とする電気光学装置。
  3. 請求項２に記載の電気光学装置において、
    前記第１部分は、前記第１遮光層に前記トランジスターとは反対側から重なり、
    前記第２部分は、前記第１遮光層の側方において前記半導体層側に突出していることを特徴とする電気光学装置。
  4. 請求項３に記載の電気光学装置において、
    前記トランジスターに電気的に接続された画素電極を備え、
    前記半導体層は、チャネル領域と、前記画素電極に電気的に接続された高濃度不純物領域と、前記チャネル領域と前記高濃度不純物領域との間の低濃度不純物領域と、を有し、
    前記遮光部は、前記半導体層の前記一部としての前記低濃度不純物領域を覆うように設けられていることを特徴とする電気光学装置。
  5. 請求項４に記載の電気光学装置において、
    前記第２部分が前記低濃度不純物領域の幅方向の両側で前記低濃度不純物領域に沿って設けられていることを特徴とする電気光学装置。
  6. 請求項３から５までの何れか一項に記載の電気光学装置において、
    前記第１遮光層を覆う第２絶縁層と、前記第２絶縁層を貫通する第２コンタクトホールを介して前記第１遮光層と電気的に接続された第２遮光層と、を備え、
    前記第２コンタクトホールは、前記第１遮光層と前記第２遮光層との間で前記第２絶縁層を貫通する第１穴部と、前記第１穴部から前記第１遮光層の側方において前記半導体層側に突出した第２穴部と、を備え、
    前記遮光部のうち、前記第１穴部の内部に位置する部分が前記第１部分であり、前記第２穴部の内部に位置する部分が前記第２部分であることを特徴とする電気光学装置。
  7. 請求項２から６までの何れか一項に記載の電気光学装置において、
    前記トランジスターに対して前記第１遮光層とは反対側に設けられた第３遮光層を備え、
    前記第３遮光層は、前記第２部分を介して前記第１遮光層と電気的に接続されていることを特徴とする電気光学装置。
  8. 請求項１から７までの何れか一項に記載の電気光学装置において、
    前記半導体層に前記ゲート電極とは反対側に第３絶縁層を介して重なる第４遮光層を備え、
    前記ゲート電極と前記第４遮光層とが電気的に接続されていることを特徴とする電気光学装置。
  9. 請求項１から８までの何れか一項に記載の電気光学装置において、
    前記第１遮光層に対して前記ゲート電極とは反対側から重なる保持容量を備えている
    ことを特徴とする電気光学装置。
  10. 請求項１から９までの何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
JP2019057881A 2019-03-26 2019-03-26 電気光学装置および電子機器 Active JP6784304B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019057881A JP6784304B2 (ja) 2019-03-26 2019-03-26 電気光学装置および電子機器
US16/829,391 US20200312890A1 (en) 2019-03-26 2020-03-25 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019057881A JP6784304B2 (ja) 2019-03-26 2019-03-26 電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2020160208A JP2020160208A (ja) 2020-10-01
JP6784304B2 true JP6784304B2 (ja) 2020-11-11

Family

ID=72604786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019057881A Active JP6784304B2 (ja) 2019-03-26 2019-03-26 電気光学装置および電子機器

Country Status (2)

Country Link
US (1) US20200312890A1 (ja)
JP (1) JP6784304B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6813045B2 (ja) 2019-03-14 2021-01-13 セイコーエプソン株式会社 電気光学装置および電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3358613B2 (ja) * 2000-03-23 2002-12-24 日本電気株式会社 液晶ライトバルブ
JP2018146870A (ja) * 2017-03-08 2018-09-20 セイコーエプソン株式会社 電気光学装置及び電子機器
WO2018198710A1 (ja) * 2017-04-27 2018-11-01 ソニー株式会社 液晶表示パネルおよび電子機器

Also Published As

Publication number Publication date
JP2020160208A (ja) 2020-10-01
US20200312890A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
JP6597768B2 (ja) 電気光学装置および電子機器
JP6631646B2 (ja) 電気光学装置および電子機器
JP6593416B2 (ja) 電気光学装置および電子機器
JP6696539B2 (ja) 電気光学装置、電子機器
JP6784304B2 (ja) 電気光学装置および電子機器
CN115079474B (zh) 电光装置和电子设备
JP6642614B2 (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP7409115B2 (ja) 電気光学装置、および電子機器
JP7327184B2 (ja) 電気光学装置、および電子機器
JP7505352B2 (ja) 電気光学装置、および電子機器
JP2020086343A (ja) 電気光学装置および電子機器
JP2020095077A (ja) 電気光学装置および電子機器
JP2020160113A (ja) 電気光学装置および電子機器
JP7434996B2 (ja) 電気光学装置、および電子機器
JP7447724B2 (ja) 電気光学装置、および電子機器
JP7322727B2 (ja) 電気光学装置、および電子機器
CN115079475B (zh) 电光装置和电子设备
JP7484632B2 (ja) 電気光学装置、および電子機器
JP7497641B2 (ja) 電気光学装置、および電子機器
JP7396223B2 (ja) 電気光学装置、および電子機器
US20240264503A1 (en) Electrooptic apparatus and electronic equipment
JP7028236B2 (ja) 電気光学装置および電子機器
JP6593522B2 (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
JP2020052156A (ja) 電気光学装置、および電子機器
JP2020170025A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200511

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200511

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200731

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201006

R150 Certificate of patent or registration of utility model

Ref document number: 6784304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150