CN107078165B - 半导体装置、液晶显示装置和半导体装置的制造方法 - Google Patents

半导体装置、液晶显示装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN107078165B
CN107078165B CN201580056327.3A CN201580056327A CN107078165B CN 107078165 B CN107078165 B CN 107078165B CN 201580056327 A CN201580056327 A CN 201580056327A CN 107078165 B CN107078165 B CN 107078165B
Authority
CN
China
Prior art keywords
layer
insulating layer
electrode
transparent
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580056327.3A
Other languages
English (en)
Other versions
CN107078165A (zh
Inventor
加藤纯男
上田直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107078165A publication Critical patent/CN107078165A/zh
Application granted granted Critical
Publication of CN107078165B publication Critical patent/CN107078165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Abstract

半导体装置包括：包含栅极电极的第一金属层；设置在第一金属层上的第一绝缘层；设置在第一绝缘层上的氧化物半导体层；设置在氧化物半导体层上的第二绝缘层；设置在氧化物半导体层和第二绝缘层上且包含源极电极的第二金属层；设置在第二金属层上的第三绝缘层；和设置在第三绝缘层上的第一透明电极层。氧化物半导体层具有与栅极电极重叠的第一部分和从第一部分起横穿栅极电极的漏极电极侧的边缘地延伸设置的第二部分。第三绝缘层不包含有机绝缘层，在第二绝缘层和第三绝缘层中，形成有在从基板的法线方向看时与氧化物半导体层的第二部分重叠的第一接触孔。第一透明电极层包含在第一接触孔内与氧化物半导体层的第二部分接触的透明导电层。

Description

半导体装置、液晶显示装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置，特别涉及具有包含氧化物半导体层的薄膜晶体管的半导体装置。此外，本发明还涉及具有这种半导体装置的液晶表示装置和这种半导体装置的制造方法。
背景技术
目前，具备有源矩阵基板的液晶表示装置广泛用于各种用途。有源矩阵基板按每个像素具有开关元件。作为开关元件具有薄膜晶体管(TFT)的有源矩阵基板被称为TFT基板。
TFT基板具有按每个像素设置的TFT和像素电极、向TFT供给栅极信号的栅极配线、向TFT供给源极信号的源极配线等。TFT的栅极电极、源极电极和漏极电极分别与栅极配线、源极配线和像素电极电连接。TFT、栅极配线和源极配线被层间绝缘层覆盖。像素电极设置在层间绝缘层上，在形成于层间绝缘层的接触孔内与TFT的漏极电极连接。
作为层间绝缘层，有时使用由有机绝缘材料形成的绝缘层(以下称为“有机绝缘层”)。例如专利文献1和2中公开了一种作为覆盖TFT和配线的层间绝缘层，具有无机绝缘层和在其上形成的有机绝缘层的TFT基板。
有机绝缘材料相比无机绝缘材料具有低的介电常数，容易沉积得厚。当形成包含比较厚(例如具有1μm至3μm左右的厚度)的有机绝缘层的层间绝缘层时，能够减小将像素电极的一部分以隔着层间绝缘层与栅极配线和/或源极配线重叠的方式配置时在像素电极与栅极配线和/或源极配线之间形成的寄生电容。因而，能够将像素电极的一部分以与栅极配线和/或源极配线重叠的方式配置，因此能够提高像素开口率。
现有技术文献
专利文献
专利文献1：日本特开2013-105136号公报
专利文献2：国际公开第2013/073635号
发明内容
发明所要解决的技术问题
但是，当形成厚的有机绝缘层时，为了将漏极电极与像素电极连接而在层间绝缘层中形成的接触孔变深。当接触孔深时，存在接触孔附近的液晶分子的取向状态紊乱而产生漏光的情况。此外，因为在有机绝缘层中形成的接触孔具有锥形，所以接触孔越深，接触孔的开口面积就越大。
为了抑制接触孔附近的漏光，在专利文献1中，在漏极电极上配置接触孔，利用漏极电极(或漏极电极的延长部分)对接触孔附近进行遮光。此外，在专利文献2中，通过在栅极电极(栅极配线)上配置接触孔，对接触孔附近进行遮光。不过，为了对接触孔附近进行遮光，需要考虑制造过程中的对准误差等而形成足够大的遮光区域。因而，如果采用利用专利文献1和2那样的结构对接触孔附近进行遮光的方案，则有助于像素的显示的区域会变小与遮光区域相应的量，光的利用效率下降。
此外，近年来，显示装置的高精细化不断进展，在高精细的显示装置中，像素的面积变小，因此在像素内形成遮光区域而引起的光利用效率的下降变得更加显著。
本发明是鉴于上述问题而完成的，其目的在于提供与现有技术相比抑制了光的利用效率的下降的半导体装置及其制造方法。
解决技术问题的技术方案
本发明的实施方式的半导体装置是包括基板和由上述基板支承的薄膜晶体管的半导体装置，该半导体装置包括：包含上述薄膜晶体管的栅极电极、源极电极和漏极电极中的上述栅极电极的第一金属层；设置在上述第一金属层上的第一绝缘层；设置在上述第一绝缘层上且包含上述薄膜晶体管的有源层的氧化物半导体层；设置在上述氧化物半导体层上且包含覆盖上述氧化物半导体层的沟道区域的部分的第二绝缘层；设置在上述氧化物半导体层和上述第二绝缘层上且至少包含上述源极电极的第二金属层；设置在上述第二金属层上的第三绝缘层；和设置在上述第三绝缘层上的第一透明电极层，上述氧化物半导体层具有与上述栅极电极重叠的第一部分和从上述第一部分起横穿上述栅极电极的上述漏极电极侧的边缘地延伸设置的第二部分，上述第三绝缘层不包含有机绝缘层，在上述第二绝缘层和上述第三绝缘层中，形成有从上述基板的法线方向看时与上述氧化物半导体层的上述第二部分重叠的第一接触孔，上述第一透明电极层包含在上述第一接触孔内与上述氧化物半导体层的上述第二部分接触的透明导电层。
本发明的另一个实施方式的半导体装置是包括基板和由上述基板支承的薄膜晶体管的半导体装置，该半导体装置包括：包含上述薄膜晶体管的有源层的氧化物半导体层；设置在上述氧化物半导体层上的第一绝缘层；设置在上述第一绝缘层上且包含上述薄膜晶体管的栅极电极、源极电极和漏极电极中的上述栅极电极的第一金属层；设置在上述第一金属层上的第二绝缘层；设置在上述第二绝缘层上且至少包含上述源极电极的第二金属层；设置在上述第二金属层上的第三绝缘层；和设置在上述第三绝缘层上的第一透明电极层，上述氧化物半导体层具有与上述栅极电极重叠的第一部分和从上述第一部分起横穿上述栅极电极的上述漏极电极侧的边缘地延伸设置的第二部分，上述第三绝缘层不包含有机绝缘层，在上述第一绝缘层、上述第二绝缘层和上述第三绝缘层中，形成有在从上述基板的法线方向看时与上述氧化物半导体层的上述第二部分重叠的第一接触孔，上述第一透明电极层包含在上述第一接触孔内与上述氧化物半导体层的上述第二部分接触的透明导电层。
在一个实施方式中，上述第二金属层还包含上述漏极电极，在从上述基板的法线方向看时，上述第一接触孔也与上述漏极电极的上述第二部分侧的端部重叠。
在一个实施方式中，上述第二金属层不包含上述漏极电极。
在一个实施方式中，本发明的半导体装置具有多个像素，上述多个像素中的各个像素包含上述薄膜晶体管和上述透明导电层，上述透明导电层作为像素电极发挥作用。
在一个实施方式中，本发明的半导体装置还包括：覆盖上述第一透明电极层的第四绝缘层；和设置在上述第四绝缘层上的第二透明电极层，上述第二透明电极层包含不与上述像素电极电连接的透明电极，上述透明电极作为共用电极发挥作用。
在一个实施方式中，上述第二金属层还包含上部配线层，在上述第三绝缘层和上述第四绝缘层中，形成有从上述基板的法线方向看时与上述上部配线层重叠的第二接触孔，上述第二透明电极层还包含与上述共用电极电连接的透明连接层，上述透明连接层在上述第二接触孔内与上述上部配线层接触。
在一个实施方式中，上述第二金属层具有上部配线层，在上述第三绝缘层和上述第四绝缘层中，形成有从上述基板的法线方向看时与上述上部配线层重叠的第二接触孔，上述第一透明电极层还包含不与上述像素电极的第一透明连接层，上述第二透明电极层还包含与上述共用电极电连接的第二透明连接层，上述第一透明连接层在上述第二接触孔内与上述上部配线层接触，上述第二透明连接层在上述第二接触孔内与上述第一透明连接层接触。
在一个实施方式中，本发明的半导体装置还包括：设置在上述第三绝缘层与上述第一透明电极层之间的第四绝缘层；和设置在上述第三绝缘层与上述第四绝缘层之间的第二透明电极层，上述第一接触孔也在上述第四绝缘层中形成，上述第二透明电极层包含不与上述像素电极电连接的透明电极，上述透明电极作为共用电极发挥作用。
在一个实施方式中，本发明的半导体装置还包括：设置在上述第一透明电极层上的第四绝缘层；和设置在上述第四绝缘层上的第二透明电极层，上述第一接触孔也在上述第四绝缘层中形成，上述第一透明电极层还包含不与上述透明导电层电连接的第一电极，上述第二透明电极层包含在上述第一接触孔内与上述透明导电层接触的第二电极。
在一个实施方式中，本发明的半导体装置具有多个像素，上述多个像素中的各个像素包含上述薄膜晶体管、上述第一电极和上述第二电极，上述第一电极作为共用电极发挥作用，上述第二电极作为像素电极发挥作用。
在一个实施方式中，上述氧化物半导体层包含In-Ga-Zn-O类半导体。
在一个实施方式中，上述In-Ga-Zn-O类半导体包含结晶部分。
本发明的实施方式的液晶显示装置包括：有源矩阵基板；与上述有源矩阵基板相对的对置基板；和设置在上述有源矩阵基板与上述对置基板之间的液晶层，上述有源矩阵基板是具有上述结构的半导体装置。
本发明的实施方式的半导体装置的制造方法是包括基板和由上述基板支承的薄膜晶体管的半导体装置的制造方法，该制造方法包括：在上述基板上形成包含上述薄膜晶体管的栅极电极、源极电极和漏极电极中的上述栅极电极的第一金属层的工序(a)；在上述第一金属层上形成第一绝缘层的工序(b)；在上述第一绝缘层上形成氧化物半导体层的工序(c)；在上述氧化物半导体层上形成包含覆盖上述氧化物半导体层的沟道区域的部分的第二绝缘层的工序(d)；在上述氧化物半导体层和上述第二绝缘层上形成至少包含上述源极电极的第二金属层的工序(e)；在上述第二金属层上形成第三绝缘层的工序(f)；在上述第二绝缘层和上述第三绝缘层中形成接触孔的工序(g)；和在上述工序(g)之后在上述第三绝缘层上形成透明电极层的工序(h)，在上述工序(c)中形成的上述氧化物半导体层具有与上述栅极电极重叠的第一部分和从上述第一部分起横穿上述栅极电极的上述漏极电极侧的边缘地延伸设置的第二部分，在上述工序(f)中形成的上述第三绝缘层不包含有机绝缘层，在上述工序(g)中形成的上述接触孔在从上述基板的法线方向看时与上述氧化物半导体层的上述第二部分重叠，在上述工序(h)中形成的透明电极层包含在上述接触孔内与上述氧化物半导体层的上述第二部分接触的透明导电层。
本发明的另一个实施方式的半导体装置的制造方法是包括基板和由上述基板支承的薄膜晶体管的半导体装置的制造方法，该制造方法包括：在上述基板上形成包含上述薄膜晶体管的有源层的氧化物半导体层的工序(a)；在上述氧化物半导体层上形成第一绝缘层的工序(b)；在上述第一绝缘层上形成包含上述薄膜晶体管的栅极电极、源极电极和漏极电极中的上述栅极电极的第一金属层的工序(c)；在上述第一金属层上形成第二绝缘层的工序(d)；在上述第二绝缘层上形成至少包含上述源极电极的第二金属层的工序(e)；在上述第二金属层上形成第三绝缘层的工序(f)；在上述第一绝缘层、上述第二绝缘层和上述第三绝缘层中形成接触孔的工序(g)；和在上述工序(g)之后在上述第三绝缘层上形成透明电极层的工序(h)，在上述工序(a)中形成的上述氧化物半导体层具有与上述栅极电极重叠的第一部分和从上述第一部分起横穿上述栅极电极的上述漏极电极侧的边缘地延伸设置的第二部分，在上述工序(f)中形成的上述第三绝缘层不包含有机绝缘层，在上述工序(g)中形成的上述接触孔在从上述基板的法线方向看时与上述氧化物半导体层的上述第二部分重叠，在上述工序(h)中形成的上述透明电极层包含在上述接触孔内与上述氧化物半导体层的上述第二部分接触的透明导电层。
在一个实施方式中，在上述工序(e)中形成的上述第二金属层还包括上述漏极电极，在上述工序(g)中形成的上述接触孔在从上述基板的法线方向看时也与上述漏极电极的上述第二部分侧的端部重叠。
在一个实施方式中，在上述工序(e)中形成的上述第二金属层不包含上述漏极电极。
在一个实施方式中，上述氧化物半导体层包含In-Ga-Zn-O类半导体。
在一个实施方式中，上述In-Ga-Zn-O类半导体包含结晶部分。
发明的效果
根据本发明的实施方式，能够提供与现有技术相比抑制了光的利用效率的下降的半导体装置及其制造方法。
附图说明
图1是示意地表示本发明的实施方式的TFT基板100的截面图，表示沿图2中的1A-1A’线的截面结构。
图2是示意地表示本发明的实施方式的TFT基板100的俯视图。
图3是示意地表示比较例的TFT基板900的截面图。
图4是示意地表示本发明的实施方式的TFT基板100的截面图。
图5的(a)是表示TFT基板100的俯视结构的一个例子的图，(b)是表示S-COM连接部的例子的截面图，(c)是表示在端子部FRa设置的端子的例子的截面图。
图6的(a)～(e)是示意地表示TFT基板100的制造工序的工序截面图。
图7的(a)～(d)是示意地表示TFT基板100的制造工序的工序截面图。
图8是示意地表示具备TFT基板100的液晶显示装置1000的截面图。
图9是示意地表示作为TFT基板100的改变例的TFT基板100A的截面图。
图10是示意地表示作为TFT基板100的改变例的TFT基板100B的截面图。
图11是示意地表示作为TFT基板100的改变例的TFT基板100C的截面图。
图12是示意地表示本发明的实施方式的TFT基板200的截面图。
图13的(a)和(b)是用于说明TFT基板200的效果的图。
图14的(a)～(c)是示意地表示TFT基板200的制造工序的工序截面图。
图15的(a)～(c)是示意地表示TFT基板200的制造工序的工序截面图。
图16是示意地表示具备TFT基板200的液晶显示装置1100的截面图。
图17是示意地表示作为TFT基板200的改变例的TFT基板200A的截面图。
图18是TFT基板200的改变例的TFT基板200B的截面图。
图19是示意地表示作为TFT基板200的改变例的TFT基板200C的截面图。
图20是示意地表示本发明的实施方式的TFT基板300的截面图。
图21是表示TFT基板300的S-COM连接部的例子的截面图。
图22的(a)～(e)是示意地表示TFT基板300的制造工序的工序截面图。
图23的(a)～(d)是示意地表示TFT基板300的制造工序的工序截面图。
图24是示意地表示作为TFT基板300的改变例的TFT基板300A的截面图。
图25是示意地表示作为TFT基板300的改变例的TFT基板300B的截面图。
图26是示意地表示作为TFT基板300的改变例的TFT基板300C的截面图。
图27是示意地表示本发明的实施方式的TFT基板400的截面图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，本发明并不限定于以下的实施方式。在以下的说明中，作为本发明的实施方式的半导体装置，举出液晶显示装置用的TFT基板(有源矩阵基板)为例进行说明，不过本发明的实施方式的半导体装置也可以为其它显示装置(例如，电泳显示装置、MEMS(Micro Electro Mechanical System：微电子机械系统)显示装置等)用的TFT基板。
(实施方式1)
图1和图2中示出本实施方式的TFT基板(有源矩阵基板)100。图1和图2是示意地表示TFT基板100的截面图和俯视图。图1表示沿图2中的1A-1A’线的截面结构。
如图2所示，TFT基板100具有呈矩阵状排列的多个区域P。这些区域P分别对应于液晶显示装置的各像素。在本说明书中，与液晶显示装置的各像素对应的TFT基板100的区域P也称为“像素”。
如图1所示，TFT基板100包括基板10和由基板10支承的薄膜晶体管(TFT)11。基板10是具有绝缘性的透明基板(例如玻璃基板)。TFT11具有栅极电极12g、源极电极16s和漏极电极16d。栅极电极12g与栅极配线(扫描配线)G电连接，从栅极配线G供给栅极信号(扫描信号)。源极电极16s与源极配线(信号配线)S电连接，从源极配线S供给源极信号(显示信号)。漏极电极16d与后述的像素电极电连接。
以下，更具体地对TFT基板100的结构进行说明。如图1所示，TFT基板100包括第一金属层12、第一绝缘层13、氧化物半导体层14、第二绝缘层15、第二金属层16、第三绝缘层17和第一透明电极层18。此外，TFT基板100还包括第四绝缘层19和第二透明电极层20。
第一金属层12设置在基板10上。第一金属层12含有TFT11的栅极电极12g和栅极配线G。第一金属层12既可以为单层结构，也可以为层叠有多个层的层叠结构。第一金属层12至少包含由金属材料形成的层。在第一金属层12为层叠结构的情况下，一部分层也可以由金属氮化物或金属氧化物形成。
第一绝缘层(栅极绝缘层)13设置在第一金属层12上。即，第一绝缘层13以覆盖栅极电极12g和栅极配线G的方式形成。第一绝缘层13由无机绝缘材料形成。
氧化物半导体层14设置在第一绝缘层13上，包含TFT11的有源层。此外，氧化物半导体层14具有与栅极电极12g重叠的第一部分14a和自第一部分14a起横穿栅极电极12g的漏极电极16d侧的边缘地延伸设置的第二部分14b。
第二绝缘层(蚀刻阻挡层)15设置在氧化物半导体层14上，包含覆盖氧化物半导体层14的沟道区域的部分。第二绝缘层15由无机绝缘材料形成。第二绝缘层15如后所述在对成为源极电极16s和漏极电极16d的导电膜进行图案形成时作为蚀刻阻挡层发挥作用。
第二金属层16设置在氧化物半导体层14和第二绝缘层15上。第二金属层16包含TFT11的源极电极16s和漏极电极16d以及源极配线S。第二金属层16既可以为单层结构，也可以为层叠有多个层的层叠结构。第二金属层16至少包含由金属材料形成的层。在第二金属层16为层叠结构的情况下，一部分层也可以由金属氮化物或金属氧化物形成。包含由金属材料形成的层的第一金属层12和第二金属层16一般与由透明导电材料形成的导电层相比导电性高，因此能够使配线的宽度窄，能够有助于高精细化和像素开口率的提高。
第三绝缘层(层间绝缘层)17设置在第二金属层16上。第三绝缘层17由无机绝缘材料形成。即，第三绝缘层17不包含有机绝缘层。
在第二绝缘层15和第三绝缘层17中形成有第一接触孔CH1。第一接触孔CH1由在第二绝缘层15中形成的开口部15a和在第三绝缘层17中形成的开口部17a构成。该第一接触孔CH1在从基板10的法线方向看时与氧化物半导体层14的第二部分14b重叠。此外，第一接触孔CH1在从基板10的法线方向看时与漏极电极16d的、第二部分14b侧的端部也重叠。即，第一接触孔CH1以使得漏极电极16d的端部16de和氧化物半导体层14的第二部分14b露出的方式形成。
第一透明电极层18设置在第三绝缘层17上。第一透明电极层18由透明导电材料形成。第一透明电极层18包含在第一接触孔CH1内与氧化物半导体层14的第二部分14b接触的透明导电层18a。TFT11和透明导电层18a按每个像素设置(即各像素P含有TFT11和透明导电层18a)，透明导电层18a作为像素电极发挥作用。
第四绝缘层(辅助电容绝缘层)19覆盖第一透明电极层18。第四绝缘层19由无机绝缘材料形成。
第二透明电极层20设置在第四绝缘层19上。第二透明电极层20含有不与像素电极18a电连接的透明电极20a。该透明电极20a作为共用电极发挥作用。共用电极20a隔着第四绝缘层19与像素电极18a相对，像素电极18a和共用电极20a以及位于它们之间的第四绝缘层19构成辅助电容。在共用电极20a形成有至少一个狭缝20as。
在共用电极20a上设置有未图示的取向膜。具有上述结构的TFT基板100适宜用于FFS(Fringe Field Switching：边缘场开关)模式的液晶显示装置。
在本实施方式的TFT基板100中，如已经说明的那样，第一接触孔CH1从基板10的法线方向看时与漏极电极16d的、第二部分14b侧的端部16de和氧化物半导体层14的第二部分14b重叠。因此，能够将第一接触孔CH1的一部分作为不被栅极电极12g和漏极电极16d中的任一者遮光的光透射区域T。另外，因为TFT基板100的层间绝缘层(第三绝缘层)17不包含有机绝缘层，所以第一接触孔CH1比较浅。因而，第一接触孔CH1所致的液晶取向的紊乱小，第一接触孔CH1附近的漏光小，因此即使设置上述的光透射区域T也不存在对显示的不良影响。这样，通过将第一接触孔CH1的一部分作为光透射区域T利用，能够提高光的利用效率。
在此，将包含有机绝缘层的层间绝缘层与比较例的TFT基板进行参照，更具体地说明本实施方式的TFT基板100的效果。
图3中示出比较例的TFT基板900。图3是示意地表示比较例的TFT基板900的截面图。
如图3所示，比较例的TFT基板900包括基板910和由基板910支承的TFT911。TFT911具有栅极电极912g、源极电极916s、漏极电极916d和氧化物半导体层914。
在基板910上设置有栅极电极912g，以覆盖栅极电极912g的方式设置有栅极绝缘层913。在栅极绝缘层913上设置有氧化物半导体层914。氧化物半导体层914的整体与栅极电极912g重叠。
在栅极绝缘层913和氧化物半导体层914上设置有源极电极916s和漏极电极916d。以覆盖源极电极916s和漏极电极916d的方式设置有层间绝缘层917。层间绝缘层917包含由无机绝缘材料形成的无机绝缘层917a和设置在无机绝缘层917a上的由有机绝缘材料形成的有机绝缘层917b。
在层间绝缘层917中形成有接触孔CH。接触孔CH从基板911的法线方向看时与漏极电极916d重叠。
在层间绝缘层917上设置有像素电极918a。像素电极918a由透明导电材料形成。像素电极918a在接触孔CH内与漏极电极916d接触。
以覆盖像素电极918a的方式设置有辅助电容绝缘层919，在辅助电容绝缘层919上设置有共用电极920a。
在比较例的TFT基板900中，接触孔CH整体被漏极电极916d遮光。以下，说明其理由。
在比较例的TFT基板900中，为了降低由于像素电极918a(或共用电极920a)与源极配线和/或栅极配线重叠而产生的寄生电容，采用层间绝缘层917包含有机绝缘层917b的结构。但是，由于有机绝缘层917b厚而层间绝缘层917整体的厚度大，使得接触孔CH变深。因此，在具备该TFT基板900的液晶显示装置中，接触孔CH所致的液晶取向的紊乱变大，存在漏光的问题。因此，接触孔CH整体被遮光。其结果是，在比较例的TFT基板900中，遮光区域的面积在像素中所占的比例增加，光的利用效率下降。
与此相对，在本实施方式的TFT基板100中，以使得漏极电极16d的端部16de露出的方式形成有第一接触孔CH1。换言之，第一接触孔CH1的一部分从基板10的法线方向看时不与漏极电极16d重叠。此外，第一接触孔CH1以与氧化物半导体层14的从与栅极电极12g重叠的部分(第一部分14a)起横穿栅极电极12g的漏极电极16d侧的边缘地延伸设置的部分(第二部分14b)重叠的方式形成。因而，第一接触孔CH1具有从基板10的法线方向看时与栅极电极12g也不重叠的部分。因此，第一接触孔CH1的一部分T不被漏极电极16d和栅极电极12g遮光，能够作为光透射区助益于显示。其结果是，在本实施方式的TFT基板100中，与比较例的TFT基板900相比能够提高光的利用效率。此外，由于在第三绝缘层(层间绝缘层)17中不包含有机绝缘层，光透射率也提高。
进一步，在具备TFT基板100的液晶显示装置中，能够通过降低背光源(照明元件)的耗电来降低装置整体的耗电。如已经说明的那样，在TFT基板100中，能够减小遮光区域的面积在像素P中所占的比例，因此即使降低背光源的耗电也能够进行与现有技术同等的明亮度的显示。
此处，说明在本实施方式的TFT基板100中可以不对第一接触孔CH1整体进行遮光的理由。
TFT基板100的第三绝缘层(层间绝缘层)17由无机绝缘材料形成，比较薄，因此不需要将用于将漏极电极16d与像素电极18a电连接的第一接触孔CH1形成得深。此外，第三绝缘层17薄，因此第一接触孔CH1的孔径也能够缩小。因而，与比较例的TFT基板900相比，能够抑制第一接触孔CH1附近的液晶分子的取向状态的紊乱引起的漏光。因此，即使不利用漏极电极16d、栅极电极12g将第一接触孔CH1的整体遮光，也能够维持高的显示品质。
优选从基板10的法线方向看时漏极电极16d的面积在第一接触孔CH1中所占的比例比氧化物半导体层14的面积在第一接触孔CH1中所占的比例小。此外，优选第一接触孔CH1内的像素电极18a与漏极电极16d的接触面积比像素电极18a与氧化物半导体层14的第二部分14b的接触面积小。由此，能够减小第一接触孔CH1附近的遮光区域的比例，因此能够有效地抑制光的利用效率的降低。
此外，如已经说明的那样，在TFT基板100中，能够将第一接触孔CH1的孔径缩小。因而，能够在像素P内形成比现有技术大的电容值的辅助电容。通过使辅助电容的电容值大，能够减小栅极漏极间的寄生电容(Cgd)与像素P的全部电容(液晶电容Clc+辅助电容Cs+栅极漏极间的寄生电容Cgd)的比率，能够降低馈通(feed-through)电压的影响。
另外，上述的效果(光的利用效率的提高效果)在省略TFT基板100的第二绝缘层(蚀刻阻挡层)15的结构中也能够得到。不过，通过如本实施方式那样设置第二绝缘层15，能够进一步获得以下说明的效果。
第二绝缘层15在通过蚀刻对成为源极电极16s和漏极电极16d的导电膜进行图案形成时作为蚀刻阻挡层发挥作用，保护氧化物半导体层14的沟道区域。因此，能够提高TFT11的可靠性。
此外，因为第一接触孔CH1由第二绝缘层15的开口部15a和第三绝缘层17的开口部17a构成，所以通过对第二绝缘层15和第三绝缘层17分别进行蚀刻，能够使第一接触孔CH1的锥角变大。因此，能够进一步减少第一接触孔CH1的台阶差所致的液晶分子的取向紊乱引起的漏光的产生。
此外，通过设置第二绝缘层15，能够降低第一金属层12与其它导电层(第二金属层16、第一透明电极层18或第二透明电极层20)之间的寄生电容，能够进一步降低耗电。图4中示出TFT基板100的与图1不同的截面。
如图4中的区域R1所示那样，在第一金属层12与第二金属层16之间，不仅设置有第一绝缘层13而且还设置有第二绝缘层15。因而，第一金属层12与第二金属层16之间的寄生电容下降。
此外，如图4中的区域R2所示那样，在第一金属层12与第一透明电极层18之间，不仅设置有第一绝缘层13和第三绝缘层17而且还设置有第二绝缘层15。因而，第一金属层12与第一透明电极层18之间的寄生电容下降。
进一步，如图4中的区域R3所示那样，在第一金属层12与第二透明电极层20之间，不仅设置有第一绝缘层13、第三绝缘层17和第四绝缘层19而且还设置有第二绝缘层15。因而，第一金属层12与第二透明电极层20之间的寄生电容下降。
此处，参照图5说明用于向共用电极20a施加共用信号的具体的例子。
图5的(a)是表示TFT基板100的俯视结构的一个例子的图。如图5的(a)所示，TFT基板100具有显示区域(有源区域)DR和位于显示区域DR的周边的周边区域(边框区域)FR。在显示区域DR中，呈矩阵状排列有多个像素P。各像素P包括TFT11、像素电极18a和共用电极20a。共用电极20a例如在除了各像素P的第一接触孔CH1附近以外的大致整个显示区域DR形成，各像素P的共用电极20a被施加彼此相等的电位。
周边区域FR包含设置有多个端子的端子部FRa。此外，周边区域FR具有与源极配线S由同一导电膜形成的上部配线层(图5的(a)中未图示)和与栅极配线G由同一导电膜形成的下部配线层(图5的(a)中未图示)。被输入端子部FRa的端子的、来自外部配线的各种信号经上部配线层和/或下部配线层被供给至显示区域DR。例如，扫描信号和显示信号经上部配线层和/或下部配线层被供给至分别对应的栅极配线G和源极配线S，共用信号经上部配线层和/或下部配线层被供给至共用电极20a。在以下例示的结构中，在周边区域FR中，形成有用于将上部配线层与共用电极20a连接的S-COM连接部。此外，也可以在周边区域FR中形成有用于将上部配线层与下部配线层连接的S-G连接部(换接部)。
图5的(b)的左侧示出S-COM连接部的截面结构的例子，图5的(b)的右侧示出S-COM连接部的截面结构的另一个例子。
在图5的(b)例示的结构中，在第二绝缘层15上设置有与源极配线S由同一导电膜形成的上部配线层16a。即，第二金属层16包含上部配线层16a。在第三绝缘层17和第四绝缘层19中，形成有从基板10的法线方向看时与上部配线层16a重叠的第二接触孔CH2。
在图5的(b)的左侧所示的结构中，第二透明电极层20还包含与共用电极20a电连接的透明连接层20b。该透明连接层20b在第二接触孔CH2内与上部配线层16a接触。因而，在该结构中，上部配线层16a与共用电极20a经透明连接层20b电连接。
在图5的(b)的右侧所示的结构中，第一透明电极层18还包含不与像素电极18a电连接的第一透明连接层18b。此外，第二透明电极层20还包含与共用电极20a电连接的第二透明连接层20b。第一透明连接层18b在第二接触孔CH2内与上部配线层16a接触，第二透明连接层20b在第二接触孔CH2内与第一透明连接层18b接触。因而，该结构中，上部配线层16a与共用电极20a经第一透明连接层18b和第二透明连接层20b电连接。
图5的(c)示出设置在端子部FRa的端子的截面结构的例子。
在图5的(c)所示的结构中，在基板10上设置有与栅极配线G由同一导电膜形成的下部配线层12a，在第二绝缘层15上设置有与源极配线S由同一导电膜形成的上部配线层16a。即，第一金属层12包含下部配线层12a，第二金属层16包含上部配线层16a。此外，第一透明电极层18还包含第三透明连接层18c，第二透明电极层20还包含第四透明连接层20b。
在第一绝缘层13、第二绝缘层15、第三绝缘层17和第四绝缘层19中，形成有在从基板10的法线方向看时与下部配线层12a和上部配线层16a重叠的第三接触孔CH3。在该第三接触孔CH3内，上部配线层16a与下部配线层12a接触，第三透明连接层18c与上部配线层16a接触，第四透明连接层20c与第三透明连接层18c接触。因而，该结构中，下部配线层12a与第四透明连接层20c经上部配线层16a和第三透明连接层18c电连接。
在将图5的(b)的左侧所示的S-COM连接部和图5的(c)所示的端子组合使用的情况下，通过在它们之间设置S-G连接部(换接部)，能够将被输入端子部FRa的端子的共用信号经第四透明连接层20c、第三透明连接层18c、上部配线层16a、下部配线层12a、上部配线层16a和透明连接层20b供给至共用电极20a。同样，在将图5的(b)的右侧所示的S-COM连接部和图5的(c)所示的端子组合使用的情况下，通过在它们之间设置S-G连接部(换接部)，能够将被输入端子部FRa的端子的共用信号经第四透明连接层20c、第三透明连接层18c、上部配线层16a、下部配线层12a、上部配线层16a、第一透明连接层18b和第二透明连接层20b供给至共用电极20a。
接着，参照图6和图7说明TFT基板100的制造方法。图6的(a)～(e)和图7的(a)～(d)是示意地表示TFT基板100的制造工序的工序截面图。
首先，如图6的(a)所示那样，在基板(例如玻璃基板)10上形成含有栅极电极12g、栅极配线G和下部配线层12a的第一金属层12。具体而言，在基板10上沉积形成第一导电膜后，通过对第一导电膜进行图案形成而形成第一金属层12。作为第一导电膜的材料，例如能够使用铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)，或者它们的合金。第一导电膜可以为单层结构，也可以为层叠有多个层的层叠结构。例如能够使用Ti/Al/Ti(上层/中间层/下层)的层叠体或Mo/Al/Mo的层叠体。此外，第一导电膜的层叠结构并不限定于3层结构，也可以为2层结构或4层以上的层叠结构。进一步，第一导电膜至少包含由金属材料形成的层即可，在第一导电膜为层叠结构的情况下，一部分层也可以由金属氮化物或金属氧化物形成。此处，在例如利用溅射法连续沉积具有5nm～100nm的厚度的TaN层和具有50～500nm的厚度的W层而形成第一导电膜后，通过利用光刻工艺对第一导电膜进行图案形成而形成第一金属层12。
接着，如图6的(b)所示那样，在第一金属层12上形成第一绝缘层(栅极绝缘层)13。第一绝缘层13例如为氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy，x＞y)膜、氮化氧化硅(SiNxOy，x＞y)膜、氧化铝膜或氧化钽膜或者它们的层叠膜。此处，例如通过CVD(Chemical Vapor Deposition：化学气相沉积)将具有100nm～500nm的厚度的SiNx膜和具有20nm～100nm的厚度的SiO2膜连续地沉积而形成第一绝缘层13。
接着，如图6的(c)所示那样，在第一绝缘层13上形成氧化物半导体层14。具体而言，第一绝缘层13上沉积氧化物半导体膜后，通过对氧化物半导体膜进行图案形成而形成岛状的氧化物半导体层14。在该工序中形成的氧化物半导体层14具有与栅极电极12g重叠的第一部分14a和从第一部分14a起横穿栅极电极12g的漏极电极16d侧的边缘地延伸设置的第二部分14b。此处，在沉积具有20nm～200nm的厚度的In-Ga-Zn-O类半导体膜后，通过利用光刻工艺对该半导体膜进行图案形成而形成氧化物半导体层14。
In-Ga-Zn-O系半导体为In(铟)、Ga(镓)、Zn(锌)的三元类氧化物，In、Ga和Zn的比例(组成比)并无特别限定。例如也可以为In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。
具有In-Ga-Zn-O类半导体层的TFT具有高的迁移率(与a-SiTFT相比超过20倍)和低的漏电流(与a-SiTFT相比不到100分之1)，因此适宜用作驱动TFT和像素TFT。使用具有In-Ga-Zn-O类半导体层的TFT，能够大幅削减显示装置的耗电。
In-Ga-Zn-O系半导体既可以为非晶硅，也可以具有结晶部分。作为结晶In-Ga-Zn-O类半导体，优选c轴与层面大致垂直地取向的结晶In-Ga-Zn-O类半导体。这样的In-Ga-Zn-O类半导体的结晶结构例如在日本特开2012-134475号公报中公开。为了参考，在本说明书中援引日本特开2012-134475号公报的全部公开内容。
氧化物半导体层14还可以包含其它氧化物半导体来代替In-Ga-Zn-O类半导体。例如Zn-O类半导体(ZnO)、In-Zn-O类半导体(IZO(注册商标))、Zn-Ti-O类半导体(ZTO)、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类半导体等。
接着，在端子部FRa和S-G连接部的第一绝缘层13形成用于将下部配线层12a与上部配线层16a电连接的开口部(此处未图示，关于端子部FRa参照图5的(c))。具体而言，以使得下部配线层12a露出的方式对第一绝缘层13进行图案形成。
接着，如图6的(d)所示那样，在氧化物半导体层14上形成包含覆盖氧化物半导体层14的沟道区域的部分的第二绝缘层(蚀刻阻挡层)15。在第二绝缘层15的与氧化物半导体层14的漏极区域和源极区域对应的区域，通过进行图案形成而形成开口部15a和15b。即，以使得氧化物半导体14的一部分露出的方式除去第二绝缘层15的一部分。此外，在进行该图案形成时，在端子部FRa和S-G连接部的第二绝缘层15形成用于将下部配线层12a与上部配线层16a电连接的开口部(此处未图示，关于端子部FRa参照图5的(c))。第二绝缘层15例如为氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy，x＞y)膜、氮化氧化硅(SiNxOy，x＞y)膜、氧化铝膜或氧化钽膜或者它们的层叠膜。此处，作为第二绝缘层15，例如通过CVD沉积具有10nm～500nm的厚度的SiO2膜。此外，对于SiO2膜，在大气气氛中进行150℃～500℃、0.5小时～12小时的热处理。
接着，如图6的(e)所示那样，在氧化物半导体层14和第二绝缘层15上形成包含源极电极16s、漏极电极16d、源极配线S和上部配线层16a的第二金属层16。具体而言，在氧化物半导体层14和第二绝缘层15上形成第二导电膜后，通过对第二导电膜进行图案形成而形成第二金属层16。第二导电膜的图案形成以使得源极电极16s和漏极电极16d覆盖第二绝缘层(蚀刻阻挡层)15的与沟道区域对应的部分的端部来进行。作为第二导电膜的材料，例如能够使用铝(Al、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)或者它们的合金。第二导电膜既可以为单层结构，也可以为层叠有多个层的层叠结构。例如，能够使用Ti/Al/Ti(上层/中间层/下层)的层叠体或Mo/Al/Mo的层叠体。此外，第二导电膜的层叠结构并不限定于3层结构，也可以为2层结构或4层以上的层叠结构。进一步，第二导电膜至少包含由金属材料形成的层即可，在第二导电膜为层叠结构的情况下，一部分层也可以由金属氮化物或金属氧化物形成。此处，例如利用溅射法将具有10nm～100nm的厚度的Ti层、具有50nm～400nm的厚度的Al层和具有50nm～300nm的厚度的Ti层连续地沉积而形成第二导电膜后，通过利用光刻工艺对第二导电膜进行图案形成而形成第二金属层16。在进行该图案形成时，第二绝缘层15作为蚀刻阻挡层发挥作用，因此保护氧化物半导体层14的沟道区域，提高TFT11的可靠性。
接着，如图7的(a)所示那样，在第二金属层16上形成第三绝缘层(层间绝缘层)17。在该工序中形成的第三绝缘层17不包含有机绝缘层。此外，在第三绝缘层17的与第二绝缘层15的开口部15a对应的区域，通过图案形成形成开口部17a。即，以使得漏极电极16d的一部分和氧化物半导体层14的一部分露出的方式除去第三绝缘层17的一部分。在进行该图案形成时，在端子部FRa的第三绝缘层17中形成用于将上部配线层16a与第三透明连接层18c电连接的开口部(参照图5的(c))。此外，在S-COM连接部的第三绝缘层17中形成用于将上部配线层16a与透明连接层20b电连接的开口部(参照图5的(b)的左侧)或用于将上部配线层16a与第一透明连接层18b电连接的开口部(参照图5的(b)的右侧)。第三绝缘层17例如为氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy，x＞y)膜、氮化氧化硅(SiNxOy，x＞y)膜、氧化铝膜或氧化钽膜或者它们的层叠膜。此处，沉积具有50nm～500nm的厚度的SiO2膜后，对于SiO2膜，在大气气氛中进行200℃～400℃、0.5小时～4小时的热处理，之后，沉积具有50nm～500nm的厚度的SiNx膜，将这些层叠膜作为第三绝缘层17。
在本实施方式中，由第二绝缘层15的开口部15a和第三绝缘层17的开口部17a构成从基板10的法线方向看时与氧化物半导体层14的第二部分14b及漏极电极16d的端部16de重叠的第一接触孔CH1。即，在第二绝缘层15和第三绝缘层17中形成第一接触孔CH1的工序的前半(在第二绝缘层15中形成开口部15a的工序)包含在形成第二绝缘层15的工序中，后半(在第三绝缘层17中形成开口部17a的工序)包含在形成第三绝缘层17的工序中。
接着，如图7的(b)所示那样，在第三绝缘层17上形成包含像素电极(透明导电层)18a和第三透明连接层18c的第一透明电极层18(在设置图5的(b)的右侧所示的S-COM连接部的情况下还包含第一透明连接层18b)。具体而言，在第三绝缘层17上沉积第三导电膜后，通过对第三导电膜进行图案形成而形成第一透明电极层18。此时，像素电极18a以在第一接触孔CH1内与漏极电极16d和氧化物半导体层14的第二部分14b接触的方式被进行图案形成。作为第三导电膜的材料，能够使用各种透明导电材料，例如能够使用ITO、IZO、ZnO等金属氧化物。此处，在例如利用溅射法沉积具有20nm～300nm的厚度的金属氧化物膜而形成第三导电膜后，通过利用光刻工艺对第三导电膜进行图案形成而形成第一透明电极层18。
接着，如图7的(c)所示那样，在第一透明电极层18上形成第四绝缘层(辅助电容绝缘层)19。在端子部FRa的第四绝缘层19中，通过图案形成而形成用于将第三透明连接层18c与第四透明连接层20c电连接的开口部(参照图5的(c))。此外，在S-COM连接部的第四绝缘层19中，形成用于将上部配线层16a与透明连接层20b电连接的开口部(参照图5的(b)的左侧)或用于将第一透明连接层18b与第二透明连接层20b电连接的开口部(参照图5的(b)的右侧)。第四绝缘层19例如为氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy，x＞y)膜、氮化氧化硅(SiNxOy，x＞y)膜、氧化铝膜或氧化钽膜，或者它们的层叠膜。此处，作为第四绝缘层19，例如通过CVD沉积具有50nm～500nm的厚度的SiNx膜。
之后，如图7的(d)所示那样，在第四绝缘层19上形成包含共用电极(透明电极)20a和第四透明连接层20c的第二透明电极层20(在设置图5的(b)的左侧所示的S-COM连接部的情况下还包含透明连接层20b，在设置图5的(b)的右侧所示的S-COM连接部的情况下还包含第二透明连接层20b)。具体而言，在第四绝缘层19上沉积第四导电膜后，通过对第四导电膜进行图案形成而形成第二透明电极层20。作为第四导电膜的材料，能够使用各种透明导电材料，例如能够使用ITO、IZO、ZnO等金属氧化物。此处，例如利用溅射法沉积具有20nm～300nm的厚度的金属氧化物膜而形成第四导电膜后，通过利用光刻工艺对第四导电膜进行图案形成而形成第二透明电极层20。
这样，能够制造TFT基板100。TFT基板100适宜应用于液晶显示装置。
图8中示出具备TFT基板100的液晶显示装置1000。如图8所示，液晶显示装置1000包括TFT基板(有源矩阵基板)100、与TFT基板100相对的对置基板(彩色滤光片基板)110和设置在TFT基板100与对置基板110之间的液晶层120。
对置基板110具有基板30、由基板30支承的彩色滤光片层31和遮光层(黑矩阵)32。基板30为透明基板(例如玻璃基板)。典型的是，彩色滤光片层31包含红色滤光片、绿色滤光片和蓝色滤光片，例如由被着色的感光性树脂材料形成。遮光层32例如由黑色的感光性树脂材料形成。
通过使用具有上述结构的TFT基板100，如图8所示那样，能够将遮光层32的宽度减小至从显示面法线方向看时氧化物半导体层14从遮光层32露出的程度，因此开口率提高。
接着，对本实施方式的TFT基板100的改变例进行说明。
图9中示出作为TFT基板100的改变例的TFT基板100A。图9是示意地表示TFT基板100A的截面图。
在TFT基板100中，如图1所示那样，第四绝缘层(辅助电容绝缘层)19覆盖第一透明电极层18，第二透明电极层20设置在第四绝缘层19上。与此相对，在TFT基板100A中，如图9所示那样，第四绝缘层(辅助电容绝缘层)19设置在第三绝缘层(层间绝缘层)17与第一透明电极层18之间，包含共用电极(不与像素电极18a电连接的透明电极)20a的第二透明电极层20设置在第三绝缘层17与第四绝缘层19之间。此外，在TFT基板100A中，如图9所示那样，第一接触孔CH1不仅在第二绝缘层15和第三绝缘层17而且在第四绝缘层19中也形成。即，第一接触孔CH1由第二绝缘层15的开口部15a、第三绝缘层17的开口部17a和第四绝缘层19的开口部19a构成。
具有这种结构的TFT基板100A也能够获得与TFT基板100相同的效果。
图10中示出作为TFT基板100的改变例的TFT基板100B。图10是示意地表示TFT基板100B的截面图。
在TFT基板100B中，如图10所示那样，第一接触孔CH1不仅在第二绝缘层15和第三绝缘层17而且在第四绝缘层19中也形成。即，第一接触孔CH1由第二绝缘层15的开口部15a、第三绝缘层17的开口部17a和第四绝缘层19的开口部19a构成。此外，第一透明电极层18包含不与透明导电层18a电连接的第一电极18d，第二透明电极层20包含在第一接触孔CH1内与透明导电层18a接触的第二电极20d。
在TFT基板100B中，各像素P包括TFT11、第一电极18d和第二电极20d，第一电极18d作为共用电极发挥作用，第二电极20d作为像素电极发挥作用。
在将TFT基板100B用于FFS模式的液晶显示装置的情况下，在像素电极20d中形成至少一个狭缝。此外，也可以将TFT基板100B用于TN(Twisted Nematic：扭转向列)模式和VA(Vertical Alignment：垂直取向)模式的液晶显示装置。
具有这种结构的TFT基板100B也能够获得与TFT基板100和100A相同的效果。
图11中示出作为TFT基板100的改变例的TFT基板100C。图11是示意地表示TFT基板100C的截面图。
TFT基板100C具有省略了TFT基板100的第四绝缘层19和第二透明电极层20的结构。具有这种结构的TFT基板100C也能够获得与TFT基板100、100A和100B相同的效果。
(实施方式2)
图12中示出本实施方式的TFT基板200。图12是示意地表示TFT基板200的截面图。另外，在以下的说明中，以TFT基板200与实施方式1的TFT基板100不同的点为中心进行说明。
如图12所示，TFT基板200的第二金属层16不包含TFT11的漏极电极，在这方面与实施方式1的TFT基板100不同。在TFT基板200中，第一透明电极层18的与氧化物半导体层14的第二部分14b接触的部分作为TFT11的漏极电极发挥作用。
在本实施方式的TFT基板200中，第一接触孔CH1从基板10的法线方向看时也与氧化物半导体层14的第二部分14b重叠。因此，能够使第一接触孔CH1的一部分为未被栅极电极12g遮光的光透射区域T，因此能够提高光的利用效率。
此外，在TFT基板200中，通过设置有第二绝缘层(蚀刻阻挡层)15，也能够获得TFT11的可靠性提高、由第一接触孔CH1的台阶差所致的漏光的产生降低以及第一金属层12与其它导电层(第二金属层16、第一透明电极层18或第二透明电极层20)之间的寄生电容降低这样的效果。
进一步，在本实施方式的TFT基板200中，通过使得第二金属层16不含有漏极电极16d，能够进一步提高TFT11的可靠性。以下，参照图13的(a)和(b)更具体地对该效果进行说明。
在实施方式1的TFT基板100中，第二金属层16包含漏极电极16d，因此，如图13的(a)所示，从背面侧射入TFT基板100的光L在栅极电极12g(第一金属层12)和漏极电极16d(第二金属层16)反射而到达氧化物半导体层14的沟道区域，存在引起TFT11的特性变化(耗尽化)的情况。
与此相对，在本实施方式的TFT基板200中，第二金属层16并不包含漏极电极，因此，如图13的(b)所示，与实施方式1的TFT基板100相比能够减少射向沟道区域的入射光量。因此，能够抑制TFT11的特性变化(耗尽化)。
此外，在本实施方式的TFT基板200中，通过使得第二金属层16不包含漏极电极16d，能够获得对比度的提高这样的效果。如果第二金属层16不包含漏极电极16d，则漏极电极16d的端部16de(例如参照图1)的台阶差不存在，因此该台阶差所致的液晶取向的紊乱减少。因此，黑显示时的漏光被抑制，因此对比度提高。
另外，如实施方式1的TFT基板100那样，第二金属层16包含漏极电极16d的结构的沟道长度被由同一导电膜形成的源极电极16s和漏极电极16d规定，因此有难以产生沟道长度的参差不齐的优点。
接着，参照图14和图15，对TFT基板200的制造方法进行说明。图14的(a)～(c)和图15的(a)～(c)是示意地表示TFT基板200的制造工序的工序截面图。
首先，与实施方式1的TFT基板100的制造方法(图6的(a)～(d)所示的工序)相同，如图14的(a)所示那样，在基板(例如玻璃基板)10上形成包含栅极电极12g的第一金属层12、第一绝缘层(栅极绝缘层)13、氧化物半导体层14和第二绝缘层(蚀刻阻挡层)15。
接着，如图14的(b)所示那样，在氧化物半导体层14和第二绝缘层15上形成包含源极电极16s的第二金属层16。具体而言，在氧化物半导体层14和第二绝缘层15上形成第二导电膜后，通过对第二导电膜进行图案形成而形成第二金属层16。第二导电膜的图案形成以使得源极电极16s覆盖第二绝缘层(蚀刻阻挡层)15的与沟道区域对应的部分的端部的方式进行。作为第二导电膜的材料，例如能够使用铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)或者它们的合金。第二导电膜既可以为单层结构，也可以为层叠有多个层的层叠结构。例如能够使用Ti/Al/Ti(上层/中间层/下层)的层叠体或Mo/Al/Mo的层叠体。此外，第二导电膜的层叠结构并不限定于3层结构，也可以为2层结构或4层以上的层叠结构。进一步，第二导电膜至少包含由金属材料形成的层即可，在第二导电膜为层叠结构的情况下，一部分层也可以由金属氮化物或金属氧化物形成。此处，例如利用溅射法连续地沉积具有10nm～100nm的厚度的Ti层、具有50nm～400nm的厚度的Al层和具有50nm～300nm的厚度的Ti层而形成第二导电膜后，利用光刻工艺对第二导电膜进行图案形成而形成第二金属层16。在进行该图案形成时，第二绝缘层15作为蚀刻阻挡发挥作用，因此氧化物半导体层14的沟道区域得到保护，TFT11的可靠性提高。
接着，如图14的(c)所示那样，在第二金属层16上形成第三绝缘层(层间绝缘层)17。该工序中形成的第三绝缘层17不包含有机绝缘层。此外，在第三绝缘层17的与第二绝缘层15的开口部15a对应的区域，通过进行图案形成而形成开口部17a。即，以使得氧化物半导体层14的一部分露出的方式除去第三绝缘层17的一部分。第三绝缘层17例如为氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy，x＞y)膜、氮化氧化硅(SiNxOy，x＞y)膜、氧化铝膜或氧化钽膜或者它们的层叠膜。此处，沉积具有50nm～500nm的厚度的SiO2膜后，对于SiO2膜，在大气气氛中进行200℃～400℃、0.5小时～4小时的热处理，之后，沉积具有50nm～500nm的厚度的SiNx膜，将它们的层叠膜作为第三绝缘层17。
在本实施方式中，由第二绝缘层15的开口部15a和第三绝缘层17的开口部17a构成从基板10的法线方向看时与氧化物半导体层14的第二部分14b重叠的第一接触孔CH1。即，在第二绝缘层15和第三绝缘层17中形成第一接触孔CH1的工序的前半(在第二绝缘层15中形成开口部15a的工序)包含在形成第二绝缘层15的工序中，后半(在第三绝缘层17中形成开口部17a的工序)包含在形成第三绝缘层17的工序中。
接着，如图15的(a)所示那样，在第三绝缘层17上形成包含像素电极(透明导电层)18a的第一透明电极层18。具体而言，在第三绝缘层17上沉积第三导电膜后，通过对第三导电膜进行图案形成而形成第一透明电极层18。此时，像素电极18a以在第一接触孔CH1内与氧化物半导体层14的第二部分14b接触的方式被进行图案形成。作为第三导电膜的材料，能够使用各种透明导电材料，例如能够使用ITO、IZO、ZnO等金属氧化物。此处，在例如利用溅射法沉积具有20nm～300nm的厚度的金属氧化物膜而形成第三导电膜后，通过利用光刻工艺对第三导电膜进行图案形成而形成第一透明电极层18。
接着，如图15的(b)所示那样，在第一透明电极层18上形成第四绝缘层(辅助电容绝缘层)19。第四绝缘层19例如为氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy，x＞y)膜、氮化氧化硅(SiNxOy，x＞y)膜、氧化铝膜或氧化钽膜，或者它们的层叠膜。此处，作为第四绝缘层19，例如利用CVD沉积具有50nm～500nm的厚度的SiNx膜。
之后，如图15的(c)所示那样，在第四绝缘层19上形成包含共用电极(透明电极)20a的第二透明电极层20。具体而言，在第四绝缘层19上沉积第四导电膜后，通过对第四导电膜进行图案形成而形成第二透明电极层20。作为第四导电膜的材料，能够使用各种透明导电材料，例如能够使用ITO、IZO、ZnO等金属氧化物。此处，通过例如利用溅射法沉积具有20nm～300nm的厚度的金属氧化物膜而形成第四导电膜后，通过利用光刻工艺对第四导电膜进行图案形成而形成第二透明电极层20。
能够像这样制造TFT基板200。TFT基板200适宜应用于液晶显示装置。
图16中示出具备TFT基板200的液晶显示装置1100。如图16所示，液晶显示装置1100包括TFT基板(有源矩阵基板)200、与TFT基板200相对的对置基板(彩色滤光片基板)210和设置在TFT基板200与对置基板210之间的液晶层220。
对置基板210具有基板30和由基板30支承的彩色滤光片层31和遮光层(黑矩阵)32。基板30为透明基板(例如玻璃基板)。典型的是，彩色滤光片层31包含红色滤光片、绿色滤光片和蓝色滤光片，例如由被着色的感光性树脂材料形成。遮光层32例如由黑色的感光性树脂材料形成。
通过使用具有上述结构的TFT基板200，如图16所示那样，能够将遮光层32的宽度减小至从显示面法线方向看时氧化物半导体层14从遮光层32露出的程度，因此开口率提高。
图17中示出作为TFT基板200的改变例的TFT基板200A。图17是示意地表示TFT基板200A的截面图。
在TFT基板200中，如图12所示，第四绝缘层(辅助电容绝缘层)19覆盖第一透明电极层18，第二透明电极层20设置在第四绝缘层19上。与此相对，在TFT基板200A中，如图17所示那样，第四绝缘层(辅助电容绝缘层)19设置在第三绝缘层(层间绝缘层)17与第一透明电极层18之间，包含共用电极(不与像素电极18a电连接的透明电极)20a的第二透明电极层20设置在第三绝缘层17与第四绝缘层19之间。此外，在TFT基板200A中，如图17所示那样，第一接触孔CH1不仅在第二绝缘层15和第三绝缘层17而且在第四绝缘层19中也形成。即，第一接触孔CH1由第二绝缘层15的开口部15a、第三绝缘层17的开口部17a和第四绝缘层19的开口部19a构成。
具有这种结构的TFT基板200A也能够获得与TFT基板200相同的效果。
图18中示出作为TFT基板200的改变例的TFT基板200B。图18是示意地表示TFT基板200B的截面图。
在TFT基板200B中，如图18所示那样，第一接触孔CH1不仅在第二绝缘层15和第三绝缘层17而且在第四绝缘层19中也形成。即，第一接触孔CH1由第二绝缘层15的开口部15a、第三绝缘层17的开口部17a和第四绝缘层19的开口部19a构成。此外，第一透明电极层18包含不与透明导电层18a电连接的第一电极18d，第二透明电极层20包含在第一接触孔CH1内与透明导电层18a接触的第二电极20d。
在TFT基板200B中，各像素P包括TFT11、第一电极18d和第二电极20d，第一电极18d作为共用电极发挥作用，第二电极20d作为像素电极发挥作用。
在将TFT基板200B用于FFS模式的液晶显示装置的情况下，在像素电极20d中形成至少一个狭缝。此外，也可以将TFT基板200B用于TN(Twisted Nematic：扭转向列)模式和VA(Vertical Alignment：垂直取向)模式的液晶显示装置。
具有这种结构的TFT基板200B也能够获得与TFT基板200和200A相同的效果。
图19中示出作为TFT基板200的改变例的TFT基板200C。图19是示意地表示TFT基板200C的截面图。
TFT基板200C具有省略了TFT基板200的第四绝缘层19和第二透明电极层20的结构。具有这种结构的TFT基板200C也能够获得与TFT基板200、200A和200B相同的效果。
(实施方式3)
图20中示出本实施方式的TFT基板300。图20是示意地表示TFT基板300的截面图。
实施方式1和2的TFT基板100和200具备底栅型的TFT11，与此相对，本实施方式的TFT基板300具备顶栅型的TFT11’。
如图20所示，TFT基板300包括基板10和由基板10支承的TFT11’。基板10是具有绝缘性的透明基板(例如玻璃基板)。TFT11’具有栅极电极12g、源极电极16s和漏极电极16d。
以下，更具体地对TFT基板300的结构进行说明。如图20所示，TFT基板300包括氧化物半导体层14、第一绝缘层13、第一金属层12、第二绝缘层15、第二金属层16、第三绝缘层17和第一透明电极层18。此外，TFT基板300还包括第四绝缘层19和第二透明电极层20。
氧化物半导体层14设置在基板10上。氧化物半导体层14包含TFT11’的有源层。氧化物半导体层14具有与栅极电极12g重叠的第一部分14a和从第一部分14a起横穿栅极电极12g的漏极电极16d侧的边缘地延伸设置的第二部分14b。
第一绝缘层(栅极绝缘层)13设置在氧化物半导体层14上。即，第一绝缘层13以覆盖氧化物半导体层14的方式形成。第一绝缘层13由无机绝缘材料形成。
第一金属层12设置在第一绝缘层13上。第一金属层12包含TFT11’的栅极电极12g。第一金属层12既可以为单层结构，也可以为层叠有多个层的层叠结构。第一金属层12至少包含由金属材料形成的层。在第一金属层12为层叠结构的情况下，一部分层也可以由金属氮化物或金属氧化物形成。
第二绝缘层(层间绝缘层)15设置在第一金属层12上。第二绝缘层15由无机绝缘材料形成。
第二金属层16设置在第二绝缘层15上。第二金属层16包含TFT11’的源极电极16s和漏极电极16d。第二金属层16既可以为单层结构，也可以为层叠有多个层的层叠结构。第二金属层16至少包含由金属材料形成的层。在第二金属层16为层叠结构的情况下，一部分层也可以由金属氮化物或金属氧化物形成。包含由金属材料形成的层的第一金属层12和第二金属层16一般导电性比由透明导电材料形成的导电层高，因此能够使配线的宽度窄，能够有助于高精细化和像素开口率的提高。
第三绝缘层(钝化层)17设置在第二金属层16上。第三绝缘层17由无机绝缘材料形成。即，第三绝缘层17并不包含有机绝缘层。
在第一绝缘层13、第二绝缘层15和第三绝缘层17中形成有第一接触孔CH1。第一接触孔CH1由在第一绝缘层13形成的开口部13a、在第二绝缘层15形成的开口部15a和在第三绝缘层17形成的开口部17a构成。该第一接触孔CH1从基板10的法线方向看时与氧化物半导体层14的第二部分14b重叠。此外，第一接触孔CH1从基板10的法线方向看时与漏极电极16d的、第二部分14b侧的端部16de也重叠。即，第一接触孔CH1以使得漏极电极16d的端部16de、氧化物半导体层14的第二部分14b露出的方式形成。
第一透明电极层18设置在第三绝缘层17上。第一透明电极层18由透明导电材料形成。第一透明电极层18包含在第一接触孔CH1内与氧化物半导体层14的第二部分14b接触的透明导电层18a。TFT11’和透明导电层18a按每个像素设置(即各像素包含TFT11’和透明导电层18a)，透明导电层18a作为像素电极发挥作用。
第四绝缘层(辅助电容绝缘层)19覆盖第一透明电极层18。第四绝缘层19由无机绝缘材料形成。
第二透明电极层20设置在第四绝缘层19上。第二透明电极层20含有不与像素电极18a电连接的透明电极20a。该透明电极20a作为共用电极发挥作用。共用电极20a隔着第四绝缘层19与像素电极18a相对，像素电极18a和共用电极20a以及位于它们之间的第四绝缘层19构成辅助电容。在共用电极20a中形成有至少一个狭缝(此处未图示)。
在共用电极20a上设置有未图示的取向膜。具有上述结构的TFT基板300适宜应用于FFS(Fringe Field Switching：边缘场开关)模式的液晶显示装置。
在本实施方式的TFT基板300中，如已经说明的那样，第一接触孔CH1从基板10的法线方向看时与漏极电极16d的第二部分14b侧的端部16de和氧化物半导体层14的第二部分14b重叠。因此，能够将第一接触孔CH1的一部分作为不被栅极电极12g和漏极电极16d中的任一者遮光的光透射区域T。另外，因为TFT基板100的第三绝缘层17不包含有机绝缘层，所以第一接触孔CH1比较浅。因而，第一接触孔CH1所致的液晶取向的紊乱小，第一接触孔CH1附近的漏光小，因此即使设置上述的光透射区域T也不会对显示产生不良影响。这样，通过将第一接触孔CH1的一部分作为光透射区域T利用，能够提高光的利用效率。
此处，参照图21，说明TFT基板300的S-COM连接部的具体结构的例子。图21的左侧表示S-COM连接部的截面结构的例子，图21的右侧表示S-COM连接部的截面结构的另一个例子。
在图21所例示的结构中，在第二绝缘层15上设置有与源极电极16s和漏极电极16d由同一导电膜形成的上部配线层16a。即，第二金属层16包含上部配线层16a。在第三绝缘层17和第四绝缘层19中形成有从基板10的法线方向看时与上部配线层16a重叠的第二接触孔CH2。
在图21的左侧所示的结构中，第二透明电极层20还包含与共用电极20a电连接的透明连接层20b。该透明连接层20b在第二接触孔CH2内与上部配线层16a接触。因而，在该结构中，上部配线层16a与共用电极20a经透明连接层20b电连接。
在图21的右侧所示的结构中，第一透明电极层18还包含不与像素电极18a电连接的第一透明连接层18b。此外，第二透明电极层20还包含与共用电极20a电连接的第二透明连接层20b。第一透明连接层18b在第二接触孔CH2内与上部配线层16a接触，第二透明连接层20b在第二接触孔CH2内与第一透明连接层18b接触。因而，该结构中，上部配线层16a与共用电极20a经第一透明连接层18b和第二透明连接层20b电连接。
接着，参照图22和图23，说明TFT基板300的制造方法。图22的(a)～(e)和图23的(a)～(d)是示意地表示TFT基板300的制造工序的工序截面图。
首先，如图22的(a)所示那样，在基板10上形成氧化物半导体层14。具体而言，在第一绝缘层13上沉积氧化物半导体膜后，通过对氧化物半导体膜进行图案形成而形成岛状的氧化物半导体层14。作为基板10，能够使用石英基板、玻璃基板和被绝缘性膜覆盖的玻璃基板等。此处，作为基板10，使用被绝缘性膜覆盖的玻璃基板。此外，此处，在沉积具有20nm～200nm的厚度的In-Ga-Zn-O类半导体膜后，通过利用光刻工艺对该半导体膜进行图案形成而形成氧化物半导体层14。
接着，如图22的(b)所示那样，在氧化物半导体层14上形成第一绝缘层(栅极绝缘层)13。第一绝缘层13例如为氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy，x＞y)膜、氮化氧化硅(SiNxOy，x＞y)膜、氧化铝膜或氧化钽膜，或者它们的层叠膜。此处，例如利用CVD沉积具有20nm～300nm的厚度的SiO2膜来形成第一绝缘层13。
接着，图22的(c)所示那样，在第一绝缘层13上形成含有栅极电极12g的第一金属层12。具体而言，在第一绝缘层13上沉积第一导电膜后，通过对第一导电膜进行图案形成而形成第一金属层12。作为第一导电膜的材料，例如能够使用铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)，或者它们的合金。第一导电膜既可以为单层结构，也可以为层叠有多个层的层叠结构。例如能够使用Ti/Al/Ti(上层/中间层/下层)的层叠体或Mo/Al/Mo的层叠体。此外，第一导电膜的层叠结构并不限定于3层结构，也可以为2层结构或4层以上的层叠结构。进一步，第一导电膜至少包含由金属材料形成的层即可，在第一导电膜为层叠结构的情况下，一部分层也可以由金属氮化物或金属氧化物形成。此处，通过例如利用溅射法连续地沉积具有5nm～100nm的厚度的TaN层、具有50～500nm的厚度的W层而形成第一导电膜后，通过利用光刻工艺对第一导电膜进行图案形成而形成第一金属层12。
接着，如图22的(d)所示那样，在第一金属层12上形成第二绝缘层(层间绝缘层)15。在第二绝缘层15的与氧化物半导体层14的漏极区域和源极区域对应的区域，通过进行图案形成而形成开口部15a和15b。此外，此时在第一绝缘层13的与氧化物半导体层14的漏极区域和源极区域对应的区域也形成开口部13a和13b。即，以使得氧化物半导体14的一部分露出的方式除去第二绝缘层15和第一绝缘层13的一部分。第二绝缘层15例如为氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy，x＞y)膜、氮化氧化硅(SiNxOy，x＞y)膜、氧化铝膜或氧化钽膜，或者它们的层叠膜。此处，作为第二绝缘层15，例如通过CVD沉积具有10nm～500nm的厚度的SiO2膜。此外，对于SiO2膜，在大气气氛中进行150℃～500℃、0.5小时～12小时的热处理。
接着，如图22的(e)所示那样，在第二绝缘层15上形成第二金属层16，该第二金属层16包含源极电极16s和漏极电极16d和上部配线层16a。具体而言，在第二绝缘层15上形成第二导电膜后，通过对第二导电膜进行图案形成而形成第二金属层16。第二导电膜的图案形成以使得源极电极16s和漏极电极16d与栅极电极12g的端部重叠的方式进行。作为第二导电膜的材料，例如，能够使用铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)，或者它们的合金。第二导电膜既可以为单层结构，也可以为层叠有多个层的层叠结构。例如能够使用Ti/Al/Ti(上层/中间层/下层)的层叠体或Mo/Al/Mo的层叠体。此外，第二导电膜的层叠结构并不限定于3层结构，也可以为2层结构或4层以上的层叠结构。进一步，第二导电膜至少包含由金属材料形成的层即可，在第二导电膜为层叠结构的情况下，一部分层也可以由金属氮化物或金属氧化物形成。此处，通过例如利用溅射法连续地沉积具有10nm～100nm的厚度的Ti层、具有50nm～400nm的厚度的Al层和具有50nm～300nm的厚度的Ti层而形成第二导电膜后，通过利用光刻工艺对第二导电膜进行图案形成而形成第二金属层16。
接着，如图23的(a)所示那样，在第二金属层16上形成第三绝缘层(钝化层)。在该工序中形成的第三绝缘层17不包含有机绝缘层。此外，在第三绝缘层17的与第二绝缘层15的开口部15a和第一绝缘层13的开口部13a对应的区域，通过进行图案形成而形成开口部17a。即，以使得漏极电极16d的一部分和氧化物半导体层14的一部分露出的方式除去第三绝缘层17的一部分。在进行该图案形成时，在S-COM连接部的第三绝缘层17中，形成用于将上部配线层16a与透明连接层20b电连接的开口部(参照图21的左侧)或用于将上部配线层16a与第一透明连接层18b电连接的开口部(参照图21的右侧)。第三绝缘层17例如为氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy，x＞y)膜、氮化氧化硅(SiNxOy，x＞y)膜、氧化铝膜或氧化钽膜，或者它们的层叠膜。此处，在沉积具有50nm～500nm的厚度的SiO2膜后，对于SiO2膜，在大气气氛中进行200℃～400℃、0.5小时～4小时的热处理，之后，沉积具有50nm～500nm的厚度的SiNx膜，将它们的层叠膜作为第三绝缘层17。
在本实施方式中，由第一绝缘层13的开口部13a、第二绝缘层15的开口部15a和第三绝缘层17的开口部17a构成从基板10的法线方向看时与氧化物半导体层14的第二部分14b和漏极电极16d的端部16de重叠的第一接触孔CH1。即，在第一绝缘层13、第二绝缘层15和第三绝缘层17中形成第一接触孔CH1的工序的前半(在第一绝缘层13和第二绝缘层15中形成开口部13a和15a的工序)包含在形成第二绝缘层15的工序中，后半(在第三绝缘层17中形成开口部17a的工序)包含在形成第三绝缘层17的工序中。
接着，如图23的(b)所示那样，在第三绝缘层17上形成包含像素电极(透明导电层)18a的第一透明电极层18(在设置图21的右侧所示的S-COM连接部的情况下还包含第一透明连接层18b)。具体而言，在第三绝缘层17上沉积第三导电膜后，通过对第三导电膜进行图案形成而形成第一透明电极层18。此时，以使得像素电极18a在第一接触孔CH1内与漏极电极16d和氧化物半导体层14的第二部分14b接触的方式进行图案形成。作为第三导电膜的材料，能够使用各种透明导电材料，例如能够使用ITO、IZO、ZnO等金属氧化物。此处，在例如利用溅射法沉积具有20nm～300nm的厚度的金属氧化物膜而形成第三导电膜后，利用光刻工艺对第三导电膜进行图案形成而形成第一透明电极层18。
接着，如图23的(c)所示那样，在第一透明电极层18上形成第四绝缘层(辅助电容绝缘层)19。此时，在S-COM连接部的第四绝缘层19中，形成用于将上部配线层16a与透明连接层20b电连接的开口部(参照图21的左侧)或用于将第一透明连接层18b与第二透明连接层20b电连接的开口部(参照图21的右侧)。第四绝缘层19例如为氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy，x＞y)膜、氮化氧化硅(SiNxOy，x＞y)膜、氧化铝膜或氧化钽膜，或者它们的层叠膜。此处，作为第四绝缘层19，例如利用CVD沉积具有50nm～500nm的厚度的SiNx膜。
之后，图23的(d)所示那样，在第四绝缘层19上形成包含共用电极(透明电极)20a的第二透明电极层20(在设置图21的左侧所示的S-COM连接部的情况下还包含透明连接层20b，在设置图21的右侧所示的S-COM连接部的情况下还包含第二透明连接层20b)。具体而言，在第四绝缘层19上沉积第四导电膜后，通过对第四导电膜进行图案形成而形成第二透明电极层20。作为第四导电膜的材料，能够使用各种透明导电材料，例如能够使用ITO、IZO、ZnO等金属氧化物。此处，通过例如利用溅射法沉积具有20nm～300nm的厚度的金属氧化物膜而形成第四导电膜后，通过利用光刻工艺对第四导电膜进行图案形成而形成第二透明电极层20。
这样，能够制造TFT基板300。TFT基板300适宜应用于液晶显示装置。
接着，对本实施方式的TFT基板300的改变例进行说明。
图24中示出作为TFT基板300的改变例的TFT基板300A。图24是示意地表示TFT基板300A的截面图。
在TFT基板300中，如图20所示那样，第四绝缘层(辅助电容绝缘层)19覆盖第一透明电极层18，第二透明电极层20设置在第四绝缘层19上。与此相对，在TFT基板300A中，如图24所示那样，第四绝缘层(辅助电容绝缘层)19设置在第三绝缘层(层间绝缘层)17与第一透明电极层18之间，包含共用电极(不与像素电极18a电连接的透明电极)20a的第二透明电极层20设置在第三绝缘层17与第四绝缘层19之间。此外，在TFT基板300A中，如图24所示那样，第一接触孔CH1不仅在第一绝缘层13、第二绝缘层15和第三绝缘层17而且在第四绝缘层19中也形成。即，第一接触孔CH1由第一绝缘层13的开口部13a、第二绝缘层15的开口部15a、第三绝缘层17的开口部17a和第四绝缘层19的开口部19a构成。
具有这种结构的TFT基板300A也能够获得与TFT基板300相同的效果。
图25中示出作为TFT基板300的改变例的TFT基板100B。图25是示意地表示TFT基板300B的截面图。
在TFT基板300B中，如图25所示那样，第一接触孔CH1不仅在第一绝缘层13、第二绝缘层15和第三绝缘层17而且在第四绝缘层19中也形成。即，第一接触孔CH1由第一绝缘层13的开口部13a、第二绝缘层15的开口部15a、第三绝缘层17的开口部17a和第四绝缘层19的开口部19a构成。此外，第一透明电极层18包含不与透明导电层18a电连接的第一电极18d，第二透明电极层20包含在第一接触孔CH1内与透明导电层18a接触的第二电极20d。
在TFT基板300B中，各像素P包括TFT11、第一电极18d和第二电极20d，第一电极18d作为共用电极发挥作用，第二电极20d作为像素电极发挥作用。
在将TFT基板300B用于FFS模式的液晶显示装置的情况下，在像素电极20d中形成至少一个狭缝。此外，也可以将TFT基板300B用于TN(Twisted Nematic：扭转向列)模式和VA(Vertical Alignment：垂直取向)模式的液晶显示装置。
具有这种结构的TFT基板300B也能够获得与TFT基板300和300A相同的效果。
图26中示出作为TFT基板300的改变例的TFT基板300C。图26是示意地表示TFT基板300C的截面图。
TFT基板300C具有省略TFT基板300的第四绝缘层19和第二透明电极层20的结构。具有这种结构的TFT基板300C也能够获得与TFT基板300、300A和300B相同的效果。
(实施方式4)
图27中示出本实施方式的TFT基板400。图27是示意地表示TFT基板400的截面图。另外，在以下的说明中，以TFT基板400与实施方式3的TFT基板300的不同之处为中心进行说明。
如图27所示，TFT基板400的第二金属层16不含有TFT11的漏极电极，在这方面与实施方式3的TFT基板300不同。在TFT基板400中，第一透明电极层18的与氧化物半导体层14的第二部分14b接触的部分作为TFT11的漏极电极发挥作用。另外，优选如图27所示那样，第一透明电极层18的一部分(作为漏极电极发挥作用的部分)从基板10的法线方向看时与栅极电极12g重叠。
在本实施方式的TFT基板400中，第一接触孔CH1也从基板10的法线方向看时与氧化物半导体层14的第二部分14b重叠。因此，能够通过使第一接触孔CH1的一部分为未被栅极电极12g遮光的光透射区域T，因此能够提高光的利用效率。
进一步，在本实施方式的TFT基板400中，通过使得第二金属层16不含有漏极电极16d，能够获得提高对比度这样的效果。如果第二金属层16不含有漏极电极16d，则不存在漏极电极16d的端部16de(例如参照图20)的台阶差，因此，该台阶差所致的液晶取向的紊乱减少。因此，能够抑制黑显示时的漏光，因此对比度提高。
工业上的可利用性
根据本发明的实施方式，能够提供与现有技术相比抑制了光的利用效率的下降的半导体装置及其制造方法。本发明的实施方式的半导体装置能够适宜地用作各种显示装置的有源矩阵基板。
附图标记的说明
10 基板
11、11’ 薄膜晶体管(TFT)
12 第一金属层
12a 下部配线层
12g 栅极电极
13 第一绝缘层
13a、13b 第一绝缘层的开口部
14 氧化物半导体层
14a 氧化物半导体层的第一部分
14b 氧化物半导体层的第二部分
15 第二绝缘层
15a、15b 第二绝缘层的开口部
16 第二金属层
16a 上部配线层
16d 漏极电极
16de 漏极电极的第二部分侧的端部
16s 源极电极
17 第三绝缘层
17a 第三绝缘层的开口部
18 第一透明电极层
18a 透明导电层
18b 第一透明连接层
18c 第三透明连接层
18d 第一电极
19 第四绝缘层
19a 第四绝缘层的开口部
20 第二透明电极层
20a 透明电极
20b 透明连接层、第二透明连接层
20c 第四透明连接层
20d 第二电极
30 基板
31 彩色滤光片层
32 遮光层(黑矩阵)
100、100A、100B、100C TFT基板(有源矩阵基板)
200、200A、200B、200C TFT基板(有源矩阵基板)
300、300A、300B、300C TFT基板(有源矩阵基板)
400 TFT基板(有源矩阵基板)
110、210 对置基板(彩色滤光片基板)
120、220 液晶层
1000、1100 液晶显示装置
P 像素
G 栅极配线
S 源极配线
CH1 第一接触孔
CH2 第二接触孔
CH3 第三接触孔
DR 显示区域(有源区域)
FR 周边区域(边框区域)
FRa 端子部
T 光透射区域

Claims (14)

1.一种半导体装置，其包括基板和由所述基板支承的薄膜晶体管，该半导体装置的特征在于，包括：
包含所述薄膜晶体管的栅极电极的第一金属层；
设置在所述第一金属层上的第一绝缘层；
设置在所述第一绝缘层上且包含所述薄膜晶体管的有源层的氧化物半导体层；
设置在所述氧化物半导体层上且包含覆盖所述氧化物半导体层的沟道区域的部分的第二绝缘层；
设置在所述氧化物半导体层和所述第二绝缘层上且至少包含所述薄膜晶体管的源极电极的第二金属层；
设置在所述第二金属层上的第三绝缘层；和
设置在所述第三绝缘层上的第一透明电极层，
所述氧化物半导体层具有与所述栅极电极重叠的第一部分和从所述第一部分起横穿所述栅极电极的所述薄膜晶体管的漏极电极侧的边缘地延伸设置的第二部分，
所述第三绝缘层不包含有机绝缘层，
在所述第二绝缘层和所述第三绝缘层中，形成有在从所述基板的法线方向看时与所述氧化物半导体层的所述第二部分重叠的第一接触孔，
所述第一透明电极层包含在所述第一接触孔内与所述氧化物半导体层的所述第二部分接触的透明导电层，
所述半导体装置具有多个像素，
所述多个像素中的各个像素包含所述薄膜晶体管和所述透明导电层，
所述透明导电层作为像素电极发挥作用，
所述半导体装置还包括：
覆盖所述第一透明电极层的第四绝缘层；和
设置在所述第四绝缘层上的第二透明电极层，
所述第二透明电极层包含不与所述像素电极电连接的透明电极，所述透明电极作为共用电极发挥作用，
所述第二金属层还包含上部配线层，
在所述第三绝缘层和所述第四绝缘层中，形成有在从所述基板的法线方向看时与所述上部配线层重叠的第二接触孔，
所述第二透明电极层还包含与所述共用电极电连接的透明连接层，
所述透明连接层在所述第二接触孔内与所述上部配线层接触。
2.一种半导体装置，其包括基板和由所述基板支承的薄膜晶体管，该半导体装置的特征在于，包括：
包含所述薄膜晶体管的有源层的氧化物半导体层；
设置在所述氧化物半导体层上的第一绝缘层；
设置在所述第一绝缘层上且包含所述薄膜晶体管的栅极电极的第一金属层；
设置在所述第一金属层上的第二绝缘层；
设置在所述第二绝缘层上且至少包含所述薄膜晶体管的源极电极的第二金属层；
设置在所述第二金属层上的第三绝缘层；和
设置在所述第三绝缘层上的第一透明电极层，
所述氧化物半导体层具有与所述栅极电极重叠的第一部分和从所述第一部分起横穿所述栅极电极的所述薄膜晶体管的漏极电极侧的边缘地延伸设置的第二部分，
所述第三绝缘层不包含有机绝缘层，
在所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中，形成有在从所述基板的法线方向看时与所述氧化物半导体层的所述第二部分重叠的第一接触孔，
所述第一透明电极层包含在所述第一接触孔内与所述氧化物半导体层的所述第二部分接触的透明导电层，
所述半导体装置具有多个像素，
所述多个像素中的各个像素包含所述薄膜晶体管和所述透明导电层，
所述透明导电层作为像素电极发挥作用，
所述半导体装置还包括：
覆盖所述第一透明电极层的第四绝缘层；和
设置在所述第四绝缘层上的第二透明电极层，
所述第二透明电极层包含不与所述像素电极电连接的透明电极，所述透明电极作为共用电极发挥作用，
所述第二金属层还包含上部配线层，
在所述第三绝缘层和所述第四绝缘层中，形成有在从所述基板的法线方向看时与所述上部配线层重叠的第二接触孔，
所述第二透明电极层还包含与所述共用电极电连接的透明连接层，
所述透明连接层在所述第二接触孔内与所述上部配线层接触。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述第二金属层还包含所述漏极电极，
在从所述基板的法线方向看时，所述第一接触孔也与所述漏极电极的所述第二部分侧的端部重叠。
4.如权利要求1或2所述的半导体装置，其特征在于：
所述第二金属层不包含所述漏极电极。
5.一种半导体装置，其包括基板和由所述基板支承的薄膜晶体管，该半导体装置的特征在于，包括：
包含所述薄膜晶体管的栅极电极的第一金属层；
设置在所述第一金属层上的第一绝缘层；
设置在所述第一绝缘层上且包含所述薄膜晶体管的有源层的氧化物半导体层；
设置在所述氧化物半导体层上且包含覆盖所述氧化物半导体层的沟道区域的部分的第二绝缘层；
设置在所述氧化物半导体层和所述第二绝缘层上且至少包含所述薄膜晶体管的源极电极的第二金属层；
设置在所述第二金属层上的第三绝缘层；和
设置在所述第三绝缘层上的第一透明电极层，
所述氧化物半导体层具有与所述栅极电极重叠的第一部分和从所述第一部分起横穿所述栅极电极的所述薄膜晶体管的漏极电极侧的边缘地延伸设置的第二部分，
所述第三绝缘层不包含有机绝缘层，
在所述第二绝缘层和所述第三绝缘层中，形成有在从所述基板的法线方向看时与所述氧化物半导体层的所述第二部分重叠的第一接触孔，
所述第一透明电极层包含在所述第一接触孔内与所述氧化物半导体层的所述第二部分接触的透明导电层，
所述半导体装置具有多个像素，
所述多个像素中的各个像素包含所述薄膜晶体管和所述透明导电层，
所述透明导电层作为像素电极发挥作用，
所述半导体装置还包括：
覆盖所述第一透明电极层的第四绝缘层；和
设置在所述第四绝缘层上的第二透明电极层，
所述第二透明电极层包含不与所述像素电极电连接的透明电极，所述透明电极作为共用电极发挥作用，
所述第二金属层具有上部配线层，
在所述第三绝缘层和所述第四绝缘层中，形成有在从所述基板的法线方向看时与所述上部配线层重叠的第二接触孔，
所述第一透明电极层还包含不与所述像素电极电连接的第一透明连接层，
所述第二透明电极层还包含与所述共用电极电连接的第二透明连接层，
所述第一透明连接层在所述第二接触孔内与所述上部配线层接触，
所述第二透明连接层在所述第二接触孔内与所述第一透明连接层接触。
6.一种半导体装置，其包括基板和由所述基板支承的薄膜晶体管，该半导体装置的特征在于，包括：
包含所述薄膜晶体管的有源层的氧化物半导体层；
设置在所述氧化物半导体层上的第一绝缘层；
设置在所述第一绝缘层上且包含所述薄膜晶体管的栅极电极的第一金属层；
设置在所述第一金属层上的第二绝缘层；
设置在所述第二绝缘层上且至少包含所述薄膜晶体管的源极电极的第二金属层；
设置在所述第二金属层上的第三绝缘层；和
设置在所述第三绝缘层上的第一透明电极层，
所述氧化物半导体层具有与所述栅极电极重叠的第一部分和从所述第一部分起横穿所述栅极电极的所述薄膜晶体管的漏极电极侧的边缘地延伸设置的第二部分，
所述第三绝缘层不包含有机绝缘层，
在所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中，形成有在从所述基板的法线方向看时与所述氧化物半导体层的所述第二部分重叠的第一接触孔，
所述第一透明电极层包含在所述第一接触孔内与所述氧化物半导体层的所述第二部分接触的透明导电层，
所述半导体装置具有多个像素，
所述多个像素中的各个像素包含所述薄膜晶体管和所述透明导电层，
所述透明导电层作为像素电极发挥作用，
所述半导体装置还包括：
覆盖所述第一透明电极层的第四绝缘层；和
设置在所述第四绝缘层上的第二透明电极层，
所述第二透明电极层包含不与所述像素电极电连接的透明电极，所述透明电极作为共用电极发挥作用，
所述第二金属层具有上部配线层，
在所述第三绝缘层和所述第四绝缘层中，形成有在从所述基板的法线方向看时与所述上部配线层重叠的第二接触孔，
所述第一透明电极层还包含不与所述像素电极电连接的第一透明连接层，
所述第二透明电极层还包含与所述共用电极电连接的第二透明连接层，
所述第一透明连接层在所述第二接触孔内与所述上部配线层接触，
所述第二透明连接层在所述第二接触孔内与所述第一透明连接层接触。
7.一种半导体装置，其包括基板和由所述基板支承的薄膜晶体管，该半导体装置的特征在于，包括：
包含所述薄膜晶体管的栅极电极的第一金属层；
设置在所述第一金属层上的第一绝缘层；
设置在所述第一绝缘层上且包含所述薄膜晶体管的有源层的氧化物半导体层；
设置在所述氧化物半导体层上且包含覆盖所述氧化物半导体层的沟道区域的部分的第二绝缘层；
设置在所述氧化物半导体层和所述第二绝缘层上且至少包含所述薄膜晶体管的源极电极的第二金属层；
设置在所述第二金属层上的第三绝缘层；和
设置在所述第三绝缘层上的第一透明电极层，
所述氧化物半导体层具有与所述栅极电极重叠的第一部分和从所述第一部分起横穿所述栅极电极的所述薄膜晶体管的漏极电极侧的边缘地延伸设置的第二部分，
所述第三绝缘层不包含有机绝缘层，
在所述第二绝缘层和所述第三绝缘层中，形成有在从所述基板的法线方向看时与所述氧化物半导体层的所述第二部分重叠的第一接触孔，
所述第一透明电极层包含在所述第一接触孔内与所述氧化物半导体层的所述第二部分接触的透明导电层，
所述半导体装置具有多个像素，
所述多个像素中的各个像素包含所述薄膜晶体管和所述透明导电层，
所述透明导电层作为像素电极发挥作用，
所述半导体装置还包括：
设置在所述第三绝缘层与所述第一透明电极层之间的第四绝缘层；和
设置在所述第三绝缘层与所述第四绝缘层之间的第二透明电极层，
所述第一接触孔也在所述第四绝缘层中形成，
所述第二透明电极层包含不与所述像素电极电连接的透明电极，所述透明电极作为共用电极发挥作用。
8.一种半导体装置，其包括基板和由所述基板支承的薄膜晶体管，该半导体装置的特征在于，包括：
包含所述薄膜晶体管的有源层的氧化物半导体层；
设置在所述氧化物半导体层上的第一绝缘层；
设置在所述第一绝缘层上且包含所述薄膜晶体管的栅极电极的第一金属层；
设置在所述第一金属层上的第二绝缘层；
设置在所述第二绝缘层上且至少包含所述薄膜晶体管的源极电极的第二金属层；
设置在所述第二金属层上的第三绝缘层；和
设置在所述第三绝缘层上的第一透明电极层，
所述氧化物半导体层具有与所述栅极电极重叠的第一部分和从所述第一部分起横穿所述栅极电极的所述薄膜晶体管的漏极电极侧的边缘地延伸设置的第二部分，
所述第三绝缘层不包含有机绝缘层，
在所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中，形成有在从所述基板的法线方向看时与所述氧化物半导体层的所述第二部分重叠的第一接触孔，
所述第一透明电极层包含在所述第一接触孔内与所述氧化物半导体层的所述第二部分接触的透明导电层，
所述半导体装置具有多个像素，
所述多个像素中的各个像素包含所述薄膜晶体管和所述透明导电层，
所述透明导电层作为像素电极发挥作用，
所述半导体装置还包括：
设置在所述第三绝缘层与所述第一透明电极层之间的第四绝缘层；和
设置在所述第三绝缘层与所述第四绝缘层之间的第二透明电极层，
所述第一接触孔也在所述第四绝缘层中形成，
所述第二透明电极层包含不与所述像素电极电连接的透明电极，所述透明电极作为共用电极发挥作用。
9.一种半导体装置，其包括基板和由所述基板支承的薄膜晶体管，该半导体装置的特征在于，包括：
包含所述薄膜晶体管的栅极电极的第一金属层；
设置在所述第一金属层上的第一绝缘层；
设置在所述第一绝缘层上且包含所述薄膜晶体管的有源层的氧化物半导体层；
设置在所述氧化物半导体层上且包含覆盖所述氧化物半导体层的沟道区域的部分的第二绝缘层；
设置在所述氧化物半导体层和所述第二绝缘层上且至少包含所述薄膜晶体管的源极电极的第二金属层；
设置在所述第二金属层上的第三绝缘层；和
设置在所述第三绝缘层上的第一透明电极层，
所述氧化物半导体层具有与所述栅极电极重叠的第一部分和从所述第一部分起横穿所述栅极电极的所述薄膜晶体管的漏极电极侧的边缘地延伸设置的第二部分，
所述第三绝缘层不包含有机绝缘层，
在所述第二绝缘层和所述第三绝缘层中，形成有在从所述基板的法线方向看时与所述氧化物半导体层的所述第二部分重叠的第一接触孔，
所述第一透明电极层包含在所述第一接触孔内与所述氧化物半导体层的所述第二部分接触的透明导电层，
所述半导体装置还包括：
设置在所述第一透明电极层上的第四绝缘层；和
设置在所述第四绝缘层上的第二透明电极层，
所述第一接触孔也在所述第四绝缘层中形成，
所述第一透明电极层还包含不与所述透明导电层电连接的第一电极，
所述第二透明电极层包含在所述第一接触孔内与所述透明导电层接触的第二电极。
10.一种半导体装置，其包括基板和由所述基板支承的薄膜晶体管，该半导体装置的特征在于，包括：
包含所述薄膜晶体管的有源层的氧化物半导体层；
设置在所述氧化物半导体层上的第一绝缘层；
设置在所述第一绝缘层上且包含所述薄膜晶体管的栅极电极的第一金属层；
设置在所述第一金属层上的第二绝缘层；
设置在所述第二绝缘层上且至少包含所述薄膜晶体管的源极电极的第二金属层；
设置在所述第二金属层上的第三绝缘层；和
设置在所述第三绝缘层上的第一透明电极层，
所述氧化物半导体层具有与所述栅极电极重叠的第一部分和从所述第一部分起横穿所述栅极电极的所述薄膜晶体管的漏极电极侧的边缘地延伸设置的第二部分，
所述第三绝缘层不包含有机绝缘层，
在所述第一绝缘层、所述第二绝缘层和所述第三绝缘层中，形成有在从所述基板的法线方向看时与所述氧化物半导体层的所述第二部分重叠的第一接触孔，
所述第一透明电极层包含在所述第一接触孔内与所述氧化物半导体层的所述第二部分接触的透明导电层，
所述半导体装置还包括：
设置在所述第一透明电极层上的第四绝缘层；和
设置在所述第四绝缘层上的第二透明电极层，
所述第一接触孔也在所述第四绝缘层中形成，
所述第一透明电极层还包含不与所述透明导电层电连接的第一电极，
所述第二透明电极层包含在所述第一接触孔内与所述透明导电层接触的第二电极。
11.如权利要求9或10所述的半导体装置，其特征在于：
具有多个像素，
所述多个像素中的各个像素包含所述薄膜晶体管、所述第一电极和所述第二电极，
所述第一电极作为共用电极发挥作用，
所述第二电极作为像素电极发挥作用。
12.如权利要求1、2、5、6、7、8、9和10中任一项所述的半导体装置，其特征在于：
所述氧化物半导体层包含In-Ga-Zn-O类半导体。
13.如权利要求12所述的半导体装置，其特征在于：
所述In-Ga-Zn-O类半导体包含结晶部分。
14.一种液晶显示装置，其特征在于，包括：
有源矩阵基板；
与所述有源矩阵基板相对的对置基板；和
设置在所述有源矩阵基板与所述对置基板之间的液晶层，所述有源矩阵基板是权利要求1～13中任一项所述的半导体装置。
CN201580056327.3A 2014-09-10 2015-08-31 半导体装置、液晶显示装置和半导体装置的制造方法 Active CN107078165B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014184460 2014-09-10
JP2014-184460 2014-09-10
PCT/JP2015/074719 WO2016039211A1 (ja) 2014-09-10 2015-08-31 半導体装置、液晶表示装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107078165A CN107078165A (zh) 2017-08-18
CN107078165B true CN107078165B (zh) 2020-10-02

Family

ID=55458962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580056327.3A Active CN107078165B (zh) 2014-09-10 2015-08-31 半导体装置、液晶显示装置和半导体装置的制造方法

Country Status (4)

Country Link
US (2) US10073314B2 (zh)
CN (1) CN107078165B (zh)
TW (1) TW201611252A (zh)
WO (1) WO2016039211A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6457879B2 (ja) 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102460997B1 (ko) * 2016-02-16 2022-11-01 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
JP6758208B2 (ja) 2017-01-26 2020-09-23 三菱電機株式会社 液晶表示装置およびｔｆｔアレイ基板の製造方法
CN106910763B (zh) * 2017-02-28 2019-09-17 昆山国显光电有限公司 阵列基板及其制造方法和有机发光显示器
JP2019169606A (ja) * 2018-03-23 2019-10-03 シャープ株式会社 アクティブマトリクス基板およびその製造方法
TWI702457B (zh) 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
CN110161761A (zh) * 2019-05-10 2019-08-23 香港科技大学 液晶显示面板及其制作方法以及显示设备
US11215891B2 (en) * 2019-05-24 2022-01-04 Sharp Kabushiki Kaisha Active matrix substrate and manufacturing method thereof
CN110534549A (zh) * 2019-08-08 2019-12-03 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
US20210376282A1 (en) * 2020-05-27 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device
TWI728826B (zh) * 2020-06-03 2021-05-21 友達光電股份有限公司 自帶濾波功能的可調式平面天線
CN113066796B (zh) * 2021-03-02 2023-02-28 武汉华星光电半导体显示技术有限公司 显示面板、显示面板的制备方法及显示装置
TWI810942B (zh) * 2022-05-24 2023-08-01 元太科技工業股份有限公司 薄膜電晶體陣列基板及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808255A (zh) * 1998-03-19 2006-07-26 精工爱普生株式会社 采用开关元件的衬底、液晶和投射型显示装置及电子仪器
CN101800250A (zh) * 2009-02-06 2010-08-11 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
US20110017990A1 (en) * 2009-07-24 2011-01-27 Son Kyoung-Seok Thin-film transistor and method of manufacturing the same
CN103053014A (zh) * 2010-08-07 2013-04-17 夏普株式会社 薄膜晶体管基板和具备它的液晶显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219114B1 (en) * 1995-12-01 2001-04-17 Lg Electronics Inc. Liquid crystal display device with reduced source/drain parasitic capacitance and method of fabricating same
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
KR20070121128A (ko) * 2006-06-21 2007-12-27 삼성전자주식회사 금속 박막 및 금속 배선 패턴 형성 방법과 표시 패널 제조방법
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
CN103053027A (zh) 2010-08-03 2013-04-17 夏普株式会社 薄膜晶体管基板
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101749387B1 (ko) 2010-12-03 2017-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP5966328B2 (ja) 2011-11-16 2016-08-10 Jsr株式会社 アレイ基板、液晶表示素子およびアレイ基板の製造方法
US20140340607A1 (en) 2011-11-18 2014-11-20 Sharp Kabushiki Kaisha Semiconductor device, method for fabricating the semiconductor device and display device
JP6076626B2 (ja) * 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP2014142621A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
KR102097024B1 (ko) 2013-01-04 2020-04-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1808255A (zh) * 1998-03-19 2006-07-26 精工爱普生株式会社 采用开关元件的衬底、液晶和投射型显示装置及电子仪器
CN101800250A (zh) * 2009-02-06 2010-08-11 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
US20110017990A1 (en) * 2009-07-24 2011-01-27 Son Kyoung-Seok Thin-film transistor and method of manufacturing the same
CN103053014A (zh) * 2010-08-07 2013-04-17 夏普株式会社 薄膜晶体管基板和具备它的液晶显示装置

Also Published As

Publication number Publication date
TW201611252A (zh) 2016-03-16
US20180341138A1 (en) 2018-11-29
US20170235173A1 (en) 2017-08-17
US10451946B2 (en) 2019-10-22
US10073314B2 (en) 2018-09-11
WO2016039211A1 (ja) 2016-03-17
CN107078165A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
CN107078165B (zh) 半导体装置、液晶显示装置和半导体装置的制造方法
US10403653B2 (en) Semiconductor device, display device, and semiconductor device manufacturing method
US9035302B2 (en) Active matrix including stressed capacitor insulation
US9368523B2 (en) Semiconductor device, method for manufacturing semiconductor device, and display device
US9583510B2 (en) Semiconductor device, display device, and method for manufacturing semiconductor device
CN110931505B (zh) 显示装置
CN108027541B (zh) 薄膜晶体管基板及其制造方法
US9343580B2 (en) Semiconductor device
JP6832624B2 (ja) 液晶表示装置およびその製造方法
TWI538210B (zh) 半導體裝置及其製造方法
CN107111179B (zh) 显示装置
US11742430B2 (en) TFT circuit board and display device having the same
TW201535033A (zh) 主動矩陣基板及其製造方法
US20190243194A1 (en) Active matrix substrate and method for manufacturing same
US10818766B2 (en) Active matrix substrate and liquid crystal display panel
KR101428940B1 (ko) 표시 장치 및 그 제조 방법
US10879273B2 (en) Active matrix substrate
US20150221773A1 (en) Semiconductor device and method for producing same
US20200124891A1 (en) Active matrix substrate, liquid crystal display panel, and method for manufacturing liquid crystal display panel
KR101399214B1 (ko) 액정 표시 장치 및 그 제조 방법
US20150048360A1 (en) Semiconductor device and semiconductor device manufacturing method
US20200343272A1 (en) Active matrix substrate and production method thereof
CN113345914A (zh) 有源矩阵基板和显示装置
JP2023153641A (ja) アクティブマトリクス基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant