CN113345914A - 有源矩阵基板和显示装置 - Google Patents

有源矩阵基板和显示装置 Download PDF

Info

Publication number
CN113345914A
CN113345914A CN202110227439.8A CN202110227439A CN113345914A CN 113345914 A CN113345914 A CN 113345914A CN 202110227439 A CN202110227439 A CN 202110227439A CN 113345914 A CN113345914 A CN 113345914A
Authority
CN
China
Prior art keywords
layer
ratio
active matrix
oxide semiconductor
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110227439.8A
Other languages
English (en)
Other versions
CN113345914B (zh
Inventor
菊池哲郞
大东彻
铃木正彦
西宫节治
原健吾
高畑仁志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN113345914A publication Critical patent/CN113345914A/zh
Application granted granted Critical
Publication of CN113345914B publication Critical patent/CN113345914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

有源矩阵基板具有多个像素区域，其包括基板、与各像素区域对应设置的像素TFT以及与像素TFT电连接的像素电极。像素TFT为具有氧化物半导体层、设置在氧化物半导体层之上的栅极绝缘层和以隔着栅极绝缘层与氧化物半导体层相对的方式配置的栅极的顶栅结构TFT。栅极绝缘层由氧化硅形成。栅极绝缘层包括与氧化物半导体层接触的下层和位于下层之上的上层。下层所含的氢相对于氮的原子数比即下层H/N比为1.5以上且5.0以下。上层所含的氢相对于氮的原子数比即上层H/N比为0.9以上且2.0以下。下层H/N比大于上层H/N比。

Description

有源矩阵基板和显示装置
技术领域
本发明涉及一种有源矩阵基板和显示装置。
背景技术
当前，具备按每个像素设置开关元件的有源矩阵基板的显示装置得到广泛应用。作为开关元件具备薄膜晶体管(Thin Film Transistor：以下称为“TFT”)的有源矩阵基板被称为TFT基板。另外，在本说明书中，将与显示装置的像素对应的TFT基板的区域称为像素区域。此外，有时将在有源矩阵基板的各像素区域中作为开关元件设置的TFT称为“像素TFT”。
近年来，作为TFT的活性层的材料，提出了使用氧化物半导体来代替非晶硅、多晶硅。将具有氧化物半导体膜作为活性层的TFT称为“氧化物半导体TFT”。在专利文献1中公开了将In-Ga-Zn-O系的半导体膜用于TFT的活性层的有源矩阵基板。
氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能够以更高速动作。此外，氧化物半导体膜与多晶硅膜相比能够以更简便的工艺形成，因此也能够应用于需要大面积的装置。
TFT的结构大致分为底栅结构和顶栅结构。当前，在氧化物半导体TFT中多采用底栅结构，但也提出了使用顶栅结构(例如专利文献2)。在顶栅结构中，能使栅极绝缘层薄，因此能获得较高的电流供给性能。
现有技术文献
专利文献
专利文献1：日本特开2012-134475号公报
专利文献2：日本特开2012-204077号公报
专利文献3：日本特许第5613745号公报
发明内容
本发明所要解决的技术问题
在具备顶栅结构的氧化物半导体TFT的有源矩阵基板、显示装置中，期望减小TFT特性的偏差或减小阈值电压的偏移量(ΔVth)来改善可靠性。
专利文献3中提出了用于改善顶栅结构的氧化物半导体TFT的可靠性的构成。在专利文献3所提出的构成中，位于氧化物半导体层与栅极之间的栅极绝缘层包含与氧化物半导体层接触的第一栅极绝缘膜和设置在第一栅极绝缘膜上的第二栅极绝缘膜。第一栅极绝缘膜包括含氟的氧化硅膜。第二栅极绝缘膜是与第一栅极绝缘膜相比氢浓度高的氧化硅膜。在该构成中，通过第一栅极绝缘膜致密且其氢浓度相对较低来降低TFT特性的偏差。此外，通过第二栅极绝缘膜不包含氟，能够防止在形成第二栅极绝缘膜时源极和漏极的表面被粗糙。
但是，根据本申请发明人的研究可知，即使采用专利文献3所公开的构成，也无法充分地减小TFT特性的偏差，无法充分地改善可靠性。
本发明是鉴于上述问题而完成的，其目的在于提高具备顶栅结构的氧化物半导体TFT的有源矩阵基板和显示装置的可靠性。
用于解决技术问题的技术方案
根据本发明的实施方式，提供以下项目所记载的有源矩阵基板和显示装置。
[项目1]
一种有源矩阵基板，其具有呈矩阵状排列的多个像素区域，其包括：
基板；
像素TFT，其由所述基板支承，并与所述多个像素区域的每一个像素区域对应设置；以及
像素电极，其配置于所述多个像素区域的每一个像素区域，并与所述像素TFT电连接，
所述像素TFT为顶栅结构TFT，所述顶栅结构TFT具有氧化物半导体层、设置在所述氧化物半导体层之上的栅极绝缘层和以隔着所述栅极绝缘层与所述氧化物半导体层相对的方式配置的栅极，
所述栅极绝缘层由氧化硅形成，
所述栅极绝缘层包括与所述氧化物半导体层接触的下层和位于所述下层之上的上层，
将所述下层所含的氢相对于氮的原子数比称为下层H/N比，将所述上层所含的氢相对于氮的原子数比称为上层H/N比时，
所述下层H/N比为1.5以上且5.0以下，所述上层H/N比为0.9以上且2.0以下，所述下层H/N比大于所述上层H/N比。
[项目2]
根据项目1所述的有源矩阵基板，所述下层H/N比为1.5以上且2.5以下。
[项目3]
根据项目1或2所述的有源矩阵基板，所述上层H/N比为0.9以上且1.3以下。
[项目4]
根据项目1～3中任一项所述的有源矩阵基板，所述氧化物半导体层包含In-Ga-Zn-O系半导体。
[项目5]
根据项目4所述的有源矩阵基板，所述In-Ga-Zn-O系半导体包含结晶质部分。
[项目6]
一种显示装置，所述显示装置包括项目1至5中任一项所述的有源矩阵基板。
[项目7]
根据项目6所述的显示装置，所述显示装置为液晶显示装置，所述液晶显示装置具备：
相对基板，其被配置为与所述有源矩阵基板相对；以及
液晶层，其设置于所述有源矩阵基板与所述相对基板之间。
[项目8]
根据项目6所述的显示装置，所述显示装置是有机EL显示装置，所述有机EL显示装置具备设置在所述像素电极上的有机EL层。
有益效果
根据本发明的实施方式，能提高具备顶栅结构的氧化物半导体TFT的有源矩阵基板和显示装置的可靠性。
附图说明
图1A是示意性地表示本发明的实施方式的液晶显示装置1000的俯视图。
图1B是示意性地表示液晶显示装置1000的截面图，表示沿图1中的1B-1B’线的截面。
图1C是例示液晶显示装置1000所具备的有源矩阵基板100中的触摸传感器电极TX以及触摸布线TL的配置关系的俯视图。
图2是示意性地表示有源矩阵基板100的像素结构的截面图。
图3是表示下层H/N比与ΔVth之间的关系的曲线图。
图4是表示上层H/N比与ΔVth之间的关系的曲线图。
图5A是表示有源矩阵基板100的制造工序的工序截面图。
图5B是表示有源矩阵基板100的制造工序的工序截面图。
图5C是表示有源矩阵基板100的制造工序的工序截面图。
图5D是表示有源矩阵基板100的制造工序的工序截面图。
图6A是表示有源矩阵基板100的制造工序的工序截面图。
图6B是表示有源矩阵基板100的制造工序的工序截面图。
图7A是表示有源矩阵基板100的制造工序的工序截面图。
图7B是表示有源矩阵基板100的制造工序的工序截面图。
图8A是表示有源矩阵基板100的制造工序的工序截面图。
图8B是表示有源矩阵基板100的制造工序的工序截面图。
具体实施方式
以下，参照附图说明本发明的实施方式。另外，本发明并不限定于以下的实施方式。在以下参照的附图中，用共同的参照符号表示具有实质上相同的功能的构成要素，有时省略其说明。此外，为了易于理解说明，在以下参照的附图中，简化或者示意化地表示构成，或者省略一部分构成要素。各图所示的构成要素间的尺寸比不一定表示实际的尺寸比。
本发明的实施方式的有源矩阵基板例如用于使用横向电场模式的液晶显示面板的内嵌式触摸面板型液晶显示装置。以下，以使用了作为横向电场模式的一种的FFS(Fringe Field Switching)模式的液晶显示面板的内嵌式触摸面板型液晶显示装置为例进行说明。
[内嵌式触摸面板型液晶显示装置的整体结构]
参照图1及图1B，说明本实施方式的内嵌式触摸面板型液晶显示装置(以下简称为“液晶显示装置”。)1000。图1A是示意性表示液晶显示装置1000的俯视图。图1B是沿着图1中的1B-1B’线的截面图。液晶显示装置1000例如具有自电容式的触摸传感器。
液晶显示装置1000具有显示区域DR和位于显示区域DR周边的周边区域(也称为边框区域。)。显示区域DR包括含有多个行和多个列的呈矩阵状排列的多个像素P、在行方向上延伸的多条栅极布线(未图示)以及在列方向上延伸的多条源极布线(未图示)。
显示区域DR还包括呈矩阵状排列的多个触摸检测单位TU。在图1B所示的例子中，各触摸检测单位TU与两个以上的像素P对应地配置。
另一方面，在周边区域FR设置有包括驱动电路的周边电路、端子部等。虽未图示，但驱动电路包括用于驱动经由栅极布线向像素TFT供给扫描信号的栅极驱动器、经由源极布线向像素TFT供给显示信号的源极驱动器、以及触摸传感器的驱动电路(称为“触摸驱动部”。)等。这些驱动电路例如设置(安装或一体地形成)在有源矩阵基板100上。在此，在有源矩阵基板100搭载有半导体芯片30，该半导体芯片30包括触摸驱动部、源极驱动器等的一部分驱动电路，虽然未图示，但栅极驱动器一体地(单片)形成于有源矩阵基板100。
液晶显示装置1000具备：有源矩阵基板100；相对基板200，其以与有源矩阵基板100相对的方式配置；以及液晶层LC，其设置在有源矩阵基板100与相对基板200之间。典型地，液晶显示装置1000还具备配置于有源矩阵基板100的背面侧(与观察者相反的一侧)的背光源(照明装置)。液晶层LC在有源矩阵基板100与相对基板200之间通过密封材料110密封。
有源矩阵基板100(有时也称为“TFT基板”。)具有多个像素电极PE和公共电极CE作为用于向液晶层LC施加电压的一对电极。虽然未图示，在有源矩阵基板100的最表面以与液晶层LC接触的方式设置有取向膜(水平取向膜)。
相对基板200具有彩色滤光片和黑矩阵(均未图示)。在相对基板200的最表面也以与液晶层LC接触的方式设置有水平取向膜(未图示)。
此外，在此虽未图示，但液晶显示装置1000至少具有一对偏光板，该一对偏光板隔着液晶层LC彼此相对。例如，一对偏光板中的一个配置在有源矩阵基板100的背面侧，另一个配置在相对基板200的前面侧。
在液晶显示装置1000中内置有触摸传感器。触摸传感器包括触摸传感器用的电极(以下称为“触摸传感器电极”)TX和未图示的触摸传感器用的布线(以下称为“触摸布线”。)。触摸传感器电极TX以及触摸布线设置于有源矩阵基板100。
触摸传感器电极TX按每个触摸检测单位TU配置。在该例子中，公共电极CE分离为多个节段，各节段也作为触摸传感器电极TX发挥功能。各触摸传感器电极TX经由对应的触摸布线与设置于半导体芯片30的触摸驱动部连接。
图1C是例示有源矩阵基板100中的触摸传感器电极TX以及触摸布线TL的配置关系的俯视图。在图1C中，为了简单，例示了触摸检测单位TU在行方向及列方向上各排列有三个的情况。各触摸检测单位TU与多个像素(未图示)对应地配置。
有源矩阵基板100具有设置于每个触摸检测单位TU的多个触摸传感器电极TX以及在列方向上延伸的多个触摸布线TL。
各触摸传感器电极TX与对应的触摸布线TL电连接。将触摸传感器电极TX和触摸布线TL的连接部TC称为“触摸布线接触部”。触摸布线TL只要按一个触摸传感器电极TX至少设置一个即可。也可以对一个触摸传感器电极TX设置两个以上的触摸布线接触部TC。
触摸布线TL与设置于周边区域FR的触摸驱动部TD连接。如已经说明的那样，各触摸传感器电极TX也作为公共电极CE发挥功能。触摸驱动部TD构成为按时间分割切换使多个触摸传感器电极TX作为公共电极CE发挥作用的显示模式和作为触摸传感器电极TX发挥作用的触摸检测模式。触摸驱动部TD例如在显示模式下经由触摸布线TL对触摸传感器电极TX(公共电极CE)施加公共信号。另一方面，在触摸检测模式中，触摸驱动部TD经由触摸布线TL对触摸传感器电极TX施加触摸驱动信号。
在此，说明了液晶显示装置1000具备自电容方式的触摸传感器的例子，但也可以具备互电容方式的触摸传感器，以此来代替。在这种情况下，在相对基板200上也可以设置触摸传感器用的其它电极。例如，也可以是触摸传感器电极TX在一个方向(例如行方向)上延伸，并且设置于相对基板的触摸传感器用的电极在其他方向(例如列方向)上延伸，检测这些电极的交叉部分(触摸检测单位)的电容的变化。互电容方式以及自电容方式的触摸传感器的具体结构、驱动方法等例如记载于日本特开2018-5484号公报、国际申请第2018/092758号、国际申请第2017/126603号、日本特开2016-126336号公报等，由于是公知的，因此省略详细的说明。为了参考，将日本特开2018-5484号公报、国际申请第2018/092758号、国际申请第2017/126603号、日本特开2016-126336号公报的公开内容全部援引于本说明书中。
另外，在本说明书中，无论形成于有源矩阵基板100的触摸传感器是自电容方式还是互电容方式，都将配置于有源矩阵基板100侧的触摸传感器用的电极简称为“触摸传感器电极TX”，将与触摸传感器电极TX电连接的触摸传感器用的布线称为“触摸布线”。
[有源矩阵基板100的结构]
接着，说明有源矩阵基板100的结构。有源矩阵基板100具有呈矩阵状排列的多个像素区域。“像素区域”是与液晶显示装置1000的像素对应的区域。有时也将像素区域简称为“像素”。图2是示意性地表示有源矩阵基板100的像素结构的截面图。
如图2所示，有源矩阵基板100具备基板1、像素TFT10、像素电极PE、公共电极CE以及遮光层2。另外，如已经说明的那样，有源矩阵基板100还具备多条栅极布线、多条源极布线以及多条触摸布线TL。
基板1为透明的且具有绝缘性。基板1是例如玻璃基板或塑料基板。
像素TFT10由基板1支承。像素TFT10与多个像素区域的每一个像素区域对应设置。像素TFT10是顶栅结构的TFT。
遮光层2设置在像素TFT10的下方。即，遮光层2位于像素TFT10与基板1之间。遮光层2由具有遮光性的材料(例如金属材料)形成。
以覆盖遮光层2的方式设置有下部绝缘层3。作为下部绝缘层3，例如可以使用氧化硅(SiO2)层或氮化硅(SiNx)层。此外，下部绝缘层3也可以具有层叠结构，例如，可以包含氮化硅层作为下层、氧化硅层作为上层。
像素TFT10具有设置在下部绝缘层3之上的氧化物半导体层11、设置在氧化物半导体层11之上的栅极绝缘层12以及以隔着栅极绝缘层12与氧化物半导体层11相对的方式配置的栅极13。像素TFT10还具有与氧化物半导体层11电连接的源极14和漏极15。
栅极13与所对应的栅极布线电连接，从栅极布线电供给扫描信号。栅极13也可以与栅极布线一体地形成。源极14与对应的源极布线电连接，从源极布线供给显示信号。源极14也可以与源极布线形成为一体。漏极15与像素电极PE电连接。
在氧化物半导体层11上以从基板面法线方向观察时与氧化物半导体层11的一部分重叠的方式形成有栅极绝缘层12。
氧化物半导体层11包括沟道区域11a和位于沟道区域11a的两侧的第一低电阻区域11b以及第二低电阻区域11c。沟道区域11a在从基板面法线方向观察时与栅极绝缘层12(以及栅极13)重叠。第一低电阻区域11b及第二低电阻区域11c在从基板面法线方向观察时不与栅极绝缘层12(以及栅极13)重叠，电阻率小于沟道区域11a。第一低电阻区域11b位于沟道区域11a的源极14侧。第二低电阻区域11c位于沟道区域11a的漏极15侧。第一低电阻区域11b和第二低电阻区域11c例如可以通过以栅极13和栅极绝缘层12为掩模对氧化物半导体层11进行低电阻化处理而形成。与各像素TFT10对应配置的遮光层2在从基板面法线方向观察时至少与沟道区域11a重叠。
在氧化物半导体层11、栅极绝缘层12以及栅极13之上配置有上部绝缘层4。源极14配置在上部绝缘层4上和上部绝缘层4所形成的开口部(源极侧开口部)4a内，在源极侧开口部4a内与氧化物半导体层11的一部分(第一低电阻区域11b的一部分)连接。同样，漏极15配置在上部绝缘层4上以及上部绝缘层4所形成的开口部(漏极侧开口部)4b内，在漏极侧开口部4b内与氧化物半导体层11的另一部分(第二低电阻区域11c的一部分)连接。
像素TFT10被层间绝缘层5覆盖。在该例子中，层间绝缘层5具有层叠结构，该层叠结构包括无机绝缘层(钝化层)5i和配置在无机绝缘层5i上的有机绝缘层(平坦化层)5o。作为无机绝缘层5i，能够使用作为下部绝缘层3的具体例而例示的绝缘层，例如能够使用氮化硅层。作为有机绝缘层5o的材料，例如可以使用感光性树脂材料。
在层间绝缘层5上设置有像素电极PE。像素电极PE由透明导电材料(例如ITO或IZO)形成。像素电极PE分别配置于多个像素区域，与像素TFT10电连接。更具体而言，像素电极PE与像素TFT10的漏极15电连接。在此，像素电极PE在层间绝缘层5所形成的像素接触孔5a内与漏极15连接。
以覆盖像素电极PE的方式设置有电介质层6。作为电介质层6，能够使用作为下部绝缘层3的具体例而例示的绝缘层，例如能够使用氮化硅层。
公共电极CE设置在电介质层6上。公共电极CE由透明导电材料(例如ITO或IZO)形成。公共电极CE在每个像素区域形成有至少一个狭缝。公共电极CE按每个触摸检测单位TU分割为多个节段。各节段作为触摸传感器电极TX发挥功能。
各触摸传感器电极TX与对应的触摸布线TL电连接。触摸布线TL形成在层间绝缘层5上。具体而言，各触摸传感器电极TX在电介质层6所形成的接触孔6a内与触摸布线TL连接。在图示的例子中，触摸布线TL具有包括下层布线层TLl和位于下层布线层TLl之上的上层布线层TLh的层叠结构。下层布线层TLl由与像素电极PE相同的透明导电膜形成。上层布线层TLh由金属材料形成。另外，在图示的例子中，在像素电极PE之上以与像素接触孔5a重叠的方式设置有保护电极层7。保护电极层7由与触摸布线TL的上层布线层TLh相同的金属膜形成。
在本实施方式的有源矩阵基板100中，栅极绝缘层12由氧化硅(SiO2)形成。通过栅极绝缘层12由氧化硅形成，能够减少在氧化物半导体层11的沟道区域11a所产生的氧缺损。
此外，栅极绝缘层12具有层叠结构。具体而言，栅极绝缘层12包含与氧化物半导体层11接触的下层12l、和位于下层12l之上的上层12u。
在此，将下层12l所包含的氢相对于氮的原子数比称为“下层H/N比”，将上层12u所包含的氢相对于氮的原子数比称为“上层H/N比”。下层H/N比为1.5以上且5.0以下。另一方面，上层H/N比为0.9以上且2.0以下。此外，下层H/N比大于上层H/N比。
在本实施方式的有源矩阵基板100中，栅极绝缘层12具有这样的结构，从而能够提高可靠性。以下，说明该点。
本申请发明人针对栅极绝缘层的构成对顶栅极结构的TFT的特性及可靠性的影响进行了详细的研究。此时，着眼于栅极绝缘层中所包含的氢相对于氮的原子数比(H/N比)，发现通过将栅极绝缘层设为H/N比不同的层叠结构，能够得到上述效果。
下层H/N比具体优选为1.5以上。当下层H/N比小于1.5时，TFT特性有可能成为导通模式(TFT始终导通)。但是，当下层H/N比变大时，阈值电压的偏移量(ΔVth)变大，可靠性降低，因此，优选下层H/N比不会过大。从减小ΔVth的观点出发，下层H/N比具体优选为5.0以下。这样，下层H/N比优选为1.5以上且5.0以下。
上层H/N比具体优选为0.9以上。当上层H/N比小于0.9时，TFT特性有可能成为导通模式。但是，当上层H/N比变大时，ΔVth变大而可靠性降低，因此，优选上层H/N比不会过大。从减小ΔVth的观点出发，上层H/N比具体优选为2.0以下。这样，上层H/N比优选为0.9以上且2.0以下。
接着，说明分别使下层H/N比及上层H/N比变化而进行可靠性评价的结果。可靠性评价使用PBT(Positive Bias Temperature)应力试验。PBT应力试验是加速试验的一种，能够在短时间内评价由于长期使用而引起的TFT的特性变化。特别是，PBT应力试验前后的TFT的阈值电压的偏移量(ΔVth)成为用于调查可靠性的重要的指标。ΔVth越小，可靠性越高。这里，设栅极电压为+30V、漏极电压和源极电压为0V、压力温度为60℃、压力施加时间为1小时来进行PBT应力试验。
图3表示使下层H/N比变化而进行可靠性评价的结果，图4表示使上层H/N比变化而进行可靠性评价的结果。图3是横轴为下层H/N比、纵轴为ΔVth的曲线图，图4是横轴为上层H/N比、纵轴为ΔVth的曲线图。在图3所示的例子中，上层H/N比固定(约1.3)，在图4所示的例子中，下层H/N比固定(约1.6)。此外，在图3中，为了与具有层叠结构的栅极绝缘层(在图中标记为“GI层叠”)进行比较，还一并表示栅极绝缘层为单层的情况(在图中标记为“GI单层”)。
从图3可知，通过使下层H/N比为5.0以下，能够充分减小ΔVth(例如约5V以下)。此外，由图4可知，通过上层H/N比为2.0以下，能够充分减小ΔVth(例如约5V以下)。
如上所述，根据本发明的实施方式，既能够防止像素TFT10的导通，又能够充分减小ΔVth，因此，能够提高有源矩阵基板100(及液晶显示装置1000)的可靠性。
另外，从减小ΔVth的观点出发，下层H/N比更优选为2.5以下。因此，下层H/N比更优选为1.5以上且2.5以下。
同样地，从减小ΔVth的观点出发，上层H/N比更优选为1.3以下。因此，可以说上层H/N比更优选为0.9以上且1.3以下。
此外，在栅极绝缘层12的下层12l和上层12u的每一个中，氮相对于氧的原子数比典型地为0.1以下。
[有源矩阵基板100的制造方法]
以下，参照图5A～图8B，对有源矩阵基板100的制造方法的一个例子进行说明。图5A～图8B是表示有源矩阵基板100的制造工序的工序截面图。
首先，如图5A所示，在基板1上形成遮光层2。作为基板1，能够使用例如玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
遮光层2例如通过利用溅射法形成遮光膜(厚度：例如50nm以上且500nm以下)后，利用光刻工艺对遮光膜进行图案化而得到。作为遮光膜，例如可以使用含有选自铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)的元素的金属膜或以这些元素为成分的合金膜等。此外，也可以使用这些中包含多个膜的层叠膜。例如，可以使用具有钛膜-铝膜-钛膜的三层结构或钼膜-铝膜-钼膜的三层结构的层叠膜。此外，遮光膜不限于三层结构，也可以具有单层或两层结构、或者四层以上的层叠结构。在此，作为遮光膜，使用以具有10nm以上且100nm以下的厚度的Cu合金膜为下层、以具有100nm以上且500nm以下的厚度的Cu膜为上层的层叠膜。
接着，如图5B所示，以覆盖遮光层2的方式形成下部绝缘层(厚度：例如200nm以上且600nm以下)3。作为下部绝缘层3，可以适当使用氧化硅(SiO2)层、氮化硅(SiNx)层、氮氧化硅(SiOxNy；x＞y)层、氧氮化硅(SiNxOy；x＞y)层、氧化铝层或氧化钽层等。下部绝缘层3也可以具有层叠结构。在此，作为下部绝缘层3，例如使用CVD法，形成以氮化硅层(厚度：50～600nm)为下层、以氧化硅层(厚度：50～600nm)为上层的层叠膜。作为下部绝缘层3(在下部绝缘层3具有层叠结构的情况下，作为其最上层)，如果使用氧化硅层等氧化物膜，则能够通过氧化物膜减少之后形成的氧化物半导体层11的沟道区域11a产生的氧缺损，因此能够抑制沟道区域11a的低电阻化。
接着，如图5C所示，在下部绝缘层3之上形成有氧化物半导体层11。氧化物半导体层11例如通过利用溅射法形成氧化物半导体膜(厚度：例如15nm以上且200nm以下)后，用光刻工艺对氧化物半导体膜进行图案化而得到。氧化物半导体膜没有特别限定，例如是In-Ga-Zn-O系半导体膜。
之后，如图5D所示，在氧化物半导体层11之上形成栅极绝缘层12以及栅极13。具体而言，首先，以覆盖氧化物半导体层11的方式依次形成下层用氧化硅膜(厚度：例如20nm以上且200nm以下)、上层用氧化硅膜(厚度20nm以上且200nm以下)以及栅极用导电膜(厚度：例如50nm以上且500nm以下)。绝缘膜使用例如CVD法形成，栅极用导电膜例如可以使用溅射法形成。
下层用氧化硅膜及上层用氧化硅膜形成为，下层用氧化硅膜的H/N比为1.5以上且5.0以下，上层用氧化硅膜的H/N比为0.9以上且2.0以下，并且下层用氧化硅膜的H/N比大于上层用氧化硅膜的H/N比。在通过CVD法形成下层用氧化硅膜及上层用氧化硅膜的情况下，例如通过调整原料气体的流量比，能够控制下层用氧化硅膜及上层用氧化硅膜的H/N比。例如，在使用SiH4和N2O作为原料气体的情况下，如果提高SiH4相对于N2O的流量比SiH4/N2O，则可以增大H/N比。另外，控制H/N比的方法并不限定于原料气体的流量比的调整。下层用氧化硅膜的厚度与上层用氧化硅膜的厚度之间的关系没有特别限制。
在此，作为栅极用导电膜，使用以具有10nm以上且100nm以下的厚度的Cu合金膜为下层、以具有100nm以上且500nm以下的厚度的Cu膜为上层的层叠膜。
接着，通过使用未图示的抗蚀剂掩模，对栅极用导电膜进行图案化来形成栅极13。栅极用导电膜的图案化可以通过湿式蚀刻或干式蚀刻进行。
之后，使用上述抗蚀剂掩模，对下层用氧化硅膜及上层用氧化硅膜进行图案化，从而形成包含上层12u及下层12l的栅极绝缘层12。下层用氧化硅膜及上层用氧化硅膜的图案化例如可以通过干式蚀刻进行。另外，也可以在除去抗蚀剂掩模之后，将栅极13作为掩模，进行下层用氧化硅膜及上层用氧化硅膜的图案化。
在本工序中，使用同一掩模进行下层用氧化硅膜、上层用氧化硅膜以及栅极用导电膜的图案化，因此，栅极绝缘层12的侧面与栅极13的侧面在厚度方向上匹配。即，从基板面法线方向观察时，栅极绝缘层12的周缘与栅极13的周缘匹配。
接着，进行氧化物半导体层11的低电阻化处理。作为低电阻化处理，例如能够进行等离子体处理。由此，从基板面法线方向观察时，氧化物半导体层11中与栅极13和栅极绝缘层12不重叠的区域成为电阻率比与栅极13和栅极绝缘层12重叠的区域低的第一低电阻区域11b和第二低电阻区域11c。
在等离子体处理中，氧化物半导体层11中未被栅极13覆盖的部分暴露于还原性等离子体或含有掺杂元素的等离子体(例如氩等离子体)。由此，在氧化物半导体层11中的露出的部分的表面附近，电阻率降低，成为第一低电阻区域11b以及第二低电阻区域11c。氧化物半导体层11中的被栅极13遮蔽的部分不低电阻化而成为沟道区域11a。另外，低电阻化处理的方法及条件等例如记载于日本特开2008-40343号公报中。为了参考，将日本特开2008-40343号公报的公开内容全部援引于本说明书中。
接着，如图6A所示，形成覆盖栅极13及氧化物半导体层11的上部绝缘层4。作为上部绝缘层4，能够以单层或者层叠的方式形成氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等无机绝缘膜。无机绝缘层的厚度例如为100nm以上且500nm以下。若使用使氮化硅膜等氧化物半导体还原的绝缘膜来形成上部绝缘层4，则能够将氧化物半导体层11中与上部绝缘层4接触的区域(此处为第一低电阻区域11b和第二低电阻区域11c)的电阻率维持为较低，因此优选。在此，作为上部绝缘层4，例如使用CVD法，形成以氮化硅膜(厚度：50～600nm)为下层、以氧化硅膜为上层的层叠膜。另外，通过等离子体处理等低电阻化处理能够实现充分低的电阻率，因此上部绝缘层4(在层叠结构的情况下，上部绝缘层4的下层)也可以不是使氧化物半导体还原的绝缘膜。然后，例如通过干式蚀刻，在上部绝缘层4形成到达氧化物半导体层11的源极侧开口部4a以及漏极侧开口部4b。此时，也可以在源极侧开口部4a及漏极侧开口部4b以外的区域，根据需要形成在上部绝缘层4及下部绝缘层3两者上连续的开口部。
接着，如图6B所示，在上部绝缘层4上形成源极14和漏极15。在此，在上部绝缘层4上、源极侧开口部4a及漏极侧开口部4b内形成源极用导电膜(厚度：例如50nm以上且500nm以下)，进行源极用导电膜的图案化，由此得到源极14及漏极15。图案化可以通过干式蚀刻或湿式蚀刻进行。这样，能够得到像素TFT10。
作为源极用导电膜，例如可以使用选自铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)的元素或者以这些元素为成分的合金等。例如，也可以具有钛膜-铝膜-钛膜的三层结构、钼膜-铝膜-钼膜等三层结构等。另外，源极用导电膜不限于三层结构，也可以具有单层或两层结构或者四层以上的层叠结构。在此，作为源极用导电膜，使用以Ti膜(厚度：15nm以上且70nm以下)为下层、以Cu膜(厚度：200nm以上且400nm以下)为上层的层叠膜。
接着，如图7A所示，以覆盖像素TFT10的方式形成层间绝缘层5。在此，作为层间绝缘层5，依次形成无机绝缘层(厚度：例如100nm以上且400nm以下)5i和有机绝缘层(厚度：例如1μm以上且3μm以下，优选为2μm以上且3μm以下)5o。无机绝缘层5i的材料也可以与作为上部绝缘层4的材料例示的材料相同。在此，作为无机绝缘层5i，通过CVD法形成氮化硅层(厚度：例如200nm)。有机绝缘层5o例如由感光性树脂材料形成。通过使用感光性树脂材料形成树脂膜，进行曝光、显影，能够得到包括开口部的有机绝缘层5o。通过将该有机绝缘层5o作为掩模进行例如干式蚀刻，能够在无机绝缘层5i形成开口部，得到由有机绝缘层5o的开口部和无机绝缘层5i的开口部构成的像素接触孔5a。
接着，如图7B所示，形成像素电极PE以及触摸布线TL。首先，在层间绝缘层5上及像素接触孔5a内形成第一透明导电膜(厚度：例如20nm以上且300nm以下)。在此，例如通过溅射法形成铟-锡氧化物(ITO)膜作为第一透明导电膜。作为第一透明导电膜，可以使用铟-锌氧化物(IZO)膜或ZnO膜等。接着，在第一透明导电膜上形成触摸布线用金属膜。在此，作为触摸布线用金属膜，例如通过溅射法形成Cu膜(厚度：100nm以上且500nm以下)。之后，通过对触摸布线用金属膜及第一透明导电膜进行图案化，得到像素电极PE及触摸布线TL。触摸布线用金属膜及第一透明导电膜的图案化例如可以通过湿式蚀刻进行。
接着，如图8A所示，将残存在像素电极PE上的第一透明导电膜中成为保护电极层7的部分以外的部分通过光刻工艺除去。
接着，如图8B所示，在层间绝缘层5及像素电极PE上形成电介质层(厚度：例如50nm以上且500nm以下)6。电介质层6的材料也可以与作为无机绝缘层5i的材料例示的材料相同。在此，作为电介质层6，例如通过CVD法形成氮化硅膜。然后，例如通过干式蚀刻，在电介质层6形成接触孔6a。
接着，在电介质层6上形成公共电极CE，之后以覆盖公共电极CE的方式形成取向膜，从而得到图2所示的有源矩阵基板100。公共电极CE通过在电介质层6上形成第二透明导电膜(厚度：例如20nm以上且300nm以下)后，进行第二透明导电膜的图案化而得到。第二透明导电膜的材料可以与作为第一透明导电膜的材料例示的材料相同。这样，制造有源矩阵基板100。
[改变例]
在上述的说明中，作为显示模式，例示了FFS模式。FFS模式是在一方的基板设置一对电极而对液晶层施加横向电场的横向电场方式的显示模式。在横向电场方式中，液晶分子不从基板立起，因此与纵向电场方式相比，具有能够实现广视角的优点。
像素电极PE之上隔着电介质层6配置有公共电极CE的构成例如在日本特开2008-032899号公报以及日本特开2010-008758号公报中公开。此外，与此相反，也可以在公共电极CE之上隔着电介质层6配置像素电极PE。这样的构成例如在国际公开第2012/086513号中有记载。为了参考，将日本特开2008-032899号公报、日本特开2010-008758号公报和国际公开第2012/086513号的公开内容全部援引于本说明书中。
作为横向电场方式的显示模式，除了FFS模式以外，还已知IPS模式。本发明的实施方式的液晶显示装置也可以以IPS模式进行显示。此外，本发明的实施方式的液晶显示装置的有源矩阵基板也可以不具有公共电极CE。这样的有源矩阵基板可用于TN(TwistedNematic)模式、VA(Vertical Alignment)模式等液晶显示装置。VA模式、TN模式是利用夹着液晶层配置的一对电极对液晶层施加纵向电场的纵向电场方式的显示模式。
本发明的实施方式的液晶显示装置也可以不具有触摸传感器。
此外，本发明的实施方式的显示装置并不限定于液晶显示装置，也可以是其他显示装置，例如也可以是有机EL显示装置。有机EL显示装置具备设置在像素电极上的有机EL层。
[氧化物半导体]
氧化物半导体层11所包含的氧化物半导体可以是非晶氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴大体垂直于层面取向的结晶质氧化物半导体等。
氧化物半导体层11也可以具有两层以上的层叠结构。具有层叠构造的氧化物半导体层11可以包含非晶氧化物半导体层和结晶质氧化物半导体层，也可以包含结晶结构不同的多个晶体氧化物半导体层。此外，具有层叠结构的氧化物半导体层11也可以包含多个非晶态氧化物半导体层。在氧化物半导体层11具有包含上层和下层的两层结构的情况下，优选下层所含的氧化物半导体的能隙大于上层所含的氧化物半导体的能隙。但是，在这些层的能隙的差比较小的情况下，上层的氧化物半导体的能隙也可以大于下层的氧化物半导体的能隙。
非晶态氧化物半导体及上述各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载于日本特开2014-007399号公报中。为了参考，将日本特开2014-007399号公报的公开内容全部援引于本说明书中。
氧化物半导体层11可以包含例如In、Ga及Zn中的至少一种金属元素。在本实施方式中，氧化物半导体层11例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。此处，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这样的氧化物半导体层11能够由含有In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶态，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴大体垂直于层面取向的结晶质In-Ga-Zn-O系的半导体。
另外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如在上述的日本特开2014-007399号公报、日本特开2012-134475号公报、日本特开2014-209727号公报等中有所公开。为了参考，将日本特开2012-134475号公报和日本特开2014-209727号公报的公开内容全部援引于本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(超出a-SiTFT的20倍)和低漏电流(不到a-SiTFT的百分之一)，因此，可适宜地用作驱动TFT(例如，在包含多个像素的显示区域的周边，与显示区域相同基板上设置的驱动电路中所包含的TFT)和像素TFT(在像素中设置的TFT)。
氧化物半导体层11也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)及Zn(锌)的三元系氧化物。或者，氧化物半导体层11也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体等。
根据本发明的实施方式，能提高具备顶栅结构的氧化物半导体TFT的有源矩阵基板和显示装置的可靠性。本发明的实施方式适用于液晶显示装置、有机EL显示装置等各种显示装置。

Claims (8)

1.一种有源矩阵基板，其具有呈矩阵状排列的多个像素区域，其包括：
基板；
像素TFT，其由所述基板支承，并与所述多个像素区域的每一个像素区域对应设置；以及
像素电极，其配置于所述多个像素区域的每一个像素区域，并与所述像素TFT电连接，
所述有源矩阵基板的特征在于，
所述像素TFT为顶栅结构TFT，所述顶栅结构TFT具有氧化物半导体层、设置在所述氧化物半导体层之上的栅极绝缘层和以隔着所述栅极绝缘层与所述氧化物半导体层相对的方式配置的栅极，
所述栅极绝缘层由氧化硅形成，
所述栅极绝缘层包括与所述氧化物半导体层接触的下层和位于所述下层之上的上层，
将所述下层所含的氢相对于氮的原子数比称为下层H/N比，将所述上层所含的氢相对于氮的原子数比称为上层H/N比时，
所述下层H/N比为1.5以上且5.0以下，所述上层H/N比为0.9以上且2.0以下，所述下层H/N比大于所述上层H/N比。
2.根据权利要求1所述的有源矩阵基板，其特征在于，所述下层H/N比为1.5以上且2.5以下。
3.根据权利要求1或2所述的有源矩阵基板，其特征在于，所述上层H/N比为0.9以上且1.3以下。
4.根据权利要求1或2所述的有源矩阵基板，其特征在于，所述氧化物半导体层包含In-Ga-Zn-O系半导体。
5.根据权利要求4所述的有源矩阵基板，其特征在于，所述In-Ga-Zn-O系半导体包含结晶质部分。
6.一种显示装置，其特征在于，所述显示装置包括权利要求1至5中任一项所述的有源矩阵基板。
7.根据权利要求6所述的显示装置，其特征在于，所述显示装置为液晶显示装置，所述液晶显示装置具备：
相对基板，其被配置为与所述有源矩阵基板相对；以及
液晶层，其设置于所述有源矩阵基板与所述相对基板之间。
8.根据权利要求6所述的显示装置，其特征在于，所述显示装置是有机EL显示装置，所述有机EL显示装置具备设置在所述像素电极上的有机EL层。
CN202110227439.8A 2020-03-02 2021-03-01 有源矩阵基板和显示装置 Active CN113345914B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062983792P 2020-03-02 2020-03-02
US62/983792 2020-03-02

Publications (2)

Publication Number Publication Date
CN113345914A true CN113345914A (zh) 2021-09-03
CN113345914B CN113345914B (zh) 2023-06-23

Family

ID=77463160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110227439.8A Active CN113345914B (zh) 2020-03-02 2021-03-01 有源矩阵基板和显示装置

Country Status (2)

Country Link
US (1) US11557679B2 (zh)
CN (1) CN113345914B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7461988B2 (ja) 2022-06-22 2024-04-04 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024416A1 (en) * 2006-07-27 2008-01-31 Epson Imaging Devices Corporation Liquid crystal display device
US20110017995A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130092923A1 (en) * 2010-01-13 2013-04-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing the same
JP2016051775A (ja) * 2014-08-29 2016-04-11 豊田合成株式会社 Ｍｉｓ型半導体装置
US20170176791A1 (en) * 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2019096719A (ja) * 2017-11-22 2019-06-20 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4873528B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP5348521B2 (ja) 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20240025046A (ko) 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5725337B2 (ja) 2011-03-24 2015-05-27 ソニー株式会社 表示装置、表示装置の製造方法および電子機器
CN107591316B (zh) 2012-05-31 2021-06-08 株式会社半导体能源研究所 半导体装置
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101727108B1 (ko) 2014-12-31 2017-04-17 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치와 이의 제조방법
WO2017126603A1 (ja) 2016-01-20 2017-07-27 シャープ株式会社 タッチパネル一体型表示装置
JP6813967B2 (ja) 2016-06-30 2021-01-13 株式会社ジャパンディスプレイ 入力機能付き表示装置
CN110023887B (zh) 2016-11-21 2022-05-27 夏普株式会社 带触摸传感器的液晶显示装置及其驱动方法
KR20190062695A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024416A1 (en) * 2006-07-27 2008-01-31 Epson Imaging Devices Corporation Liquid crystal display device
US20110017995A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20130092923A1 (en) * 2010-01-13 2013-04-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing the same
JP2016051775A (ja) * 2014-08-29 2016-04-11 豊田合成株式会社 Ｍｉｓ型半導体装置
US20170176791A1 (en) * 2015-12-18 2017-06-22 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2019096719A (ja) * 2017-11-22 2019-06-20 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ

Also Published As

Publication number Publication date
CN113345914B (zh) 2023-06-23
US11557679B2 (en) 2023-01-17
US20210273107A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
US10558097B2 (en) Active matrix substrate and demultiplexer circuit
CN108140675B (zh) 半导体装置及其制造方法
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
US9613990B2 (en) Semiconductor device and method for manufacturing same
US10388676B2 (en) Active matrix substrate and method for producing same, and in-cell touch panel-type display device
US20200089064A1 (en) Display device
US9608008B2 (en) Active matrix substrate and method for producing same
US10950705B2 (en) Active matrix substrate
US10818766B2 (en) Active matrix substrate and liquid crystal display panel
CN113078167B (zh) 有源矩阵基板及其制造方法
US10283645B2 (en) Semiconductor device and method for manufacturing same
US20220262825A1 (en) Display device and manufacturing method thereof
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN110676263B (zh) 有源矩阵基板和有源矩阵基板的制造方法
CN109698205B (zh) 有源矩阵基板及其制造方法
US10141453B2 (en) Semiconductor device
CN113345914B (zh) 有源矩阵基板和显示装置
US20150129867A1 (en) Semiconductor device and method for manufacturing same
CN112051690B (zh) 有源矩阵基板及带触摸传感器的液晶显示装置
JP7461988B2 (ja) アクティブマトリクス基板および表示装置
US20220285405A1 (en) Active matrix substrate and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant