KR20190062695A - 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 - Google Patents

박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 Download PDF

Info

Publication number
KR20190062695A
KR20190062695A KR1020170161153A KR20170161153A KR20190062695A KR 20190062695 A KR20190062695 A KR 20190062695A KR 1020170161153 A KR1020170161153 A KR 1020170161153A KR 20170161153 A KR20170161153 A KR 20170161153A KR 20190062695 A KR20190062695 A KR 20190062695A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor layer
layer
hydrogen
gate insulating
Prior art date
Application number
KR1020170161153A
Other languages
English (en)
Inventor
지광환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170161153A priority Critical patent/KR20190062695A/ko
Priority to CN201811331343.0A priority patent/CN109841687A/zh
Priority to DE102018129304.6A priority patent/DE102018129304A1/de
Priority to JP2018218596A priority patent/JP6768048B2/ja
Priority to US16/199,945 priority patent/US10680117B2/en
Publication of KR20190062695A publication Critical patent/KR20190062695A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 기판 상의 산화물 반도체층, 상기 산화물 반도체층 상의 게이트 절연막, 상기 산화물 반도체층과 적어도 일부 중첩하는 상기 게이트 절연막 상의 게이트 전극, 상기 게이트 절연막 상의 수소 공급층, 상기 산화물 반도체층과 연결된 소스 전극 및 상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극을 포함하며, 상기 산화물 반도체층은 상기 게이트 전극과 중첩하는 채널부 및 상기 게이트 전극과 중첩하지 않는 연결부를 포함하며, 상기 연결부의 수소 농도는 상기 채널부의 수소 농도보다 높고, 상기 게이트 절연막은 상기 게이트 전극과 중첩하는 제1 영역 및 상기 게이트 전극과 중첩하지 않는 제2 영역을 포함하며, 상기 제2 영역의 수소 농도는 상기 제1 영역의 수소 농도보다 높은, 박막 트랜지스터를 제공한다.

Description

박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치{THIN FILM TRNASISTOR, METHOD FOR MANUFACTURING THE SAME AND DISPLAY DEVICE COMPRISING THE SAME}
본 발명은 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 박막 트랜지스터를 포함하는 표시장치에 관한 것이다.
트랜지스터는 전자 기기 분야에서 스위칭 소자(switching device)나 구동 소자(driving device)로 널리 사용되고 있다. 특히, 박막 트랜지스터(thin film transistor)는 유리 기판이나 플라스틱 기판 상에 제조될 수 있기 때문에, 액정표시장치(Liquid Crystal Display Device) 또는 유기 발광장치(Organic Light Emitting Device) 등과 같은 표시장치의 스위칭 소자로 널리 이용되고 있다.
박막 트랜지스터는, 액티브층을 구성하는 물질을 기준으로 하여, 비정질 실리콘이 액티브층으로 사용되는 비정질 실리콘 박막 트랜지스터, 다결정 실리콘이 액티브층으로 사용되는 다결정 실리콘 박막 트랜지스터, 및 산화물 반도체가 액티브층으로 사용되는 산화물 반도체 박막 트랜지스터로 구분될 수 있다.
짧은 시간에 비정질 실리콘이 증착되어 액티브층이 형성될 수 있으므로, 비정질 실리콘 박막 트랜지스터(a-Si TFT)는 제조 공정 시간이 짧고 생산 비용이 적게 드는 장점을 가지고 있다. 반면, 이동도(mobility)가 낮아 전류 구동 능력이 좋지 않고, 문턱전압의 변화가 발생하기 때문에, 비정질 실리콘 박막 트랜지스터는 능동 매트릭스 유기 발광 소자(AMOLED) 등에는 사용이 제한되는 단점을 가지고 있다.
다결정 실리콘 박막 트랜지스터(poly-Si TFT)는, 비정질 실리콘이 증착된 후 비정질 실리콘이 결정화되어 만들어진다. 다결정 실리콘 박막 트랜지스터의 제조 과정에서 비정질 실리콘이 결정화되는 공정이 필요하기 때문에, 공정 수가 증가하여 제조비용이 상승하며, 높은 공정 온도에서 결정화 공정이 수행되기 때문에, 다결정 실리콘 박막 트랜지스터는 대면적 장치에 적용되는 데에 어려움이 있다. 또한, 다결정 특성으로 인해, 다결정 실리콘 박막 트랜지스터의 균일도(Uniformity)를 확보하는 데 어려움이 있다.
비교적 낮은 온도에서 액티브층을 구성하는 산화물이 성막될 수 있고, 높은 이동도(mobility)를 가지며, 산소의 함량에 따라 큰 저항 변화를 가지기 때문에, 산화물 반도체 박막 트랜지스터(Oxide semiconductor TFT)는 원하는 물성이 용이하게 얻어질 수 있다는 장점을 가지고 있다. 또한, 산화물의 특성상, 산화물 반도체는 투명하기 때문에, 투명 디스플레이를 구현하는 데도 유리하다. 그러나, 산화물 반도체층을 박막 트랜지스터에 적용하기 위해, 소스 전극 및 드레인 전극과의 연결부 형성을 위한 별도의 도체화 공정이 필요하다.
[선행기술문헌]
[특허문헌]
1. 한국공개특허 10-2012-0090000호
2. 한국공개특허 10-2016-0114511호
본 발명의 일 실시예는, 게이트 절연막 상에 배치된 수소 공급층 및 수소에 의하여 도체화된 연결부를 갖는 산화물 반도체층을 포함하는 박막 트랜지스터를 제공하고자 한다.
본 발명의 다른 일 실시예는, 수소 처리 및 자외선 처리에 의해 형성된 연결부를 갖는 박막 트랜지스터를 제공하고자 한다.
본 발명의 또 다른 일 실시예는, 산화물 반도체층의 전체 면을 덮는 게이트 절연막을 포함하여, 산화물 반도체층의 손상이 방지된 박막 트랜지스터 및 그 제조방법을 제공하고자 한다.
본 발명의 또 다른 일 실시예는 수소 처리에 더하여 자외선 처리가 이루어짐으로써, 짧은 시간에 연결부를 도체화할 수 있는 박막 트랜지스터의 제조방법을 제공하고자 한다.
본 발명의 또 다른 일 실시예는 이러한 박막 트랜지스터를 포함하는 표시장치를 제공하고자 한다.
전술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예는, 기판 상의 산화물 반도체층, 상기 산화물 반도체층 상의 게이트 절연막, 상기 게이트 절연막 상의 게이트 전극, 상기 게이트 절연막 상의 수소 공급층, 상기 산화물 반도체층과 연결된 소스 전극 및 상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극을 포함하며, 상기 산화물 반도체층은 상기 게이트 전극과 중첩하는 채널부 및 상기 게이트 전극과 중첩하지 않는 연결부를 포함하며, 상기 연결부의 수소 농도는 상기 채널부의 수소 농도보다 높고, 상기 게이트 절연막은 상기 게이트 전극과 중첩하는 제1 영역 및 상기 게이트 전극과 중첩하지 않는 제2 영역을 포함하며, 상기 제2 영역의 수소 농도는 상기 제1 영역의 수소 농도보다 높은, 박막 트랜지스터를 제공한다.
상기 연결부는 상기 기판으로부터 상기 수소 공급층을 향하는 방향을 따라 수소 농도의 구배를 갖는다.
상기 연결부는 3 내지 6 원자%(at %)의 수소 농도를 갖는다.
상기 게이트 절연막은, 상기 기판 반대 방향의 상기 산화물 반도체층의 전체 면에 배치된다.
상기 게이트 절연막의 상기 제2 영역은, 두께 방향을 따라 수소 농도의 구배를 갖는다.
상기 제2 영역의 수소 농도는, 상기 기판으로부터 상기 수소 공급층을 향하는 방향을 따라 증가한다.
상기 수소 공급층은 상기 게이트 전극의 상부로 연장되어 있다.
상기 수소 공급층에 있어서, 상기 게이트 전극과 중첩되는 영역의 수소 농도는 상기 게이트 전극과 중첩되지 않는 영역의 수소 농도보다 높다.
상기 수소 공급층은 2 내지 10nm의 두께를 갖는다.
본 발명의 다른 일 실시예는, 기판 상에 산화물 반도체층을 형성하는 단계, 상기 산화물 반도체층 상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 상기 산화물 반도체층과 적어도 일부 중첩하는 게이트 전극을 형성하는 단계, 상기 게이트 절연막 상에 수소 공급층을 형성하는 단계, 상기 수소 공급층에 자외선을 조사하는 단계 및 상기 산화물 반도체층과 각각 연결되며 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는, 박막 트랜지스터의 제조방법을 제공한다.
상기 게이트 절연막은, 상기 산화물 반도체층의 전체 면 상에 형성된다.
상기 수소 공급층은 상기 게이트 전극의 상부로 연장되어 형성된다.
상기 수소 공급층은 실리콘 질화물에 의해 형성된다.
상기 자외선의 파장은 150 내지 300nm이다.
본 발명의 또 다른 일 실시예는, 기판, 상기 기판 상에 배치된 박막 트랜지스터 및 상기 박막 트랜지스터와 연결된 제1 전극을 포함하며, 상기 박막 트랜지스터는 상기 기판 상의 산화물 반도체층, 상기 산화물 반도체층 상의 게이트 절연막, 상기 게이트 절연막 상의 게이트 전극, 상기 게이트 절연막 상의 수소 공급층, 상기 산화물 반도체층과 연결된 소스 전극 및 상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극을 포함하며, 상기 산화물 반도체층은 상기 게이트 전극과 중첩하는 채널부 및 상기 게이트 전극과 중첩하지 않는 연결부를 포함하며, 상기 연결부의 수소 농도는 상기 채널부의 수소 농도보다 높고, 상기 게이트 절연막은 상기 게이트 전극과 중첩하는 제1 영역 및 상기 게이트 전극과 중첩하지 않는 제2 영역을 포함하며, 상기 제2 영역의 수소 농도는 상기 제1 영역의 수소 농도보다 높은, 표시장치를 제공한다.
본 발명의 일 실시예에 따르면, 게이트 절연막 상에 배치된 수소 공급층 및 자외선 조사에 의하여 연결부의 도체화가 가속되고 안정화된다. 따라서, 본 발명의 일 실시예에 따르면, 도체화 시간이 단축되며, 연결부가 높은 캐리어 농도 및 우수한 전기적 특성을 가질 수 있다. 또한, 게이트 절연막이 산화물 반도체층의 전체 면을 커버함에 따라, 산화물 반도체층의 손상이 방지되고, 게이트 전극과 산화물 반도체층 사이의 절연 불량이 방지된다.
상기와 같은 박막 트랜지스터를 포함하는 본 발명의 일 실시예에 따른 표시장치는 우수한 신뢰성 및 우수한 표시 특성을 가질 수 있다.
위에서 언급된 효과 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술된다. 이러한 기술 및 설명에 의해, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명이 특징 및 효과가 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 3은 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터의 단면도이다.
도 4a 내지 4j는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터의 제조 공정도이다.
도 5은 본 발명의 또 다른 일 실시예에 따른 표시장치의 개략적인 단면도이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 표시장치의 개략적인 단면도이다.
도 7a는 자외선 조사에 의한 산화물 반도체층의 도체화에 대한 개략도이고, 도 7b는 수소 도핑 및 자외선 조사에 의한 산화물 반도체층의 도체화에 대한 개략도이다.
도 8은 산화물 반도체층의 도체화 시간에 대한 그래프이다.
도 9는 수소 공급층에 포함된 Si-H 결합의 상대적인 양에 대한 그래프이다.
도 10a는 수소 함량이 측정된 각 영역을 도시한다.
도 10b는 수소 공급층의 각 영역별 상대적인 수소 함량을 도시한다.
도 10c는 게이트 절연막의 각 영역별 상대적인 수소 함량을 도시한다.
도 10d는 산화물 반도체층의 각 영역별 상대적인 수소 함량을 도시한다.
도 10e는 깊이에 따른 상대적인 수소 함량을 도시한다.
도 11a 및 11b는 문턱전압(Vth) 측정 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 구성 요소는 동일 참조 부호로 지칭될 수 있다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략된다.
본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이라는 표현이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소가 단수로 표현된 경우, 특별히 명시적인 기재 사항이 없는 한 복수를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이라는 표현이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수 있다.
공간적으로 상대적인 용어인 "아래(below, beneath)", "하부 (lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해 되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 마찬가지로, 예시적인 용어인 "위" 또는 "상"은 위와 아래의 방향을 모두 포함할 수 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이라는 표현이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시될 수도 있다.
이하에서는 본 발명의 일 실시예에 따른 박막 트랜지스터, 그 제조방법 및 표시장치를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터(100)의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터(100)는 기판(110) 상의 산화물 반도체층(130), 산화물 반도체층(130) 상의 게이트 절연막(120), 게이트 절연막(120) 상의 게이트 전극(140), 게이트 절연막(120) 상의 수소 공급층(125), 산화물 반도체층(130)과 연결된 소스 전극(150), 소스 전극(150)과 이격되어 산화물 반도체층(130)과 연결된 드레인 전극(160)을 포함한다.
기판(110)으로 유리 또는 플라스틱이 이용될 수 있다. 플라스틱으로 플렉서블 특성을 갖는 투명 플라스틱, 예를 들어, 폴리이미드가 이용될 수 있다.
도시되지 않았지만, 기판(110) 상에 버퍼층이 배치될 수 있다. 버퍼층은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 버퍼층은 산화물 반도체층(130)을 보호하며, 기판(110)의 상부를 평탄화할 수 있다.
산화물 반도체층(130)은 기판(110) 상에 배치된다. 산화물 반도체층(130)은 산화물 반도체 물질을 포함한다. 예를 들어, 산화물 반도체층(130)은 IZO(InZnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계 및 ITZO(InSnZnO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 당업계에 알려진 다른 산화물 반도체 물질에 의하여 산화물 반도체층(130)이 만들어질 수도 있다.
산화물 반도체층(130)은, 게이트 전극(140)과 중첩하는 채널부(131) 및 게이트 전극(140)과 중첩하지 않는 연결부(133a, 133b)를 포함한다. 연결부(133a, 133b)에서 산화물 반도체층(130)은 소스 전극(150) 및 드레인 전극(160)과 연결된다. 연결부(133a, 133b)는 소스 전극(150) 연결되는 제1 연결부(133a) 및 드레인 전극(160)과 연결되는 제2 연결부(133b)를 포함한다.
산화물 반도체층(130)의 채널부(131)는 게이트 전극(140)과 중첩하는 영역이며, 채널은 채널부(131)에 형성된다.
연결부(133a, 133b)는 게이트 전극(140)과 중첩하지 않는 영역에서, 산화물 반도체층(130)의 선택적 도체화에 의해 형성된다. 도체화를 위해, 수소 처리 및 자외선 처리가 이루어진다. 예를 들어, 채널부(131)가 마스킹(masking)된 상태에서, 채널부(131) 이외의 영역에 수소 처리 및 자외선 조사가 이루어져 연결부(133a, 133b)가 형성될 수 있다. 도 1을 참조하면, 게이트 전극(140)이 마스크 역할을 한다. 본 발명의 일 실시예에 따르면, 연결부(133a, 133b)의 수소 농도는 채널부(131)의 수소 농도보다 높다.
채널부(131)에 비해 높은 수소 농도를 갖는 연결부(133a, 133b)는 우수한 도전성 및 높은 이동도를 갖는다. 따라서, 연결부(133a, 133b)를 통해 산화물 반도체층(130)이 소스 전극(150) 및 드레인 전극(160)과 우수한 전기적 접촉을 할 수 있다. 이러한 연결부(133a, 133b)를 "도체화부"라고도 한다.
본 발명의 일 실시예에 따르면, 수소 공급층(125)에 의해 수소가 연결부(133a, 133b)에 공급된다. 도 1을 참고하면, 상부의 수소 공급층(125)으로부터 연결부(133a, 133b)로 수소가 제공되기 때문에, 수소 공급층(125) 쪽의 수소 농도가 기판(110) 쪽의 수소 농도보다 높다. 예를 들어, 연결부(133a, 133b)는 두께 방향을 따라 수소 농도의 구배를 갖는다. 보다 구체적으로, 연결부(133a, 133b)는 기판(110)으로부터 수소 공급층(125)을 향하는 방향(두께 방향)을 따라 수소 농도의 구배를 갖는다.
연결부(133a, 133b)는 3 내지 6 원자%(at %)의 수소 농도를 갖는다. 연결부(133a, 133b)의 수소 농도가 3 원자% 미만인 경우, 연결부(133a, 133b)의 도전성이 저하되어, 산화물 반도체층(130)과 소스 전극(150) 또는 드레인 전극(160) 사이의 전기적 특성이 저하될 수 있다. 반면, 연결부(133a, 133b)의 수소 농도가 6 원자%를 초과하는 경우, 과도한 수소 함량으로 인해 연결부(133a, 133b)의 전기적 안정성이 저하되며, 연결부(133a, 133b)에 포함되어 있던 수소가 채널부(131)로 침투되어 채널부(131)가 도체화될 수 있다.
연결부(133a, 133b)는, 원자수 기준으로 채널부(131) 대비 10 내지 1000 배의 수소 농도를 가질 수 있다. 이러한 수소 농도 차이에 의해 연결부(133a, 133b)는 채널부(131)보다 우수한 전기 전도성을 가질 수 있다.
산화물 반도체층(130) 상에 게이트 절연막(120)이 배치된다. 게이트 절연막(120)은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 게이트 절연막(120)은 단일막 구조를 가질 수도 있고, 다층막 구조를 가질 수도 있다.
본 발명의 일 실시에에 따르면, 게이트 절연막(120)은, 기판(110) 반대 방향의 산화물 반도체층(130)의 전체 면에 배치된다. 이하, 기판(110) 반대 방향의 산화물 반도체층(130)의 표면을 산화물 반도체층(130)의 제1 면(130a)라 한다.
도 1을 참조하면, 게이트 절연막(120)은 산화물 반도체층(130)을 포함하는 기판(110)의 전면에 배치될 수 있다. 그 결과, 산화물 반도체층(130)의 제1 면(130a)이 게이트 절연막(120)에 의하여 완전히 커버될 수 있다. 게이트 절연막(120)이 산화물 반도체층(130)의 제1 면(130a)을 완전히 커버하는 경우, 게이트 전극(140)과 산화물 반도체층(130) 사이의 절연 불량이 방지될 수 있다.
예를 들어 게이트 절연막(120)이 게이트 전극(140)과 마찬가지로 패터닝되는 경우, 게이트 전극(140) 형성 물질의 잔류물(residue) 또는 기타 불순물에 의하여 게이트 전극(140)과 산화물 반도체층(130) 사이에 누설 전류가 발생되거나, 게이트 전극(140)과 산화물 반도체층(130) 사이에 쇼트(short)가 발생될 수 있다.
본 발명의 일 실시예에 따르면, 게이트 절연막(120)이 산화물 반도체층(130)의 제1 면(130a)을 완전히 커버하기 때문에, 게이트 전극(140)과 산화물 반도체층(130) 사이의 누설전류 또는 쇼트가 방지되어 박막 트랜지스터(100)의 신뢰성이 확보된다. 특히, 게이트 절연막(120)의 두께가 얇아지더라도, 게이트 전극(140)과 산화물 반도체층(130) 사이의 누설전류 또는 쇼트가 발생되지 않아, 박막 트랜지스터의 박막화가 가능하며, 스위칭 특성이 향상된다.
게이트 절연막(120)은 게이트 전극(140)과 중첩하는 제1 영역(120a) 및 게이트 전극(140)과 중첩하지 않는 제2 영역(120b)을 포함한다. 본 발명의 일 실시예에 따르면 제2 영역(120b)의 수소 농도는 제1 영역(120a)의 수소 농도보다 높다.
도 1을 참고하면, 상부의 수소 공급층(125)으로부터 연결부(133a, 133b)로 수소가 제공되는 과정에서 게이트 절연막(120)에도 수소가 공급된다. 이 때, 제1 영역(120a)은 게이트 전극(140)에 의해 수소 공급층(125)으로부터 마스킹되기 때문에, 제2 영역(120b)보다 낮은 농도의 수소를 포함한다. 제2 영역(120b)에 있어서, 수소 공급층(125) 쪽의 수소 농도가 기판(110) 쪽의 수소 농도보다 높다. 예를 들어, 게이트 절연막(120)의 제2 영역(120b)은 두께 방향을 따라 수소 농도의 구배를 갖는다. 보다 구체적으로, 제2 영역(120b)의 수소 농도는, 기판(110)으로부터 수소 공급층(125)을 향하는 방향(두께 방향)을 따라 증가할 수 있다.
게이트 전극(140)은 게이트 절연막(120) 상에 배치된다. 구체적으로, 게이트 전극(140)은 산화물 반도체층(130)과 절연되어, 산화물 반도체층(130)과 적어도 일부 중첩한다. 보다 구체적으로, 게이트 전극(140)은 산화물 반도체층(130)의 채널부(131) 및 게이트 절연막(120)의 제1 영역(120a)과 중첩한다. 한편, 도 1에 도시된 바와 같이, 게이트 전극(140)이 산화물 반도체층(130) 위에 배치된 박막 트랜지스터(100)의 구조를 탑 게이트 구조 라고도 한다.
게이트 전극(140)은 알루미늄(Al)이나 알루미늄 합금과 같은 알루미늄 계열의 금속, 은(Ag)이나 은 합금과 같은 은 계열의 금속, 구리(Cu)나 구리 합금과 같은 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금과 같은 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 네오듐(Nd) 및 티타늄(Ti) 중 적어도 하나를 포함할 수 있다. 게이트 전극(140)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다층막 구조를 가질 수도 있다.
수소 공급층(125)은 게이트 절연막(120) 상에 배치된다. 본 발명의 일 실시예에 따르면, 수소 공급층(125)은 게이트 전극(140)의 상부로 연장되어 있다. 게이트 절연막(120) 상에 게이트 전극(140)이 형성된 후, 게이트 절연막(120)과 게이트 전극(140)을 포함하는 전체 면에 수소 공급층(125)이 형성될 수 있다. 이 경우, 별도의 패터닝 공정이나 마스크 사용 없이 수소 공급층(125)이 용이하게 형성될 수 있다. 수소 공급층(125)은 게이트 절연막(120)과 접촉하여 배치될 수 있다.
도 1을 참조하면, 수소 공급층(125)은 게이트 절연막(120)과 게이트 전극(140) 상에서 일체로 형성되어 있다. 보다 구체적으로, 수소 공급층(125)은 게이트 절연막(120)의 제2 영역(120b) 및 게이트 전극(140) 상에 배치되어 서로 연결되어 있다. 게이트 전극(140)은 게이트 절연막(120)의 제1 영역(120a)과 수소 공급층(125) 사이에 배치되어, 차단막 또는 마스크 역할을 한다.
수소 공급층(125)은 게이트 절연막(120) 보다 많은 양의 수소를 포함한다. 수소 공급층(125)은, 예를 들어, 실리콘 질화물로 된 막이다. 실리콘 질화물은 일반적으로 SiNx로 표현되며, 많은 양의 수소를 포함한다. 예를 들어, 실리콘 산화물과 비교하여 실리콘 질화물은 더 높은 농도로 수소를 포함한다. 따라서, 본 발명의 일 실시예에 따르면, 절연성을 가지면서도 많은 양의 수소를 포함하는 실리콘 질화물을 이용하여 수소 공급층(125)을 형성한다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 절연성을 가지면서 수소를 포함하는 다른 물질에 의하여 수소 공급층(125)이 만들어질 수도 있다.
수소 공급층(125)은 게이트 절연막(120)을 통하여 산화물 반도체층(130)에 수소를 공급한다. 보다 구체적으로, 수소 공급층(125)은 게이트 절연막(120)의 제2 영역(120b)을 통하여 산화물 반도체층(130)의 연결부(133a, 133b)에 수소를 공급한다. 이 때, 수소 공급층(125)의 두께가 2nm 미만인 경우, 수소 공급층(125)으로부터 제공되는 수소의 양이 충분하지 않아, 연결부(133a, 133b)가 충분히 도체화되지 않을 수 있다. 반면, 수소 공급층(125)의 두께가 10nm를 초과하는 경우, 수소 공급층(125)으로부터 과도하게 많은 양의 수소가 공급되어, 연결부(133a, 133b) 뿐만 아니라 채널부(131)까지 도체화될 수 있다. 따라서, 본 발명의 일 실시예에 따른 수소 공급층(125)은 2 내지 10nm의 두께를 갖는다. 수소 공급층의 두께를 2 내지 10nm로 조정됨으로써, 산화물 반도체층(130)의 연결부(133a, 133b)에 선택적으로 수소가 공급될 수 있다.
도 1을 참조하면, 게이트 전극(140)는 수소 공급층(125)의 수소가 이동하는 것을 차단하는 마스크 역할을 한다. 따라서, 게이트 전극(140)과 중첩하는 영역에서는, 하부에 위치하는 게이트 절연막(120)의 제1 영역(120a)으로 이동하는 수소의 양이 매우 적다. 따라서, 본 발명의 일 실시예에 따르면, 수소 공급층(125)에 있어서, 게이트 전극(140)과 중첩되는 영역의 수소 농도는 게이트 전극과 중첩되지 않는 영역의 수소 농도보다 높다.
게이트 전극(140) 상에 층간 절연막(170)이 배치된다. 층간 절연막(170)은 절연물질로 이루어진다. 구체적으로, 층간 절연막(170)은 유기물로 이루어질 수도 있고, 무기물로 이루어질 수도 있으며, 유기물층과 무기물층의 적층체로 이루어질 수도 있다.
층간 절연막(170) 상에 소스 전극(150) 및 드레인 전극(160)이 배치된다. 소스 전극(150)과 드레인 전극(160)은 서로 이격되어 각각 산화물 반도체층(130)과 연결된다. 소스 전극(150)과 드레인 전극(160)은 게이트 절연막(120), 수소 공급층(125) 및 층간 절연막(170)에 형성된 콘택홀을 통하여 각각 산화물 반도체층(130)과 연결된다.
소스 전극(150) 및 드레인 전극(160)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 소스 전극(150) 및 드레인 전극(160)은 각각 금속 또는 금속의 합금으로 된 단일층으로 이루어질 수도 있고, 2층 이상의 다중층으로 이루어질 수도 있다.
도 2는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터(200)의 단면도이다. 이하, 중복을 피하기 위하여, 이미 설명된 구성요소에 대한 설명은 생략된다.
도 2의 박막 트랜지스터(200)는, 도 1의 박막 트랜지스터(100)와 비교하여, 기판(110) 상의 광차단층(180) 및 광차단층(180) 상의 버퍼층(121)을 더 포함한다.
광차단층(180)은 산화물 반도체층(130)과 중첩한다. 광차단층(180)은 외부로부터 산화물 반도체층(130)으로 입사되는 광을 차단하여, 외부 입사 광에 의한 산화물 반도체층(130)의 손상을 방지한다. 광차단층(180)은 금속과 같은 전기 전도성 물질로 만들어질 수 있다.
광차단층(180) 상에 버퍼층(121)이 배치된다. 버퍼층(121)은 실리콘 산화물 및 실리콘 질화물 중 적어도 하나를 포함할 수 있다. 버퍼층(121)은 단일막으로 이루어질 수도 있고, 2개 이상의 막이 적층된 적층 구조를 가질 수도 있다. 버퍼층(121)은 우수한 절연성 및 평탄화 특성을 가지며, 산화물 반도체층(130)을 보호할 수 있다.
도 3은 본 발명의 또 다른 일 실시예에 따른 박막 트랜지스터(300)의 단면도이다.
도 3의 박막 트랜지스터(300)는, 도 2의 박막 트랜지스터(200)와 비교하여 드레인 전극(160)이 산화물 반도체층(130)뿐만 아니라 광차단층(180)과도 연결된다. 광차단층(180)은 도전성을 갖는다. 박막 트랜지스터(300)의 안정적인 구동을 위해, 드레인 전극(160)이 산화물 반도체층(130)과 연결된다.
도 3를 참조하면, 드레인 전극(160)은 버퍼층(121), 게이트 절연막(120), 수소 공급층(125)및 층간 절연막(170)에 형성된 콘택홀(CH3)을 통하여 광차단층(180)과 연결된다.
이하, 도 4a 내지 4j를 참조하여, 박막 트랜지스터(200)의 제조방법을 설명한다. 도 4a 내지 4j는 본 발명의 다른 일 실시예에 따른 박막 트랜지스터(200)의 제조 공정도이다.
도 4a를 참조하면, 기판(110) 상에 광차단층(180)이 형성된다.
기판(110)으로 유리가 사용될 수 있고, 구부리거나 휠 수 있는 플라스틱이 사용될 수도 있다. 기판(110)으로 사용되는 플라스틱의 예로, 폴리이미드가 있다. 폴리이미드가 기판(110)으로 사용되는 경우, 기판(110) 상에서 고온 공정이 이루어짐을 고려할 때, 고온에서 견딜 수 있는 내열성 폴리이미드가 사용될 수 있다.
플라스틱이 기판(110)으로 사용되는 경우, 플라스틱 기판이 유리와 같은 고 내구성 재료로 이루어진 캐리어 기판상에 배치된 상태에서, 증착, 식각 등의 공정이 진행될 수 있다.
광차단층(180)은 외부로부터 입사되는 광에 의한 산화물 반도체층(130)의 손상을 방지한다. 광차단층(180)은 빛을 반사하거나 흡수하는 물질로 만들어질 수 있는데, 예를 들어, 금속과 같은 전기 전도성 물질로 만들어질 수 있다.
도 4b를 참조하면, 광차단층(180)을 포함하는 기판(110) 상에 버퍼층(121)이 형성된다. 버퍼층(121)은 실리콘 산화물 또는 실리콘 질화물에 의하여 형성될 수 있다. 버퍼층(121)은 단일막 또는 다층막 구조를 가질 수 있다.
도 4c를 참조하면, 기판(110) 상에 산화물 반도체층(130)이 형성된다. 보다 구체적으로, 기판(110) 상의 버퍼층(121) 상에 산화물 반도체층(130)이 형성된다. 산화물 반도체층(130)은 산화물 반도체 물질로 만들어진다. 예를 들어, 산화물 반도체층(130)은 IZO(InZnO)계, IGO(InGaO)계, ITO(InSnO)계, IGZO(InGaZnO)계, IGZTO(InGaZnSnO)계, GZTO(GaZnSnO)계, GZO(GaZnO)계 및 ITZO(InSnZnO)계 산화물 반도체 물질 중 적어도 하나를 포함할 수 있다. 산화물 반도체층(130)은 증착 또는 스퍼터링에 의하여 형성될 수 있다.
도 4d를 참조하면, 산화물 반도체층(130) 상에 게이트 절연막(120)이 형성된다. 게이트 절연막(120)은 산화물 반도체층(130)의 전체 면 상에 형성된다. 도 4d를 참조하면, 게이트 절연막(120)이 산화물 반도체층(130) 표면을 완전히 커버하기 때문에, 게이트 전극(140)과 산화물 반도체층(130) 사이에서 누설전류 또는 쇼트 발생의 위험이 방지되어 박막 트랜지스터(100)의 신뢰성이 확보된다. 따라서, 게이트 절연막(120)이 얇은 두께를 가지더라도, 게이트 전극(140)과 산화물 반도체층(130) 사이의 누설전류 또는 쇼트가 방지될 수 있다.
도 4e를 참조하면, 게이트 절연막(120) 상에 게이트 전극(140)이 형성된다. 게이트 전극(140)은 산화물 반도체층(130)과 절연되어, 산화물 반도체층(130)과 적어도 일부 중첩한다.
도 4f를 참조하면, 게이트 절연막(120) 상에 수소 공급층(125)이 형성된다. 본 발명의 일 실시예에 따르면, 수소 공급층(125)은 게이트 전극(140)의 상부로 연장되어 형성된다. 수소 공급층(125)은 게이트 절연막(120)과 게이트 전극(140) 상에서 일체로 형성될 수 있다. 수소 공급층(125)은 게이트 절연막(120)에 접촉되어 형성될 수 있다.
수소 공급층(125)은 실리콘 질화물에 의해 형성될 수 있다. 게이트 절연막(120)과 게이트 전극(140)의 전체 면에 실리콘 질화물이 배치됨으로써 수소 공급층(125)이 형성될 수 있다. 수소 공급층(125) 형성을 위해, 증착, 스퍼터링, 코팅 등의 방법이 적용될 수 있다. 이 때, 별도의 패터닝 공정 또는 마스크 등이 사용되지 않기 때문에, 수소 공급층(125)으로 인해 공정 비용이 증가하지는 않는다.
수소 공급층(125)은 게이트 절연막(120) 보다 많은 양의 수소를 포함한다. 수소 공급층(125) 형성에 사용되는 실리콘 질화물은 일반적으로 SiNx로 표현되며, 실리콘 산화물에 비해 많은 양의 수소를 포함한다. 따라서, 수소 공급층(125)이 산화물 반도체층(130)의 연결부(133a, 133b)에 수소를 공급할 수 있다. 또한, 실리콘 질화물은 전기 절연성을 갖는다. 그러나, 본 발명의 일 실시예가 이에 한정되는 것은 아니며, 절연성을 가지면서 수소를 포함하는 다른 물질에 의하여 수소 공급층(125)이 만들어질 수도 있다.
수소 공급층(125)은 게이트 절연막(120)을 통하여 산화물 반도체층(130)에 수소를 공급한다. 이 때, 게이트 전극(140)은 게이트 절연막(120)과 수소 공급층(125) 사이에 배치되어, 수소 공급층(125)에서 발생된 수소가 산화물 반도체층(130)의 채널부로 주입되는 것을 방지하는 차단막 또는 마스크 역할을 한다.
보다 구체적으로, 수소 공급층(125)의 수소는 게이트 전극(140)과 중첩하지 않는 영역을 통해 산화물 반도체층(130) 쪽으로 이동한다. 보다 구체적으로, 게이트 절연막(120) 중 게이트 전극(140)과 중첩되지 않는 영역을 통해 수소가 이동한다. 그 결과, 게이트 전극(140)과 중첩하는 제1 영역(120a)보다 많은 양의 수소를 포함하는 제2 영역(120b)이 형성된다.
이와 같이, 수소 공급층(125)의 수소는 게이트 절연막(120)의 제2 영역(120b)을 통하여 산화물 반도체층(130)로 이동한다. 수소 공급층(125)으로부터 제공된 수소에 의해 산화물 반도체층(130)의 일부가 도체화되어 연결부(133a, 133b)가 형성된다.
수소 공급층(125)의 두께가 2nm 미만인 경우, 수소 공급층(125)으로부터 제공되는 수소의 양이 충분하지 않아, 연결부(133a, 133b)가 충분히 도체화되지 않을 수 있다. 반면, 수소 공급층(125)의 두께가 10nm를 초과하는 경우, 수소 공급층(125)으로부터 과도하게 많은 양의 수소가 공급되어, 연결부(133a, 133b) 뿐만 아니라 채널부(131)까지 도체화될 수 있다. 따라서, 본 발명의 일 실시예에 따른 수소 공급층(125)은 2 내지 10nm의 두께를 갖는다.
도 4g를 참조하면, 수소 공급층(125)에 자외선(L1)이 조사된다. 이 때, 게이트 전극(140)은 자외선을 차단하는 역할을 한다. 그 결과, 산화물 반도체층(130) 중 연결부(133a, 133b)에만 자외선이 조사될 수 있다. 자외선 조사에 의해 연결부(133a, 133b)에 산소 결함(Oxygen Vacancy)이 생길 수 있다.
본 발명의 일 실시예에 따르면, 수소 공급층(125)에 의해 제공되는 수소에 의하여 연결부(133a, 133b)가 도체화될 뿐만 아니라, 자외선 조사에 의한 산소 결함에 의해서도 연결부(133a, 133b)가 도체화된다. 이와 같이, 수소뿐만 아니라 자외선 조사에 의해 연결부(133a, 133b)가 도체화되기 때문에, 연결부(133a, 133b)의 도체화 시간이 감소될 수 있다.
자외선(L1)은 예를 들어, 150nm 내지 300nm의 파장을 가질 수 있다. 자외선의 파장이 150nm 미만인 경우, 과도하게 큰 자외선 에너지로 인해 산소 결함 외에 다른 반응이 유발되어 산화물 반도체층(130)의 안정성이 저하될 수 있다. 반면, 자외선의 파장이 300nm를 초과하는 경우, 자외선의 에너지가 낮아 자외선 조사 시간이 길어질 수 있다.
본 발명의 일 실시예에 따르면, 자외선(L1)은 30분 내지 1시간 동안 조사된다. 자외선(L1) 조사 시간이 30분 미만인 경우, 산소 결함이 충분히 발생되지 않아 연결부(133a, 133b)가 충분히 도체화되지 않을 수 있다. 반면, 자외선(L1) 조사 시간이 1간을 초과하더라도, 1시간 동안 자외선이 조사되는 경우와 비교하여 연결부(133a, 133b)의 도체화가 더 이상 진행되지 않기 때문에, 불필요하게 자외선 조사 시간을 증가시킬 필요가 없다.
도 4h를 참조하면, 수소 공급층(125)에 의한 수소 공급 및 자외선 조사에 의한 산화물 반도체층(130)의 선택적 도체화에 의해 연결부(133a, 133b)가 형성됨으로써, 채널부(131) 및 연결부(133a, 133b)를 갖는 산화물 반도체층(130)이 완성된다.
도 4i를 참조하면, 게이트 전극(140) 상에 층간 절연막(170)이 형성된다. 층간 절연막(170)은 유기물로 이루어질 수도 있고, 무기물로 이루어질 수도 있으며, 유기물층과 무기물층의 적층체로 이루어질 수도 있다.
도 4j를 참조하면, 층간 절연막(170) 상에 소스 전극(150)과 드레인 전극(160)이 형성된다. 소스 전극(150)과 드레인 전극(160)은 서로 이격되어 각각 산화물 반도체층(130)과 연결된다.
구체적으로, 층간 절연막(170), 수소 공급층(125) 및 게이트 절연막(120)의 일부가 식각되어 산화물 반도체층(130)의 일부를 노출시키는 적어도 2개의 콘택홀이 형성된 후, 소스 전극(150)과 드레인 전극(160)이 각각 형성됨으로써, 소스 전극(150)과 드레인 전극(160)이 각각 산화물 반도체층(130)과 연결될 수 있다.
소스 전극(150)은 제1 연결부(133a)에서 산화물 반도체층(130)과 연결되고, 드레인 전극(160)은 제2 연결부(133b)에서 산화물 반도체층(130)과 연결된다. 그 결과, 도 4j에 도시된 바와 같은 박막 트랜지스터(200)가 만들어진다.
도 5는 본 발명의 또 다른 일 실시예에 따른 표시장치(400)의 개략적인 단면도이다.
본 발명의 또 다른 일 실시예에 따른 표시장치(400)는 기판(110), 박막 트랜지스터(200) 및 박막 트랜지스터(200)와 연결된 유기 발광 소자(270)를 포함한다.
도 5에는 도 2의 박막 트랜지스터(200)를 포함하는 표시장치(400)가 도시되어 있다. 그러나, 본 발명의 또 다른 일 실시예가 이에 한정되는 것은 아니며, 도 1 및 도 3에 도시된 박막 트랜지스터들(100, 300)이 도 5의 표시장치(400)에 적용될 수도 있다.
도 5을 참조하면, 표시장치(400)는 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(200), 박막 트랜지스터(200)와 연결된 제1 전극(271)을 포함한다. 또한, 표시장치(400)는 제1 전극(271) 상에 배치된 유기층(272) 및 유기층(272) 상에 배치된 제2 전극(273)을 포함한다.
구체적으로, 기판(110)은 유리 또는 플라스틱으로 만들어질 수 있다. 기판(110)상에는 버퍼층(121)이 배치된다. 또한, 기판(110)과 버퍼층(121) 사이에는 광차단층(180)이 배치된다.
박막 트랜지스터(200)는 버퍼층(121) 상에 배치된다. 박막 트랜지스터(200)는 버퍼층(121) 상의 산화물 반도체층(130), 산화물 반도체층(130) 상의 게이트 절연막(120), 게이트 절연막(120) 상의 게이트 전극(140), 게이트 절연막(120) 상의 수소 공급층(125), 층간 절연막(170), 산화물 반도체층(130)과 연결된 소스 전극(150), 및 소스 전극(150)과 이격되어 산화물 반도체층(130)과 연결된 드레인 전극(160)을 포함한다. 산화물 반도체층(130)은, 게이트 전극(140)과 중첩하는 채널부(131) 및 게이트 전극(140)과 중첩하지 않는 연결부(133a, 133b)를 포함한다.
박막 트랜지스터(200) 상에 패시베이션층(191)이 배치될 수 있다. 패시베이션층(191)은 박막 트랜지스터(200)를 보호한다. 패시베이션층(191)은 생략될 수 있다.
평탄화막(190)은 패시베이션층(191) 상에 배치되어 기판(110)의 상부를 평탄화시킨다. 평탄화막(190)은 감광성을 갖는 아크릴 수지와 같은 유기 절연 물질로 이루어질 수 있지만, 반드시 그에 한정되는 것은 아니다.
제1 전극(271)은 평탄화막(190) 상에 배치된다. 제1 전극(271)은 평탄화막(190) 및 패시베이션층(191)에 구비된 콘택홀을 통해 박막 트랜지스터(200)의 드레인 전극(160)과 연결된다.
뱅크층(250)은 제1 전극(271) 및 평탄화막(190) 상에 배치되어 화소 영역 또는 발광 영역을 정의한다. 예를 들어, 뱅크층(250)이 복수의 화소들 사이의 경계 영역에 매트릭스 구조로 배치됨으로써, 화소 영역이 정의될 수 있다.
유기층(272)은 제1 전극(271) 상에 배치된다. 유기층(272)은 뱅크층(250) 상에도 배치될 수 있다. 즉, 유기층(272)은 화소 별로 분리되지 않고 인접하는 화소 사이에 서로 연결될 수 있다.
유기층(272)은 유기 발광층을 포함한다. 유기층(272)은 하나의 유기 발광층을 포함할 수도 있고, 상하로 적층된 2개의 유기 발광층 또는 그 이상의 유기 발광층을 포함할 수도 있다. 이러한 유기층(272)에서는 적색, 녹색 및 청색 중 어느 하나의 색을 갖는 광이 방출될 수 있으며, 백색(White) 광이 방출될 수도 있다.
제2 전극(273)은 유기층(272) 상에 배치된다.
제1 전극(271), 유기층(272) 및 제2 전극(273)이 적층되어 유기 발광 소자(270)가 이루어진다. 유기 발광 소자(270)는 표시장치(400)에서 광량 조절층 역할을 할 수 있다.
도시되지 않았지만, 유기층(272)이 백색(White) 광을 발광하는 경우, 개별 화소는 유기층(272)에서 방출되는 백색(White) 광을 파장 별로 필터링하기 위한 컬러 필터가 사용될 수 있다. 컬러 필터는 광의 이동경로 상에 배치된다. 유기층(272)에서 방출된 광이 하부의 기판(110) 방향으로 진행하는 소위 바텀 에미션(Bottom Emission) 방식인 경우에는 컬러 필터가 유기층(272)의 아래에 배치되고, 유기층(272)에서 방출된 광이 상부의 제2 전극(273) 방향으로 진행하는 소위 탑 에미션(Top Emission) 방식인 경우에는 컬러 필터가 유기층(272)의 위에 배치된다.
도 6은 본 발명의 또 다른 일 실시예에 따른 표시장치(500)의 개략적인 단면도이다.
도 6을 참조하면, 본 발명의 또 다른 일 실시예에 따른 표시장치(500)는 기판(110), 기판(110) 상에 배치된 박막 트랜지스터(200), 박막 트랜지스터(200)와 연결된 제1 전극(381)을 포함한다. 또한, 표시장치(500)는 제1 전극(381) 상의 액정층(382) 및 액정층(382) 상의 제2 전극(383)을 포함한다.
액정층(382)은 광량 조절층으로 작용한다. 이와 같이, 도 6에 도시된 표시장치(500)는 액정층(382)을 포함하는 액정 표시장치다.
구체적으로, 도 6의 표시장치(500)는, 기판(110), 박막 트랜지스터(200), 평탄화막(190), 제1 전극(381), 액정층(382), 제2 전극(383), 배리어층(320), 컬러필터(341, 342), 차광부(350) 및 대향 기판(310)을 포함한다.
기판(110)은 유리 또는 플라스틱으로 만들어질 수 있다. 기판(110)상에는 버퍼층(121)이 배치된다. 또한, 기판(110)과 버퍼층(121) 사이에는 광차단층(180)이 배치된다.
도 6을 참조하면, 박막 트랜지스터(200)는 기판(110) 상의 버퍼층(121) 상에 배치된다. 박막 트랜지스터(200)는 버퍼층(121) 상의 산화물 반도체층(130), 산화물 반도체층(130) 상의 게이트 절연막(120), 게이트 절연막(120) 상의 게이트 전극(140), 게이트 절연막(120) 상의 수소 공급층(125), 층간 절연막(170), 산화물 반도체층(130)과 연결된 소스 전극(150) 및 소스 전극(150)과 이격되어 산화물 반도체층(130)과 연결된 드레인 전극(160)을 포함한다. 산화물 반도체층(130)은, 게이트 전극(140)과 중첩하는 채널부(131) 및 게이트 전극(140)과 중첩하지 않는 연결부(133a, 133b)를 포함한다.
박막 트랜지스터(200) 상에 패시베이션층(191)이 배치된다. 패시베이션층(191)은 박막 트랜지스터(200)를 보호한다. 패시베이션층(191)은 생략될 수 있다.
평탄화막(190)은 패시베이션층(191) 상에 배치되어 기판(110)의 상부를 평탄화시킨다.
제1 전극(381)은 평탄화막(190) 상에 배치된다. 제1 전극(381)은 평탄화막(190) 및 패시베이션층(191)에 구비된 콘택홀(CH)을 통해 박막 트랜지스터(200)의 드레인 전극(160)과 연결된다.
대향 기판(310)은 기판(110)에 대향되어 배치된다.
대향 기판(310) 상에 차광부(350)가 배치된다. 차광부(350)는 복수의 개구부들을 갖는다. 복수의 개구부들은 화소 전극인 제1 전극(381)에 대응하여 배치된다. 차광부(350)는 개구부들을 제외한 부분에서의 광을 차단한다. 차광부(350)는 반드시 필요한 것은 아니며, 생략될 수도 있다.
컬러필터(341, 342)는 대향 기판(310) 상에 배치되며, 백라이트부(미도시)로부터 입사된 광의 파장을 선택적으로 차단한다. 구체적으로, 컬러필터(341, 342)는 차광부(350)에 의해 정의되는 복수의 개구부에 배치될 수 있다. 각각의 컬러필터(341, 342)는 적색, 녹색, 청색 중 어느 하나의 색을 표현할 수 있다. 각각의 컬러필터(341, 342)는 적색, 녹색, 청색 이외의 다른 색을 표현할 수도 있다.
컬러필터(341, 342)와 차광부(350) 상에 배리어층(320)이 배치될 수 있다. 배리어층(320)은 생략될 수 있다.
제2 전극(383)은 배리어층(320) 상에 배치된다. 예를 들어, 제2 전극(383)은 대향 기판(310)의 전면에 위치할 수 있다. 제2 전극(383)은 ITO 또는 IZO 등의 투명한 도전물질로 이루어질 수 있다.
제1 전극(381)과 제2 전극(383)은 대향되어 배치되며, 그 사이에 액정층(382)이 배치된다. 제2 전극(383)은 제1 전극(381)과 함께 액정층(382)에 전계를 인가한다.
기판(110)과 대향 기판(310) 사이의 마주보는 면들을 각각 해당 기판의 상부면으로 정의하고, 그 상부면들의 반대편에 위치한 면들을 각각 해당 기판의 하부면으로 정의할 때, 기판(110)의 하부면과 대향 기판(310)의 하부면에 각각 편광판이 배치될 수 있다.
이하, 실시예, 비교예 및 시험예를 참조하며, 본 발명을 보다 상세하게 설명한다.
[실시예 1]
유리로 된 기판(110) 상에 실리콘 산화물로 버퍼층(121)을 형성하였다. 버퍼층 상에 12nm 두께의 산화물 반도체층(130)을 형성하였다. 산화물 반도체층(130)은, 원자수 기준으로, 인듐(In), 갈륨(Ga) 및 아연(Zn)의 비가 1:1:1인 IGZO계 산화물 반도체 물질로 형성되었다. 산화물 반도체층(130) 상에 실리콘 산화물로 된 25nm 두께의 게이트 절연막(120)을 형성하였다. 게이트 절연막(120)은 산화물 반도체층(130)의 전체 면을 도포하도록 형성되었다. 다음, Mo/Ti의 합금으로 이루어진 30nm 두께의 게이트 전극(140)을 형성하고, 게이트 절연막(120)과 게이트 전극(140) 상에 실리콘 질화물로 된 수소 공급층(125)을 형성하였다. 수소 공급층(125) 형성을 위해 SiH4 가스와 NH3 가스가 사용되었다. 다음, 수소 공급층(125)에 168nm의 파장의 자외선을 45분간 조사하였다.
다음, 층간 절연막(170)을 형성하고, 층간 절연막(170) 상에 Mo/Ti 합금을 이용하여 30nm 두께의 소스 전극(150)과 드레인 전극(160)을 형성하여 박막 트랜지스터를 제조하였다.
[비교예 1]
수소 공급층(125)을 형성하지 않는다는 것을 제외하고, 실시예 1과 동일한 방법으로 박막 트랜지스터를 제조하고, 이를 비교예 1이라 하였다. 비교예 1에 따르면, 수소 공급층(125)을 형성하지 않고, 게이트 절연막(120)과 게이트 전극(140)에 168nm의 파장의 자외선을 45분간 조사하였다.
[비교예 2]
수소 공급층(125)을 형성하되, 수소 공급층(125)에 자외선을 조사하지 않은 것을 제외하고, 실시예 1과 동일한 방법으로 박막 트랜지스터를 제조하고, 이를 비교예 2라 하였다.
도 7a는 자외선 조사에 의한 산화물 반도체층(130)의 도체화에 대한 개략도이고, 도 7b는 수소 도핑 및 자외선 조사에 의한 산화물 반도체층(130)의 도체화에 대한 개략도이다.
도 7a를 참조하면, 산화물 반도체층(130)에 자외선을 조사하면, 산소 결함(Vo)이 발생되어 캐리어가 증가함으로써 산화물 반도체층이 도체화된다(비교예 1에 대응). 도 7b를 참조하면, 산화물 반도체층(130)에 수소를 공급하면서 자외선을 조사하면, 산소 결함(Vo)이 발생되어 캐리어가 증가될 뿐만 아니라, 수소에 의해서도 캐리어가 발생된다(실시예 1에 대응). 도 7b의 경우, 도 7a의 경우와 비교하여 산화물 반도체층(130)이 보다 더 효율적으로 도체화된다.
[시험예 1] 도체화 평가
도 8은 산화물 반도체층(130)의 도체화 시간에 대한 그래프이다. 도 8의 그래프에서, "A1"은 수소 공급층(125)을 형성하지 않고 자외선만을 조사한 비교예 1에 따른 산화물 반도체층(130)의 제1 연결부(133a)에서의 저항 변화를 나타내고, "A2"는 수소를 공급하면서 자외선을 조사한 실시예 1에 따른 산화물 반도체층(130)의 제1 연결부(133a)에서의 저항 변화를 나타낸다.
도 8을 참조하면, 수소를 공급하면서 자외선을 조사하는 경우(A2, 실시예 1), 자외선만 조사하는 경우(A1, 비교예 1)보다 빠른 시간 내에 제1 연결부(133a)가 도체화되는 것을 확인할 수 있다. 이와 같이, 수소를 공급하면서 자외선을 조사하는 경우, 연결부(133a, 133b)의 도체화 시간이 단축될 수 있으며, 연결부(133a, 133b)가 안정적으로 도체화될 수 있다.
[시험예 2] Si-H 결합 량의 변화
실시예 1의 박막 트랜지스터의 제조 과정에 있어서, 자외선 조사 전과 후 수소 공급층(125) 내에 포함된 Si-H의 결합의 상대적인 양을 측정하였다. 이 때, 적외선 분광분석기(FT-IR Spectrometer)가 사용되었다. 도 9는 수소 공급층(125)에 포함된 Si-H 결합의 상대적인 양에 대한 그래프이다.
도 9에서 "B1"은 자외선 조사 전 Si-H의 결합의 상대적인 양을 나타내고, "B2"는 자외선 조사 후 Si-H의 결합의 상대적인 양을 나타낸다. 도 9를 참조하면, 자외선 조사 후 수소 공급층(125) 내에 존재하는 Si-H의 결합의 양이 감소된 것을 확인할 수 있다. 이러한 결과로부터, 수소 공급층(125) 내에 존재하던 Si-H 결합이 자외선 조사에 의해 끊어지고, Si-H 결합이 끊어지면서 발생한 수소가 게이트 절연막(120)을 거쳐 산화물 반도체층(130)의 연결부(133a, 133b)로 이동한 것으로 확인된다.
[시험예 3] 수소 함량 측정
TOF-SIMS (Time of Flight Secondary Ion Mass Spectrometry, 비행 시간형 2차 이온 질량분석기)를 이용하여 실시예 1에 따른 박막 트랜지스터의 수소 공급층(125), 게이트 절연막(120) 및 산화물 반도체층(130)에 포함된 수소 함량을 측정하였다. 참고로, TOF-SIMS는 일정한 에너지를 가진 일차 이온을 고체 표면에 입사시킨 후 방출되어 나오는 이차이온을 분석하여 재료 표면을 구성하고 있는 원자나 이온을 분석하는 장치이다.
구체적으로, 실시예 1에 따른 박막 트랜지스터의 수소 공급층(125), 게이트 절연막(120) 및 산화물 반도체층(130)의 표면에 일정한 에너지를 가하면서 표면을 식각하고, 이 때 방출되는 이온을 분석하여, 각 영역에 포함된 수소 함량을 측정하였다.
도 10a는 수소 함량이 측정된 각 영역을 도시한다. 도 10b 내지 도 10e는 각 영역에서의 상대적인 수소 농도를 도시한다. 구체적으로, 도 10b 내지 도 10e에는, 자외선 조사 전 수소 농도(UV 조사 전) 및 자외선 조사 후 수소 농도(UV 조사 후)가 도시되어 있다.
도 10b는 수소 공급층(125)의 각 영역별 상대적인 수소 농도를 도시한다. 도 10b에서 영역 "1"은 제1 연결부(133a)와 중첩하는 영역이고, 영역 "2"는 게이트 전극(140) 또는 채널부(131)와 중첩하는 영역이고, 영역 "3"은 제2 연결부(133b)와 중첩하는 영역이다. 도 10b를 참조하면, 게이트 전극(140)이 수소 이동을 차단하는 마스크 역할을 하여, 게이트 전극(140)과 중첩하는 영역 "2"에서는 하부로의 수소 이동이 적다. 따라서, 수소 공급층(125)의 영역 "2"는 영역 "1" 및 영역 "3"에 비하여 높은 농도의 수소를 포함한다.
도 10c는 게이트 절연막(120)의 각 영역별 상대적인 수소 농도를 도시한다. 도 10c에서 영역 "4"은 제1 연결부(133a)와 중첩하는 영역이고, 영역 "5"는 게이트 전극(140) 또는 채널부(131)와 중첩하는 영역이고, 영역 "6"은 제2 연결부(133b)와 중첩하는 영역이다. 도 10c의 영역 "4" 및 영역 "6"은 게이트 절연막(120)의 제2 영역(120b)에 대응되고, 영역 "5"는 게이트 절연막(120)의 제1 영역(120a)에 대응된다. 도 10c를 참조하면, 게이트 절연막(120)의 제2 영역(120b)의 수소 농도는 제1 영역(120a)의 수소 농도보다 높다는 것을 확인할 수 있다.
도 10d는 산화물 반도체층(120)의 각 영역별 상대적인 수소 농도를 도시한다. 도 10d에서 영역 "7"은 제1 연결부(133a)이고, 영역 "8"는 채널부(131)이고, 영역 "9"은 제2 연결부(133b)이다. 도 10d를 참조하면, 연결부(133a, 133b)의 수소 농도는 채널부(131)의 수소 농도보다 높다는 것을 확인할 수 있다.
도 10e는 깊이에 따른 상대적인 수소 농도를 도시한다. 구체적으로, 도 10e는 제1 연결부(133a)와 중첩되는 영역에서의 수소 함량 측정 그래프로서, 가로축은 수소 공급층(125) 표면으로부터의 깊이(depth)를 나타낸다. 도 10e에서 "1"번 영역은 수소 공급층(125)의 두께 범위(d1)에 해당되고, "4"번 영역은 게이트 절연막(120)의 제2 영역(120b)의 두께 범위(d4)에 해당되고, "7"번 영역은 제1 연결부(133a)의 두께 범위(d7)에 해당된다. 세로축은 검출된 수소 원자수를 나타내며, 수소 농도에 대응된다. 도 10e를 참조하면, 게이트 절연막(120)의 제2 영역(120b) 및 산화물 반도체층(130)의 연결부(133a, 133b)는 두께 방향을 따라 수소 농도의 구배를 가지는 것을 확인할 수 있다. 이 때, 수소 농도는 기판(110)으로부터 수소 공급층(125)를 향하는 방향을 따라 증가한다.
[시험예 4] 캐리어 농도 측정
실시예 1 및 비교예 1에 따른 박막 트랜지스터를 이용하여, 제1 연결부의 전자 농도 및 수소 농도를 측정하였다. 그 결과, 실시예 1 및 비교예 1에 따른 박막 트랜지스터의 제1 연결부는 6 x 1019개/cm3의 전자 농도 및 약 6 원자%의 수소 농도를 가지는 반면, 비교예 1에 따른 박막 트랜지스터의 제1 연결부는 2 x 1019개/cm3의 전자 농도 및 약 2 원자%의 수소 농도를 가지는 것을 확인하였다. 이 결과로부터, 실시예 1에 따른 박막 트랜지스터의 제1 연결부(133a)가 비교예 1에 따른 박막 트랜지스터의 제1 연결부(133a)보다 우수한 도전성을 가짐을 확인할 수 있다.
[시험예 5] 문턱전압(Vth) 측정
실시예 1 및 비교예 2의 박막 트랜지스터에 대해 문턱전압(Vth)을 측정하였다. 문턱전압(Vth) 측정을 위해, -20V 내지 +20V 범위의 게이트 전압(Gate Voltage)을 인가하면서 드레인 전류(Drain Current)를 측정하였다. 소스 전극(150)과 드레인 전극(160) 사이에는 0.1V 및 10V의 전압이 인가되었다. 도 11a 및 11b에서, 10V는 소스 전극(150)과 드레인 전극(160) 사이에 10V의 전압이 인가될 때의 드레인 전류를 나타내고, 0.1V는 소스 전극(150)과 드레인 전극(160) 사이에 0.1V의 전압이 인가될 때의 드레인 전류를 나타낸다.
도 11a 및 11b는 문턱전압(Vth) 측정 그래프이다. 구체적으로, 도 11a 및 도 11b는 각각 비교예 2 및 실시예 1의 박막 트랜지스터에 대한 문턱전압(Vth) 측정 결과이다.
도 11a를 참조하면, 비교예 2의 박막 트랜지스터는 0.90 V의 문턱전압(Vth), 0.16의 s-팩터(s-factor), 0.33 cm2/Vs의 이동도를 가지며, 비교적 낮은 드레인 전류를 가지는 것으로 확인된다.
도 11b를 참조하면, 실시예 1에 따른 박막 트랜지스터의 경우, -0.25 V의 문턱전압(Vth), 0.16의 s-팩터(s-factor), 42.17 cm2/Vs의 이동도를 가지며, 비교적 높은 드레인 전류를 가지는 것으로 확인된다.
실시예 1에 따른 박막 트랜지스터의 경우 연결부(133a, 133b)의 도체화가 우수하여, 비교예 2의 박막 트랜지스터보다 큰 이동도를 가지며, 그에 따라 더 높은 드레인 전류를 가지는 것으로 확인된다.
이와 같이, 본 발명의 일 실시예에 따른 박막 트랜지스터는 우수한 성능을 갖는다. 또한, 이러한 박막 트랜지스터를 포함하는 본 발명의 일 실시예에 따른 표시장치 역시 우수한 표시 특성을 가질 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미, 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100, 200, 300: 박막 트랜지스터
110: 기판 120: 게이트 절연막
121: 버퍼층 125: 수소 공급층
130: 산화물 반도체층 131: 채널부
133a: 제1 연결부 133b: 제1 연결부
140: 게이트 전극 150: 소스 전극
160: 드레인 전극 170: 층간 절연막
180: 광차단층 190: 평탄화막
250: 뱅크층 270: 유기 발광 소자
271, 381: 제1 전극 272: 유기층
273, 383: 제2 전극 310: 대향 기판
341, 342: 컬러 필터 350: 차광부
382: 액정층 400, 500: 표시장치

Claims (15)

  1. 기판 상의 산화물 반도체층;
    상기 산화물 반도체층 상의 게이트 절연막;
    상기 게이트 절연막 상의 게이트 전극;
    상기 게이트 절연막 상의 수소 공급층;
    상기 산화물 반도체층과 연결된 소스 전극; 및
    상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극;을 포함하며,
    상기 산화물 반도체층은, 상기 게이트 전극과 중첩하는 채널부 및 상기 게이트 전극과 중첩하지 않는 연결부를 포함하며,
    상기 연결부의 수소 농도는 상기 채널부의 수소 농도보다 높고,
    상기 게이트 절연막은 상기 게이트 전극과 중첩하는 제1 영역 및 상기 게이트 전극과 중첩하지 않는 제2 영역을 포함하며,
    상기 제2 영역의 수소 농도는 상기 제1 영역의 수소 농도보다 높은,
    박막 트랜지스터.
  2. 제1항에 있어서,
    상기 연결부는 상기 기판으로부터 상기 수소 공급층을 향하는 방향을 따라 수소 농도의 구배를 갖는, 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 연결부는 3 내지 6 원자%(at %)의 수소 농도를 갖는, 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 게이트 절연막은, 상기 기판 반대 방향의 상기 산화물 반도체층의 전체 면에 배치된, 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 게이트 절연막의 상기 제2 영역은, 두께 방향을 따라 수소 농도의 구배를 갖는, 박막 트랜지스터.
  6. 제1항에 있어서,
    상기 제2 영역의 수소 농도는, 상기 기판으로부터 상기 수소 공급층을 향하는 방향을 따라 증가하는, 박막 트랜지스터.
  7. 제1항에 있어서,
    상기 수소 공급층은 상기 게이트 전극의 상부로 연장되어 있는, 박막 트랜지스터.
  8. 제1항에 있어서,
    상기 수소 공급층에 있어서, 상기 게이트 전극과 중첩되는 영역의 수소 농도는 상기 게이트 전극과 중첩되지 않는 영역의 수소 농도보다 높은, 박막 트랜지스터.
  9. 제1항에 있어서,
    상기 수소 공급층은 2 내지 10nm의 두께를 갖는, 박막 트랜지스터.
  10. 기판 상에 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 상기 산화물 반도체층과 적어도 일부 중첩하는 게이트 전극을 형성하는 단계;
    상기 게이트 절연막 상에 수소 공급층을 형성하는 단계;
    상기 수소 공급층에 자외선을 조사하는 단계; 및
    상기 산화물 반도체층과 각각 연결되며, 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는,
    박막 트랜지스터의 제조방법.
  11. 제10항에 있어서,
    상기 게이트 절연막은, 상기 산화물 반도체층의 전체 면 상에 형성되는, 박막 트랜지스터의 제조방법.
  12. 제10항에 있어서,
    상기 수소 공급층은 상기 게이트 전극의 상부로 연장되어 형성되는, 박막 트랜지스터의 제조방법.
  13. 제10항에 있어서,
    상기 수소 공급층은 실리콘 질화물에 의해 형성되는, 박막 트랜지스터의 제조방법.
  14. 제10항에 있어서,
    상기 자외선의 파장은 150 내지 300nm인, 박막 트랜지스터의 제조방법.
  15. 기판;
    상기 기판 상에 배치된 박막 트랜지스터; 및
    상기 박막 트랜지스터와 연결된 제1 전극;을 포함하며,
    상기 박막 트랜지스터는,
    상기 기판 상의 산화물 반도체층;
    상기 산화물 반도체층 상의 게이트 절연막;
    상기 게이트 절연막 상의 게이트 전극;
    상기 게이트 절연막 상의 수소 공급층;
    상기 산화물 반도체층과 연결된 소스 전극; 및
    상기 소스 전극과 이격되어 상기 산화물 반도체층과 연결된 드레인 전극;을 포함하며,
    상기 산화물 반도체층은, 상기 게이트 전극과 중첩하는 채널부 및 상기 게이트 전극과 중첩하지 않는 연결부를 포함하며,
    상기 연결부의 수소 농도는 상기 채널부의 수소 농도보다 높고,
    상기 게이트 절연막은 상기 게이트 전극과 중첩하는 제1 영역 및 상기 게이트 전극과 중첩하지 않는 제2 영역을 포함하며,
    상기 제2 영역의 수소 농도는 상기 제1 영역의 수소 농도보다 높은,
    표시장치.
KR1020170161153A 2017-11-29 2017-11-29 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 KR20190062695A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170161153A KR20190062695A (ko) 2017-11-29 2017-11-29 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN201811331343.0A CN109841687A (zh) 2017-11-29 2018-11-09 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示设备
DE102018129304.6A DE102018129304A1 (de) 2017-11-29 2018-11-21 Dünnschichttransistor, Verfahren zu seiner Herstellung und Anzeigevorrichtung, die ihn enthält
JP2018218596A JP6768048B2 (ja) 2017-11-29 2018-11-21 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置
US16/199,945 US10680117B2 (en) 2017-11-29 2018-11-26 Thin film transistor, method for manufacturing the same and display device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170161153A KR20190062695A (ko) 2017-11-29 2017-11-29 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Publications (1)

Publication Number Publication Date
KR20190062695A true KR20190062695A (ko) 2019-06-07

Family

ID=66442560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170161153A KR20190062695A (ko) 2017-11-29 2017-11-29 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Country Status (5)

Country Link
US (1) US10680117B2 (ko)
JP (1) JP6768048B2 (ko)
KR (1) KR20190062695A (ko)
CN (1) CN109841687A (ko)
DE (1) DE102018129304A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11594588B2 (en) 2020-04-22 2023-02-28 Samsung Display Co., Ltd. Display device for improving conductivity of active layer
US11997887B2 (en) 2019-09-03 2024-05-28 Samsung Display Co., Ltd. Display device and method of manufacturing display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
US11557679B2 (en) * 2020-03-02 2023-01-17 Sharp Kabushiki Kaisha Active matrix substrate and display device
KR20220096402A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732342B2 (en) * 2005-05-26 2010-06-08 Applied Materials, Inc. Method to increase the compressive stress of PECVD silicon nitride films
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
JP2007208079A (ja) * 2006-02-02 2007-08-16 Nec Electronics Corp 半導体装置およびその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
CN101330022B (zh) * 2007-06-20 2012-01-11 联华电子股份有限公司 制作高张力薄膜的方法及机台
JP5064289B2 (ja) * 2008-04-17 2012-10-31 パナソニック株式会社 半導体装置およびその製造方法
JP2010278393A (ja) * 2009-06-01 2010-12-09 Panasonic Corp 半導体装置及びその製造方法
CN102376754A (zh) * 2010-08-19 2012-03-14 中芯国际集成电路制造(上海)有限公司 半导体器件结构及制作该半导体器件结构的方法
CN102487009B (zh) * 2010-12-02 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种nmos器件源极和漏极的制作方法
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102779849B (zh) * 2011-05-09 2015-01-21 中芯国际集成电路制造(上海)有限公司 半导体器件和用于制造半导体器件的方法
US8829514B2 (en) * 2011-12-14 2014-09-09 E Ink Holdings Inc. Thin film transistor and method for manufacturing the same
CN103346089B (zh) * 2013-06-13 2016-10-26 北京大学深圳研究生院 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
KR102236129B1 (ko) * 2013-12-26 2021-04-02 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US10361290B2 (en) * 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
JP6601996B2 (ja) 2014-03-25 2019-11-06 株式会社小松製作所 飛翔体
CN105097710A (zh) * 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列基板及其制造方法
CN104681670A (zh) * 2015-03-10 2015-06-03 北京七星华创电子股份有限公司 太阳能电池表面钝化方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101818721B1 (ko) 2015-03-27 2018-02-21 에이피시스템 주식회사 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법
KR20160115398A (ko) * 2015-03-27 2016-10-06 에이피시스템 주식회사 히터 블록 및 기판 처리 장치
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
CN105845693A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN106449362B (zh) * 2016-10-10 2019-02-01 上海华力微电子有限公司 一种改善应力记忆工艺效果的方法
KR102012009B1 (ko) 2017-11-03 2019-08-19 주식회사 케이씨씨 연창 구조를 구비한 창틀 및 이를 포함하는 창호

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11997887B2 (en) 2019-09-03 2024-05-28 Samsung Display Co., Ltd. Display device and method of manufacturing display device
US11594588B2 (en) 2020-04-22 2023-02-28 Samsung Display Co., Ltd. Display device for improving conductivity of active layer

Also Published As

Publication number Publication date
US20190165184A1 (en) 2019-05-30
JP6768048B2 (ja) 2020-10-14
JP2019102809A (ja) 2019-06-24
DE102018129304A1 (de) 2019-05-29
US10680117B2 (en) 2020-06-09
CN109841687A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
JP6768048B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置
KR102418493B1 (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
US8952376B2 (en) Thin film transistor, and method of manufacturing the same
TWI623101B (zh) 半導體裝置及其製造方法
TWI538210B (zh) 半導體裝置及其製造方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20090078568A (ko) 표시 기판 및 이를 포함하는 표시 장치
CN104465783A (zh) 薄膜晶体管及其制造方法
JP6654770B2 (ja) 薄膜トランジスタ基板及び表示装置
JP6689355B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む表示装置
KR102578422B1 (ko) 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20220149647A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102436715B1 (ko) 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102487324B1 (ko) 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR101636146B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR102468509B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102586429B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102537352B1 (ko) 도핑된 산화물 반도체층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20170072438A (ko) 트랜지스터 표시판 및 그 제조 방법
JP2012190978A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination