JP2007208079A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007208079A JP2007208079A JP2006026207A JP2006026207A JP2007208079A JP 2007208079 A JP2007208079 A JP 2007208079A JP 2006026207 A JP2006026207 A JP 2006026207A JP 2006026207 A JP2006026207 A JP 2006026207A JP 2007208079 A JP2007208079 A JP 2007208079A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- stress
- manufacturing
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】従来の製造方法では、同一の絶縁膜内に引張応力と圧縮応力とが共存した半導体装置を得ることが困難であった。
【解決手段】本発明の一実施形態に係る製造方法は、nFET9およびpFET7をシリコン基板1に形成する工程と、nFET9およびpFET7の双方を覆うとともに、所定波長の光が照射されることにより応力値が変化する絶縁膜20を形成する工程と、絶縁膜20の部分12(第1部分)または部分10(第2部分)のうち何れか一方に上記光を照射することにより、部分12の応力値と部分10の応力値とを相異ならしめる工程とを含んでいる。
【選択図】図5
【解決手段】本発明の一実施形態に係る製造方法は、nFET9およびpFET7をシリコン基板1に形成する工程と、nFET9およびpFET7の双方を覆うとともに、所定波長の光が照射されることにより応力値が変化する絶縁膜20を形成する工程と、絶縁膜20の部分12(第1部分)または部分10(第2部分)のうち何れか一方に上記光を照射することにより、部分12の応力値と部分10の応力値とを相異ならしめる工程とを含んでいる。
【選択図】図5
Description
本発明は、半導体装置およびその製造方法に関する。
インターネットの急速な普及により、ネットワークサーバ等のIT関連デジタル機器に使用される半導体装置に対し、さらなる高集積化、高周波数化が要求されている。このような半導体装置においては近年、応力を加えることによりチャネルを歪ませ、トランジスタの移動度を高めるといった方法が検討されている。nチャネル型電界効果トランジスタ(以下、nFETと記す)の場合、チャネルと平行方向に引張り応力を加えて歪ませることによりドレイン電流が向上することが知られている。pチャネル型電界効果トランジスタ(以下、pFETと記す)の場合、チャネルと平行方向に圧縮応力を加えて歪ませることによりドレイン電流が向上することが知られている。
この現象を利用してnFETおよびpFETの両方のトランジスタの電流特性を向上させるいくつかの提案がなされている。例えば、特許文献1に記載されている半導体装置においては、電界効果トランジスタの上面に形成した絶縁膜の応力を利用している。特に、nFETの上面に形成した絶縁膜の応力値とpFETの上面に形成した絶縁膜の応力値とを相異なるものにすることにより、nFETおよびpFETの両方でドレイン電流を向上させることができる。
このようにnPET上とpFET上とで応力値が相異なる絶縁膜を備える半導体装置は、従来、次のように製造されていた。はじめに、シリコン基板上にnFETおよびpFETを形成する。次に、nFETおよびpFETの両方の上面に絶縁膜を成膜する。次に、nFETの上面に位置する絶縁膜にのみマスクを形成した後、絶縁膜にアルゴン等の不活性元素をイオン注入する。それにより、pFETの上面に位置する絶縁膜の応力値を変化させる。最後に、マスクを除去することにより、上記半導体装置が得られる。
特開2005−57301号公報
上述のように、従来の半導体装置の製造方法においては、nPET上とpFET上とで絶縁膜の応力値を相異ならしめるための手法として、絶縁膜に不活性元素をイオン注入するという手法が採られていた。すなわち、この手法は、イオン注入によってpFET上の絶縁膜の引張応力を緩和し、それによりpFET上の絶縁膜の応力をnFET上の絶縁膜のそれよりも圧縮応力側に変化させるというものである。しかしながら、この変化は応力緩和によるものであるが故に、引張応力を圧縮応力に転じさせることまではできない。それゆえ、従来の製造方法では、同一の絶縁膜内に引張応力と圧縮応力とが共存した半導体装置を得ることが困難であった。
本発明による半導体装置の製造方法は、nチャネル型電界効果トランジスタおよびpチャネル型電界効果トランジスタを半導体基板に形成するトランジスタ形成工程と、上記nチャネル型電界効果トランジスタおよび上記pチャネル型電界効果トランジスタの双方を覆うとともに、所定波長の光が照射されることにより応力値が変化する絶縁膜を形成する絶縁膜形成工程と、上記絶縁膜の上記nチャネル型電界効果トランジスタ上に形成された部分である第1部分または上記pチャネル型電界効果トランジスタ上に形成された部分である第2部分のうち何れか一方に上記光を照射することにより、上記第1部分の応力値と上記第2部分の応力値とを相異ならしめる光照射工程と、を含むことを特徴とする。
この製造方法では、絶縁膜形成工程において、所定波長の光が照射されることにより応力値が変化する絶縁膜が形成される。そして、光照射工程においては、上記絶縁膜のうちnFET上に形成された部分(第1部分)またはpFET上に形成された部分(第2部分)の一方にのみ上記光が照射される。すると、第1部分および第2部分のうち光が照射された方の応力値が変化し、それにより第1部分と第2部分とで応力値が相異なることとなる。かかる手法によれば、引張応力を圧縮応力に転じさせたり、圧縮応力を引張応力に転じさせたりすることも可能である。したがって、同一の絶縁膜内に引張応力と圧縮応力とが共存した半導体装置を容易に製造することが可能となる。
また、本発明による半導体装置は、半導体基板と、上記半導体基板に設けられたnチャネル型電界効果トランジスタおよびpチャネル型電界効果トランジスタと、上記nチャネル型電界効果トランジスタおよび上記pチャネル型電界効果トランジスタの双方を覆う一体の絶縁膜と、を備え、上記絶縁膜の上記nチャネル型電界効果トランジスタ上に設けられた部分である第1部分の応力は、引張応力であり、上記絶縁膜の上記pチャネル型電界効果トランジスタ上に設けられた部分である第2部分の応力は、圧縮応力であることを特徴とする。
この半導体装置においては、一体の絶縁膜がnFETおよびpFETの双方を覆っている。そして、その絶縁膜の応力値は、nFET上に設けられた部分(第1部分)とpFET上に設けられた部分(第2部分)とで相異なる。具体的には、第1部分の応力は引張応力であり、その一方で第2部分の応力は圧縮応力である。したがって、nFETおよびpFETのそれぞれにおいて、優れた電流特性を得ることができる。
本発明によれば、同一の絶縁膜内に引張応力と圧縮応力とが共存した半導体装置およびその製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
(第1実施形態)
図1は、本発明による半導体装置の第1実施形態を示す断面図である。半導体装置100は、シリコン基板1(半導体基板)と、シリコン基板1に設けられたnチャネル型電界効果トランジスタ(nFET)9およびpチャネル型電界効果トランジスタ(pFET)7と、nFET9およびpFET7の双方を覆う一体の絶縁膜20と、を備えている。
図1は、本発明による半導体装置の第1実施形態を示す断面図である。半導体装置100は、シリコン基板1(半導体基板)と、シリコン基板1に設けられたnチャネル型電界効果トランジスタ(nFET)9およびpチャネル型電界効果トランジスタ(pFET)7と、nFET9およびpFET7の双方を覆う一体の絶縁膜20と、を備えている。
pFET7は、ソース・ドレイン領域として機能するp型不純物層3、ゲート絶縁膜4、サイドウォール5、およびゲート電極6を含んでいる。また、nFET9は、ソース・ドレイン領域として機能するn型不純物層8、ゲート絶縁膜4、サイドウォール5、およびゲート電極6を含んでいる。これらのpFET7およびnFET9は、素子分離領域2によって互いに隔離されている。素子分離領域2は、例えばSTI(Shallow Trench Isolation)である。
絶縁膜20のnFET9上に設けられた部分12(第1部分)の応力と、絶縁膜20のpFET7上に設けられた部分10(第2部分)の応力とは、相異なる。具体的には、部分12および部分10は共に圧縮応力を有しているが、部分12は部分10よりも引張応力側にある。ここで、部分12および部分10の応力は、それぞれ引張応力および圧縮応力であることが好ましい。
絶縁膜20は、所定波長の光が照射されることにより当該絶縁膜20中での濃度が変化する特定元素を含んでいる。また、絶縁膜20において、部分12での特定元素の濃度と部分10での特定元素の濃度とは、相異なる。本実施形態においては、部分12での特定元素の濃度の方が、部分10でのそれよりも低い。絶縁膜20に上記光が照射されると、照射された部分で特定元素の濃度が変化し、それによりその部分の応力値が変化する。ここで、特定元素としては、例えば水素が挙げられる。特定元素が水素の場合、上記光としては、例えば紫外光(UV光)を用いることができる。
図2〜図5を参照しつつ、本発明による半導体装置の製造方法の第1実施形態として、半導体装置100の製造方法の一例を説明する。概括すると、この製造方法は、下記工程(a)〜(c)を含むものである。
(a)nFET9およびpFET7をシリコン基板1に形成する工程(トランジスタ形成工程)
(b)nFET9およびpFET7の双方を覆うとともに、所定波長の光が照射されることにより応力値が変化する絶縁膜20を形成する工程(絶縁膜形成工程)
(c)絶縁膜20の部分12または部分10のうち何れか一方に上記光を照射することにより、部分12の応力値と部分10の応力値とを相異ならしめる工程(光照射工程)
(a)nFET9およびpFET7をシリコン基板1に形成する工程(トランジスタ形成工程)
(b)nFET9およびpFET7の双方を覆うとともに、所定波長の光が照射されることにより応力値が変化する絶縁膜20を形成する工程(絶縁膜形成工程)
(c)絶縁膜20の部分12または部分10のうち何れか一方に上記光を照射することにより、部分12の応力値と部分10の応力値とを相異ならしめる工程(光照射工程)
より詳細に説明すると、まず、シリコン基板1に素子分離領域2を形成する。その後、シリコン基板1にnFET9およびpFET7を形成する(図2)。次に、nFET9およびpFET7の上面に、圧縮応力を有する絶縁膜20を成膜する(図3)。
絶縁膜20としてSiN膜を用いる場合を例にとって、絶縁膜20を形成する方法の一例を説明する。SiN膜は、CVD(Chemical Vapor Deposition)法等により成膜する。原料ガスとしては、シラン[SiH4]、メチルシラン[Si(CH3)4]、アンモニア[NH3]、窒素[N2]、アルゴン[Ar]および水素[H2]等からなる群の中から選ばれる2種類以上のガスを使用する。また、成膜温度は200℃〜500℃とし、水素を過剰に含むSiN膜を10nm〜200nmの膜厚になるように成膜する。すなわち、本例において上記特定元素は、水素である。
続いて、pFET7上にマスク11を形成する。マスク11は、上記光(本例ではUV光)を遮断する。マスク11の材料としては、例えばアモルファスカーボンが挙げられる(図4)。その状態で、UV光照射およびアニール処理を、200℃〜500℃の温度範囲で、1分〜60分程度実行する(図5)。同図においては、UV光照射およびアニール処理の様子を模式的に矢印13で示している。このとき、絶縁膜20の上記部分12および上記部分10のうち、マスク11で覆われていない方の部分12にのみUV光が照射される。
照射するUV光のエネルギーは、絶縁膜20(の部分12)中の水素に含まれる電子を遷移させて、絶縁膜20と水素との反結合状態を得るのに等しいエネルギーとする。そうすることにより、絶縁膜20と水素とを反結合状態にし、水素を絶縁膜20から脱離させることができる。水素の脱離が起こると、絶縁膜20の組成が変化することにより、応力値の変化が起こる。このため、本例においては、部分12の応力が引張応力側に変化する。このとき、部分12の応力および部分10の応力がそれぞれ引張応力および圧縮応力となるようにすることが好ましい。
その後、マスク11を除去することにより、図1に示した半導体装置100が得られる。ここで、マスク11としてアモルファスカーボンを利用した場合、マスク11は、例えば、酸素プラズマ等によるエッチングで除去することができる。
本実施形態の効果を説明する。絶縁膜形成工程において、所定波長の光が照射されることにより応力値が変化する絶縁膜20が形成される。そして、光照射工程においては、絶縁膜20の部分12および部分10のうち、nFET9上に形成された部分12にのみ上記光が照射される。すると、部分12の応力値が変化し、それにより部分12と部分10とで応力値が相異なることとなる。かかる手法によれば、圧縮応力を引張応力に転じさせることも可能である。したがって、同一の絶縁膜内に引張応力と圧縮応力とが共存した半導体装置を容易に製造することが可能となる。
部分12および部分10の応力がそれぞれ引張応力および圧縮応力である場合、nFET9およびpFET7のそれぞれにおいて、特に優れた電流特性を得ることができる。
絶縁膜20は、所定波長の光の照射により絶縁膜20中での濃度が変化する特定元素を含んでいる。これにより、絶縁膜20の応力値を容易に変化させることができる。実際、シリコン基板1においては、部分12と部分10とで特定元素の濃度が相異なっており、それにより応力値も相異なっている。水素は、かかる性質を有する特定元素として好適に用いることができる。
光照射工程においては、絶縁膜20の部分10をマスク11で覆った状態で、光の照射を行っている。これにより、部分12または部分10のうち何れか一方に光を照射する工程を、容易に実現することができる。アモルファスカーボンは、UV光を遮断するマスク11の材料として好適に用いることができる。
図6および図7を参照しつつ、所定波長の光の照射により絶縁膜の応力値が変化する機構を説明する。本説明では、所定波長の光がUV光であり、特定元素が水素である場合を例にとることにする。
図6は、絶縁膜にUV光照射およびアニール処理を施す前(線C1)と後(線C2)でそれぞれ、フーリエ変換赤外分光(FTIR)測定をした結果を示すグラフである。グラフの縦軸および横軸は、それぞれ吸収度[任意スケール]および波数[cm−1]を表している。絶縁膜としては、水素を過剰に含むものを用いた。このグラフを見ると、UV光の照射後、水素起因のスペクトル強度(点線C3で囲まれた部分を参照)が減少していることから、UV光照射により絶縁膜から水素が脱離したことが分かる。
すなわち、絶縁膜とその中の特定元素とが反結合状態をとるために必要なエネルギーを有する光を絶縁膜の上面から照射することにより、かかる反結合状態を誘起して絶縁膜から特定元素を脱離させることができるのである。
図7は、UV光照射の前(左側の2本の棒グラフ)と後(右側の2本の棒グラフ)とでそれぞれ、応力値を測定した結果を示すグラフである。縦軸は、引張応力の応力値[GPa]を表している。応力値は、例えば、SiN等のアモルファス膜の場合、レーザ光を照射したときの反射角から求められるウエハの反り(すなわち曲率半径)に基づいて算出することができる。詳細には、まず、被測定試料にレーザ光を照射する。膜付きウエハでは、膜からの応力により基板の変形(反り)が生じているため、照射されたレーザ光は反り量に応じたある反射角で反射される。上記レーザ光の照射・反射角測定をウエハの端から端までスキャンする。この結果から、ウエハ全体の反り量を求める。膜を付ける前にも同じ測定をしておくことで、成膜前後での反り量の変化を求める。この値を、成膜後の試料の曲率半径に変換する。得られた曲率半径から、下記式(Stoneyの式)で薄膜の応力σを算出する。
σ=(E・hs 2)/{6(1−γ)r・hf}
ここで、E:基板のヤング率、hs:基板の厚さ、γ:基板のポアソン比、r:曲率半径、hf:薄膜の膜厚である。
σ=(E・hs 2)/{6(1−γ)r・hf}
ここで、E:基板のヤング率、hs:基板の厚さ、γ:基板のポアソン比、r:曲率半径、hf:薄膜の膜厚である。
このグラフから、UV光の照射によって絶縁膜の応力値が変化したことが分かる。このように、UV光照射による絶縁膜の組成変化によって、応力値を変化させることができるのである。また、特定元素や光照射条件等を適宜選択することにより、引張応力を圧縮応力に転じさせたり、圧縮応力を引張応力に転じさせたりできる。
(第2実施形態)
図8は、本発明による半導体装置の第2実施形態を示す断面図である。半導体装置200は、シリコン基板1、nFET9、pFET7、および絶縁膜20を備えている。これらのうち、シリコン基板1、nFET9およびpFET7の構成は、図1で説明したとおりである。
図8は、本発明による半導体装置の第2実施形態を示す断面図である。半導体装置200は、シリコン基板1、nFET9、pFET7、および絶縁膜20を備えている。これらのうち、シリコン基板1、nFET9およびpFET7の構成は、図1で説明したとおりである。
絶縁膜20の部分12の応力と部分10の応力とは、相異なる。具体的には、部分12および部分10は共に引張応力を有しているが、部分10は部分12よりも圧縮応力側にある。ここで、部分12および部分10の応力は、それぞれ引張応力および圧縮応力であることが好ましい。
本実施形態においても絶縁膜20は、所定波長の光が照射されることにより当該絶縁膜20中での濃度が変化する特定元素を含んでいる。また、絶縁膜20において、部分12での特定元素の濃度と部分10での特定元素の濃度とは、相異なる。本実施形態においては、部分10での特定元素の濃度の方が、部分12でのそれよりも低い。
図9〜図12を参照しつつ、本発明による半導体装置の製造方法の第2実施形態として、半導体装置200の製造方法の一例を説明する。この製造方法も、上記工程(a)〜(c)を含むものである。
より詳細に説明すると、まず、シリコン基板1に素子分離領域2を形成する。その後、シリコン基板1にnFET9およびpFET7を形成する(図9)。次に、nFET9およびpFET7の上面に、引張応力を有する絶縁膜20を成膜する(図10)。絶縁膜20は、半導体装置100の場合と同様の方法により形成することができる。
続いて、nFET9上にマスク11を形成する。(図11)。その状態で、UV光照射およびアニール処理を実行することにより、部分10の応力を圧縮応力側に変化させる(図12)。このとき、部分12の応力および部分10の応力がそれぞれ引張応力および圧縮応力となるようにすることが好ましい。その後、マスク11を除去することにより、図8に示した半導体装置200が得られる。
本実施形態の効果を説明する。絶縁膜形成工程において、所定波長の光が照射されることにより応力値が変化する絶縁膜20が形成される。そして、光照射工程においては、絶縁膜20の部分12および部分10のうち、pFET7上に形成された部分10にのみ上記光が照射される。すると、部分10の応力値が変化し、それにより部分12と部分10とで応力値が相異なることとなる。かかる手法によれば、引張応力を圧縮応力に転じさせることも可能である。したがって、同一の絶縁膜内に引張応力と圧縮応力とが共存した半導体装置を容易に製造することが可能となる。なお、本実施形態のその他の効果は、第1実施形態と同様である。
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、絶縁膜20の材料は、SiNに限られない。所定波長の光(光照射工程において用いられる光)を吸収し、それにより応力変化が起こる材料でありさえすれば、その他の材料を用いてもよい。
また、マスク11の材料は、アモルファスカーボンに限られない。上記光を透過しない材料でありさえすれば、その他の材料を用いてもよい。
1 シリコン基板
2 素子分離領域
3 p型不純物層
4 ゲート絶縁膜
5 サイドウォール
6 ゲート電極
7 pFET
8 n型不純物層
9 nFET
10 絶縁膜の第2部分
11 マスク
12 絶縁膜の第1部分
13 光照射およびアニール処理
20 絶縁膜
100 半導体装置
200 半導体装置
2 素子分離領域
3 p型不純物層
4 ゲート絶縁膜
5 サイドウォール
6 ゲート電極
7 pFET
8 n型不純物層
9 nFET
10 絶縁膜の第2部分
11 マスク
12 絶縁膜の第1部分
13 光照射およびアニール処理
20 絶縁膜
100 半導体装置
200 半導体装置
Claims (11)
- nチャネル型電界効果トランジスタおよびpチャネル型電界効果トランジスタを半導体基板に形成するトランジスタ形成工程と、
前記nチャネル型電界効果トランジスタおよび前記pチャネル型電界効果トランジスタの双方を覆うとともに、所定波長の光が照射されることにより応力値が変化する絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜の前記nチャネル型電界効果トランジスタ上に形成された部分である第1部分または前記pチャネル型電界効果トランジスタ上に形成された部分である第2部分のうち何れか一方に前記光を照射することにより、前記第1部分の応力値と前記第2部分の応力値とを相異ならしめる光照射工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記光照射工程においては、前記絶縁膜の前記第1部分の応力および前記第2部分の応力がそれぞれ引張応力および圧縮応力となるようにする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記絶縁膜は、前記光が照射されることにより当該絶縁膜中での濃度が変化する特定元素を含む半導体装置の製造方法。 - 請求項3に記載の半導体装置の製造方法において、
前記特定元素は、水素である半導体装置の製造方法。 - 請求項1乃至4いずれかに記載の半導体装置の製造方法において、
前記光は、紫外光である半導体装置の製造方法。 - 請求項1乃至5いずれかに記載の半導体装置の製造方法において、
前記絶縁膜形成工程においては、圧縮応力を有する前記絶縁膜を形成し、
前記光照射工程においては、前記絶縁膜の前記第1部分に前記光を照射することにより、前記第1部分の応力を引張応力側に変化させる半導体装置の製造方法。 - 請求項1乃至5いずれかに記載の半導体装置の製造方法において、
前記絶縁膜形成工程においては、引張応力を有する前記絶縁膜を形成し、
前記光照射工程においては、前記絶縁膜の前記第2部分に前記光を照射することにより、前記第2部分の応力を圧縮応力側に変化させる半導体装置の製造方法。 - 請求項1乃至7いずれかに記載の半導体装置の製造方法において、
前記光照射工程においては、前記絶縁膜の前記第1部分または前記第2部分の一方を、前記光を遮断するマスクで覆った状態で、前記光の照射を行う半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記光は、紫外光であり、
前記マスクの材料は、アモルファスカーボンである半導体装置の製造方法。 - 半導体基板と、
前記半導体基板に設けられたnチャネル型電界効果トランジスタおよびpチャネル型電界効果トランジスタと、
前記nチャネル型電界効果トランジスタおよび前記pチャネル型電界効果トランジスタの双方を覆う一体の絶縁膜と、を備え、
前記絶縁膜の前記nチャネル型電界効果トランジスタ上に設けられた部分である第1部分の応力は、引張応力であり、
前記絶縁膜の前記pチャネル型電界効果トランジスタ上に設けられた部分である第2部分の応力は、圧縮応力であることを特徴とする半導体装置。 - 請求項10に記載の半導体装置において、
前記絶縁膜は、所定波長の光が照射されることにより当該絶縁膜中での濃度が変化する特定元素を含んでおり、
前記第1部分での前記特定元素の濃度と前記第2部分での前記特定元素の濃度とは、相異なる半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006026207A JP2007208079A (ja) | 2006-02-02 | 2006-02-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006026207A JP2007208079A (ja) | 2006-02-02 | 2006-02-02 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007208079A true JP2007208079A (ja) | 2007-08-16 |
Family
ID=38487261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006026207A Pending JP2007208079A (ja) | 2006-02-02 | 2006-02-02 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007208079A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008041981A (ja) * | 2006-08-08 | 2008-02-21 | Fujitsu Ltd | 半導体装置の製造方法 |
WO2009128186A1 (ja) * | 2008-04-17 | 2009-10-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
CN109841687A (zh) * | 2017-11-29 | 2019-06-04 | 乐金显示有限公司 | 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57116344A (en) * | 1980-11-17 | 1982-07-20 | Hoohibaakuumu Doresuden Veb | Exposure mask for thin layer engineering |
JPS61193152A (ja) * | 1985-02-20 | 1986-08-27 | Fujitsu Ltd | フオトマスク |
JP2007200961A (ja) * | 2006-01-24 | 2007-08-09 | Sharp Corp | 半導体装置およびその製造方法 |
-
2006
- 2006-02-02 JP JP2006026207A patent/JP2007208079A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57116344A (en) * | 1980-11-17 | 1982-07-20 | Hoohibaakuumu Doresuden Veb | Exposure mask for thin layer engineering |
JPS61193152A (ja) * | 1985-02-20 | 1986-08-27 | Fujitsu Ltd | フオトマスク |
JP2007200961A (ja) * | 2006-01-24 | 2007-08-09 | Sharp Corp | 半導体装置およびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008041981A (ja) * | 2006-08-08 | 2008-02-21 | Fujitsu Ltd | 半導体装置の製造方法 |
WO2009128186A1 (ja) * | 2008-04-17 | 2009-10-22 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2009260043A (ja) * | 2008-04-17 | 2009-11-05 | Panasonic Corp | 半導体装置およびその製造方法 |
US8247873B2 (en) | 2008-04-17 | 2012-08-21 | Panasonic Corporation | Semiconductor device and method for manufacturing the same |
CN109841687A (zh) * | 2017-11-29 | 2019-06-04 | 乐金显示有限公司 | 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示设备 |
JP2019102809A (ja) * | 2017-11-29 | 2019-06-24 | エルジー ディスプレイ カンパニー リミテッド | 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置 |
US10680117B2 (en) | 2017-11-29 | 2020-06-09 | Lg Display Co., Ltd. | Thin film transistor, method for manufacturing the same and display device comprising the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7592231B2 (en) | MOS transistor and fabrication thereof | |
CN101584025B (zh) | 低温制作高应变等离子体增强化学气相沉积氮化硅薄膜的方法 | |
TWI400741B (zh) | 利用預置金屬介電質線性應力之高性能互補金氧半導體電晶體 | |
JP5314891B2 (ja) | CMOSにおいてキャリア移動度を向上させる方法(MOSFETデバイスの圧縮SiGe<110>成長および構造) | |
US20090289284A1 (en) | High shrinkage stress silicon nitride (SiN) layer for NFET improvement | |
US7863201B2 (en) | Methods of forming field effect transistors having silicided source/drain contacts with low contact resistance | |
JPH1083990A (ja) | 半導体装置の製造方法 | |
CN101079422A (zh) | 具有模拟晶体管的半导体器件及其制造方法 | |
JP5017958B2 (ja) | 半導体装置の製造方法 | |
JP6106908B2 (ja) | 半導体装置の製造方法 | |
US7790540B2 (en) | Structure and method to use low k stress liner to reduce parasitic capacitance | |
US20060172556A1 (en) | Semiconductor device having a high carbon content strain inducing film and a method of manufacture therefor | |
JP2008283182A (ja) | Pmosトランジスタ製造方法及びcmosトランジスタ製造方法 | |
US20080124855A1 (en) | Modulation of Stress in ESL SiN Film through UV Curing to Enhance both PMOS and NMOS Transistor Performance | |
US20070196991A1 (en) | Semiconductor device having a strain inducing sidewall spacer and a method of manufacture therefor | |
KR20080029240A (ko) | 듀얼 스트레스 라이너를 구비하는 반도체 소자의 제조방법 | |
WO2007034718A1 (ja) | 半導体装置 | |
US7790561B2 (en) | Gate sidewall spacer and method of manufacture therefor | |
US7678698B2 (en) | Method of forming a semiconductor device with multiple tensile stressor layers | |
JP2007208079A (ja) | 半導体装置およびその製造方法 | |
Kalkan et al. | High‐Performance Monolayer MoS2 Field‐Effect Transistors on Cyclic Olefin Copolymer‐Passivated SiO2 Gate Dielectric | |
US7494886B2 (en) | Uniaxial strain relaxation of biaxial-strained thin films using ion implantation | |
JP2008147325A (ja) | 半導体装置の製造方法 | |
TW201417192A (zh) | 半導體晶圓的製造方法、半導體晶圓、半導體裝置的製造方法及半導體裝置 | |
JP2008053587A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |