JP6689355B2 - 薄膜トランジスタ、その製造方法及びこれを含む表示装置 - Google Patents

薄膜トランジスタ、その製造方法及びこれを含む表示装置 Download PDF

Info

Publication number
JP6689355B2
JP6689355B2 JP2018227777A JP2018227777A JP6689355B2 JP 6689355 B2 JP6689355 B2 JP 6689355B2 JP 2018227777 A JP2018227777 A JP 2018227777A JP 2018227777 A JP2018227777 A JP 2018227777A JP 6689355 B2 JP6689355 B2 JP 6689355B2
Authority
JP
Japan
Prior art keywords
channel
thickness
thin film
film transistor
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018227777A
Other languages
English (en)
Other versions
JP2019110296A (ja
Inventor
チェマン チャン，
チェマン チャン，
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド, エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2019110296A publication Critical patent/JP2019110296A/ja
Application granted granted Critical
Publication of JP6689355B2 publication Critical patent/JP6689355B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、薄膜トランジスタ、その製造方法、およびこのような薄膜トランジスタを含む表示装置に関するものである。
トランジスタは、電子機器の分野でスイッチング素子（switching device）や駆動素子（driving device）として広く使用されている。特に、薄膜トランジスタ（thinfilm transistor）は、ガラス基板やプラスチック基板上に製造することができるので、液晶表示装置（LiquidCrystal Display Device）または有機発光装置（Organic Light EmittingDevice）などの表示装置のスイッチング素子として広く利用されている。
薄膜トランジスタは、アクティブ層を構成する物質を基準にして、非晶質シリコンをアクティブ層に用いるアモルファスシリコン薄膜トランジスタ、多結晶シリコンをアクティブ層に用いる多結晶シリコン薄膜トランジスタ、及び酸化物半導体をアクティブ層に用いる酸化物半導体薄膜トランジスタに区分することができる。
酸化物半導体薄膜トランジスタ（Oxide semiconductor TFT）は、比較的低い温度でアクティブ層を構成する酸化物を成膜させて製造することができ、高い移動度（mobility）を有し、酸化物半導体層に含まれる酸素の含有量によって大きな抵抗変化を有するため、所望する物性を容易に得ることができるという利点を有している。また、酸化物の特性上、酸化物半導体層が透明であるので、酸化物半導体薄膜トランジスタを用いる場合、透明ディスプレイを具現するのにも有利である。
したがって、酸化物半導体薄膜トランジスタは、表示装置のスイッチング素子または駆動素子として用いることができる。ところで、薄膜トランジスタの駆動時、酸化物半導体層のドレイン電極接続部付近で電界集中が発生する。このような電界集中により酸化物半導体層の非対称劣化および移動度上昇のような異常挙動が発生し、薄膜トランジスタの信頼性が低下する。
本発明の一実施例は、薄膜トランジスタの駆動時の酸化物半導体層で電界集中が発生することを緩和して、酸化物半導体層の部分的な劣化を防止することができる薄膜トランジスタを提供しようとする。
本発明の一実施例は、厚さ段差を有する酸化物半導体層を含み、電界集中による酸化物半導体層の劣化を防止することができる薄膜トランジスタを提供しようとする。
本発明の他の一実施例は、このような薄膜トランジスタの製造方法を提供しようとする。
本発明のまた他の一実施例は、このような薄膜トランジスタを含む表示装置を提供しようとする。
前述した課題を達成するための本発明の一実施例は、基板上の酸化物半導体層に、チャネル部、前記チャネル部の第１末端部と接続した第１チャネル接続部、及び前記チャネル部の第１末端部と対向し、前記チャネル部の第２末端部と接続した第２チャネル接続部を含む酸化物半導体層、前記酸化物半導体層の前記チャネル部上のゲート絶縁膜、前記ゲート絶縁膜上のゲート電極、前記第１チャネル接続部と接続したソース電極及び前記ソース電極と離隔して前記第２チャネル接続部と接続したドレイン電極を含み、前記第２チャネル接続部の厚さは、前記第１チャネル接続部の厚さと異なり、前記チャネル部の第２末端部は、前記第２チャネル接続部と同じ厚さを有する、薄膜トランジスタを提供する。
前記第２チャネル接続部の厚さは、前記第１チャネル接続部の厚さの1.3〜1.7倍である。
前記チャネル部の第２末端部のうちの少なくとも一部は、前記第２チャネル接続部と同じ厚さを有する。
前記チャネル部の第２末端部のうち前記第２チャネル接続部と同じ厚さを有する部分の長さは、前記チャネル部全体の長さの5〜20％である。
前記チャネル部の第１末端部は、前記第１チャネル接続部と同じ厚さを有する。
前記第１チャネル接続部の厚さは、前記第２チャネル接続部の厚さよりも小さい。
前記チャネル部の第１末端部と前記チャネル部の第２末端部との間に位置する前記チャネル部の一部は、前記第１チャネル接続部の厚さよりも厚く、前記第２チャネル接続部の厚さよりも薄い厚さを有する。
前記第１チャネル接続部の厚さは、前記チャネル部の第１末端部と前記チャネル部の第２末端部との間に位置する前記チャネル部の前記一部の厚さの0.3〜0.9倍である。
前記チャネル部の第１末端部は、前記第１チャネル接続部と同じ厚さを有する。
前記チャネル部の第１末端部のうち前記第１チャネル部と同じ厚さを有する部分の長さは、前記チャネル部全体の長さの5〜15％である。
本発明の他の一実施例は、基板上の酸化物半導体層を形成する工程として、前記酸化物半導体層は、チャネル部、前記チャネル部の第１末端部と接続した第１チャネル接続部、及び前記チャネル部の第１末端部と対向し、前記チャネル部の第２末端部と接続した第２チャネル接続部を含むように形成する工程、前記酸化物半導体層の前記チャネル部上にゲート絶縁膜を形成する工程、前記ゲート絶縁膜上にゲート電極を形成する工程、前記第１チャネル接続部と接続したソース電極を形成する工程、および前記ソース電極と離隔して前記第２チャネル接続部と接続したドレイン電極を形成する工程とを含み、前記第２チャネル接続部の厚さは、前記第１チャネル接続部の厚さと異なり、前記チャネル部の第２末端部は、前記第２チャネル接続部と同じ厚さを有するように形成される、薄幕トランジスタの製造方法を提供する。
本発明のまた他の一実施例は、複数の画素を有する表示パネルを含み、前記複数の画素は、基板上に配置された少なくとも一つの薄膜トランジスタを含み、前記少なくとも一つの薄膜トランジスタは、前記基板上の酸化物半導体層として、チャネル部、前記チャネル部の第１末端部と接続した第１チャネル接続部、及び前記チャネル部の第１末端部と対向し、前記チャネル部の第２末端部と接続した第２チャネル接続部を含む酸化物半導体層、前記酸化物半導体層の前記チャネル部上のゲート絶縁膜、前記ゲート絶縁膜上のゲート電極、前記第１チャネル接続部と接続したソース電極及び前記ソース電極と離隔して前記第２チャネル部と接続したドレイン電極、とを含み、前記第２チャネル接続部の厚さは、前記第１チャネル接続部の厚さと異なり、前記チャネル部の第２末端部は前記第２チャネル接続部と同じ厚さを有する、表示装置を提供する。
本発明の一実施例によると、酸化物半導体層が厚さ段差を有し、薄膜トランジスタの駆動時の酸化物半導体層の部分的な電界集中が発生することが緩和または防止される。このような電界集中が緩和または防止されることによって、酸化物半導体層の部分的な損傷や劣化が防止され、薄膜トランジスタの信頼性が向上し得る。また、本発明の他の一実施例に係る表示装置は、このような薄膜トランジスタを含むことにより、優れた信頼性と表示特性を有することができる。
前記した効果に加えて、本発明の他の特徴および利点を以下に記述する。このような記述および説明により、本発明が属する技術分野で通常の知識を有する者に本発明の特徴と効果が明確に理解されるであろう。
本発明の一実施例に係る薄膜トランジスタの断面図である。 酸化物半導体層の導体化浸透の長さを説明する概略図である。 本発明の一実施例に係る酸化物半導体層でのキャリア濃度のグラフである。 本発明の他の一実施例に係る薄膜トランジスタの断面図である。 本発明のまた他の一実施例に係る薄膜トランジスタの断面図である。 本発明のまた他の一実施例に係る薄膜トランジスタの断面図である。 本発明のまた他の一実施例に係る薄膜トランジスタの製造工程図である。 本発明のまた他の一実施例に係る薄膜トランジスタの製造工程図である。 本発明のまた他の一実施例に係る薄膜トランジスタの製造工程図である。 本発明のまた他の一実施例に係る薄膜トランジスタの製造工程図である。 本発明のまた他の一実施例に係る薄膜トランジスタの製造工程図である。 本発明のまた他の一実施例に係る薄膜トランジスタの製造工程図である。 本発明のまた他の一実施例に係る薄膜トランジスタの製造工程図である。 本発明のまた他の一実施例に係る薄膜トランジスタの製造工程図である。 本発明のまた他の一実施例に係る表示装置の概略的な断面図である。 本発明のまた他の一実施例に係る表示装置の概略的な断面図である。 比較例１による薄膜トランジスタの断面図である。 本発明の一実施例に係る酸化物半導体層の厚さによるΔLのグラフである。 本発明の一実施例に係る酸化物半導体層の位置による電界分布グラフである。
本出願の利点と特徴、そしてそれらを達成する方法は添付の図と共に詳細に後述する一例を参照すれば明確になるだろう。しかし、本出願は、以下で開示する実施例に限定されるものではなく、異なる多様な形態で具現されるものであり、単に本実施例は本出願の開示が完全になるようにし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らしめるために提供するものであり、本発明は、請求項の範疇によって定義されるだけである。
本出願の一例を説明するために図で開示した形状、大きさ、比率、角度、数などは例示的なものなので、本出願は、図に示した事項に限定されるものではない。明細書全体にわたって同一参照符号は同一の構成要素を指すことができる。また、本出願を説明するにおいて、関連する公知技術に対する詳細な説明が本出願の要旨を不必要に曖昧にすると判断される場合、その詳細な説明は省略する。
本明細書で言及した「含む」、「有する」、「からなる」などが使用されている場合は、「〜だけ」が使用されていない限り、他の部分が追加され得る。構成要素を単数で表現する場合に、特に明示的な記載事項がない限り、複数が含まれる場合を含む。
構成要素を解釈するに当たり、別途の明示的な記載がなくても誤差の範囲を含むものと解釈する。
位置関係の説明である場合には、例えば、「〜上に」、「〜の上部に」、「〜の下部に」、「〜の隣に」など２つの部分の位置関係が説明されている場合は、「すぐに」または「直接」が使用されていない以上、二つの部分の間に1つ以上の他の部分が位置することもできる。
空間的に相対的な用語である「下（below、beneath）」、「下部（lower）」、「上（above）」、「上部（upper）」などは、図に示されているように、一つの素子または構成要素と他の素子または構成要素との相関関係を容易に記述するために用いることができる。空間的に相対的な用語は、図に示されている方向に加えて使用時または動作時、素子の互いに異なる方向を含む用語として理解されなければならない。例えば、図に示されている素子をひっくり返す場合は、他の素子の「下（below）」または「下（beneath）」で記述された素子は、他の素子の「上（above）」に置くことができる。したがって、例示的な用語である「下」は、下と上の方向をすべて含むことができる。同様に、例示的な用語である「上」または「上部」は、上と下の方向をすべて含むことができる。
時間の関係に対する説明である場合には、例えば、「〜の後」、「〜に続いて」、「〜次に」、「〜前に」などで時間的前後関係が説明されている場合は、「すぐに」または「直接」が使用されていない以上、連続していない場合も含むことができる。
第１、第２などが多様な構成要素を記述するために使用されるが、このような構成要素はこのような用語によって制限されない。このような用語は、ただ一つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下に記載されている第１構成要素は、本出願の技術的思想内で第２構成要素であることもある。
「少なくとも一つ」の用語は、一つ以上の関連項目から提示可能なすべての組み合わせを含むものと理解されなければならない。たとえば、「第１項目、第２項目及び第３項目のうち少なくとも一つ」の意味は、第１項目、第２項目または第３項目のそれぞれのみならず、第１項目、第２項目及び第３項目の中で２つ以上から提示することができるすべての項目の組み合わせを意味する。
本出願のいくつかの実施例のそれぞれの特徴が部分的または全体的に互いに結合または組み合わせ可能で、技術的に様々な連動と駆動が可能であり、それぞれの例が互いに独立して実施可能であり得、関連の関係で一緒に実施することもできる。
以下では、本発明の一実施例に係る薄膜トランジスタ、その製造方法及び表示装置を添付の図を参照して詳細に説明する。各図の構成要素に参照符号を付加するにおいて、同一の構成要素については、たとえ他の図上に表示されていても、可能な限り同一の符号を有することができる
図１は、本発明の一実施例に係る薄膜トランジスタ１００の断面図である。
図１を参照すると、本発明の一実施例に係る薄膜トランジスタ１００は、基板１１０上の酸化物半導体層１３０、酸化物半導体層１３０上のゲート絶縁膜１２０、ゲート絶縁膜１２０上のゲート電極１４０、酸化物半導体層１３０と接続したソース電極１５０、ソース電極１５０と離隔して酸化物半導体層１３０と接続したドレイン電極１６０を含む。ここで、ゲート電極１４０上には層間絶縁膜１７０が配置され、ソース電極１５０とドレイン電極１６０は、層間絶縁膜１７０上に配置される。
基板１１０として、ガラスまたはプラスチックを用いることができる。プラスチックとしては、フレキシブルな特性を有する透明なプラスチック、例えば、ポリイミドを用いることができる。
図に示していないが、基板１１０上にバッファ層を配置することができる。バッファ層は、シリコン酸化物及びシリコン窒化物のうちの少なくとも一つを含むことができる。バッファ層は、酸化物半導体層１３０を保護し、基板１１０の上部を平坦化することができる。
酸化物半導体層１３０は、基板１１０上に配置される。酸化物半導体層１３０は、酸化物半導体物質を含む。例えば、酸化物半導体層１３０は、IZO（InZnO）系、IGO（InGaO）系、ITO（InSnO）系、IGZO（InGaZnO）系、IGZTO（InGaZnSnO）系、GZTO（GaZnSnO）系、GZO（GaZnO）系およびITZO（InSnZnO）系の酸化物半導体物質のうち少なくとも一つを含むことができる。しかし、本発明の一実施例がこれに限定されるものではなく、当業界に知られている他の酸化物半導体物質によって酸化物半導体層１３０を作成することもできる。酸化物半導体層１３０の詳細な構成は、後述する。
酸化物半導体層１３０上にゲート絶縁膜１２０が配置される。ゲート絶縁膜１２０は、シリコン酸化物及びシリコン窒化物のうちの少なくとも一つを含むことができ、金属酸化物または金属窒化物を含むこともできる。ゲート絶縁膜１２０は、単一膜構造を有することもでき、多層膜構造を有することもできる。
本発明の一実施によると、ゲート絶縁膜１２０は酸化物半導体層１３０と一部重畳する。
ゲート電極１４０は、ゲート絶縁膜１２０上に配置される。ゲート電極１４０は、酸化物半導体層１３０と絶縁され、酸化物半導体層１３０と少なくとも一部重畳する。
ゲート電極１４０は、アルミニウム（Al）やアルミニウム合金などのアルミニウム系の金属、銀（Ag）や銀合金などの銀系の金属、銅（Cu）や銅合金などの銅系の金属、モリブデン（Mo）やモリブデン合金などのモリブデン系の金属、クロム（Cr）、タンタル（Ta）、ネオジウム（Nd）およびチタン（Ti）のうち少なくとも一つを含むことができる。ゲート電極１４０は、物理的性質が異なる少なくとも二つの導電膜を含む多層膜構造を有することもできる。
ゲート電極１４０上に層間絶縁膜１７０が配置される。層間絶縁膜１７０は、絶縁材料からなる。詳細には、層間絶縁膜１７０は有機物からなることもあり、無機物からなることもあり、有機物層と無機物層の積層体からなることも可能である。
層間絶縁膜１７０上にソース電極１５０およびドレイン電極１６０が配置される。ソース電極１５０とドレイン電極１６０は、互いに離隔してそれぞれ酸化物半導体層１３０と接続する。ソース電極１５０とドレイン電極１６０は、層間絶縁膜１７０に形成されたコンタクトホールを介して、それぞれ酸化物半導体層１３０と接続する。
ソース電極１５０およびドレイン電極１６０は、それぞれモリブデン（Mo）、アルミニウム（Al）、クロム（Cr）、金（Au）、チタニウム（Ti）、ニッケル（Ni）、ネオジウム（Nd）、銅（Cu）、及びこれらの合金のうち少なくとも一つを含むことができる。ソース電極１５０およびドレイン電極１６０は、それぞれ金属または金属の合金からなる単一層からなることもあり、２層以上の多重層からなることもある。
以下、酸化物半導体層１３０をより詳細に説明する。
図１を参照すると、酸化物半導体層１３０は、ゲート絶縁膜１２０と重畳するチャネル部１３１、チャネル部１３１の一側に配置された第１チャネル接続部１３２およびチャネル部１３１の他側に配置された第２チャネル接続部１３３を含む。詳細には、第１チャネル接続部１３２は、チャネル部１３１の第１末端部（first end）１３１Ａと接続していて、第２チャネル接続部１３３は、チャネル部１３１の第１末端部１３１Ａと対向するチャネル部１３１の第２末端部（second end）１３１Ｂと接続している。本発明の一実施例によると、チャネル部１３１の第１末端部１３１Ａは、チャネル部１３１の左側末端部であり、チャネル部１３１の第２末端部１３１Ｂは、チャネル部１３１の右側末端部である。
酸化物半導体層１３０のチャネルは、チャネル部１３１に形成される。チャネル部１３１は、ゲート電極１４０と重畳する。
図１を参照すると、第１チャネル接続部１３２と第２チャネル接続部１３３は、酸化物半導体層１３０のうち、ゲート絶縁膜１２０と重畳しない部分である。第１チャネル接続部１３２及び第２チャネル接続部１３３は、酸化物半導体層１３０の選択的導体化により形成することができる。導体化のために、第１チャネル接続部１３２及び第２チャネル接続部１３３の領域をプラズマ処理または水素処理することができる。しかし、本発明の一実施例がこれに限定されるものではなく、公知の他の方法により、第１チャネル接続部１３２及び第２チャネル接続部１３３を導体化することもできる。
本発明の一実施例によると、第１チャネル接続部１３２は、ソース電極１５０に接続し、第２チャネル接続部１３３およびドレイン電極１６０と接続する。第１チャネル接続部１３２及び第２チャネル接続部１３３を介して酸化物半導体層１３０は、ソース電極１５０およびドレイン電極１６０と、それぞれ電気的に接触することができる。
本発明の一実施例によると、第１チャネル接続部１３２及び第２チャネル接続部１３３を一緒にチャネル接続部１３２、１３３とも呼ぶことができる。また、ソース電極１５０と接続する第１チャネル接続部１３２は「ソース接続部」とも呼ばれ、ドレイン電極１６０と接続する第２チャネル接続部１３３は「ドレイン接続部」とも呼ばれる。
酸化物半導体層１３０は、第１厚さ（t1）及び第２厚さ（t2）を有する。ここで、第２厚さ（t2）は、第１厚さ（t1）より厚い（t2>t1）。
図１を参照すると、チャネル部１３１の第１末端部１３１Ａは、第１チャネル接続部１３２と接続し、第１厚さ（t1）を有する。チャネル部１３１の第２末端部１３１Ｂは、第２チャネル接続部１３３と接続し、第２厚さ（t2）を有する。詳細には、チャネル部１３１の第１長さは、第１末端部１３１Ａと第１チャネル接続部１３２間の境界から第２末端部１３１Ｂの開始点まで延長され、第１厚さ（t1）を有する。チャネル部１３１の第２長さは、第２厚さ（t2）を有する。チャネル部１３１の第２長さは、第２末端部１３１Ｂと第２チャネル接続部１３３間の境界からチャネル部１３１のうちの第１厚さ（t1）を有する領域まで延長される。チャネル部１３１の第１長さとチャネル部１３１の第２長さは、互いに直接に隣接し、チャネル部１３１は、第１長さと第２長さ間の境界で厚さの段差を有する。
図１を参照すると、第２チャネル接続部１３３は、第２厚さ（t2）を有する。
本発明の一実施例に係る薄膜トランジスタ１００において、ドレイン電極１６０と接続した第２チャネル接続部１３３に印加される電圧は、ソース電極１５０と接続する第１チャネル接続部１３２に印加される電圧よりも高い。ゲート電極１４０にゲート電圧（VG）が印加されて薄膜トランジスタ１００が作動したときに、相対的に高い電圧が印加される第２チャネル接続部１３３側に電界が集中する。より詳細には、相対的に低いキャリア濃度を有するチャネル部１３１と、相対的に高いキャリア濃度を有し、高電圧が印加される第２チャネル接続部１３３の境界付近に電界が集中する。このような電界集中が発生するチャネル部１３１と第２チャネル接続部１３３の境界付近に物理的または電気的劣化が発生し得る。
本発明の一実施例によると、チャネル部１３１と第２チャネル接続部１３３の境界は、チャネル部１３１の他の領域よりも大きい厚さ（例えば、t2）を有し、電界集中を軽減することができる。
以下、図１、図２及び図３を参照して、電界集中の緩和について説明する。
一般的に、酸化物半導体層１３０のチャネルは、チャネル部１３１に形成されるが、チャネル部１３１の全領域がチャネルの役割をするものではない。チャネル接続部１３２、１３３の導体化の過程でチャネル接続部１３２、１３３と隣接したチャネル部１３１の一部の領域も導体化されるので、チャネルの長さは、チャネル部１３１の長さ（L1）より短い。
図２は、本発明の一実施例に係る酸化物半導体層の導体化浸透長（ΔLS、ΔLD）を説明する概略図である。図２を参照すると、酸化物半導体層１３０のチャネル部１３１の長さは、「Lideal」で表示され、第１チャネル接続部１３２の長さと第２チャネル接続部１３３の長さは、それぞれ「LS」と「LD」で表示される。
チャネル接続部１３２、１３３の導体化の過程でチャネル部１３１の一部も導体化され、導体化された領域は、チャネルの役割をすることができない。図２に、チャネル部１３１のうちの導体化された部分の長さをそれぞれ導体化浸透長（ΔLS、ΔLD）という。また、チャネル部１３１のうち有効にチャネルの役割をすることができる部分の長さを有効チャネル長（Leff）とする。導体化の浸透長（ΔLS、ΔLD）が大きくなると有効チャネル長（Leff）が小さくなる。
図３は、本発明の一実施例に係る酸化物半導体層でのキャリア濃度のグラフである。図３の横軸は、図２に示す酸化物半導体層１３０の左側（Ls）の端から測定した長さに対応する。
一般的に、チャネル接続部１３２、１３３を導体化するためのプラズマ処理または水素処理は、酸化物半導体層１３０の表面でなされ、酸化物半導体層１３０の厚さが厚くなるほど、水素のような導体化成分の拡散範囲が広がり、導体化の浸透長（ΔLS、ΔLD）が増加する（試験例１及び図１１を参照）。したがって、本発明の一実施例によると、第１チャネル接続部１３２側の導体化浸透長（ΔLS）より第２チャネル接続部１３３側の導体化浸透長（ΔLD）がさらに長い。
一方、キャリア濃度の違いにより、有効チャネル領域とチャネル接続部１３２、１３３間には、キャリアの濃度勾配が生じる。詳細には、チャネル部１３１の導体化された領域（ΔLS、ΔLD領域）でキャリア濃度の勾配が生じる。ここで、導体化の浸透長（ΔLS、ΔLD）が大きくなる場合には、図３に示すように、単位長さ当たりのキャリア濃度の変化が小さくなり、緩やかな濃度勾配が生じる。図３に示すように、第２チャネル接続部１３３側の導体化浸透長（ΔLD）が長いので、ΔLDに対応する領域では、キャリア濃度の変化率が小さくなるに従って、電界集中が緩和される。
このように、電界集中が発生する第２チャネル接続部１３３とチャネル部１３１間付近の厚さが厚くなる場合には、電界集中が緩和され得る。
しかし、電界集中緩和のために、酸化物半導体層１３０の全体の厚さが増加する場合には、第１チャネル接続部１３２と第２チャネル接続部１３３での導体化浸透長（ΔLS、ΔLD）の両方が増加し、有効チャネル長（Leff）が減少するという問題が発生する。したがって、本発明の一実施例によると、第２チャネル接続部１３３側の厚さだけが選択的に増加するようにして、電界集中が緩和されながらも、有効チャネル長（Leff）の減少が最小限になるようにする。
本発明の一実施例によると、第２厚さ（t2）は、第１厚さ（t1）の1.3〜1.7倍である（1.3≦t2/t1≦1.7）。第２厚さ（t2）が第１厚さ（t1）の1.3倍未満の場合には、第２チャネル接続部１３３側の導体化浸透長（ΔLD）が十分に増加せず、電界集中が十分に解消されない。一方、第２厚さ（t2）が第１厚さ（t1）の1.7倍を超える場合には、酸化物半導体層１３０内での大きな厚さの差によりゲート絶縁膜１２０が、ゲート電極１４０と酸化物半導体層１３０を十分に絶縁し得ないことがあり得、第２チャネル接続部１３３側の導体化浸透長（ΔLD）の過剰な増加により、有効チャネル長（Leff）が減少して薄膜トランジスタの閾値電圧（Vth）特性が低下し得る。
本発明の一実施例によると、酸化物半導体層１３０の第１厚さ（t1）は、10nm〜40nmの範囲に調整され、第２厚さ（t2）は、13nm〜68nmの範囲に調整することができる。酸化物半導体層１３０の第２厚さ（t2）は、酸化物半導体層１３０のサイズおよび用途によって異なり得る。
また、チャネル部１３１のうち、第２厚さ（t2）を有する領域の長さ（L2）が、チャネル部１３１の全長（L1）の20％を超える場合、第２チャネル接続部１３３側の導体化浸透長（ΔLD）が増加して有効チャネル長（Leff）が減少し得る。一方、チャネル部１３１のうち、第２厚さ（t2）を有する領域の長さ（L2）がチャネル部１３１の全長（L1）の5％未満である場合、第２チャネル接続部１３３側の導体化の浸透長（ΔLD）の増加が微々で、電界集中緩和効果が十分でないことがあり得る。したがって、チャネル部１３１のうち、第２厚さ（t2）を有する領域の長さ（L2）は、チャネル部１３１の全長（L1）の5〜20％に調整することができる。
図４は、本発明の他の一実施例に係る薄膜トランジスタ２００の断面図である。以下、重複を避けるために、既に説明した構成要素の説明は省略する。
図４を参照すると、チャネル部１３１のうち、第２厚さ（t2）を有する領域と第１厚さ（t1）を有する領域間に傾斜が形成される。傾斜角（θ）は、例えば、45°以上であり得るが、傾斜角（θ）が、これに限定されるものではない。
第２厚さ（t2）を有する領域と、第１厚さ（t1）を有する領域間の傾斜は、チャネル部１３１の製造過程で形成することができる。酸化物半導体層１３０において、チャネル部１３１の長さ（L1）は、数μｍ〜数十μｍであるのに対し、第１厚さ（t1）と第２厚さ（t2）は、数十nm程度と非常に薄いので、傾斜角（θ）によって電界集中緩和の効果に大きな差があるわけではない。
図５は、本発明のまた他の一実施例に係る薄膜トランジスタ３００の断面図である。
図５の薄膜トランジスタ３００は、図４の薄膜トランジスタ２００と比較して、基板１１０上の光遮断層１８０および光遮断層１８０上のバッファ層１２１をさらに含む。
光遮断層１８０は、酸化物半導体層１３０と重畳する。光遮断層１８０は、外部から酸化物半導体層１３０に入射する光を遮断して、外部入射光による酸化物半導体層１３０の損傷を防止する。光遮断層１８０は、金属のような導電性物質で作ることができる。
光遮断層１８０上にバッファ層１２１が配置される。バッファ層１２１は、シリコン酸化物及びシリコン窒化物のうちの少なくとも一つを含むことができる。バッファ層１２１は、単一膜からなることもでき、２つ以上の膜が積層した積層構造を有することもできる。バッファ層１２１は、優れた絶縁性および平坦化特性を有し、酸化物半導体層１３０を保護することができる。
図６は、本発明のまた他の一実施例に係る薄膜トランジスタ４００の断面図である。
図６の薄膜トランジスタ４００は、図１の薄膜トランジスタ１００と比較すると、酸化物半導体層１３０が第１厚さ（t1）、第２厚さ（t2）および第３厚さ（t3）を有し、二つの厚さの段差を有する。
詳細には、図６に示す酸化物半導体層１３０は、第１厚さ（t1）よりも薄い第３厚さ（t3）を有する。第１チャネル接続部１３２は、第３厚さ（t3）を有し、チャネル部１３１の少なくとも一部も第３厚さ（t3）を有する。チャネル部１３１のうち、第３厚さ（t3）を有する領域は、第１チャネル接続部１３２と接続している。
第１チャネル接続部１３２が第１厚さ（t1）を有する場合と比較して、第１チャネル接続部１３２が第３厚さ（t3）を有する場合、第１チャネル接続部１３２側の導体化浸透長（ΔLS）が減少し、有効チャネル長（Leff）が増加し得る。また、第１チャネル接続部１３２側の導体化浸透長（ΔLS）が短くなる場合、大型マザーガラスを用いた薄膜トランジスタ４００の大量生産において、第１チャネル接続部１３２側の導体化浸透長（ΔLS）の偏差も小さくなるので、薄膜トランジスタ４００の閾値電圧（Vth）の偏差が小さくなり得る。それによって、薄膜トランジスタ４００の閾値電圧（Vth）の均一性が向上し得る。
第３厚さ（t3）が第１厚さ（t1）の0.3倍未満の場合、第１チャネル接続部１３２を介して電荷供給の効率が低下し得る。一方、第３厚さ（t3）が第１厚さ（t1）の0.9倍を超える場合、厚さ減少の効果がほとんど発生しない。したがって、第３厚さ（t3）は、第１厚さ（t1）の0.3〜0.9倍の範囲で調整することができる（0.3≦t3/t1≦0.9）。
チャネル部１３１のうち、第３厚さ（t3）を有する領域の長さ（L3）が、チャネル部１３１の全長（L1）の5％未満である場合、第１チャネル接続部１３２側の導体化浸透長（ΔLS）の減少が大きくなく、厚さ減少の効果がほとんど発生しないことがあり得る。一方、チャネル部１３１のうち、第３厚さ（t3）を有する領域の長さ（L3）がチャネル部１３１の全長（L1）の15％を超えている場合、チャネル部１３１の厚さの減少により薄膜トランジスタ４００の電流特性が低下し得る。したがって、チャネル部１３１のうち、第３厚さ（t3）を有する領域の長さ（L3）は、チャネル部１３１の全長（L1）の5〜15％程度に調節することができる。
以下、図７ａ〜7hを参照して、薄膜トランジスタ３００の製造方法を説明する。図７ａ〜7hは、本発明の他の一実施例に係る薄膜トランジスタ３００の製造工程図である。
図７ａを参照すると、基板１１０上に光遮断層１８０が形成される。
基板１１０にガラスを用いることができ、曲げたり、撓み得るプラスチックを用いることもできる。基板１１０に用いるプラスチックの例として、ポリイミドがある。ポリイミドを基板１１０に用いる場合には、基板１１０上で、高温工程が行われることを考慮すると、高温に耐えることができる耐熱性ポリイミドを用いることができる。
プラスチックを基板１１０に用いる場合には、基板１１０が、ガラスのような高耐久性材料からなるキャリア基板上に配置された状態で、蒸着、エッチングなどの工程を行なうことができる。
光遮断層１８０は、光を反射したり吸収する物質で作ることができ、例えば、金属のような導電性物質で作ることができる。
図７ｂを参照すると、光遮断層１８０を含む基板１１０上にバッファ層１２１が形成される。バッファ層１２１は、シリコン酸化物または窒化ケイ素によって形成することができる。バッファ層１２１は、単一膜または多重膜構造を有することができる。
図７ｃを参照すると、バッファ層１２１上に酸化物半導体物質層１３０aが形成される。酸化物半導体物質層１３０aは、酸化物半導体物質で作られる。例えば、酸化物半導体物質層１３０aは、IZO（InZnO）系、IGO（InGaO）系、ITO（InSnO）系、IGZO（InGaZnO）系、IGZTO（InGaZnSnO）系、GZTO（GaZnSnO）系、GZO（GaZnnO）系およびITZO（InSnZnO）系の酸化物半導体物質のうち、少なくとも一つを含むことができる。酸化物半導体物質層１３０aは、蒸着またはスパッタリングによって形成することができる。
酸化物半導体物質層１３０aの層の上にフォトレジスト層１７５が形成される。フォトレジスト層１７５は、例えば、ネガ型フォトレジストからなり得る。
フォトレジスト層１７５上にハーフトーンマスク２１０を配置した後、露光を行なう。ハーフトーンマスク２１０は、遮光部２１１、半透光部２１２および透光部２１３を含む。ハーフトーンマスク２１０を介して光（L）が照射されることにより、選択的露光が行われる。露光のために紫外線を照射することができる。このように、酸化物半導体層１３０を形成する工程は、ハーフトーンマスク２１０を用いた選択的露光工程を含む。
図７ｄを参照すると、ハーフトーンマスク２１０を用いた選択的露光及び現像によってフォトレジストパターン１７６が形成される。フォトレジストパターン１７６をマスクにして、エッチングが行われる。エッチングの方法として、ドライエッチング（D/E）を適用することができる。
図７ｅを参照すると、ドライエッチング（D/E）の結果、酸化物半導体層１３０が形成される。選択的露光とエッチングによって形成された酸化物半導体層１３０は、図７ｅに示すように、第１厚さ（t1）及び第２厚さ（t2）を有することができる。
図７ｆを参照すると、酸化物半導体層１３０上にゲート絶縁膜１２０およびゲート電極１４０が形成される。ゲート絶縁膜１２０およびゲート電極１４０は、酸化物半導体層１３０の一部をカバーする。ゲート絶縁膜１２０およびゲート電極１４０は、酸化物半導体層１３０の高さの段差に対応する高さ段差を有することができる。
また、ゲート絶縁膜１２０およびゲート電極１４０を形成した後、酸化物半導体層１３０の露出した領域を導体化する。それによって、第１チャネル接続部１３２及び第２チャネル接続部１３３が形成される。
図７ｇを参照すると、ゲート電極１４０上に層間絶縁膜１７０が形成される。層間絶縁膜１７０は、有機物からもなり得、無機物からもなり得、有機物層と無機物層の積層体からもなり得る。
図７ｈを参照すると、層間絶縁膜１７０上にソース電極１５０とドレイン電極１６０が形成される。ソース電極１５０とドレイン電極１６０は、互いに離隔してそれぞれ酸化物半導体層１３０と接続する。
詳細には、層間絶縁膜１７０の一部がエッチングされ、少なくとも酸化物半導体層１３０の一部を露出させるコンタクトホールが形成された後、ソース電極１５０とドレイン電極１６０をそれぞれ形成することにより、ソース電極１５０とドレイン電極１６０がそれぞれ酸化物半導体層１３０と接続することができる。
ソース電極１５０は、第１チャネル接続部１３２で酸化物半導体層１３０と接続し、ドレイン電極１６０は、第２チャネル接続部１３３で酸化物半導体層１３０と接続する。その結果、図７ｈに示すような薄膜トランジスタ３００が作られる。
図８は、本発明のまた他の一実施例に係る表示装置５００の概略的な断面図である。表示装置５００は、複数の画素を有する表示パネルを含み、複数の画素は、基板上に配置された少なくとも一つの薄膜トランジスタを含む。表示パネルは、有機発光素子（OLED）表示パネルまたは液晶表示パネル（LCD）を含むことができる。
本発明のまた他の一実施例に係る表示装置５００は、基板１１０、薄膜トランジスタ３００および薄膜トランジスタ３００と接続した有機発光素子２７０を含む。
図８は、図５の薄膜トランジスタ３００を含む表示装置５００を示す。しかし、本発明のまた他の一実施例がこれに限定されるものではなく、図１、図４及び図６に示した薄膜トランジスタ１００、２００、４００を、図８の表示装置５００に適用することもできる。
図８を参照すると、表示装置５００は、基板１１０、基板１１０上に配置された薄膜トランジスタ３００、薄膜トランジスタ３００と接続した第１電極２７１を含む。また、表示装置５００は、第１電極２７１上に配置された有機層２７２および有機層２７２上に配置された第２電極２７３を含む。
詳細には、基板１１０は、ガラスまたはプラスチックで作ることができる。基板１１０上にはバッファ層１２１が配置される。また、基板１１０とバッファ層１２１間には、光遮断層１８０が配置される。
薄膜トランジスタ３００は、バッファ層１２１上に配置される。薄膜トランジスタ３００は、既に説明したので、これに対する詳細な説明は省略する。
薄膜トランジスタ３００上に平坦化膜１９０が配置されて基板１１０の上部を平坦化する。平坦化膜１９０は、感光性を有するアクリル樹脂のような有機絶縁材料からなり得るが、必ずしもそれに限定されるものではない。
第１電極２７１は、平坦化膜１９０上に配置される。第１電極２７１は、平坦化膜１９０に備えられたコンタクトホール（CH4）を介して薄膜トランジスタ３００のドレイン電極１６０と接続する。
バンク層２５０は、第１電極２７１および平坦化膜１９０上に配置されて画素領域または発光領域を定義する。例えば、バンク層２５０を複数の画素間の境界領域にマトリックス構造で配置することにより、画素領域を定義することができる。
有機層２７２は、第１電極２７１上に配置される。有機層２７２は、バンク層２５０上にも配置することができる。つまり、有機層２７２は、画素別に分離されず、隣接する画素間に互いに連結することができる。
有機層２７２は、有機発光層を含む。有機層２７２は、一つの有機発光層を含むこともでき、上下に積層された２つの有機発光層またはそれ以上の有機発光層を含むこともできる。これらの有機層２７２は、赤色、緑色、青色のいずれかの色を有する光を放出することができ、白色光を放出することもできる。
第２電極２７３は、有機層２７２上に配置される。
第１電極２７１、有機層２７２及び第２電極２７３が積層して有機発光素子２７０がなされる。有機発光素子２７０は、表示装置５００において光量調節層の役割をすることができる。
図に示していないが、有機層２７２が白色光を発光する場合には、個々の画素は、有機層２７２から放出される白色光を波長別にフィルタリングするためのカラーフィルターを含むことができる。カラーフィルターは、光の移動経路上に配置される。有機層２７２から放出された光が下部の基板１１０の方向に進行する、いわゆるボトムエミッション（Bottom Emission）方式である場合には、カラーフィルタが有機層２７２の下に配置され、有機層２７２から放出された光が上部の第２電極２７３の方向に進行する、いわゆるトップエミッション（Top Emission）方式である場合には、カラーフィルタが有機層２７２の上に配置される。
図９は、本発明のまた他の一実施例に係る表示装置６００の概略的な断面図である。
図９を参照すると、本発明のまた他の一実施例に係る表示装置６００は、基板１１０、基板１１０上に配置された薄膜トランジスタ３００、薄膜トランジスタ３００と接続した第１電極３８１を含む。また、表示装置６００は、第１電極３８１上の液晶層３８２および液晶層３８２上の第２電極３８３を含む。
液晶層３８２は、光量調節層として作用する。このように、図９に示した表示装置６００は、液晶層３８２を含む液晶表示装置である。
詳細には、図９の表示装置６００は、基板１１０、薄膜トランジスタ３００、平坦化膜１９０、第１電極３８１、液晶層３８２、第２電極３８３、バリア層３２０、カラーフィルタ３４１、３４２、遮光部３５０および対向基板３１０を含む。
基板１１０は、ガラスまたはプラスチックで作ることができる。基板１１０上にはバッファ層１２１が配置される。また、基板１１０とバッファ層１２１間には、光遮断層１８０が配置される。
図９を参照すると、薄膜トランジスタ３００は、基板１１０上のバッファ層１２１上に配置される。薄膜トランジスタ３００の詳細な説明は省略する。
薄膜トランジスタ３００上に平坦化膜１９０が配置される。平坦化膜１９０は、基板１１０の上部を平坦化させる。
第１電極３８１は、平坦化膜１９０上に配置される。第１電極３８１は、平坦化膜１９０に備えられたコンタクトホール（CH5）を介して薄膜トランジスタ３００のドレイン電極１６０と接続する。
対向基板３１０は、基板１１０に対向して配置される。
対向基板３１０上に遮光部３５０が配置される。遮光部３５０は、複数の開口部を有する。複数の開口部は、画素電極である第１電極３８１に対応して配置される。遮光部３５０は、開口部を除いた部分での光を遮断する。遮光部３５０は、必ずしも必要なわけではなく、省略することもできる。
カラーフィルタ３４１、３４２は、対向基板３１０上に配置され、バックライト部（未図示）から入射した光の波長を選択的に遮断する。詳細には、カラーフィルタ３４１、３４２は、遮光部３５０によって定義される複数の開口部に配置することができる。それぞれのカラーフィルタ３４１、３４２は、赤色、緑色、青色のいずれかの一つ色を表現することができる。それぞれのカラーフィルタ３４１、３４２は、赤色、緑色、青色以外の他の色を表現することもできる。
カラーフィルタ３４１、３４２と遮光部３５０上にバリア層３２０を配置することができる。バリア層３２０は省略することができる。
第２電極３８３は、バリア層３２０上に配置される。例えば、第２電極３８３は、対向基板３１０の前面に位置することができる。第２電極３８３は、ITOまたはIZOなどの透明な導電物質からなり得る。
第１電極３８１と第２電極３８３は、対向して配置され、その間に液晶層３８２が配置される。第２電極３８３は、第１電極３８１と一緒に液晶層３８２に電界を印加する。
基板１１０と対向基板３１０間の対向する面を、それぞれ該当基板の上部面と定義し、その上部面の反対側に位置する面を、それぞれ該当基板の下部面と定義すると、基板１１０の下部面と対向基板３１０の下部面にそれぞれ偏光板を配置することができる。
（比較例１）
図１０に示す形態で、比較例１の薄膜トランジスタを製造した。詳細には、ガラスかなる基板１１０上に15nm厚および12μｍの長さを有する酸化物半導体層１３０を形成した。酸化物半導体層１３０は、原子数基準で1：1：1の比率でインジウム（In）、ガリウム（Ga）および亜鉛（Zn）を含む。その後、酸化物半導体層１３０上にシリコン窒化物からなるゲート絶縁膜１２０およびMo/Tiの合金からなる100nm厚のゲート電極１４０を形成し、その上にシリコン酸化物からなる層間絶縁膜１７０を形成した。その後、Mo/Ti合金を用いて100nmの厚さのソース電極１５０とドレイン電極１６０を形成して比較例１の薄膜トランジスタを製造した。
酸化物半導体層１３０において、ソース電極１５０と接続した第１チャネル接続部１３２の長さは3μｍ、ドレイン電極１６０と接続した第２チャネル接続部１３３の長さは3μｍ、およびチャネル部１３１の長さ（L1）は、6μｍにそれぞれ設定した。
（比較例２および３）
比較例１と同様に、ただし、薄膜トランジスタの酸化物半導体層１３０の厚さを30nmにして比較例２の薄膜トランジスタを製造し、薄膜トランジスタの酸化物半導体層１３０の厚さを50nmにして比較例３の薄膜トランジスタを製造した。
（試験例１）ΔL測定
比較例１、２および３の薄膜トランジスタについて、第１チャネル接続部１３２側の導体化浸透長（ΔLS）と第２チャネル接続部１３３側の導体化浸透長（ΔLD）を測定し、その合計を「ΔL」で表示した（ΔL=ΔLS+ΔLD）。導体化の浸透長（ΔLS、ΔLD）は公知の方法であるTLM（Transmission line measurement）方法によって測定した。その結果を、図１１に示す。
図１１は、酸化物半導体層１３０の厚さによるΔLのグラフである。図１１において、C1、C2およびC3は、それぞれ比較例１、２および３の薄膜トランジスタについて測定したΔLである。図１１を参照すると、酸化物半導体層１３０の厚さが増加する場合、ΔLが増加することを確認することができる。したがって、酸化物半導体層１３０での電界集中を解消するために、酸化物半導体層１３０の厚さを増加させる場合には、ΔLが増加して有効チャネル長（Leff）が減少することを確認することができる。このように、図１１を参照すると、酸化物半導体層１３０での電界集中を防止するために、酸化物半導体層１３０の厚さを増加させるには限界がある。
比較例１と同様の方法で薄膜トランジスタを製造するが、酸化物半導体層１３０に厚さ段差を形成した。詳細には、図１に開示したような形状の酸化物半導体層１３０を有する薄膜トランジスタを製造し、これを実施例１とした。実施例１の薄膜トランジスタにおいて、第１厚さ（t1）は15nm、第２厚さ（t2）は22nm、チャネル部１３１の長さ（L1）は6μｍ、L2は1μｍに設定した。また、ソース電極１５０と接続した第１チャネル接続部１３２の長さは3μｍ、ドレイン電極１６０と接続した第２チャネル接続部１３３の長さは3μｍにそれぞれ設定した。
（試験例２）電界測定
比較例１の形状を有する薄膜トランジスタモデルと実施例１の形状を有する薄膜トランジスタモデルについて、Silvaco TCAD（TechnologyComputer Aided Design）を用いたシミュレーション（simulation）方法で、酸化物半導体層１３０の各領域別の電界を測定した。その結果を、図１２に示す。
図１２は、酸化物半導体層１３０の位置による電界分布グラフである。図１２で「A」は比較例１による薄膜トランジスタの電界分布であり、「B」は実施例１による薄膜トランジスタの電界分布を示す。図１２のx軸は、第１チャネル接続部１３２の一端（図１に示した酸化物半導体層１３０の左端に対応、距離0μｍ）から第２チャネル接続部１３３の一端（図１に示した酸化物半導体層１３０の右端に対応、距離12μｍ）に向かう方向に沿った距離を示す。
図１２を参照すると、比較例１による薄膜トランジスタの場合（グラフの「A」）、チャネル部１３１と第２チャネル接続部１３３間の境界付近（9μｍ距離付近）で電界が強く集中することを確認することができる。参考に、チャネル部１３１と第１チャネル接続部１３２間の境界付近（3μｍ距離付近）でも弱い電界集中が発生する。
一方、実施例１による薄膜トランジスタの場合（グラフの「B」）、チャネル部１３１と第２チャネル接続部１３３間の境界付近（9μｍ距離付近）よりチャネル部１３１の方に電界集中領域が移動し（8.5μｍ距離付近）、比較例１と比較して、この領域での電界が50％程度減少したことが確認できる。
このように、本発明の一実施例による厚さ段差を有する酸化物半導体層１３０を含む薄膜トランジスタの場合、酸化物半導体層での電界集中が緩和されることを確認することができる。その結果、本発明の一実施例に係る薄膜トランジスタの電界集中による劣化を防止または減少させることができる。
以上で説明した本発明は、前述した実施例及び添付の図によって限定されるものではなく、本発明の技術的事項を逸脱しない範囲内で、複数の置換、変形及び変更が可能であることが、本発明が属する技術分野で通常の知識を有する者にとって明らかであろう。したがって、本発明の範囲は、後述する特許請求の範囲によって示され、特許請求の範囲の意味、範囲およびその等価概念から導出されるすべての変更または変形された形態が本発明の範囲に含まれるものと解釈されなければならない。
１００、２００、３００、４００：薄膜トランジスタ
１１０：基板
１２０：ゲート絶縁膜
１３０：酸化物半導体層
１３１：チャネル部
１３２：第１チャネル接続部
１３３：第２チャネル接続部
１４０：ゲート電極
１５０：ソース電極
１６０：ドレイン電極
１７０：層間絶縁膜
１８０：光遮断層
１９０：平坦化膜
２５０：バンク層
２７０：有機発光素子
２７１、３８１：第１電極
２７２：有機層
２７３、３８３：第２電極
３１０：対向基板
３４１、３４２：カラーフィルタ
３５０：遮光部
３８２：液晶層
５００、６００：表示装置

Claims (20)

  1. 基板上の酸化物半導体層であって、チャネル部、前記チャネル部の第１末端部と接続した第１チャネル接続部、及び前記チャネル部の第１末端部と対向する前記チャネル部の第２末端部と接続した第２チャネル接続部を含む酸化物半導体層、
    前記酸化物半導体層の前記チャネル部上のゲート絶縁膜、
    前記ゲート絶縁膜上のゲート電極、
    前記第１チャネル接続部と接続したソース電極、および
    前記ソース電極と離隔して前記第２チャネル接続部と接続したドレイン電極、を含み、
    前記第２チャネル接続部の厚さは、前記第１チャネル接続部の厚さと異なり、前記チャネル部の第２末端部は、前記第２チャネル接続部と同じ厚さを有し、前記チャネル部の前記第１チャネル接続部側の導体化浸透長より前記第２チャネル接続部側の導体化浸透長が長い、薄膜トランジスタ。
  2. 前記第２チャネル接続部の厚さが、前記第１チャネル接続部の厚さの1.3〜1.7倍である、請求項１に記載の薄膜トランジスタ。
  3. 前記チャネル部の第２末端部のうちの少なくとも一部が、前記第２チャネル接続部と同じ厚さを有する、請求項１に記載の薄膜トランジスタ。
  4. 前記チャネル部の第２末端部のうち前記第２チャネル接続部と同じ厚さを有する部分の長さが、前記チャネル部全体の長さの5〜20％である、請求項３に記載の薄膜トランジスタ。
  5. 前記チャネル部の第１末端部が、前記第１チャネル接続部と同じ厚さを有する、請求項３に記載の薄膜トランジスタ。
  6. 前記第１チャネル接続部の厚さが、前記第２チャネル接続部の厚さよりも薄い、請求項５に記載の薄膜トランジスタ。
  7. 前記チャネル部の第１末端部と前記チャネル部の第２末端部間に位置する前記チャネル部の一部が、前記第１チャネル接続部の厚さよりも厚く、前記第２チャネル接続部の厚さよりも薄い厚さを有する、請求項１に記載の薄膜トランジスタ。
  8. 前記第１チャネル接続部の厚さが、前記チャネル部の第１末端部と前記チャネル部の第２末端部間に位置する前記チャネル部の前記一部の厚さの0.3〜0.9倍である、請求項７に記載の薄膜トランジスタ。
  9. 前記チャネル部の第１末端部が、前記第１チャネル接続部と同じ厚さを有する、請求項８に記載の薄膜トランジスタ。
  10. 前記チャネル部の第１末端部のうち、前記第１チャネル接続部と同じ厚さを有する部分の長さが、前記チャネル部全体の長さの5〜15％である、請求項９に記載の薄膜トランジスタ。
  11. 基板上に酸化物半導体層を形成する工程であって、前記酸化物半導体層が、チャネル部、前記チャネル部の第１末端部と接続した第１チャネル接続部、及び前記チャネル部の第１末端部と対向する前記チャネル部の第２末端部と接続した第２チャネル接続部を含むように形成する工程と、
    前記酸化物半導体層の前記チャネル部上にゲート絶縁膜を形成する工程、
    前記ゲート絶縁膜上にゲート電極を形成する工程、
    前記第１チャネル接続部に接続したソース電極を形成する工程、および
    前記ソース電極と離隔して前記第２チャネル接続部に接続したドレイン電極を形成する工程、とを含み、
    前記第２チャネル接続部の厚さが、前記第１チャネル接続部の厚さと異なり、前記チャネル部の第２末端部は、前記第２チャネル接続部と同じ厚さを有するように形成され、前記第１チャネル接続部及び前記第２チャネル接続部の導体化において、前記チャネル部の前記第１チャネル接続部側の導体化浸透長より前記第２チャネル接続部側の導体化浸透長が長くなる、薄膜トランジスタの製造方法。
  12. 複数の画素を有する表示パネルを含んだ表示装置であって、
    各画素が、基板上に配置された少なくとも一つの薄膜トランジスタを含み、
    前記少なくとも一つの薄膜トランジスタは、
    前記基板上の酸化物半導体層であって、チャネル部、前記チャネル部の第１末端部と接続した第１チャネル接続部、及び前記チャネル部の第１末端部と対向する前記チャネル部の第２末端部と接続した第２チャネル接続部を含む酸化物半導体層、
    前記酸化物半導体層の前記チャネル部上のゲート絶縁膜、
    前記ゲート絶縁膜上のゲート電極、
    前記第１チャネル接続部と接続したソース電極、および
    前記ソース電極と離隔して前記第２チャネル接続部と接続したドレイン電極、を含み、
    前記第２チャネル接続部の厚さが、前記第１チャネル接続部の厚さと異なり、前記チャネル部の第２末端部は、前記第２チャネル接続部と同じ厚さを有し、前記チャネル部の前記第１チャネル接続部側の導体化浸透長より前記第２チャネル接続部側の導体化浸透長が長い、表示装置。
  13. 前記表示パネルが、有機発光素子表示パネルまたは液晶表示パネルを含む、請求項１２に記載の表示装置。
  14. 前記第２チャネル接続部の厚さが、前記第１チャネル接続部の厚さの1.3〜1.7倍である、請求項１２に記載の表示装置。
  15. 前記チャネル部の第２末端部のうちの少なくとも一部が、前記第２チャネル接続部と同じ厚さを有する、請求項１２に記載の表示装置。
  16. 前記チャネル部の第２末端部のうち前記第２チャネル接続部と同じ厚さを有する部分の長さが、前記チャネル部全体の長さの5〜20％である、請求項１５に記載の表示装置。
  17. 前記チャネル部の第１末端部が、前記第１チャネル接続部と同じ厚さを有する、請求項１５に記載の表示装置。
  18. 前記第１チャネル接続部の厚さが、前記第２チャネル接続部の厚さよりも薄い、請求項１７に記載の表示装置。
  19. 前記チャネル部の第１末端部と前記チャネル部の第２末端部間に位置する前記チャネル部の一部が、前記第１チャネル接続部の厚さよりも厚く、前記第２チャネル接続部の厚さよりも薄い厚さを有する、請求項１２に記載の表示装置。
  20. 前記第１チャネル接続部の厚さが、前記チャネル部の第１末端部と前記チャネル部の第２末端部間に位置する前記チャネル部の前記一部の厚さの0.3〜0.9倍である、請求項１９に記載の表示装置。
JP2018227777A 2017-12-15 2018-12-05 薄膜トランジスタ、その製造方法及びこれを含む表示装置 Active JP6689355B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0173298 2017-12-15
KR1020170173298A KR102482856B1 (ko) 2017-12-15 2017-12-15 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Publications (2)

Publication Number Publication Date
JP2019110296A JP2019110296A (ja) 2019-07-04
JP6689355B2 true JP6689355B2 (ja) 2020-04-28

Family

ID=64604501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018227777A Active JP6689355B2 (ja) 2017-12-15 2018-12-05 薄膜トランジスタ、その製造方法及びこれを含む表示装置

Country Status (6)

Country Link
US (1) US10693015B2 (ja)
EP (1) EP3499582B1 (ja)
JP (1) JP6689355B2 (ja)
KR (1) KR102482856B1 (ja)
CN (1) CN110021669B (ja)
TW (1) TWI691089B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102546780B1 (ko) 2018-12-28 2023-06-21 엘지디스플레이 주식회사 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
CN112635571A (zh) * 2019-09-24 2021-04-09 乐金显示有限公司 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
KR102625951B1 (ko) * 2019-12-23 2024-01-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW256940B (en) * 1994-09-12 1995-09-11 United Microelectronics Corp Thin film transistor and process thereof
JPH08172199A (ja) * 1994-12-20 1996-07-02 Citizen Watch Co Ltd 半導体装置とその製造方法
KR100205306B1 (ko) * 1995-12-26 1999-07-01 구본준 박막트랜지스터의 제조방법
TW312810B (en) 1997-03-17 1997-08-11 United Microelectronics Corp The manufacturing method for LDD forming in MOS device
TW507381B (en) * 2001-11-14 2002-10-21 Ind Tech Res Inst Thin film transistor structure of liquid crystal display and the manufacturing method thereof
JP4245158B2 (ja) * 2004-04-19 2009-03-25 パナソニック株式会社 Ｆｅｔ型強誘電体メモリセルおよびｆｅｔ型強誘電体メモリ
JP5017795B2 (ja) * 2005-04-13 2012-09-05 日本電気株式会社 電界効果トランジスタの製造方法
TWI298536B (en) * 2006-05-29 2008-07-01 Au Optronics Corp Pixel structure and fabricating method thereof
JP2008071957A (ja) 2006-09-14 2008-03-27 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7598128B2 (en) * 2007-05-22 2009-10-06 Sharp Laboratories Of America, Inc. Thin silicon-on-insulator double-diffused metal oxide semiconductor transistor
US8653517B2 (en) * 2010-04-06 2014-02-18 Hitachi, Ltd. Thin-film transistor and method for manufacturing the same
US8608376B2 (en) 2010-05-26 2013-12-17 Board Of Trustees Of The University Of Arkansas Method for modeling and parameter extraction of LDMOS devices
KR102233958B1 (ko) * 2010-07-02 2021-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9082663B2 (en) * 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6016455B2 (ja) 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
KR102046996B1 (ko) * 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20140087693A (ko) 2012-12-31 2014-07-09 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US8878275B2 (en) 2013-02-18 2014-11-04 Fairchild Semiconductor Corporation LDMOS device with double-sloped field plate
KR20180071452A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
CN110021669A (zh) 2019-07-16
CN110021669B (zh) 2022-05-10
TW201929237A (zh) 2019-07-16
JP2019110296A (ja) 2019-07-04
KR20190072164A (ko) 2019-06-25
KR102482856B1 (ko) 2022-12-28
EP3499582B1 (en) 2020-10-14
US20190189805A1 (en) 2019-06-20
US10693015B2 (en) 2020-06-23
TWI691089B (zh) 2020-04-11
EP3499582A1 (en) 2019-06-19

Similar Documents

Publication Publication Date Title
JP6689355B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む表示装置
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR101991338B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR101497425B1 (ko) 액정 표시 장치 및 그 제조 방법
KR102075530B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
EP1764839A2 (en) Transparent thin film transistor (TFT) and its method of manufacture
JP2011135086A (ja) 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板
JP6768048B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置
US10204973B2 (en) Display device and thin-film transistors substrate
KR102188690B1 (ko) 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
KR102319478B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP6654770B2 (ja) 薄膜トランジスタ基板及び表示装置
KR102654115B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102320187B1 (ko) 유기발광표시장치 및 그 제조방법
KR102578422B1 (ko) 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102436715B1 (ko) 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP2016054046A (ja) 表示装置および電子機器
KR102468509B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102586429B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102101398B1 (ko) 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR102537352B1 (ko) 도핑된 산화물 반도체층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR101496204B1 (ko) 액정 표시 장치 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200407

R150 Certificate of patent or registration of utility model

Ref document number: 6689355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250