KR101818721B1 - 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR101818721B1
KR101818721B1 KR1020150042994A KR20150042994A KR101818721B1 KR 101818721 B1 KR101818721 B1 KR 101818721B1 KR 1020150042994 A KR1020150042994 A KR 1020150042994A KR 20150042994 A KR20150042994 A KR 20150042994A KR 101818721 B1 KR101818721 B1 KR 101818721B1
Authority
KR
South Korea
Prior art keywords
lamp
hydrogen
processed
semiconductor device
substrate
Prior art date
Application number
KR1020150042994A
Other languages
English (en)
Other versions
KR20160115397A (ko
Inventor
정필성
지상현
이성용
한용우
Original Assignee
에이피시스템 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이피시스템 주식회사 filed Critical 에이피시스템 주식회사
Priority to KR1020150042994A priority Critical patent/KR101818721B1/ko
Priority to JP2016048470A priority patent/JP6762738B2/ja
Priority to TW105107834A priority patent/TWI683343B/zh
Priority to US15/081,836 priority patent/US10106914B2/en
Priority to CN201610179488.8A priority patent/CN106024606A/zh
Publication of KR20160115397A publication Critical patent/KR20160115397A/ko
Application granted granted Critical
Publication of KR101818721B1 publication Critical patent/KR101818721B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/04—Production of homogeneous polycrystalline material with defined structure from liquids
    • C30B28/08—Production of homogeneous polycrystalline material with defined structure from liquids by zone-melting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/60105—Applying energy, e.g. for the soldering or alloying process using electromagnetic radiation
    • H01L2021/6012—Incoherent radiation, e.g. polychromatic heating lamp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 소스 및 드레인 전극을 갖는 반도체 소자를 제조하는 장치 및 이를 이용한 반도체 소자 제조 방법에 관한 것으로, 기판상에 수소가 함유되는 피처리층이 형성된 피처리물에 2단계로 광이 조사되도록 열원유닛을 제어하며 탈수소화를 수행함으로써, 수소에 의한 반도체 소자의 전기적 특징이 저하되는 것을 억제 및 방지할 수 있다.
즉, 1단계로 조사되는 자외선(UV)은 피처리층 내의 Si-H 결합을 분리하는 화학적 반응을 유도하며, 2단계로 조사되는 적외선(IR)계열의 광은 Si-H 결합으로부터 분리된 수소를 기화시키는 열전 반응을 유도할 수 있다.
이처럼, 피처리층 내에서 수소와 다른 이온의 결합을 끊어내는 화학적 반응과 수소를 기화시키는 열적 반응이 모두 이루어져, 열적 반응만을 통해서 피처리층으로부터 수소를 기화시킬 때의 온도보다 용이하게 피처리층 내 수소를 제거할 수 있다.

Description

반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법 {Thin film transistor manufacture apparatus and the method for thin film transistor using it}
본 발명은 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법에 관한 것으로, 더욱 상세하게는 박막 내 수소 농도를 용이하게 제어할 수 있는 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법에 관한 것이다.
일반적으로, 박막 트랜지스터(TFT; Thin Film Transistor)는 절연 표면을 갖는 기판 위에 형성된 반도체 박막으로 구성되며, IC나 전기 광학 장치와 같은 전자 디바이스에 널리 응용되고, 특히 화상 표시 장치의 스위칭 소자로서 사용된다.
박막 트랜지스터는 반도체 특성을 나타내는 금속 산화물을 채널 형성 영역으로 사용하며 반도체 층을 갖도록 제작되는데, 박막 트랜지스터를 제작하는데에 사용 재료 및 공정 방법에 의해 박막 내에는 수소 이온이 반드시 존재하게 된다.
이와 같은 수소 이온은 반도체 층의 내부에서 비어 있는 영역을 채워서 반도체 소자의 구동 안정성을 확보하는 이점을 얻을 수 있으나, 그 농도가 반도체 층 내부에 비어 있는 영역을 채운 이상일 경우엔 반도체 층의 계면 전하 특성을 악화 시키는 문제를 야기한다. 따라서, 박막 트랜지스터를 제조할 때 박막 내의 수소 농도를 제어(탈수소화)하는 것이 중요한 문제로 떠오르고 있다.
이에 종래에는, 퍼니스 장비를 이용하여 박막에 열을 가하여 수소를 제거하며 제어하였다. 그러나, 수소 농도 제어를 위한 가장 중요한 공정 제어 요소는 열 처리량인데, 퍼니스는 열 유지부분만 관리할 수 있어 열 입력(상승, 유지, 냉각)의 모든 부분의 관리가 어렵다. 이에, 퍼니스 장비를 이용한 수소 농도의 조절은 용이하지 않다.
또한, 퍼니스 장비의 특성상 열처리 시간이 장시간 소모되는 문제가 야기되어, 반도체 소자를 제작하기 위한 소요 시간이 증가하는 문제로 이어진다.
그리고, 퍼니스 장비는 450℃ 이상의 온도에서 탈수소화를 진행하는데 , 플렉시블 디스플레이(Flexible Display)에 사용되는 플렉시블 기판(플라스틱)은 고열에 변형이 발생할 수 있어 탈수소화 공정을 수행할 수 없는 문제가 발생한다.
JP 2009-159238 A KR 2009-0101831 A
본 발명은 피처리물 내 수소의 농도를 용이하게 제어할 수 있는 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법을 제공한다.
본 발명은 고열에 의한 피처리물의 변형 발생을 억제 및 방지할 수 있는 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법을 제공한다.
본 발명은 피처리물 내 수소를 제거하는데 소요되는 시간 및 수행 온도를 감소시킬 수 있는 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법을 제공한다.
본 발명은 반도체 소자의 전기적 특성을 증가시킬 수 있는 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법을 제공한다.
본 발명의 실시 예에 따른 반도체 소자 제조 장치는 피처리물이 처리되는 공간을 제공하는 챔버와, 상기 챔버 내에 배치되어 상부에 상기 피처리물을 안착시키는 스테이지, 상기 스테이지 상부에 이격 배치되며, 상기 피처리물에 2단계로 광을 조사하기 위한 열원유닛 및 상기 열원유닛에 연결되어 상기 2단계로 광이 조사되도록 상기 열원유닛을 제어하는 제어부를 포함한다.
상기 열원유닛은 상기 피처리물에 자외선을 조사하는 제1 램프 및 상기 자외선이 조사된 피처리물에 적외선을 조사하는 제2 램프를 포함할 수 있다.
상기 제1 램프는 상기 제2 램프를 둘러싸도록 배치될 수 있다.
상기 피처리물의 조사면 전체 면적을 기준으로, 상기 제1 램프의 조사 면적은 상기 제2 램프의 조사 면적보다 클 수 있다.
상기 제어부는 상기 제1 램프가 작동한 후에 상기 제2 램프가 작동하도록 상기 열원유닛을 제어할 수 있다.
상기 제어부는 상기 제1 램프의 작동이 중단되는 동시에 상기 제2 램프를 작동시킬 수 있다.
상기 제어부는 상기 제1 램프의 작동이 중단된 후에 시간차를 두고 상기 제2 램프를 작동시킬 수 있다.
상기 제어부는 상기 제1 램프의 작동시간과 상기 제2 램프의 작동시간이 서로 중첩되도록 할 수 있다.
상기 피처리물은 기판과, 상기 기판 상에 수소를 함유하여 형성되는 피처리층을 포함하며, 상기 피처리층은 상기 기판 상에 수소(H)를 포함하는 소스를 사용하여 화학기상방법(CVD)으로 형성된 박막일 수 있다.
본 발명의 실시 예에 따른 소스 및 드레인 전극을 갖는 반도체 소자 제조 방법은 기판 상에 수소가 함유되는 피처리층을 형성하는 과정 및 상기 피처리층에 2단계로 광을 조사하여 탈수소화를 행하는 과정;을 포함한다.
상기 탈수소화를 행하는 과정은 상기 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 상기 피처리층으로 게이트 절연막을 형성하는 과정 이후에 수행될 수 있다.
상기 탈수소화를 행하는 과정은 상기 기판 상에 상기 소스 및 드레인 전극과, 상기 소스 및 드레인 전극 상에 액티브 패턴을 형성하고, 상기 액티브 패턴 상에 상기 피처리층으로 게이트 절연막을 형성하는 과정 이후에 수행될 수 있다.
상기 탈수소화를 행하는 과정은 상기 기판 상에 상기 피처리층으로 아모포스 실리콘을 형성하는 과정 이후에 수행될 수 있다.
상기 탈수소화를 행하는 과정은 350 내지 400℃에서 수행될 수 있다.
상기 탈수소화를 행하는 과정은 상기 피처리층 내 Si-H의 화학적 결합을 분리시키는 1차 광 조사 과정과, 상기 1차 광 조사 과정 이후, 분리된 수소(H)를 기화시키는 2차 광 조사 과정을 포함할 수 있다.
상기 피처리층 내 Si-H의 화학적 결합을 분리시키는 1차 광은 자외선이며, 상기 분리된 수소(H)를 기화시키는 2차 광은 적외선 계열일 수 있다.
상기 1차 광 조사 과정 및 상기 2차 광 조사 과정은 서로 동일한 공간에서 수행될 수 있다.
상기 1차 광 조사 과정 및 상기 2차 광 조사 과정은 서로 상이한 공간에서 수행될 수 있다.
상기 피처리층은 상기 기판 상에 수소(H)를 포함하는 소스를 사용하여 화학기상방법(CVD)으로 형성된 박막일 수 있다.
본 발명의 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법에 따르면, 피처리물 내 수소의 농도를 용이하게 제어할 수 있어 반도체 소자의 전기적 특성을 증가시킬 수 있다.
즉, 기판 상에 수소를 함유하는 피처리층이 형성된 피처리물에 자외선(UV) 및 적외선(IR)계열의 램프를 이용해 순차적으로 광원을 조사한다. 이에, 피처리층에 Si-H 결합으로 존재하는 수소는 자외선(UV) 광원에 의해 화학적 결합이 분리되고, 분리된 수소는 적외선(IR) 광원에 의해 증가된 온도에 의해 기화될 수 있다.
이처럼, 피처리층 내에서 수소와 다른 이온의 결합을 끊어내는 화학적 반응과 수소를 기화시키는 열적 반응이 모두 이루어져, 열적 반응만을 통해서 피처리층으로부터 수소를 기화시킬 때의 온도보다 낮은 온도에서 수소를 제거할 수 있다.
이에, 플렉서블 기판의 열화를 방지하여 플렉서블 기판을 이용한 반도체 소자 제조 과정에서도 탈수소화를 수행할 수 있다.
또한, 화학적 결합이 끊어진 수소는 기화가 용이하기 때문에 수소가 기화되는 시간을 단축되어, 반도체 소자 제작에 소요되는 시간이 증가되는 것을 억제 및 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 소자 제조 장치를 나타내는 단면도이다.
도 2는 본 발명의 실시 예에 따른 열원유닛을 설명하기 위한 도면이다.
도 3은 본 발명의 실시 예에 따른 제어부의 열원유닛 제어방법을 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 반도체 소자 제조 방법을 순차적으로 나타내는 순서도이다.
도 5는 본 발명의 피처리물의 종류에 따른 반도체 소자 제조 방법을 나타내는 순서도이다.
도 6은 본 발명의 실시 예에 따른 탈수소화 과정을 나타내는 순서도이다.
도 7은 본 발명의 실시 예에 따른 탈수소화 과정에서 제1 램프의 파워(%)에 따른 피처리물 내 수소 농도 변화를 나타내는 그래프이다.
도 8은 종래 및 본 발명의 실시 예에 따른 탈수소화 공정에 따른 피처리물 내 수소 농도 변화를 나타내는 그래프이다.
도 9는 종래 및 본 발명의 실시 예에 따른 탈수소화 과정에 따른 공정 온도 변화를 나타내는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 발명의 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
이하에서는 도 1 내지 도 9를 참조하여 본 발명의 실시 예에 따른 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법에 대해 설명하기로 한다. 여기서, 도 1은 본 발명의 실시 예에 따른 반도체 소자 제조 장치를 나타내는 단면도이고, 도 2는 본 발명의 실시 예에 따른 열원유닛을 설명하기 위한 도면이며, 도 3은 본 발명의 실시 예에 따른 제어부의 열원유닛 제어 방법을 나타내는 도면이다. 또한, 도 4는 본 발명의 실시 예에 따른 반도체 소자 제조 방법을 순차적으로 나타내는 순서도이며, 도 5는 본 발명의 피처리물의 종류에 따른 반도체 소자 제조 방법을 나타내는 순서도이다. 도 6은 본 발명의 실시 예에 따른 탈수소화 과정을 나타내는 순서도이다. 그리고, 도 7 내지 도 9는 본 발명의 실시 예에 따른 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법에 의해 제조된 반도체 소자 내 수소의 농도를 종래와 비교한 것으로, 도 7은 본 발명의 실시 예에 따른 탈수소화 과정에서 제1 램프의 파워(%)에 따른 피처리물 내 수소 농도 변화를 나타내는 그래프이고, 도 8은 종래 및 본 발명의 실시 예에 따른 탈수소화 공정에 따른 피처리물 내 수소 농도 변화를 나타내는 그래프이며, 도 9는 종래 및 본 발명의 실시 예에 따른 탈수소화 과정에 따른 공정 온도 변화를 나타내는 그래프이다.
본 발명의 실시 예에 따른 반도체 소자 제조 장치(1)는 수소(H)를 포함하는 피처리층이 형성된 피처리물(S)에서 피처리층으로부터 수소(H)를 용이하게 제거하여 수소(H)의 농도를 제어할 수 있는 장치로서, 피처리물(S)이 처리되는 공간(R)을 제공하는 챔버(100)와, 챔버(100) 내에 배치되어 상부에 피처리물(S)을 안착시키는 스테이지(200), 스테이지(200) 상부에 이격 배치되며, 피처리물(S)에 2단계로 광을 조사하기 위한 열원유닛(300) 및 열원유닛(300)에 연결되어 2단계로 광이 조사되도록 열원유닛(300)을 제어하는 제어부(400)를 포함한다.
즉, 본 발명의 실시 예에 따른 반도체 소자 제조 장치(1)는 피처리물(S)에 서로 상이한 1차 광원(A) 및 2차 광원(B)을 순차적으로 조사하여 피처리물(S) 박막 내 수소 이온을 제거하기 위한 탈수소화 장치이다. 여기서, 피처리물(S)은 소스 및 드레인 전극을 갖는 반도체 소자를 제조하는 과정에서 Si-H 결합 구조가 포함된 상태인 중간 구조체를 지칭한다. 즉, 피처리물(S)은 기판 상에 수소를 함유하여 형성되는 피처리층을 포함하며, 피처리층은 제조되는 반도체 소자에서 액티브층으로 사용되는 종류 및 구조에 따라서 서로 상이한 층일 수 있으나, 소스 및 드레인 전극을 갖는 반도체 소자를 제조하는 과정에서 소스 및 드레인 전극이 형성되기 전의 공정에서 Si-H 결합이 형성된 층인 것은 동일하다.
챔버(100)는 피처리물(S)의 탈수소화 과정이 이루어지는 공간을 제공하는 것으로서, 피처리물(S)을 내부에 수용하여 피처리물(S)로 2단계의 광 조사가 이루어지는 공간을 제공한다. 이때, 챔버(100)는 피처리물(S)의 처리 공간을 제공하는 하부 챔버(130)와, 하부 챔버(130)의 상부에서 결합되어 피처리물(S)로 2단계로 광을 조사하는 열원유닛(300)이 구비되는 상부 챔버(110)를 구분될 수 있다. 이에, 하부 챔버(130) 및 상부 챔버(110)는 서로 분리되어 하부 챔버(130)의 상부가 개방되고 상부 챔버(110)의 하부가 개방되도록 함으로써 피처리물(S)이 처리되는 공간을 외부로부터 개방 및 폐쇄할 수 있다. 그리고, 상부 챔버(110)와 하부 챔버(130)가 분리되어 처리 공간(R)이 개방될 때 피처리물(S)을 처리 공간(R)으로 로딩시킬 수 있다. 그러나, 챔버(100)의 구조 및 피처리물(S)이 처리공간(R)으로 로딩되는 방법은 이에 한정되지 않는다.
이때, 챔버(100)에는 처리 공간(R)을 진공 및 대기 상태로 만들기 위한 펌프(P)가 연결될 수 있다. 즉, 처리 공간(R)의 기체를 흡입하여 처리 공간(R)을 진공 상태로 유지할 경우, 피처리물(S)에 불순물이 달라붙는 것을 억제할 수 있다.
스테이지(200)는 처리 공간(R)에서 피처리물(S)을 안정적으로 지지하기 위해 구비되며, 상부에 피처리물(S)이 안착되는 안착면이 형성된다. 스테이지(200)는 블록 형상으로 하부 챔버(130)의 내부 바닥면에 고정된 상태로 구비될 수 있으며, 도시되지는 않았으나, 열원유닛(300)으로부터의 조사되는 광이 피처리물(S)의 전체 영역에 고루 조사될 수 있도록 피처리물(S)을 회전시키도록 구비될 수도 있다.
열원유닛(300)은 적어도 일부가 상부 챔버(110)를 관통하며 설치되어, 스테이지(200) 상부로 이격되어 배치된다. 열원유닛(300)은 스테이지(200) 쪽으로 광이 조사될 수 있도록 광이 방출되는 단부가 처리 공간(R) 내에 배치되도록 상부 챔버(110)에 설치될 수 있다. 이와 같은 열원유닛(300)은 스테이지(200) 상의 피처리물(S)에 2단계로 광을 조사하기 위한 것으로, 피처리물(S)에 자외선(UV)을 조사하는 제1 램프(310)와, 자외선이 조사된 피처리물에 적외선을 조사하는 제2 램프(330)를 포함한다. 이에, 열원유닛(300)은 피처리물(S)로 2단계로 광을 조사하여 피처리물(S) 내 수소의 농도 제어를 제어할 수 있다. 이때, 열원유닛(300)을 이용한 수소 농도 제어 방법은 하기에서 자세하게 설명하기로 한다.
제1 램프(310)는 피처리물(S)에 자외선을 조사하는 램프로서, 열원유닛(300)의 2단계 광 조사 과정 중 1차 광 조사에 사용된다. 제1 램프(310)는 피처리물(S)에 포함된 Si-H 결합 구조를 분리시키기 위한 역할을 수행한다. 보다 구체적으로, 제1 램프(310)는 피처리물(S) 쪽으로 자외선을 조사함으로써, 피처리물(S) 내 형성된 Si-H의 결합을 분리할 수 있다. 이는 Si와 H의 본딩에너지와 유사한 파장대를 갖는 자외선을 조사됨으로써, 피처리물(S)에 Si-H 결합을 디본딩(debonding)하는 에너지가 전달될 수 있기 때문이다.
이때, 제1 램프(310)는 피처리물(S)의 전체 영역에 광을 조사시킬 수 있도록 배치될 수 있다. 즉, 하부로 조사되는 제1 램프(310)의 광의 조사 면적이 피처리물(S)의 전체 영역을 커버할 수 있도록 복수개가 구비되어 상부 챔버(110)에 설치될 수 있다.
제2 램프(330)는 피처리물(S)에 적외선 계열의 광을 조사하는 램프로서, 열원유닛(300)의 2단계 광 조사 과정 중 2차 광 조사에 사용된다. 제2 램프(330)는 피처리물(S)에 제1 램프(310)의 조사 이후에 피처리물(S)로 조사됨으로써, 제1 램프(310)에 의해 Si-H에서 분리된 수소(H)를 기화시키기 위한 역할을 수행한다. 보다 구체적으로, 제2 램프(330)는 피처리물(S) 쪽으로 적외선 계열의 광을 조사하여 처리 공간(R) 내 온도를 상승시킴으로써 피처리물(S)을 가열 처리하는 역할을 수행할 수 있다. 이에, 가열 처리에 의해 피처리물(S)에 포함된 수소(H)가 열에 의해 기화되어 제거될 수 있도록 할 수 있다. 이때, 제2 램프(330)는 제1 램프(310)와 함께 상부 챔버(110)에 설치됨으로써 제1 램프(310)가 설치되는 위치와 중첩되지 않는 위치에서 상부 챔버(110)에 설치되는 것이 요구된다. 즉, 제2 램프(330)는 제1 램프(310)가 피처리물(S)의 전체 영역에 광을 조사할 수 있도록 상부 챔버(110)에 설치된 후, 제1 램프(310)가 설치되지 않은 위치에서 상부 챔버(110)에 설치될 수 있다.
도 2를 참조하여 제1 램프(310)와 제2 램프(330)의 설치 위치에 대해 자세하게 설명하면, 제1 램프(310)는 제2 램프(330)를 기준으로 제2 램프(330)를 둘러싸도록 배치될 수 있다. 그리고, 피처리물(S)의 조사면의 전체 영역에 대해서 제1 램프(310)의 조사 면적은 제2 램프(330)의 조사 면적보다 큰 조사면적을 형성하도록 배치될 수 있다.
즉, 도 2의 (a)에 도시된 것처럼 제1 램프(310) 및 제2 램프(330)는 피처리물(S)의 조사면과 마주보는 방향에서 보았을 때, 제2 램프(330)가 가운데에 배치되고 제1 램프(310)가 제2 램프(330)를 둘러싸면서 배치될 수 있다. 이를 단면상으로 살펴보면 도 2의 (b)에 도시된 것처럼, 피처리물(S)의 상부에서 제1 램프(310)가 제2 램프(330)를 사이에 두고 양측에 배치된 것과 같다.
이처럼, 제1 램프(310)가 제2 램프(330)를 둘러싸도록 배치됨으로써, 도 2의 (c-1)에 도시된 것처럼, 제1 램프(310)에서 조사된 광은 피처리물(S)의 전체 폭을 기준으로 피처리물(S)의 폭과 동일한 폭(PA)를 갖도록 광을 조사할 수 있다. 이에, Si-H 결합 구조를 갖는 피처리물(S)의 전체 영역에 제1 램프(310)에서 조사되는 자외선(UV)이 조사됨으로써, 피처리물(S)의 내부에 Si-H 결합 형태로 존재하는 수소를 Si와 분리시킬 수 있다.
그리고, 제2 램프(330)는 제1 램프(310)들의 사이에 배치됨으로써, 도 2의 (c-2)의 실선과 같이 피처리물(S)의 전체 폭을 기준으로 피처리물(S)의 양단부로부터 안측으로의 소정의 폭(PB)에만 조사된다. 이때, 제2 램프(330)에서 조사되는 적외선 계열의 광은 피처리물(S)의 온도를 증가시키기 때문에, 제2 램프(330)에서 조사되는 적외선 계열의 광은 피처리물(S)의 전체 영역에 조사되지 않더라도, 광이 조사된 영역으로부터 조사되지 않은 영역으로 열전달이 이루어진다. 이에, 제2 램프(330)의 광이 조사되지 않은 영역까지도 가열될 수 있어, 피처리물(S)의 전체 영역의 수소(H)가 기화될 수 있다.
한편, 제2 램프(330)는 열전달에 의해 피처리물(S)의 전체 영역의 온도를 상승시킬 수는 있으나, 제2 램프(330)의 광이 피처리물(S)의 조사면에 전체에 근접한 범위로 조사될 수 있도록 제1 램프(310)보다는 조사 면적을 증가시킬 수 있는 크기로 설치될 수 있다.
반면, 도면에 도시하지는 않았으나, 제1 램프(310)가 제2 램프(330)를 둘러싸도록 형성되지 않고 제2 램프(330)가 제1 램프(310)를 둘러싸도록 배치되는 경우에는, 제2 램프(330)의 배치구조에 의해 적외선 계열의 광이 피처리물(S)로 조사되는 조사면적은 증가하나, 제1 램프(310)에서 자외선 광이 피처리물(S)로 조사되는 조사면적이 제2 램프(330)의 광의 조사면적보다 작아지게 된다. 이처럼, 제1 램프(310)에서 조사되는 광이 피처리물(S)의 전체 영역에 조사될 수 없게 되면, 피처리물(S)에서 광이 조사된 일부 영역에 존재하는 수소만 Si-H 결합에서 분리된다. 따라서, 제2 램프(330)의 가열에 의해 수소가 기화되는 용이성이 제1 램프(310)가 조사된 영역만 발현되어, 수소 제거 효율성이 감소된다.
제어부(400)는 열원유닛(300)에 연결되어, 제1 램프(310)가 작동하고, 제2 램프(330)가 작동되도록 열원유닛(300)을 제어하기 위해 구비된다. 즉, 제어부(400)는 탈수소화 공정이 제1 램프(310)를 통해 1차 광원을 조사하고, 제2 램프(330)를 통해 2차 광원을 조사하면서 2단계로 순차적으로 이루어지기 때문에 탈수소화가 진행될 때에 열원유닛(300)의 작동을 제어하여 제1 램프(310) 및 제2 램프(330)가 작동하도록 할 수 있다.
이때, 도 3의 (a)에 도시된 것처럼, 제어부(400)는 제1 램프(310)의 작동이 중단되는 동시에 제2 램프(330)를 작동시켜 열원유닛(300)을 제어할 수 있다. 즉, 제어부(400)는 제1 램프(310)를 작동시켜 1차 광원(A)을 소정시간 동안 피처리층에 조사시킨 후, 제1 램프(310)의 작동을 중단함과 동시에 제2 램프(330)를 작동시켜 2차 광원(B)이 소정시간 동안 피처리층에 조사되도록 할 수 있다.
또한, 도 3의 (b)에 도시된 것처럼, 제어부(400)는 제1 램프(310)의 작동이 중단되고 시간차를 두고 제2 램프(330)를 작동시켜 열원유닛(300)을 제어할 수 있다. 즉, 제어부(400)는 제1 램프(310)를 작동시켜 1차 광원(A)을 소정시간 동안 피처리층에 조사시킨 후, 제1 램프(310)의 작동을 중단한다. 그리고, 소정의 시간(h) 동안 제1 램프(310) 및 제2 램프(330)를 작동시키지 않은 상태로 유지한다. 이후, 소정의 시간(h)이 흐르고 제2 램프(330)를 작동시켜 2차 광원(B)이 피처리층으로 조사되도록 할 수 있다. 이때, 제1 램프(310)의 작동의 중단되는 시점과 제2 램프(330)의 작동이 시작되는 시점 사이의 시간차(h)는 1 내지 2시간 내로 설정될 수 있다.
그리고, 도 3의 (c)에 도시된 것처럼, 제어부(400)는 제1 램프(310)의 1차 광원(A) 조사시간과 제2 램프(330)의 2차 광원(B) 조사시간이 서로 중첩되도록 열원유닛(300)을 제어할 수도 있다. 이때, 1차 광원(A) 조사시간과 2차 광원(B) 조사시간의 중첩 정도는 한정하지는 않는다. 즉, 1차 광원(A)의 조사시간이 초기, 중기 및 말기로 구분되고, 2차 광원(B)의 조사시간이 초기, 중기 및 말기로 구분될 때, 1차 광원(A)의 말기 시간과 2차 광원(B)의 초기 시간이 서로 중첩되도록 설정될 수 있다. 또한, 1차 광원(A)의 조사시간과 2차 광원(B)의 조사시간이 100% 중첩되도록 설정될 수도 있다. 그러나, 1차 광원(A)의 조사시간의 말기와 2차 광원(B)의 조사시간의 초기가 서로 중첩되도록 설정될 경우, 1차 광원(A)의 조사에 의한 피처리층 내의 화학적 반응이 충분히 일어난 상태에서 2차 광원(B)의 조사가 이루어질 수 있다.
전술한 바와 같이 구비된 반도체 소자 제조 장치(1)를 이용한 본 발명의 실시 예에 따른 소스 및 드레인 전극을 갖는 반도체 소자 제조 방법은 기판 상에 수소가 함유되는 피처리층을 형성하는 과정과, 피처리층에 2단계로 광을 조사하여 탈수소화를 행하는 과정을 포함한다.
이하에서는, 반도체 소자의 구조 별로 본 발명의 탈수소화 과정을 대입하여 설명하기로 한다. 즉, 기판 상에 액티브 층을 사이에 두고 게이트 전극과 소스 및 드레인 전극이 서로 다른 쪽에 위치하며, 게이트 전극이 소스 및 드레인 전극의 상부에 위치하는 탑 게이트 구조(Top gate type)와, 게이트 전극이 소스 및 드레인 전극 아래쪽에 위치하는 바텀 게이트 구조(Bottom gate type)를 액티브층이 산화물로 구성되는 산화물 반도체 소자 제조 공정을 예로 들어 설명한다. 그리고, 게이트와 소스 및 드레인 전극 모두가 활성화 층의 한쪽 면에 위치하는 플라나 구조(Planar type)을 LTPS 반도체 소자 제조 공정을 예로 들어 설명하기로 한다. 그러나, 상기 구조별 제조 공정은 하기의 설명에 한정되지 않으며, 본 발명의 탈수소화 과정이 소스 및 드레인 전극을 갖는 반도체 소자 제조 공정 중에 수소가 함유되는 피처리층이 형성되는 과정 이후에 2단계의 광 조사에 의해 수행되는 것을 설명하기 위한 것이다.
우선, 기판 상에 수소가 함유되는 피처리층을 형성하여 피처리물(S)을 마련한다(S100). 이때, 피처리물(S)은 반도체 소자를 제조하기 전의 소정의 처리가 완료된 구조체를 지칭하며, 더욱 상세하게는 기판 상에 수소를 함유한 피처리층이 형성된 구조체를 지칭한다. 즉, 앞서 언급한 것처럼, 피처리물(S)은 소스 및 드레인 전극을 갖는 반도체 소자를 제조하는 과정에서, 기판 상에 수소를 함유하는 소스를 이용하여 화학기상방법(CVD)으로 형성된 박막인 피처리층을 갖는 구조체를 지칭할 수 있다.
이와 같은 피처리물(S)은 도 4의 (a)에 도시된 것처럼 절연 기판(11a) 상에 소스 및 드레인 전극(16a, 17a)을 형성하고(S10a), 소스 및 드레인 전극(16a, 17a) 상에 액티브 패턴(14a)이 형성되고(S20a), 액티브 패턴(14a) 상에 피처리층으로 게이트 절연막(13a)이 형성된(S40a) 제1 피처리물(S1)과, 도 4의 (b)에 도시된 것처럼, 절연 기판(11b)상에 게이트 전극(12b)을 형성하고(S10b), 게이트 전극(12b) 상에 피처리층으로 게이트 절연막(13b)이 형성된(S20b) 제2 피처리물(S2) 및 도 4의 (c)에 도시된 것처럼, 절연 기판(21)상에 피처리층으로 아모포스 실리콘(23)이 형성된(S10b) 제3 피처리물(S3) 중 어느 하나가 마련될 수 있다.
제1 피처리물(S1)에 대해서 설명하면, 제1 피처리물(S1)은 산화물 박막 트렌지스터(OXIDE Thin Film Transistor)를 제작하는 과정에서, 절연 기판(11a) 상에 소스전극(16a) 및 드레인전극(17a)이 형성되고, 그 위에 피처리층으로 산화물 반도체로 구성되는 액티브 패턴(14a)이 형성되며, 그 위에 게이트 절연막(13a)이 형성된(S40a) 구조체이다. 즉, 제1 피처리물(S1)은 탈수소화 과정(S30)이 행해진 후에 게이트 전극(12a)을 형성하여(S50a) 반도체 소자로 제작될 수 있다.
제2 피처리물(S2)에 대해서 설명하면, 제2 피처리물(S2)은 산화물 박막 트렌지스터를 제조하는 과정에서, 절연 기판(11b) 상에 게이트 전극(12b)이 형성되고, 그 위에 게이트 절연막(13b)이 형성된 구조체이다. 즉, 제2 피처리물(S2)은 탈수소화 과정(S30)이 행해진 후에 산화물 반도체로 구성되는 액티브 패턴(14b)이 형성되고(S40b), 소스 전극(16b) 및 드레인 전극(17b)을 형성하여(S50b) 반도체 소자로 제조될 수 있다.
이때, 제1 피처리물(S1) 및 제2 피처리물(S2)의 게이트 절연막(12a, 12b)을 형성할 때의 공정 특성상, 수소 이온이 박막 내에 반드시 존재하게 된다. 즉, 게이트 절연막(12a, 12b)은 플라즈마 기상증착성장법(PECVD;Plasma Enhanced Chemical Vapor Depostion)으로 형성하기 때문에 박막 내에 수소 이온이 반드시 존재하게 된다. 이에, 게이트 절연막(12a, 12b) 내에 존재하는 수소 중 일부를 제거하여 수소 이온 농도를 감소시키지 않으면, 액티브 패턴(14a, 14b) 층으로 수소가 터져나오게 되어 박막의 품질이 저하되어 반도체 소자의 전기적 특성을 감소시키게 된다. 따라서, 제1 피처리물(S1)은 액티브 패턴(14a)이 형성되고, 상부에 게이트 절연막(12a)을 형성한 다음에 탈수소화 과정(S30)을 진행하고, 제2 피처리물(S2)은 게이트 절연막(12b)을 형성한 다음 액티브 패턴(14b)이 상부에 형성되기 이전에 탈수소화 과정(S30)을 진행한다. 이에, 액티브 패턴(14a, 14b) 층에 수소가 미치는 영향을 감소시켜 액티브 패턴(14a, 14b) 층 박막에 수소가 침투되는 것을 원천적으로 방지하도록 한다.
또 다른 제3 피처리물(S3)에 대해서 설명하면, 제3 피처리물(S3)은 다결정 실리콘(Poly-Si)으로 박막 트렌지스터(TFT)를 제조하는 저온폴리실리콘공정(LTPS TFT)에서 절연 기판(21) 상에 피처리층으로 아모포스 실리콘(a-Si)이 형성된(S10c) 상태의 중간 구조체이다. 즉, 제3 피처리물(S3)은 탈수소화 과정(S30)이 행해진 후에 아모포스 실리콘층(23)을 결정화하여 활성층(23)으로 형성하는 과정(S20c)이 이루어지고, 활성층 상에 게이트 절연막(24) 및 게이트 전극(25)을 형성하는 과정(S40c)을 수행한다. 그리고, 전체 영역 상에 절연막(26)을 형성하고, 그 위에 활성층(23)과 연결되는 소스 전극(27) 및 드레인 전극(28)을 형성하는 과정(S50c)을 통해 반도체 소자로 제조될 수 있다. 이때, 제3 피처리물(S3)은 아모포스 실리콘(a-Si)층을 절연기판(21) 상에 형성할 때의 공정 특성상 수소 이온이 박막에 포함된 채로 아모포스 실리콘 박막(23)이 형성된다. 이에, 박막을 다결정화 하기 전에 박막 내에 존재하는 수소 중 일부를 제거하지 않으면, 아모포스 실리콘을 레이저도 결정화하는 과정에서 수소들이 폭발하여, 공정의 안정성을 감소시키는 문제를 야기한다. 따라서, 제3 피처리물(S3)은 피처리층인 아모포스 실리콘 막을 결정화하여 활성층으로 형성하기 전에 탈수소화 공정(S30)을 진행한다.
상기와 같이 Si-H 결합 구조를 갖는 피처리물(S)이 마련되면(S100), 피처리물(S) 상에 2단계의 광 조사를 통해 탈수소화를 진행한다(S200). 탈수소화 과정은 마련된 피처리물(S) 상에 제1 램프(310)로 1차 광원을 조사하는 과정(S210)과, 피처리물(S) 상에 제2 램프(330)로 2차 광원을 조사하는 과정(S220)을 포함한다.
피처리물(S) 상에 제1 램프(310)로 1차 광원을 조사하는 과정(S210)은 자외선(UV)을 방출하는 램프를 작동시킴으로써 피처리물(S) 상에 자외선을 조사하여 수행될 수 있다. 피처리물(S) 상에 자외선을 조사할 때는 박막이 형성된 피처리물(S)의 조사면(즉, 챔버 내에서 피처리물의 상면) 전체에 조사시킨다. 그 이유로는, 1차 광원인 자외선이 피처리물(S)의 전체 영역에 조사되어야지만 피처리물(S)의 박막 내에 존재하는 Si-H 결합이 부분적인 영역만 분리되는 것이 아니라, 박막의 전체 영역의 Si-H 결합이 분리되기 때문이다. 이처럼, 피처리물(S) 상에 1차 광원인 자외선을 조사함으로써 앞서 언급한 바와 같이, 자외선은 박막 내 Si-H 결합을 분리시키게 된다.
이때, 피처리물(S)에 제1 램프(310)를 통해 1차 광원을 조사하는 공정은 1차 광원이 조사되는 시간보다는 1차 광원의 출력 세기(파워, %)가 중요한 인자이다. 즉, 1차 광원의 조사 목적은 피처리물(S)의 열적 반응의 유도가 아닌 화학적 반응(Si-H 결합의 분리 반응)을 유도하는 것이기 때문에, 1차 광원은 피처리물(S) 내 존재하는 Si-H 결합이 거의 모두 분리될 수 있을 정도의 시간만 조사되면 되는 것이다. 반면, 1차 광원의 출력 세기(파워, %)의 증가에 따라서는 피처리물(S)의 화학적 반응 또한 비례적으로 증가하기 때문에, 1차 광원의 출력 세기가 증가할수록 동일한 2차 광원의 조사 공정조건을 갖고 제조된 반도체 소자 내 수소 이온 농도는 감소하게 된다. 이는, 도 5를 통해서 설명될 수 있는데, 도 5는 피처리물(S)에 제1 램프(310)의 조사시간을 10분으로 설정하고, 제2 램프(330)의 조사를 400℃에서 30분간 설정한 상태에서, 제1 램프(310)의 출력세기의 변화에 따른 피처리물(S) 박막 내 수소의 농도(at.%) 나타낸 그래프이다. 도 5의 결과를 살펴보면, 제1 램프(310)에서 조사되는 1차 광원의 출력 세기가 40%, 60%, 80% 및 100%로 증가할수록 피처리물(S) 내 박막의 수소 이온의 농도가 점차적으로 감소되는 것을 확인할 수 있다.
1차 광원에 의해 Si-H 결합을 분리한 후, 피처리물(S) 상에 제2 램프(330)로 2차 광원을 조사하는 과정(S220)은 적외선 계열의 광을 방출하는 램프를 작동시켜 피처리물(S)의 온도를 증가시키도록 수행된다. 이때, 2차 광원(B)의 조사과정은 피처리층 내 수소(H) 농도가 2 내지 5 atom%가 될 때까지 조사될 수 있다. 이에, 피처리물(S)의 박막 내에 Si와 분리된 상태로 존재하는 수소 이온은 2차 광원의 조사로 형성된 열기에 의해 기화되어 피처리층 내에서 제거될 수 있다. 이때, 2차 광원 1차 광원과는 달리 피처리물(S)의 전체 영역에 조사되는 것이 반드시 요구되지는 않는다. 그 이유로는 2차 광원은 피처리물(S)의 온도를 증가시키는 역할을 수행하는 것이기 때문에, 일정 영역에만 2차 광원이 조사되어도 열전달에 의해 피처리물(S)의 전체 영역에 2차 광원에 의한 열이 전달될 수 있다. 이에, 피처리물(S)의 박막 내에 존재하는 수소 이온은 열전달에 의해 기화될 수 있다.
이와 같이, 2차 광원을 조사하여 피처리물(S)의 수소를 기화시키는 과정(S220)은 1차 광원을 조사하여 피처리물(S)의 수소이온을 Si으로부터 분리시키는 과정(S210)에 의해, 400℃보다 낮은 온도에서 수행될 수 있다. 이는, 탈수소화 과정(S200)이 400℃보다 낮은 온도에서 수행되는 것을 의미한다. 즉, 1차 광원이 조사되어 피처리물(S)의 박막 내에 존재하는 수소 이온은 분리된 상태로 존재하기 때문에 종래에 가열 처리만을 함으로써 수소 이온을 Si-H에서 분리시켜 기화되기까지는 450℃ 이상의 온도가 요구되었다. 그러나, 본 발명의 탈수소화 과정을 통해서는 Si-H 결합을 가열처리로 분리시키는 것이 아닌 1차 광원인 자외선의 조사 과정에 의해 분리시키는 것이기 때문에 종래보다 수소의 농도 제어가 용이하고 종래보다 낮은 온도에서 탈수소화 공정이 진행될 수 있다.
상술한 바와 같이 2단계의 광 조사에 의한 피처리물(S)의 탈수소화 공정이 완료되면(S230), 탈수소화가 완료된 피처리물(S) 상에 형성되지 않은 나머지 층들을 형성하여 소스 및 드레인 전극을 갖는 반도체 소자 제조를 완료한다(S300).
즉, 제1 피처리물(S1)을 기준으로 반도체 소자(10a) 제조 공정 전체를 설명하면, 절연기판(11a) 상에 소스 및 드레인 전극(16a, 17a)을 형성하고(S10a), 소스 및 드레인 전극(16a, 17a) 상에 액티브 패턴(14a)을 형성한 뒤(S20a), 액티브 패턴(14a) 상에 게이트 절연막(13a)을 형성한다(S40a). 그리고, 자외선 및 적외선 계열의 광을 순차적으로 조사하여 탈수소화를 진행하여(S30) 게이트 절연막(13a) 내에 포함된 Si-H의 화학적 결합을 분리시키고, 수소를 기화시켜 제거한다. 이후, 탈수소화가 완료되면, 게이트 절연막(13a) 상에 게이트 전극(12a)을 형성(S50a)하고, 패시베이션층(18a)을 형성하여 제조 공정을 완료한다.
또한, 제2 피처리물(S2)을 기준으로 반도체 소자(10b) 제조 공정 전체에 대해 설명하면, 절연 기판(11) 상에 게이트 전극(12b)을 형성하고(S10b), 게이트 전극(12b) 상에 게이트 절연막(13b)을 형성한다(S20b). 그리고, 자외선 및 적외선 계열의 광을 순차적으로 조사하여 탈수소화를 진행한다(S30). 이후, 탈수소화가 완료되면, 게이트 절연막(13b) 상에 액티브 패턴(14b)을 형성하고(S40b), 액티브 패턴(14b) 상에 소스 및 드레인 전극(16b, 17b)을 형성(S50b)하고, 패시베이션층(18b)을 형성하여 제조 공정을 완료한다.
그리고, 제3 피처리물(S3)을 기준으로 전체 반도체 소자 제조 공정 전체에 대해 설명하면, 절연 기판(21) 상에 아모포스 실리콘을 증착 형성하고(S10c), 자외선 및 적외선 계열의 광을 순차적으로 조사하여 탈수소화를 진행한다(S30). 이후, 탈수소화가 완료되면, 아모포스 실리콘을 저온에서 용융하여 결정화하여 활성층(23)으로 형성한다(S20c). 그리고, 형성된 활성층(23) 상에 게이트 전극(25) 및 게이트 절연막(24)을 형성하고(S40c), 활성층(23)과 연통되도록 소스 및 드레인 전극(27, 28)을 형성한다(50c).
이하에서는, 반도체 소자를 제조하는 과정에서의 제1 램프(310)와 제2 램프(330)의 공정 조건 변화 및 종래와의 비교를 통해 본 발명의 탈수소화 공정의 효과를 하기의 표 1과 도 7 및 도 8을 참조하여 설명하기로 한다. 이때, 표 1 및 표2와 도 7 및 도 8의 데이터는 피처리물(S) 중 제2 피처리물(S2)의 탈수소화 공정을 진행하여 반도체 소자를 제조하는 방법에서의 탈수소화 효과를 설명하는데 뒷받침될 수 있다. 따라서, 이하에서는 피처리물(S)이 제2 피처리물(S2)을 의미한다. 그러나, 후술하는 효과는 제2 피처리물(S2)에만 적용되는 효과가 아니라, 제1 피처리물(S1) 및 제3 피처리물(S3)에도 동일하게 적용될 수 있음은 물론이다.

제1 램프(UV) 제2 램프(NIR) 비고
시간(min) 시간(min) 온도(℃) 제1 램프 출력 세기 : 100%
비교예1 - 60 350
비교예2 - 10 400
비교예3 - 30 400
비교예4 - 60 400
실시예1 10 10 400
실시예2 10 30 400
[표 1] 및 도 6을 참조하면, 비교예 1 내지 비교예 4는 피처리물(S)의 탈수소화를 진행할 때에 제1 램프(UV)를 조사하는 1차 광원 조사 과정이 수행되지 않고, 제2 램프(NIR)만 조사하는 과정이 수행되었다. 반면, 실시예 1 및 실시예 2는 피처리물(S)의 탈수소화를 위해 제1 램프(UV)를 통한 1차 광원 조사 후에 제2 램프(NIR)를 통한 2차 광원의 조사 공정인 2단계로 광원을 조사하는 과정이 수행되었다.
이때, 도 6의 확대 그래프를 보면, 실시예 1 및 실시예 2는 비교예 1 내지 비교예 4 보다 낮은 수소 농도(at%) 값을 나타내는 것을 확인할 수 있다.
또한, 실시예 1은 비교예 3 및 비교예 4와 거의 동일한 수소 농도(at.%) 값을 나타내는데, 실시예 1은 제1 램프의 조사과정을 통해 피처리물(S) 박막 내에 Si-H의 결합을 분리함으로써, 실시예1의 제1 램프(310)와 제2 램프(330)의 조사시간을 합하더라도 비교예 3 및 비교예 4의 제2 램프의 조사시간보다 감소된 시간이 소요된 것을 확인할 수 있다. 즉, 실시예1은 제1 램프 조사시간과 제2 램프 조사시간을 합한 탈수소화 시간이 20분이 소요되었을 때, 비교예 3 및 비교예 4에 제2 램프만 각각 30분 및 60분 소요된 후의 수소 농도와 거의 동일한 값을 갖는다. 이에, 실시예 1은 제1 램프 및 제2 램프의 조사에 의해 피처리물(S) 내 박막 내 수소이온에 화학적 반응 및 열적 반응을 제공할 수 있어, 탈수소화의 효율이 종래에 비해 증가될 수 있다.
그리고, 상기의 효과를 더욱 명확하게 하는 것은 실시예 2의 결과를 통해 알 수 있는데, 실시예2는 실시예1 보다 제2 램프의 조사시간을 30분으로 증가시킨 후 피처리물 박막 내의 수소 농도(at%)를 나타낸다. 이때, 실시예1에 비해 실시예2의 수소 농도가 감소된 이유는 제2 램프 조사시간의 증가로 인해서 수소가 기화하기 위한 시간이 증가되기 때문에 실시예 1에 비해 증가된 양의 수소를 기화시키기 때문이다. 그리고, 실시예 2의 제1 램프와 제2 램프의 조사시간을 합한 탈수소화 시간은 40분으로 비교예 4에 비해 감소된 탈수소화 시간을 가지나, 제1 램프의 조사로 인해 수소에 화학적 반응을 제공함으로써, 탈수소화의 효율이 비교예 4에 비해 증가된 것을 확인할 수 있다.
앞서, [표 1] 및 도 7을 통해서는 비교예 1 내지 4와 실시예 1 및 실시예 2의 비교를 통해 피처리물(S)에 제1 램프(310)의 자외선 광을 조사함으로 인한 피처리물(S) 박막 내의 화학적 반응에 의해서 탈수소화 과정에 소요되는 시간을 단축할 수 있는 효과에 대해서 확인할 수 있다.
이때, 하기의 [표 2] 및 도 8을 통해서는 제1 램프(310)를 통한 1차 광원인 자외선의 조사의 유무에 따라서, 동일한 2차 광원의 처리 온도에서의 수소 농도 변화에 대해 살펴볼 수 있다.

1차 광원
조사 유무 (○/×)		 2차 광원
처리 온도 (℃)		 수소농도(at.%) 비고
처리전 처리후 제1 램프 출력 세기 : 100%
비교예2~4 × 400 4.55 1.45
비교예5 × 380 4.17 1.83
실시예1~2 ○ 400 4.96 1.04
실시예4 ○ 380 4.54 1.46
즉, 비교예 2 내지 비교예 4는 피처리물(S)로 1차 광원을 조사하지 않고 2차 광원의 처리 온도가 400℃인 상태에서의 수소농도의 변화를 나타낸다. 그리고, 비교예 5는 피처리물(S)로 1차 광원을 조사하지 않고 2차 광원의 처리 온도가 380℃인 상태에서의 수소농도의 변화를 나타낸다.
이때, 비교예 5와 실시예 4를 살펴보면, 실시예 4는 비교예 5에 대해서 제1 램프(310)를 이용한 1차 광원을 조사하였는데, 1차 광원의 조사로 인해서 피처리물(S) 박막 내 Si-H는 화학적 반응에 의해 분리될 수 있다. 따라서, 실시예 4의 수소 농도는 비교예 2 내지 비교예 4의 탈수소화 처리 전의 수소 농도와 거의 동일한 값을 가지나, 비교예 2 내지 비교예 4보다 20℃가 낮은 온도에서 공정이 수행될 수 있다. 이와 같은 비교는, 1차 광원의 조사를 통해서 수소를 기화시키기 위한 2차 광원의 처리 온도가 20℃를 낮출 수 있는 효과를 갖는 것을 알 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법에 의하면, 피처리물 박막에 1차로 자외선 광을 조사하여 박막 내 Si-H 결합을 분리하도록 화학적 반응을 진행하고, 2차로 적외선 계열의 광을 조사하여 결합이 분리된 수소를 기화시키는 열적 반응을 진행한다.
이에, 피처리물 박막 내 존재하는 수소를 용이하게 제거함으로써, 피처리물 박막 내 존재하는 수소가 반도체 소자에 전기적 특성을 저하시키는 문제를 해결할 수 있다.
또한, 1차의 자외선 광 조사 과정에서 Si-H의 결합을 끊기 때문에 2차의 적외선 광 조사 과정에서 H를 용이하게 기화시킬 수 있어, 종래에 수소를 기화시켜 제거하는 열적 처리로만 제거할 때보다 낮은 온도에서 수소를 제거할 수 있다. 이에, 글래스와 같은 기판보다 상대적으로 열에 취약한 플렉서블 기판(플라스틱 기판)의 고온에 의한 변형을 방지할 수 있다.
본 발명을 첨부 도면과 전술된 바람직한 실시 예를 참조하여 설명하였으나, 본 발명은 그에 한정되지 않으며, 후술 되는 특허청구범위에 의해 한정된다. 따라서, 본 기술분야의 통상의 지식을 가진 자라면 후술 되는 특허청구범위의 기술적 사상에서 벗어나지 않는 범위 내에서 본 발명을 다양하게 변형 및 수정할 수 있다.
S : 피처리물 S1 : 제1 피처리물
S2 : 제2 피처리물 S3 : 제3 피처리물
1 : 반도체 소자 제조 장치 100 : 챔버
110 : 상부 챔버 130 : 하부 챔버
200 : 스테이지 300 : 열원유닛
310 : 제1 램프 330 : 제2 램프
400 : 제어부 A : 1차 광원
B : 2차 광원

Claims (19)

  1. 피처리물이 처리되는 공간을 제공하는 챔버와;
    상기 챔버 내에 배치되어 상부에 상기 피처리물을 안착시키는 스테이지;
    상기 스테이지 상부에 이격 배치되며, 상기 피처리물에 서로 다른 광원으로 순차적으로 광을 조사하기 위한 열원유닛; 및
    상기 열원유닛에 연결되어 순차적으로 광이 조사되도록 상기 열원유닛을 제어하는 제어부;를 포함하고,
    상기 열원유닛은, 상기 피처리물에 자외선을 조사하는 제1 램프; 및 상기 자외선이 조사된 피처리물에 적외선을 조사하는 제2 램프;를 포함하고,
    상기 제1 램프는 상기 제2 램프를 둘러싸도록 배치되는 반도체 소자 제조 장치.
  2. 삭제
  3. 삭제
  4. 청구항 1 에 있어서,
    상기 피처리물의 조사면 전체 면적을 기준으로, 상기 제1 램프의 조사 면적은 상기 제2 램프의 조사 면적보다 큰 반도체 소자 제조 장치.
  5. 청구항 1 또는 청구항 4 에 있어서,
    상기 제어부는 상기 제1 램프가 작동한 후에 상기 제2 램프가 작동하도록 상기 열원유닛을 제어하는 반도체 소자 제조 장치.
  6. 청구항 5 에 있어서,
    상기 제어부는,
    상기 제1 램프의 작동이 중단되는 동시에 상기 제2 램프를 작동시키는 반도체 소자 제조 장치.
  7. 청구항 5 에 있어서,
    상기 제어부는,
    상기 제1 램프의 작동이 중단된 후에 시간차를 두고 상기 제2 램프를 작동시키는 반도체 소자 제조 장치.
  8. 청구항 5 에 있어서,
    상기 제어부는,
    상기 제1 램프의 작동시간과 상기 제2 램프의 작동시간이 서로 중첩되도록 하는 반도체 소자 제조 장치.
  9. 청구항 1 에 있어서,
    상기 피처리물은 기판과, 상기 기판 상에 수소를 함유하여 형성되는 피처리층을 포함하며,
    상기 피처리층은 상기 기판 상에 수소(H)를 포함하는 소스를 사용하여 화학기상방법(CVD)으로 형성된 박막인 반도체 소자 제조 장치.
  10. 소스 및 드레인 전극을 갖는 반도체 소자를 제조하는 방법으로서,
    기판 상에 수소가 함유되는 피처리층을 형성하는 과정; 및
    서로 다른 광원으로 순차적으로 광을 조사하는 열원유닛으로 상기 피처리층의 탈수소화를 행하는 과정;을 포함하고,
    상기 열원유닛은, 상기 피처리층에 자외선을 조사하는 제1 램프; 및 상기 자외선이 조사된 피처리층에 적외선을 조사하는 제2 램프;를 포함하고,
    상기 제1 램프는 상기 제2 램프를 둘러싸도록 배치되는 반도체 소자 제조 방법.
  11. 청구항 10 에 있어서,
    상기 탈수소화를 행하는 과정은,
    상기 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 상기 피처리층으로 게이트 절연막을 형성하는 과정; 이후에 수행되는 반도체 소자 제조 방법.
  12. 청구항 10 에 있어서,
    상기 탈수소화를 행하는 과정은,
    상기 기판 상에 상기 소스 및 드레인 전극과, 상기 소스 및 드레인 전극 상에 액티브 패턴을 형성하고, 상기 액티브 패턴 상에 상기 피처리층으로 게이트 절연막을 형성하는 과정; 이후에 수행되는 반도체 소자 제조 방법.
  13. 청구항 10 에 있어서,
    상기 탈수소화를 행하는 과정은,
    상기 기판 상에 상기 피처리층으로 아모포스 실리콘을 형성하는 과정; 이후에 수행되는 반도체 소자 제조 방법.
  14. 청구항 11 내지 청구항 13 중 어느 한 항에 있어서,
    상기 탈수소화를 행하는 과정은 350 내지 400℃에서 수행되는 반도체 소자 제조 방법.
  15. 청구항 11 내지 청구항 13 중 어느 한 항에 있어서,
    상기 탈수소화를 행하는 과정은,
    상기 피처리층 내 Si-H의 화학적 결합을 분리시키는 1차 광 조사 과정과;
    상기 1차 광 조사 과정 이후, 분리된 수소(H)를 기화시키는 2차 광 조사 과정;을 포함하는 반도체 소자 제조 방법.
  16. 청구항 15 에 있어서,
    상기 피처리층 내 Si-H의 화학적 결합을 분리시키는 1차 광은 자외선이며, 상기 분리된 수소(H)를 기화시키는 2차 광은 적외선 계열인 반도체 소자 제조 방법.
  17. 청구항 15 에 있어서,
    상기 1차 광 조사 과정 및 상기 2차 광 조사 과정은 서로 동일한 공간에서 수행되는 반도체 소자 제조 방법.
  18. 청구항 15 에 있어서,
    상기 1차 광 조사 과정 및 상기 2차 광 조사 과정은 서로 상이한 공간에서 수행되는 반도체 소자 제조 방법.
  19. 청구항 10 에 있어서,
    상기 피처리층은 상기 기판 상에 수소(H)를 포함하는 소스를 사용하여 화학기상방법(CVD)으로 형성된 박막인 반도체 소자 제조 방법.
KR1020150042994A 2015-03-27 2015-03-27 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법 KR101818721B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150042994A KR101818721B1 (ko) 2015-03-27 2015-03-27 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법
JP2016048470A JP6762738B2 (ja) 2015-03-27 2016-03-11 半導体素子の製造装置及びこれを用いた半導体素子の製造方法
TW105107834A TWI683343B (zh) 2015-03-27 2016-03-15 製造半導體裝置的設備以及使用其製造半導體裝置的方法
US15/081,836 US10106914B2 (en) 2015-03-27 2016-03-25 Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device using same
CN201610179488.8A CN106024606A (zh) 2015-03-27 2016-03-25 制造半导体装置的设备以及使用其制造半导体装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150042994A KR101818721B1 (ko) 2015-03-27 2015-03-27 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20160115397A KR20160115397A (ko) 2016-10-06
KR101818721B1 true KR101818721B1 (ko) 2018-02-21

Family

ID=56974315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150042994A KR101818721B1 (ko) 2015-03-27 2015-03-27 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법

Country Status (5)

Country Link
US (1) US10106914B2 (ko)
JP (1) JP6762738B2 (ko)
KR (1) KR101818721B1 (ko)
CN (1) CN106024606A (ko)
TW (1) TWI683343B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269732B (zh) * 2017-01-03 2020-08-11 联华电子股份有限公司 形成非晶硅多层结构的方法
KR20190035036A (ko) * 2017-09-25 2019-04-03 삼성전자주식회사 박막 형성 장치 및 이를 이용한 비정질 실리콘 막 형성방법
KR20190062695A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US11562902B2 (en) * 2020-07-19 2023-01-24 Applied Materials, Inc. Hydrogen management in plasma deposited films

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
JP2002033483A (ja) * 2000-07-17 2002-01-31 Sony Corp 薄膜半導体装置の製造方法
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US7622378B2 (en) * 2005-11-09 2009-11-24 Tokyo Electron Limited Multi-step system and method for curing a dielectric film
JP5159295B2 (ja) 2007-12-26 2013-03-06 キヤノン株式会社 自動焦点調節装置および撮像装置
US7863201B2 (en) 2008-03-24 2011-01-04 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having silicided source/drain contacts with low contact resistance
KR101499232B1 (ko) 2008-04-10 2015-03-06 삼성디스플레이 주식회사 규소 결정화용 마스크 및 이를 이용한 다결정 규소 박막형성 방법과 박막 트랜지스터의 제조 방법
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5418563B2 (ja) * 2011-09-29 2014-02-19 ウシオ電機株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および製造装置
CN102709176B (zh) * 2012-05-22 2015-05-20 上海华力微电子有限公司 Mim型电容中绝缘体二氧化硅薄膜的制备方法
CN103489778B (zh) * 2012-06-11 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
JP2014049704A (ja) * 2012-09-04 2014-03-17 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
CN104241112B (zh) * 2013-06-09 2017-11-03 中芯国际集成电路制造(上海)有限公司 非晶半导体材料的形成方法及金属硅化物的形成方法
KR20160115398A (ko) * 2015-03-27 2016-10-06 에이피시스템 주식회사 히터 블록 및 기판 처리 장치

Also Published As

Publication number Publication date
JP2016189456A (ja) 2016-11-04
KR20160115397A (ko) 2016-10-06
TW201703107A (zh) 2017-01-16
JP6762738B2 (ja) 2020-09-30
US10106914B2 (en) 2018-10-23
CN106024606A (zh) 2016-10-12
TWI683343B (zh) 2020-01-21
US20160284562A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
KR101818721B1 (ko) 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JP3161450B2 (ja) 基板処理装置、ガス供給方法、及び、レーザ光供給方法
WO1993019484A1 (en) Rapid thermal annealing using thermally conductive overcoat
JPH11233790A (ja) 薄膜トランジスタの製造方法
US7465614B2 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
JP2009521797A (ja) 透明基板を用いる多結晶シリコン薄膜の製造方法及び製造装置
JP2003209054A (ja) 基板の熱処理方法および熱処理装置
JP2010141368A (ja) 金属または金属化合物の吸着装置及び方法
US20030168004A1 (en) Manufacturing apparatus of an insulation film
KR101734386B1 (ko) 박막 증착장치 및 기판처리방법
JP2005243747A (ja) 半導体薄膜の製造方法、半導体薄膜製造装置、半導体薄膜、半導体装置および液晶表示装置
WO2019234856A1 (ja) レーザアニール方法、レーザアニール装置およびアクティブマトリクス基板の製造方法
TWI287253B (en) Substrate processing apparatus and substrate processing method
KR101248927B1 (ko) 광학식 열원을 포함하는 기판처리장치 및 이를 이용한 저온폴리 실리콘의 증착 방법
JP2005260054A (ja) プラズマ成膜装置、熱処理装置及びプラズマ成膜方法並びに熱処理方法
US20070037366A1 (en) Method of crystallizing amorphous semiconductor film
JP4208196B2 (ja) マルチチャンバー装置および薄膜デバイスの作製方法。
JP2007073941A (ja) 非結晶半導体膜の結晶化方法及び結晶化用被処理基板の製造装置
JP2005056971A (ja) 薄膜トランジスタ及びその製造方法
JPH11195613A (ja) 紫外線アニール装置およびアニール方法
JP2003017408A (ja) 半導体膜、半導体膜の形成方法、半導体装置の製造方法
JP2004146811A (ja) 基板処理装置、及び基板処理方法
JPH11103070A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant