JP2016189456A - 半導体素子の製造装置及びこれを用いた半導体素子の製造方法 - Google Patents

半導体素子の製造装置及びこれを用いた半導体素子の製造方法 Download PDF

Info

Publication number
JP2016189456A
JP2016189456A JP2016048470A JP2016048470A JP2016189456A JP 2016189456 A JP2016189456 A JP 2016189456A JP 2016048470 A JP2016048470 A JP 2016048470A JP 2016048470 A JP2016048470 A JP 2016048470A JP 2016189456 A JP2016189456 A JP 2016189456A
Authority
JP
Japan
Prior art keywords
lamp
semiconductor device
processed
hydrogen
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016048470A
Other languages
English (en)
Other versions
JP6762738B2 (ja
Inventor
ピルソン チョン
Pil Seong Jeong
ピルソン チョン
サンヒョン ジ
Sang-Hyun Ji
サンヒョン ジ
ソンヨン イ
Song Yeon Lee
ソンヨン イ
ヨンウ ハン
Yong Woo Han
ヨンウ ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AP Systems Inc
Original Assignee
AP Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AP Systems Inc filed Critical AP Systems Inc
Publication of JP2016189456A publication Critical patent/JP2016189456A/ja
Application granted granted Critical
Publication of JP6762738B2 publication Critical patent/JP6762738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00Production of homogeneous polycrystalline material with defined structure
    • C30B28/04Production of homogeneous polycrystalline material with defined structure from liquids
    • C30B28/08Production of homogeneous polycrystalline material with defined structure from liquids by zone-melting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】半導体素子の製造装置及びこれを用いた半導体素子の製造方法を提供すること。
【解決手段】本発明は、基板の上に水素を含有する被処理層が形成された被処理物に2段階に亘って光が照射されるように熱源ユニットを制御しながら脱水素化を行うことにより、水素による半導体素子の電気的な特性の低下が抑制及び防止される。すなわち、1段階目に照射される紫外線(UV)は被処理層内のSi−H結合を切断する化学的な反応を誘導し、2段階目に照射される赤外線(IR)系の光はSi−H結合から分離された水素を気化する熱伝反応を誘導する。このように、被処理層内において水素と他のイオンとの間の結合を切断する化学的な反応及び水素を気化する熱的反応が共に行われることにより、熱的反応のみを用いて被処理層から水素を気化するときの温度よりも低い温度で容易に被処理層内の水素を除去することができる。
【選択図】図4

Description

本発明は、薄膜内の水素の濃度を制御し易い半導体素子の製造装置及びこれを用いた半導体素子の製造方法に関する。
一般に、薄膜トランジスタ(TFT:Thin Film Transistor)は、絶縁表面を有する基板の上に形成された半導体薄膜からなり、集積回路(IC:integrated circuit)又は電気光学装置等の電子デバイスに広く応用され、特に、画像表示装置のスイッチング素子として用いられる。
薄膜トランジスタは、半導体特性を示す金属酸化物をチャネル形成領域として用いて半導体層を有するように製造されるが、薄膜トランジスタの製造用材料及び工程により、薄膜内には水素イオンが必ず存在する。
このような水素イオンは、半導体層の内部の空いている領域を満たして半導体素子の駆動安定性を確保するという利点を有する。しかしながら、水素の濃度が半導体層の内部の空いている領域を満たすレベル以上である場合には、半導体層の界面電荷特性を悪化させるという問題を引き起こす。このため、薄膜トランジスタを製造するに当たって薄膜内の水素の濃度を制御する脱水素が重要な問題として取り上げられている。
この理由から、従来には、ファーネス装置を用いて薄膜に熱を加えて水素を除去しながら制御していた。ところが、水素の濃度の制御のための最も重要な工程制御要素は熱処理量であるが、ファーネスは、熱の維持部分しか管理することができず、熱の入力(上昇、維持、冷却)の全ての部分は管理が難しい。このため、ファーネス装置を用いた水素の濃度は調節することが困難である。
また、ファーネス装置の特性からみて、熱処理に時間がかかるという問題が引き起こされ、その結果、半導体素子を製造するのに要する時間が長引いてしまう。
さらに、ファーネス装置は、450℃以上の温度で脱水素化を行うが、可撓性ディスプレイに用いられる可撓性基板(例えば、プラスチック)は、高熱により変形され易いため、脱水素化工程を行えないという問題が生じる。
特開2009−159238号公報 大韓民国特許公開第2009−0101831号公報
本発明は、上記の問題に鑑みてなされたものであって、本発明の目的は、被処理物内の水素の濃度を制御し易い半導体素子の製造装置及びこれを用いた半導体素子の製造方法を提供することにある。
本発明の他の目的は、高熱による被処理物の変形の発生を抑制及び防止する半導体素子の製造装置及びこれを用いた半導体素子の製造方法を提供することにある。
本発明のさらに他の目的は、被処理物内の水素を除去するのに要する時間及び水素の除去温度を低減させる半導体素子の製造装置及びこれを用いた半導体素子の製造方法を提供する。
本発明のさらに他の目的は、半導体素子の電気的な特性を向上させる半導体素子の製造装置及びこれを用いた半導体素子の製造方法を提供することにある。
上記目的を達成するためになされた本発明の一態様による半導体素子の製造装置は、被処理物が処理される空間を提供するチャンバと、チャンバ内に配置され、上面に被処理物を載置するステージと、ステージの上方に離隔配置され、被処理物に2段階に亘って光を照射する熱源ユニットと、熱源ユニットに接続されて2段階に亘って光が照射されるように熱源ユニットを制御する制御部とを備える。
好ましくは、熱源ユニットは、被処理物に紫外線を照射する第1のランプと、紫外線が照射された被処理物に赤外線を照射する第2のランプとを備える。
また、好ましくは、第1のランプは、第2のランプを囲繞するように配置される。
さらに、好ましくは、被処理物の照射面の全体の面積を基準として、第1のランプの照射面積は、第2のランプの照射面積よりも大きい。
さらにまた、好ましくは、制御部は、第1のランプが作動した後に第2のランプが作動するように熱源ユニットを制御する。
さらにまた、好ましくは、制御部は、第1のランプの作動が止まると同時に第2のランプを作動する。
さらにまた、好ましくは、制御部は、第1のランプの作動が止まった後に時間差をおいて第2のランプを作動する。
さらにまた、好ましくは、制御部は、第1のランプの作動タイミングと第2のランプの作動タイミングとを重ならせる。
さらにまた、好ましくは、被処理物は、基板と、該基板の上に水素を含有して形成される被処理層とを有し、被処理層は、基板の上に水素(H)を含むソースを用いて化学気相蒸着(CVD)方法により形成した薄膜である。
また、上記目的を達成するためになされた本発明の一態様による半導体素子の製造方法は、ソース及びドレイン電極を有する半導体素子を製造する方法であって、基板の上に水素を含有する被処理層を形成する過程と、被処理層に2段階に亘って光を照射して脱水素化を行う過程とを含む。
好ましくは、脱水素化を行う過程は、被処理層内のSi−Hの化学的な結合を切断する1次光照射過程と、1次光照射過程の後に、分離された水素(H)を気化する2次光照射過程とを含む。
また、好ましくは、脱水素化を行う過程は、350℃〜400℃において行われる。
さらに、好ましくは、脱水素化を行う過程は、基板の上にゲート電極を形成し、ゲート電極の上に被処理層としてゲート絶縁膜を形成する過程の後に行われる。
さらにまた、好ましくは、脱水素化を行う過程は、基板の上にソース及びドレイン電極を形成し、ソース及びドレイン電極の上にアクティブパターンを形成し、アクティブパターンの上に被処理層としてゲート絶縁膜を形成する過程の後に行われる。
さらにまた、好ましくは、脱水素化を行う過程は、基板の上に被処理層として非晶質シリコンを形成する過程の後に行われる。
さらにまた、好ましくは、被処理層内のSi−Hの化学的な結合を切断する1次光は紫外線であり、分離された水素(H)を気化する2次光は赤外線系である。
さらにまた、好ましくは、1次光照射過程及び2次光照射過程は、同一の空間において行われる。
さらにまた、好ましくは、1次光照射過程及び2次光照射過程は、互いに異なる空間において行われる。
さらにまた、好ましくは、被処理層は、基板の上に水素(H)を含むソースを用いて化学気相蒸着(CVD)方法により形成した薄膜である。
本発明に係る半導体素子の製造装置及びこれを用いた半導体素子の製造方法によれば、被処理物内の水素の濃度が制御され易いことにより、半導体素子の電気的な特性を向上することができる。
すなわち、基板の上に水素を含有する被処理層が形成された被処理物に紫外線(UV)及び赤外線(IR)系のランプを用いて順次に光源を照射する。これにより、被処理層にSi−H結合として存在する水素は、紫外線(UV)光源により化学的な結合が切断され、分離された水素は、赤外線(IR)光源により昇温された温度により気化される。
このように、被処理層内において水素と他のイオンとの間の結合を切断する化学的な反応及び水素を気化する熱的反応が共に行われるため、熱的反応のみを用いて被処理層から水素を気化するときの温度よりも低い温度で水素を除去することができる。
これにより、可撓性基板の劣化を防いで該可撓性基板を用いた半導体素子の製造過程においても脱水素化を行うことができる。
また、化学的な結合が切断された水素は気化され易いので、水素が気化される時間を短縮して、半導体素子の製造に要する時間が長くなることを抑制及び防止することができる。
図1は本発明の実施形態に係る半導体素子の製造装置を示す断面図である。 図2は本発明の実施形態に係る熱源ユニットを説明するための模式図である。 図3は本発明の実施形態に係る制御部の熱源ユニットの制御方法を示す図である。 図4は本発明の実施形態に係る半導体素子の製造方法を順次に示す手順図である。 図5は本発明の被処理物の種類による半導体素子の製造方法を示す手順図である。 図6は本発明の実施形態に係る脱水素化過程を示す手順図である。 図7は本発明の実施形態に係る脱水素化過程における第1のランプのパワー(%)による被処理物内の水素の濃度の変化を示すグラフである。 図8は従来の技術及び本発明の実施形態に係る脱水素化工程による被処理物内の水素の濃度の変化を示すグラフである。 図9は従来の技術及び本発明の実施形態に係る脱水素化過程による工程温度の変化を示すグラフである。
発明を実施するため形態
以下、添付図面に基づき、本発明の実施形態について詳細に説明する。しかしながら、本発明は以下に開示される実施形態に何ら限定されるものではなく、異なる様々な形態として実現され、単にこれらの実施形態は本発明の開示を完全たるものにし、通常の知識を有する者に発明の範囲を完全に知らせるために提供されるものである。一方、本発明の実施形態を説明するために図面は誇張されており、図中、同じ符号は同じ構成要素を示す。
以下、図1乃至図9に基づき、本発明の実施形態に係る半導体素子の製造装置及びこれを用いた半導体素子の製造方法について説明する。ここで、図1は本発明の実施形態に係る半導体素子の製造装置を示す断面図であり、図2は本発明の実施形態に係る熱源ユニットを説明するための図であり、図3は本発明の実施形態に係る制御部の熱源ユニットの制御方法を示す図である。また、図4は本発明の実施形態に係る半導体素子の製造方法を順次に示す手順図であり、図5は本発明の被処理物の種類による半導体素子の製造方法を示す手順図であり、図6は本発明の実施形態に係る脱水素化過程を示す手順図である。さらに、図7乃至図9は本発明の実施形態に係る半導体素子の製造装置及びこれを用いた半導体素子の製造方法により製造された半導体素子内の水素の濃度を従来の技術と比較したグラフである。ここで、図7は本発明の実施形態に係る脱水素化過程における第1のランプのパワー(%)による被処理物内の水素の濃度の変化を示すグラフであり、図8は従来の技術及び本発明の実施形態に係る脱水素化工程による被処理物内の水素の濃度の変化を示すグラフであり、図9は従来の技術及び本発明の実施形態に係る脱水素化過程による工程温度の変化を示すグラフである。
本発明の実施形態に係る半導体素子の製造装置1は、水素(H)を含む被処理層が形成された被処理物Sにおいて被処理層から水素(H)を容易に除去して水素(H)の濃度を制御する装置であり、被処理物Sが処理される空間Rを提供するチャンバ100と、該チャンバ100内に配置されて上部に被処理物Sを載置するステージ200と、該ステージ200の上部に離隔配置され、被処理物Sに2段階に亘って光を照射するための熱源ユニット300、及び該熱源ユニット300に連結されて2段階に亘って光が照射されるように熱源ユニット300を制御する制御部400を備える。
すなわち、本発明の実施形態に係る半導体素子の製造装置1は、被処理物Sに互いに異なる1次光源A及び2次光源Bをこの順に照射して被処理物Sの薄膜内の水素イオンを除去するための脱水素化装置である。ここで、被処理物Sとは、ソース及びドレイン電極を有する半導体素子を製造する過程において、Si−H結合構造が含まれている状態である中間構造体のことをいう。すなわち、被処理物Sは、基板の上に水素を含有して形成される被処理層を備え、被処理層は、製造される半導体素子においてアクティブ層として用いられる種類及び構造に応じて互いに異なる層であるが、ソース及びドレイン電極を有する半導体素子を製造する過程においてソース及びドレイン電極が形成される前の工程においてSi−H結合が形成された層である点で同様である。
チャンバ100は、被処理物Sの脱水素化過程が行われる空間を提供し、被処理物Sを内部に収容して被処理物Sに2段階に亘っての光の照射が行われる空間を提供する。このとき、チャンバ100は、被処理物Sの処理空間を提供する下部チャンバ130と、該下部チャンバ130の上部に組み付けられて被処理物Sに2段階に亘って光を照射する熱源ユニット300を有する上部チャンバ110とに画成される。このため、下部チャンバ130及び上部チャンバ110は、互いに分離されて下部チャンバ130の上部が開放され、上部チャンバ110の下部が開放されるため、被処理物Sが処理される空間を外部から開放及び閉鎖することができる。また、上部チャンバ110及び下部チャンバ130が分離されて処理空間Rが開放されるとき、被処理物Sを処理空間Rに搬入することができる。しかしながら、チャンバ100の構造及び被処理物Sの処理空間Rへの搬入方法は、これに限定されない。
このとき、チャンバ100には、処理空間Rを真空状態及び大気状態にするためのポンプPが連結される。すなわち、処理空間Rの気体を吸入して処理空間Rを真空状態に維持する場合、被処理物Sに不純物が付着することを抑制できる。
ステージ200は、処理空間Rにおいて被処理物Sを安定的に支持するために設けられ、上部に被処理物Sが載置される載置面が形成される。ステージ200は、ブロック状を呈し、下部チャンバ130の内部の底面に固定された状態で設けられ、図示はしないが、熱源ユニット300から照射される光が被処理物Sの全体の領域に均一に照射されるように被処理物Sを回転可能に設けられる。
熱源ユニット300は、少なくとも一部が上部チャンバ110を貫通するように設けられて、ステージ200の上部に離隔配置される。熱源ユニット300は、ステージ200に向かって光が照射されるように、光が発せられる端部が処理空間R内に配置されるように上部チャンバ110に設けられる。熱源ユニット300は、ステージ200上の被処理物Sに2段階に亘って光を照射するために、被処理物Sに紫外線(UV)を照射する第1のランプ310と、紫外線が照射された被処理物に赤外線を照射する第2のランプ330とを備える。このため、熱源ユニット300は、被処理物Sに2段階に亘って光を照射して被処理物S内の水素の濃度の制御を行う。このとき、熱源ユニット300を用いた水素の濃度の制御方法の詳細については、後述する。
第1のランプ310は、被処理物Sに紫外線を照射するランプであり、熱源ユニット300の2段階に亘っての光の照射過程のうち1次光の照射に用いられる。第1のランプ310は、被処理物Sに含まれているSi−H結合を切断する役割を果たす。より具体的に、第1のランプ310は、被処理物Sに向かって紫外線を照射して、被処理物S内に形成されたSi−Hの結合を切断する。これは、Si及びHの結合エネルギーと略同じ波長帯を有する紫外線を照射することにより、被処理物SにSi−H結合を切断するエネルギーが伝わるためである。
このとき、第1のランプ310は、被処理物Sの全体の領域に光を照射するように配置される。すなわち、下部に照射される第1のランプ310の光の照射面積が被処理物Sの全体の領域をカバーするように上部チャンバ110に複数設けられる。
第2のランプ330は、被処理物Sに赤外線系の光を照射するランプであり、熱源ユニット300の2段階に亘っての光の照射過程のうち2次光の照射に用いられる。第2のランプ330は、第1のランプ310の照射後に被処理物Sに赤外線系の光を照射することにより、第1のランプ310によりSi−Hから分離された水素(H)を気化する役割を果たす。より具体的に、第2のランプ330は、被処理物Sに向かって赤外線系の光を照射して処理空間R内の温度を昇温することにより、被処理物Sを加熱処理する役割を果たす。これにより、加熱処理により被処理物Sに含まれている水素(H)が気化して除去される。このとき、第2のランプ330は、第1のランプ310と共に上部チャンバ110に配設されるため、上部チャンバ110における第1のランプ310が配設される個所と重なり合わない個所に配設されることが求められる。すなわち、第2のランプ330は、第1のランプ310が被処理物Sの全体の領域に光を照射するように上部チャンバ110に配設された後、上部チャンバ110における第1のランプ310が配設されていない個所に配設される。
図2を参照して、第1のランプ310及び第2のランプ330の配設位置について詳細に説明する。第1のランプ310は、第2のランプ330を基準として第2のランプ330を囲繞するように配置される。また、被処理物Sの照射面の全体の領域に対して、第1のランプ310の照射面積は、第2のランプ330の照射面積よりも大きい照射面積を形成するように配置される。
すなわち、図2(a)に示すように、第1のランプ310及び第2のランプ330は、被処理物Sの照射面との対向する方向からみたとき、第2のランプ330が中央に配置され、第1のランプ310が第2のランプ330を囲繞するように配置される。これを断面でみると、図2(b)に示すように、被処理物Sの上部において第1のランプ310が第2のランプ330を間に挟んでその両側に配置された場合と同様である。
このように、第1のランプ310が第2のランプ330を囲繞するように配置されるので、図2(c−1)に示すように、第1のランプ310から照射された光は被処理物Sの全体の幅を基準として被処理物Sの幅と同じ幅(P)を有するように光を照射する。このため、Si−H結合構造を有する被処理物Sの全体の領域に第1のランプ310から照射される紫外線(UV)が照射されるので、被処理物Sの内部にSi−H結合の形で存在する水素をSiと分離することができる。
また、第2のランプ330は、第1のランプ310の間に配置されることにより、図2(c−2)の実線で示すように、被処理物Sの全体の幅を基準として被処理物Sの両端部から内側への所定の幅(P)にしか照射されない。このとき、第2のランプ330から照射される赤外線系の光は被処理物Sの温度を昇温するため、第2のランプ330から照射される赤外線系の光は、被処理物Sの全体の領域に照射されなくても、光が照射された領域から照射されない領域への熱の伝達が行われる。これにより、第2のランプ330の光が照射されない領域まで加熱されて、被処理物Sの全体の領域の水素(H)が気化される。
一方、第2のランプ330は、熱の伝導を用いて被処理物Sの全体の領域の温度を昇温することができるが、第2のランプ330の光が被処理物Sの照射面の全体に近い範囲で照射されるように、第1のランプ310よりも照射面積を増大させる程度の大きさに設けられる。
これに対し、図示はしないが、第1のランプ310が第2のランプ330を囲繞するように形成されず、逆に、第2のランプ330が第1のランプ310を囲繞するように配置される場合には、第2のランプ330の配置構造により赤外線系の光が被処理物Sに照射される照射面積は増大されるが、第1のランプ310からの紫外線光が被処理物Sに照射される照射面積が第2のランプ330の光の照射面積よりも小さくなる。このように、第1のランプ310から照射される光が被処理物Sの全体の領域に照射されなければ、被処理物Sにおける光が照射された一部の領域に存在する水素のみがSi−H結合から分離される。このため、第2のランプ330の加熱による水素の気化し易さが第1のランプ310が照射された領域にのみ発現されて、水素の除去の効率性が下がる。
制御部400は、熱源ユニット300に接続されて、第1のランプ310が作動され、且つ、第2のランプ330が作動されるように熱源ユニット300を制御するために配設される。すなわち、脱水素化過程が、第1のランプ310を介して1次光源を照射し、第2のランプ330を介して2次光源を照射しながら2段階に亘って順次行われるため、制御部400は、脱水素化を行う際に、熱源ユニット300の作動を制御して第1のランプ310及び第2のランプ330を作動する。
このとき、図3(a)に示すように、制御部400は、第1のランプ310の作動が止まると同時に、第2のランプ330を作動して熱源ユニット300を制御する。すなわち、制御部400は、第1のランプ310を作動して1次光源Aを所定の時間だけ被処理層に照射した後、第1のランプ310の作動を止めると同時に、第2のランプ330を作動して、2次光源Bを所定の時間だけ被処理層に照射する。
また、図3(b)に示すように、制御部400は、第1のランプ310の作動が止まり、時間差をおいて第2のランプ330を作動して熱源ユニット300を制御する。すなわち、制御部400は、第1のランプ310を作動して1次光源Aを所定の時間だけ被処理層に照射した後、第1のランプ310の作動を止める。さらに、所定の時間hに第1のランプ310及び第2のランプ330を作動しない状態を維持する。次いで、所定の時間hが経過した後、第2のランプ330を作動して、2次光源Bを被処理層に照射する。このとき、第1のランプ310の作動が止まる時点と第2のランプ330の作動が始まる時点との間の時間差hは、1〜2時間内に設定される。
さらに、図3(c)に示すように、制御部400は、第1のランプ310の1次光源Aの照射タイミングと第2のランプ330の2次光源Bの照射タイミングとが重なるように熱源ユニット300を制御する。このとき、1次光源Aの照射タイミングと2次光源Bの照射タイミングとの重なり度合いは限定されない。すなわち、1次光源Aの照射時間が初期、中期及び末期と区別され、2次光源Bの照射時間が初期、中期及び末期と区別されるとき、1次光源Aの末期時間と2次光源Bの初期時間とが重なるように設定される。また、1次光源Aの照射タイミングと2次光源Bの照射タイミングとが100%重なるように設定されてもよい。しかしながら、1次光源Aの照射時間の末期と2次光源Bの照射時間の初期とが重なるように設定される場合、1次光源Aの照射による被処理層内の化学的な反応が十分に起きた状態で2次光源Bの照射が行われる。
このように配設された半導体素子の製造装置1を用いた本発明の実施形態に係るソース及びドレイン電極を有する半導体素子の製造方法は、基板の上に水素を含有する被処理層を形成する過程と、被処理層に2段階に亘って光を照射して脱水素化を行う過程とを含む。
以下、本発明の脱水素化過程を半導体素子の構造別に対応させて説明する。すなわち、基板の上にアクティブ層を間に挟んでゲート電極とソース及びドレイン電極とが互いに異なる側に配設され、ゲート電極がソース及びドレイン電極の上部に配設されるトップゲート構造と、ゲート電極がソース及びドレイン電極の下側に配設されるボトムゲート構造とについて、アクティブ層が酸化物により構成される酸化物半導体素子の製造工程を例に採って説明する。また、ゲートと、ソース及びドレイン電極とがいずれも活性化層の片側に配設されるプレナ構造について、低温ポリシリコン(LTPS)半導体素子の製造工程を例に採って説明する。しかしながら、構造別の製造工程は下記の説明に限定されるものではなく、本発明の脱水素化過程が、ソース及びドレイン電極を有する半導体素子の製造工程中に水素を含有する被処理層が形成される過程の後に、2段階に亘っての光の照射により行われることについて説明するためのものである。
まず、基板の上に水素を含有する被処理層を形成して被処理物Sを設ける(ステップS100)。このとき、被処理物Sとは、半導体素子を製造する前の所定の処理が終わった構造体のことをいい、より具体的には、基板の上に水素を含有する被処理層が形成された構造体のことをいう。すなわち、上述したように、被処理物Sは、ソース及びドレイン電極を有する半導体素子を製造する過程において、基板の上に水素を含有するソースを用いて化学気相蒸着方法(CVD)により形成された薄膜である被処理層を有する構造体のことをいう場合もある。
このような被処理物Sは、図5(a)に示すように、絶縁性基板11aの上にソース及びドレイン電極16a、17aを形成(S10a)し、ソース及びドレイン電極16a、17aの上にアクティブパターン14aを形成(S20a)し、アクティブパターン14aの上に被処理層としてゲート絶縁膜13aを形成(S40a)してなる第1の被処理物S1と、図5(b)に示すように、絶縁性基板11bの上にゲート電極12bを形成(S10b)し、ゲート電極12bの上に被処理層としてゲート絶縁膜13bを形成(S20b)してなる第2の被処理物S2と、図5(c)に示すように、絶縁性基板21の上に被処理層として非晶質シリコン23を形成(S10b)してなる第3の被処理物S3とのうちのいずれか一つとして設けられる。
第1の被処理物S1について説明すると、第1の被処理物S1は、酸化物薄膜トランジスタ(OXIDE Thin Film Transistor)を製造する過程において、絶縁性基板11aの上にソース電極16a及びドレイン電極17aを形成し、その上に被処理層として酸化物半導体により構成されるアクティブパターン14aを形成し、その上にゲート絶縁膜13aを形成(S40a)した構造体である。すなわち、第1の被処理物S1は、脱水素化過程(S30)を行った後に、ゲート電極12aを形成(S50a)して、半導体素子として製造される。
第2の被処理物S2について説明すると、第2の被処理物S2は、酸化物薄膜トランジスタを製造する過程において、絶縁性基板11bの上にゲート電極12bを形成し、その上にゲート絶縁膜13bを形成した構造体である。すなわち、第2の被処理物S2は、脱水素化過程(S30)を行った後に、酸化物半導体により構成されるアクティブパターン14bを形成(S40b)し、ソース電極16b及びドレイン電極17bを形成(S50b)して、半導体素子として製造される。
このとき、第1の被処理物S1及び第2の被処理物S2のゲート絶縁膜13a、13bを形成する際の工程特性からみたとき、水素イオンが薄膜内に必ず存在する。すなわち、ゲート絶縁膜13a、13bは、プラズマ促進化学気相蒸着(PECVD:Plasma Enhanced Chemical Vapor Depostion)法により形成されるため、薄膜内に水素イオンが必ず存在する。このため、ゲート絶縁膜13a、13b内に存在する水素のうちの一部を除去して水素イオンの濃度を下げなければ、アクティブパターン14a、14bに水素が噴出して薄膜の品質が低下し、半導体素子の電気的な特性を損なってしまう。このため、第1の被処理物S1に対しては、アクティブパターン14aが形成され、上部にゲート絶縁膜13aを形成した後に脱水素化過程(S30)を行い、第2の被処理物S2に対しては、ゲート絶縁膜13bを形成した後にアクティブパターン14bが上部に形成される前に、脱水素化過程(S30)を行う。このため、アクティブパターン14a、14bに水素が及ぼす影響を低減して、アクティブパターン14a、14bの薄膜に水素が浸透することを根源的に防ぐ。
他の第3の被処理物S3について説明すると、第3の被処理物S3は、多結晶シリコン(Poly−Si)を用いて薄膜トランジスタ(TFT)を製造する低温ポリシリコン薄膜トランジスタ(LTPS TFT)工程において、絶縁性基板21の上に被処理層として非晶質シリコン(a−Si)が形成(S10c)された状態の中間構造体である。すなわち、第3の被処理物S3は、脱水素化過程(S30)が行われた後に、非晶質シリコン層23を結晶化して活性層23を形成する過程(S20c)が行われ、活性層23の上にゲート絶縁膜24及びゲート電極25を形成する過程(S40c)が行われる。また、全体の領域の上に絶縁膜26を形成し、その上に活性層23と連結されるソース電極27及びドレイン電極28を形成する過程(S50c)により、半導体素子として製造される。このとき、第3の被処理物S3は、非晶質シリコン(a−Si)を絶縁性基板21の上に形成するときの工程特性からみて、水素イオンが薄膜に含まれているままで非晶質シリコン23からなる薄膜が形成される。このため、該薄膜を多結晶化する前に薄膜内に存在する水素のうちの一部を除去しなければ、非晶質シリコンをレーザ光を用いて結晶化する過程において水素が爆発して、工程の安定性を低減させるという問題を引き起こす。従って、第3の被処理物S3は、被処理層である非晶質シリコン膜を結晶化して活性層として形成する前に脱水素化工程(S30)を行う。
このようにして、Si−H結合構造を有する被処理物Sが設けられると(S100)、被処理物Sの上に2段階に亘っての光の照射を用いて脱水素化を行う(S200)。脱水素化過程は、設けられた被処理物Sの上に第1のランプ310を用いて1次光源を照射する過程(S210)と、被処理物Sの上に第2のランプ330を用いて2次光源を照射する過程(S220)とを含む。
被処理物Sの上に第1のランプ310を用いて1次光源を照射する過程(S210)は、紫外線(UV)を放出するランプを作動することにより、被処理物Sの上に紫外線を照射して行う。被処理物Sの上に紫外線を照射する際には、薄膜が形成された被処理物Sの照射面(すなわち、チャンバ内における被処理物の上面)の全体に照射する。これは、1次光源である紫外線が被処理物Sの全体の領域に照射されて初めて、被処理物Sの薄膜内に存在するSi−H結合が部分的な領域においてのみ切断されるわけではなく、薄膜の全体の領域のSi−H結合が切断されるためである。このように、被処理物Sの上に1次光源である紫外線を照射することにより、上述したように、紫外線は、薄膜内のSi−H結合を切断する。
このとき、被処理物Sに第1のランプ310を用いて1次光源を照射する過程は、1次光源が照射される時間よりも、1次光源の出力強度(パワー、%)が重要な因子となる。すなわち、1次光源の照射目的は、被処理物Sの熱的反応の誘導ではなく、化学的な反応(Si−H結合の切断反応)を誘導することにあるため、1次光源は、被処理物S内に存在するSi−H結合のほとんどが切断される程度の時間だけ照射されればよい。これに対し、1次光源の出力強度(パワー、%)の増大に比例して被処理物Sの化学的な反応も増大するため、1次光源の出力強度が増大すれば増大するほど、同じ2次光源の照射工程の条件下で製造された半導体素子内の水素イオンの濃度は下がる。これは、図7から明らかである。図7は、被処理物Sに第1のランプ310の照射時間を10分と設定し、且つ、第2のランプ330の照射時間を400℃における30分と設定した状態で、第1のランプ310の出力強度の変化による被処理物Sの薄膜内の水素の濃度(at.%)を示すグラフである。図7の結果を参照すると、第1のランプ310から照射される1次光源の出力強度が40%、60%、80%及び100%へと増大すれば増大するほど、被処理物S内の薄膜の水素イオンの濃度が次第に下がるということが分かる。
1次光源を用いてSi−H結合を切断した後、被処理物Sの上に第2のランプ330を用いて2次光源を照射する過程(S220)は、赤外線系の光を放出するランプを作動して、被処理物Sの温度を昇温するように行われる。このとき、2次光源Bの照射過程は、被処理層内の水素(H)の濃度が2at.%〜5at.%になるまで照射される。このため、被処理物Sの薄膜内にSiと分離された状態で存在する水素イオンは、2次光源の照射により生じた熱により気化されて被処理層内において除去される。このとき、2次光源は、1次光源とは異なり、被処理物Sの全体の領域に照射されることが必ず求められるわけではない。その理由としては、2次光源は、被処理物Sの温度を昇温する役割を果たすため、所定の領域にのみ2次光源が照射されても、熱の伝導により被処理物Sの全体の領域に2次光源による熱が伝達されることが挙げられる。このため、被処理物Sの薄膜内に存在する水素イオンは熱の伝達により気化される。
このように、2次光源を照射して被処理物Sの水素を気化する過程(S220)は、1次光源を照射して被処理物Sの水素イオンをSiから分離する過程(S210)により、400℃よりも低い温度で行われる。これは、脱水素化過程(S200)が400℃よりも低い温度で行われることを意味する。すなわち、1次光源が照射されて被処理物Sの薄膜内に存在する水素イオンは、分離された状態で存在するため、従来には、加熱処理のみを施すことにより、水素イオンをSi−Hから分離して気化するまでは450℃以上の温度が求められていた。しかしながら、本発明においては、脱水素化過程を用いて、Si−H結合を1次光源である紫外線の照射過程を用いて切断している。このため、従来の加熱処理を用いてSi−H結合を切断する場合よりも水素の濃度が制御し易く、低い温度で脱水素化過程が行われる。
上述したように、2段階に亘っての光の照射による被処理物Sの脱水素化過程が終わると(S230)、脱水素化が終わった被処理物Sの上に形成されていない残りの層を形成して、ソース及びドレイン電極を有する半導体素子の製造を終える(S300)。
すなわち、第1の被処理物S1を基準として、半導体素子10aの製造工程の全体について説明すると、絶縁性基板11aの上にソース及びドレイン電極16a、17aを形成(S10a)し、ソース及びドレイン電極16a、17aの上にアクティブパターン14aを形成(S20a)する。次いで、アクティブパターン14aの上にゲート絶縁膜13aを形成(S40a)する。次いで、紫外線及び赤外線系の光をこの順に照射して脱水素化(S30)を行って、ゲート絶縁膜13a内に含まれているSi−Hの化学的な結合を切断し、水素を気化して除去する。次いで、脱水素化が終わると、ゲート絶縁膜13aの上にゲート電極12aを形成(S50a)し、パッシベーション層18aを形成して製造工程を終える。
また、第2の被処理物S2を基準として、半導体素子10bの製造工程の全体について説明すると、絶縁性基板11の上にゲート電極12bを形成(S10b)し、ゲート電極12bの上にゲート絶縁膜13bを形成(S20b)する。次いで、紫外線及び赤外線系の光をこの順に照射して脱水素化(S30)を行う。次いで、脱水素化が終わると、ゲート絶縁膜13bの上にアクティブパターン14bを形成(S40b)し、アクティブパターン14bの上にソース及びドレイン電極16b、17bを形成(S50b)し、パッシベーション層18bを形成して製造工程を終える。
さらに、第3の被処理物S3を基準として半導体素子の製造工程全体について説明すると、絶縁性基板21の上に非晶質シリコンを蒸着(S10c)し、紫外線及び赤外線系の光をこの順に照射して脱水素化(S30)を行う。次いで、脱水素化が終わると、非晶質シリコンを低温において溶融し、結晶化して活性層23を形成(S20c)する。次いで、形成された活性層23の上にゲート電極25及びゲート絶縁膜24を形成(S40c)し、活性層23と連通されるようにソース及びドレイン電極27、28を形成(50c)する。
以下、半導体素子を製造する過程における第1のランプ310及び第2のランプ330の工程条件の変化、及び従来との比較を通じて本発明の脱水素化過程の効果について下記の表1と、図7及び図8を参照して説明する。このとき、表1及び表2と、図7及び図8のデータとは、被処理物Sのうち第2の被処理物S2の脱水素化過程を行って半導体素子を製造する方法における脱水素化効果についての説明を裏付ける。このため、以下、被処理物Sとは、第2の被処理物S2のことをいう。しかしながら、後述する効果は、第2の被処理物S2にのみ適用される効果ではなく、第1の被処理物S1及び第3の被処理物S3にも同様に適用されるということはいうまでもない。
Figure 2016189456
表1及び図6を参照すると、比較例1〜比較例4においては、被処理物Sの脱水素化を行うときに第1のランプ(UV)を照射する1次光源の照射過程が行われず、第2のランプ(NIR)のみを照射する過程が行われた。これに対し、実施例1及び実施例2においては、被処理物Sの脱水素化のために、第1のランプ(UV)を用いた1次光源の照射後に、第2のランプ(NIR)を用いた2次光源の照射が行われた。すなわち、2段階に亘っての光源の照射が行われた。
このとき、図8の拡大グラフ(下図)を参照すると、実施例1及び実施例2においては、比較例1〜比較例4よりも低い水素濃度(at.%)値を示すことが確認された。
また、実施例1は、比較例3及び比較例4と略同じ水素の濃度(at.%)値を示すが、実施例1においては、第1のランプの照射過程を用いて被処理物Sの薄膜内のSi−Hの結合を切断することにより、実施例1の第1のランプ310の照射時間と第2のランプ330の照射時間とを合計しても、比較例3及び比較例4の第2のランプの照射時間よりも短い時間で済むことが確認される。すなわち、実施例1においては、第1のランプ照射時間と第2のランプ照射時間とを合計した脱水素化にかかった時間が20分であったとき、比較例3及び比較例4において第2のランプをそれぞれ30分間及び60分間照射した後の水素の濃度と略同じ値を有する。これにより、実施例1においては、第1のランプ及び第2のランプの照射により被処理物S内の薄膜内の水素イオンに化学的な反応及び熱的反応を提供することができ、脱水素化の効率が従来と比べて向上する。
さらに、上記の効果は、実施例2の結果によって一層明らかになり、該実施例2は、実施例1よりも第2のランプの照射時間を30分に増やした後の被処理物薄膜内の水素の濃度(at.%)を示す。このとき、実施例1と比べて実施例2の水素の濃度が下がった理由は、第2のランプの照射時間の増大によって、水素が気化するための時間が延び、その結果、実施例1と比べて増大した量の水素が気化するためである。また、実施例2の第1のランプの照射時間と第2のランプの照射時間とを合計した脱水素化時間は40分であり、比較例4と比べて短い脱水素化時間であり、第1のランプの照射によって水素に化学的な反応を提供することにより、脱水素化の効率が比較例4と比べて向上したことが確認される。
以上、表1及び図7から明らかなように、比較例1〜4と、実施例1及び実施例2との比較を通じて、被処理物Sへの第1のランプ310の紫外線光の照射による被処理物S薄膜内の化学的な反応により、脱水素化過程に要する時間が短縮されるという効果を得られることが確認される。
このとき、下記の表2及び図8を参照して、第1のランプ310を用いた1次光源である紫外線の照射の有無に応じて、同じ2次光源の処理温度において水素の濃度がどのように変化するかについて調べてみる。
Figure 2016189456
すなわち、比較例2〜比較例4は、被処理物Sに1次光源を照射せず、2次光源の処理温度が400℃である状態における水素の濃度の変化を示す。また、比較例5は、被処理物Sに1次光源を照射せず、2次光源の処理温度が380℃である状態における水素の濃度の変化を示す。
このとき、比較例5及び実施例4について説明すると、実施例4においては、比較例5とは異なり、第1のランプ310を用いて1次光源を照射し、該1次光源の照射により、被処理物Sの薄膜内のSi−H結合は化学的な反応により切断される。このため、実施例4の水素の濃度は、比較例2〜比較例4の脱水素化処理前の水素の濃度と略同じ値を有するが、比較例2〜比較例4よりも20℃だけ低い温度で処理が行われる。このような比較を通じて、1次光源の照射により、水素を気化するための2次光源の処理温度が20℃だけ下がるという効果を得られることが分かる。
上述したように、本発明の実施形態に係る半導体素子の製造装置及びこれを用いた半導体素子の製造方法によれば、被処理物薄膜に1次的に紫外線光を照射して薄膜内のSi−H結合を切断するように化学的な反応を行い、2次的に赤外線系の光を照射して結合が切断された水素を気化する熱的反応を行う。
これにより、被処理物薄膜内に存在する水素が除去し易くなり、その結果、被処理物薄膜内に存在する水素が半導体素子の電気的な特性を低下させるという問題が解消される。
また、1次の紫外線光の照射過程においてSi−Hの結合を切断するため、2次の赤外線光の照射過程において水素(H)が気化され易くなり、その結果、水素を気化して除去する従来の熱的処理の場合よりも、より低い温度において水素を除去することができる。これにより、ガラス等の基板よりも相対的に熱に弱い可撓性基板(プラスチック基板)の高温による変形を防止することができる。
以上、添付図面及び上述した好適な実施形態に基づいて、本発明について説明したが、本発明はこれらに何ら限定されるものではなく、後述する特許請求の範囲により限定される。よって、この分野における通常の知識を有する者であれば、後述する特許請求の範囲の技術的な思想を逸脱しない範囲内において本発明を種々に変形及び修正することができる。
S:被処理物
S1:第1の被処理物
S2:第2の被処理物
S3:第3の被処理物
1:半導体素子の製造装置
100:チャンバ
110:上部チャンバ
130:下部チャンバ
200:ステージ
300:熱源ユニット
310:第1のランプ
330:第2のランプ
400:制御部
A:1次光源
B:2次光源

Claims (19)

  1. 被処理物が処理される空間を提供するチャンバと、
    前記チャンバ内に配置され、上面に前記被処理物を載置するステージと、
    前記ステージの上方に離隔配置され、前記被処理物に2段階に亘って光を照射する熱源ユニットと、
    前記熱源ユニットに接続されて2段階に亘って光が照射されるように前記熱源ユニットを制御する制御部と、
    を備える半導体素子の製造装置。
  2. 前記熱源ユニットは、
    前記被処理物に紫外線を照射する第1のランプと、
    紫外線が照射された被処理物に赤外線を照射する第2のランプと、
    を備える請求項1に記載の半導体素子の製造装置。
  3. 前記第1のランプは、前記第2のランプを囲繞するように配置される請求項2に記載の半導体素子の製造装置。
  4. 前記被処理物の照射面の全体の面積を基準として、前記第1のランプの照射面積は、前記第2のランプの照射面積よりも大きい請求項3に記載の半導体素子の製造装置。
  5. 前記制御部は、前記第1のランプが作動した後に前記第2のランプが作動するように前記熱源ユニットを制御する請求項2乃至請求項4のうちのいずれか一項に記載の半導体素子の製造装置。
  6. 前記制御部は、
    前記第1のランプの作動が止まると同時に前記第2のランプを作動する請求項5に記載の半導体素子の製造装置。
  7. 前記制御部は、
    前記第1のランプの作動が止まった後に時間差をおいて前記第2のランプを作動する請求項5に記載の半導体素子の製造装置。
  8. 前記制御部は、
    前記第1のランプの作動タイミングと前記第2のランプの作動タイミングとを重ならせる請求項5に記載の半導体素子の製造装置。
  9. 前記被処理物は、基板と、前記基板の上に水素を含有して形成される被処理層と、を有し、
    前記被処理層は、前記基板の上に水素(H)を含むソースを用いて化学気相蒸着CVD方法により形成した薄膜である請求項1に記載の半導体素子の製造装置。
  10. ソース及びドレイン電極を有する半導体素子を製造する方法であって、
    基板の上に水素を含有する被処理層を形成する過程と、
    前記被処理層に2段階に亘って光を照射して脱水素化を行う過程と、
    を含む半導体素子の製造方法。
  11. 前記脱水素化を行う過程は、
    前記被処理層内のSi−Hの化学的な結合を切断する1次光照射過程と、
    前記1次光照射過程の後に、分離された水素(H)を気化する2次光照射過程と、
    を含む請求項10に記載の半導体素子の製造方法。
  12. 前記脱水素化を行う過程は、350℃〜400℃において行われる請求項10に記載の半導体素子の製造方法。
  13. 前記脱水素化を行う過程は、
    前記基板の上にゲート電極を形成し、前記ゲート電極の上に前記被処理層としてゲート絶縁膜を形成する過程の後に行われる請求項10乃至請求項12のうちのいずれか一項に記載の半導体素子の製造方法。
  14. 前記脱水素化を行う過程は、
    前記基板の上に前記ソース及びドレイン電極を形成し、前記ソース及びドレイン電極の上にアクティブパターンを形成し、前記アクティブパターンの上に前記被処理層としてゲート絶縁膜を形成する過程の後に行われる請求項10乃至請求項12のうちのいずれか一項に記載の半導体素子の製造方法。
  15. 前記脱水素化を行う過程は、
    前記基板の上に前記被処理層として非晶質シリコンを形成する過程の後に行われる請求項10乃至請求項12のうちのいずれか一項に記載の半導体素子の製造方法。
  16. 前記被処理層内のSi−Hの化学的な結合を切断する1次光は紫外線であり、前記分離された水素(H)を気化する2次光は赤外線系である請求項11に記載の半導体素子の製造方法。
  17. 前記1次光照射過程及び前記2次光照射過程は、同一の空間において行われる請求項11に記載の半導体素子の製造方法。
  18. 前記1次光照射過程及び前記2次光照射過程は、互いに異なる空間において行われる請求項11に記載の半導体素子の製造方法。
  19. 前記被処理層は、前記基板の上に水素(H)を含むソースを用いて化学気相蒸着CVD方法により形成した薄膜である請求項10に記載の半導体素子の製造方法。
JP2016048470A 2015-03-27 2016-03-11 半導体素子の製造装置及びこれを用いた半導体素子の製造方法 Active JP6762738B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150042994A KR101818721B1 (ko) 2015-03-27 2015-03-27 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법
KR10-2015-0042994 2015-03-27

Publications (2)

Publication Number Publication Date
JP2016189456A true JP2016189456A (ja) 2016-11-04
JP6762738B2 JP6762738B2 (ja) 2020-09-30

Family

ID=56974315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016048470A Active JP6762738B2 (ja) 2015-03-27 2016-03-11 半導体素子の製造装置及びこれを用いた半導体素子の製造方法

Country Status (5)

Country Link
US (1) US10106914B2 (ja)
JP (1) JP6762738B2 (ja)
KR (1) KR101818721B1 (ja)
CN (1) CN106024606A (ja)
TW (1) TWI683343B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102809A (ja) * 2017-11-29 2019-06-24 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269732B (zh) * 2017-01-03 2020-08-11 联华电子股份有限公司 形成非晶硅多层结构的方法
KR20190035036A (ko) * 2017-09-25 2019-04-03 삼성전자주식회사 박막 형성 장치 및 이를 이용한 비정질 실리콘 막 형성방법
US11562902B2 (en) * 2020-07-19 2023-01-24 Applied Materials, Inc. Hydrogen management in plasma deposited films

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033483A (ja) * 2000-07-17 2002-01-31 Sony Corp 薄膜半導体装置の製造方法
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2013065843A (ja) * 2011-08-31 2013-04-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2013074255A (ja) * 2011-09-29 2013-04-22 Ushio Inc 酸化物半導体を用いた薄膜トランジスタの製造方法および製造装置
JP2014049704A (ja) * 2012-09-04 2014-03-17 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US7622378B2 (en) * 2005-11-09 2009-11-24 Tokyo Electron Limited Multi-step system and method for curing a dielectric film
JP5159295B2 (ja) 2007-12-26 2013-03-06 キヤノン株式会社 自動焦点調節装置および撮像装置
US7863201B2 (en) 2008-03-24 2011-01-04 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having silicided source/drain contacts with low contact resistance
KR101499232B1 (ko) * 2008-04-10 2015-03-06 삼성디스플레이 주식회사 규소 결정화용 마스크 및 이를 이용한 다결정 규소 박막형성 방법과 박막 트랜지스터의 제조 방법
CN102709176B (zh) * 2012-05-22 2015-05-20 上海华力微电子有限公司 Mim型电容中绝缘体二氧化硅薄膜的制备方法
CN103489778B (zh) * 2012-06-11 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104241112B (zh) * 2013-06-09 2017-11-03 中芯国际集成电路制造(上海)有限公司 非晶半导体材料的形成方法及金属硅化物的形成方法
KR20160115398A (ko) * 2015-03-27 2016-10-06 에이피시스템 주식회사 히터 블록 및 기판 처리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033483A (ja) * 2000-07-17 2002-01-31 Sony Corp 薄膜半導体装置の製造方法
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2013065843A (ja) * 2011-08-31 2013-04-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2013074255A (ja) * 2011-09-29 2013-04-22 Ushio Inc 酸化物半導体を用いた薄膜トランジスタの製造方法および製造装置
JP2014049704A (ja) * 2012-09-04 2014-03-17 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102809A (ja) * 2017-11-29 2019-06-24 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置
US10680117B2 (en) 2017-11-29 2020-06-09 Lg Display Co., Ltd. Thin film transistor, method for manufacturing the same and display device comprising the same

Also Published As

Publication number Publication date
TWI683343B (zh) 2020-01-21
US20160284562A1 (en) 2016-09-29
KR101818721B1 (ko) 2018-02-21
US10106914B2 (en) 2018-10-23
KR20160115397A (ko) 2016-10-06
JP6762738B2 (ja) 2020-09-30
CN106024606A (zh) 2016-10-12
TW201703107A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
US6995053B2 (en) Vertical thin film transistor
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
JP2007324425A (ja) 薄膜半導体装置及びその製造方法と表示装置
JP6762738B2 (ja) 半導体素子の製造装置及びこれを用いた半導体素子の製造方法
CN101393920A (zh) 半导体装置以及其制造方法
JP4082459B2 (ja) 表示装置の製造方法
JP4153500B2 (ja) 半導体装置の製造方法
JPH11233790A (ja) 薄膜トランジスタの製造方法
JPH11111998A (ja) 薄膜トランジスタの製造方法
JP2007220918A (ja) レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法
JP4856252B2 (ja) 薄膜トランジスタの製造方法
JP4131813B2 (ja) プラズマエッチング方法及び半導体装置の作製方法
KR101734386B1 (ko) 박막 증착장치 및 기판처리방법
US20040099904A1 (en) Sacrificial annealing layer for a semiconductor device and a method of fabrication
JP4737366B2 (ja) 半導体装置の製造方法
WO2019234856A1 (ja) レーザアニール方法、レーザアニール装置およびアクティブマトリクス基板の製造方法
JP2001127301A (ja) 半導体装置および半導体装置の製造方法
KR100611749B1 (ko) 박막트랜지스터의 제조 방법
JP3032542B2 (ja) 薄膜トランジスタの製造方法
JP2005056971A (ja) 薄膜トランジスタ及びその製造方法
JP2001223208A (ja) 半導体素子製造装置および半導体素子の製造方法
JP4254661B2 (ja) 半導体装置の製造方法
JP2006066713A (ja) 半導体装置の製造方法
JP2002033483A (ja) 薄膜半導体装置の製造方法
JP2002237598A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200909

R150 Certificate of patent or registration of utility model

Ref document number: 6762738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250