JP2005056971A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2005056971A JP2005056971A JP2003284703A JP2003284703A JP2005056971A JP 2005056971 A JP2005056971 A JP 2005056971A JP 2003284703 A JP2003284703 A JP 2003284703A JP 2003284703 A JP2003284703 A JP 2003284703A JP 2005056971 A JP2005056971 A JP 2005056971A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- base film
- silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】 絶縁性基板1上に窒化シリコン膜2を形成するステップと、モノシラン系の材料ガスを用いるプラズマCVDにより、窒化シリコン膜2上に第1の酸化シリコン膜3aを形成するステップと、テトラエトキシシラン系の材料ガスを用いるプラズマCVDにより、第1の酸化シリコン膜3a上に第2の酸化シリコン膜3bを形成するステップと、第2の酸化シリコン膜3b上に非晶質シリコン膜10を形成するステップと、非晶質シリコン膜10が形成された基板にYAGレーザーを照射するステップと、レーザー照射後の基板をパターニングするステップにより構成される。
【選択図】 図1
Description
図1の(a)〜(d)は、本発明の実施の形態1による低温ポリシリコンTFTの製造方法について、その要部の一例を示した図であり、島状の半導体層が形成されるまでの各工程が示されている。
実施の形態1では、アンダーコート膜上に非晶質シリコン膜10が形成される場合の例について説明した。これに対し、本実施の形態では、絶縁性基板1とアンダーコート膜としての窒化シリコン膜2との間に非晶質シリコン膜を新たに設け、2層の非晶質シリコン膜によってアンダーコート膜のアニール効果を向上させている。
2 窒化シリコン膜
3a 第1の酸化シリコン膜
3b 第2の酸化シリコン膜
4 多結晶シリコン膜(半導体層)
5 ゲート絶縁膜
6 ゲート電極
7 層間絶縁膜
8 ソース及びドレイン電極
9 パッシベーション膜
10,12 非晶質シリコン膜
11 YAGレーザーの照射光
A 干渉により生じる定在波
A1 定在波の節
A2 定在波の腹
D1 酸化シリコン膜の膜厚
D2 非晶質シリコン膜の膜厚
Claims (8)
- モノシラン系の材料ガスを用いるプラズマCVDにより、基板上に酸化シリコンからなる第1の下地膜を形成するステップと、
テトラエトキシシラン系の材料ガスを用いるプラズマCVDにより、上記第1の下地膜上に酸化シリコンからなる第2の下地膜を形成するステップと、
上記第2の下地膜上に非晶質シリコンからなる半導体膜を形成するステップとを備えたことを特徴とする薄膜トランジスタの製造方法。 - 上記第1の下地膜、第2の下地膜及び半導体膜が真空状態を保ちながら順次に形成されることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
- 上記第2の下地膜の膜厚が上記第1の下地膜の膜厚より小さいことを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
- 上記第1の下地膜及び第2の下地膜からなる下地膜の膜厚が100nm以上500nm以下であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
- 基板上に非晶質シリコンからなる第3の下地膜を形成するステップと、
この第3の下地膜上に窒化シリコンからなる第4の下地膜を形成するステップとを備え、
上記第1の下地膜は上記第4の下地膜上に形成され、
上記第3の下地膜、第4の下地膜、第1の下地膜、第2の下地膜及び半導体膜が真空状態を保ちながら順次に形成されることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。 - 上記半導体膜が形成された基板にYAGレーザーを照射し、半導体膜をアニールするステップを備えたことを特徴とする請求項1又は5に記載の薄膜トランジスタの製造方法。
- モノシラン系の材料ガスを用いるプラズマCVDにより、基板上に形成された酸化シリコンからなる第1の下地膜と、
テトラエトキシシラン系の材料ガスを用いるプラズマCVDにより、上記第1の下地膜上に形成された酸化シリコンからなる第2の下地膜と、
上記第2の下地膜上に形成された多結晶シリコンからなる半導体膜とを備えたことを特徴とする薄膜トランジスタ。 - プラズマCVDにより基板上に形成されたシリコンからなる第3の下地膜と、
この第3の下地膜上に形成された窒化シリコンからなる第4の下地膜とを備え、
上記第1の下地膜は上記第4の下地膜上に形成され、
上記半導体膜は、上記第2の下地膜上に形成された非晶質シリコン膜にYAGレーザーを照射して形成されることを特徴とする請求項7に記載の薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003284703A JP4239744B2 (ja) | 2003-08-01 | 2003-08-01 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003284703A JP4239744B2 (ja) | 2003-08-01 | 2003-08-01 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005056971A true JP2005056971A (ja) | 2005-03-03 |
JP4239744B2 JP4239744B2 (ja) | 2009-03-18 |
Family
ID=34364554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003284703A Expired - Fee Related JP4239744B2 (ja) | 2003-08-01 | 2003-08-01 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4239744B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007248987A (ja) * | 2006-03-17 | 2007-09-27 | Toshiba Matsushita Display Technology Co Ltd | 表示装置用のアレイ基板 |
JP2007258234A (ja) * | 2006-03-20 | 2007-10-04 | Nara Institute Of Science & Technology | 半導体素子,薄膜トランジスタ,レーザーアニール装置,並びに半導体素子の製造方法 |
WO2020055066A1 (ko) * | 2018-09-11 | 2020-03-19 | 주식회사 유진테크 | 박막 형성 방법 |
CN113921379A (zh) * | 2021-09-29 | 2022-01-11 | 上海华虹宏力半导体制造有限公司 | 谐振器腔体薄膜的形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10150202A (ja) * | 1996-11-20 | 1998-06-02 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JP2000183360A (ja) * | 1998-10-06 | 2000-06-30 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
JP2000340799A (ja) * | 1999-03-23 | 2000-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2003
- 2003-08-01 JP JP2003284703A patent/JP4239744B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10150202A (ja) * | 1996-11-20 | 1998-06-02 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JP2000183360A (ja) * | 1998-10-06 | 2000-06-30 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
JP2000340799A (ja) * | 1999-03-23 | 2000-12-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007248987A (ja) * | 2006-03-17 | 2007-09-27 | Toshiba Matsushita Display Technology Co Ltd | 表示装置用のアレイ基板 |
JP2007258234A (ja) * | 2006-03-20 | 2007-10-04 | Nara Institute Of Science & Technology | 半導体素子,薄膜トランジスタ,レーザーアニール装置,並びに半導体素子の製造方法 |
WO2020055066A1 (ko) * | 2018-09-11 | 2020-03-19 | 주식회사 유진테크 | 박막 형성 방법 |
TWI725541B (zh) * | 2018-09-11 | 2021-04-21 | 南韓商優吉尼科技股份有限公司 | 用於形成薄膜的方法 |
CN113921379A (zh) * | 2021-09-29 | 2022-01-11 | 上海华虹宏力半导体制造有限公司 | 谐振器腔体薄膜的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4239744B2 (ja) | 2009-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7608492B2 (en) | Method for manufacturing semiconductor device and heat treatment method | |
JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
US9048220B2 (en) | Method of crystallizing silicon thin film and method of manufacturing silicon thin-film transistor device | |
US20060060848A1 (en) | Semiconductor device and method of fabricating a ltps film | |
KR20020032551A (ko) | 박막 반도체 장치의 제조 방법 | |
JP2005303299A (ja) | 電子素子及びその製造方法 | |
JP2007324425A (ja) | 薄膜半導体装置及びその製造方法と表示装置 | |
JP4153500B2 (ja) | 半導体装置の製造方法 | |
JP2010145984A (ja) | 有機電界発光表示装置及びその製造方法 | |
JP4856252B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2007220918A (ja) | レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法 | |
JP2007035812A (ja) | 多結晶シリコン膜の製造方法および薄膜トランジスタ | |
KR100661104B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
JP4239744B2 (ja) | 薄膜トランジスタの製造方法 | |
US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
CN105742370A (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
TWI237304B (en) | Method manufacturing of the semiconductor film | |
JP2011040594A (ja) | 薄膜トランジスターの製造方法 | |
JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
JP2007258234A (ja) | 半導体素子,薄膜トランジスタ,レーザーアニール装置,並びに半導体素子の製造方法 | |
JPH0992839A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2009283554A (ja) | 半導体装置およびその製造方法 | |
JP4271453B2 (ja) | 半導体結晶化方法および薄膜トランジスタの製造方法 | |
JP2006237310A (ja) | Mosトランジスタ及びその製造方法 | |
JP2004342752A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071108 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080805 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081024 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4239744 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |