WO2020055066A1 - 박막 형성 방법 - Google Patents

박막 형성 방법 Download PDF

Info

Publication number
WO2020055066A1
WO2020055066A1 PCT/KR2019/011646 KR2019011646W WO2020055066A1 WO 2020055066 A1 WO2020055066 A1 WO 2020055066A1 KR 2019011646 W KR2019011646 W KR 2019011646W WO 2020055066 A1 WO2020055066 A1 WO 2020055066A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
chamber
oxidizing gas
source
film
Prior art date
Application number
PCT/KR2019/011646
Other languages
English (en)
French (fr)
Inventor
김진웅
신승우
유차영
정우덕
유두열
조성길
최호민
오완석
이군우
김기호
Original Assignee
주식회사 유진테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유진테크 filed Critical 주식회사 유진테크
Priority to CN201980058805.2A priority Critical patent/CN112703580A/zh
Priority to JP2021513208A priority patent/JP7289465B2/ja
Priority to US17/275,335 priority patent/US20220049349A1/en
Publication of WO2020055066A1 publication Critical patent/WO2020055066A1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment

Definitions

  • FIG. 8 is a graph showing the thin film formation rate according to the heating temperature of the oxidizing gas with respect to the temperature of various objects to be treated.
  • 11 is a graph showing the thin film formation rate according to the flow rate of the Si source gas.
  • the oxidizing gas nitrogen oxide (N2O), oxygen (O2), or H2O may be used, and the oxidizing gas source may be supplied to the chamber by being connected to a supply line connected to the chamber.
  • a line heater may be installed on the supply line, and the oxidizing gas may be supplied to the chamber in a state heated to a required process temperature through the line heater.
  • Line heater is a well-known technology, so a detailed description is omitted.
  • FIG. 7 is a graph showing the average roughness of the thin film according to the process temperature (or the temperature of the object to be processed).
  • the process temperature or the temperature of the object to be processed
  • the average roughness varies depending on the process temperature (or the temperature of the object). Specifically, when the process temperature (or the temperature of the object to be processed) is 300 degrees, it can be seen that the average roughness is improved from 0.978 to 0.442 when 3 ⁇ of the silicon oxide film (LTO) is formed using disilane.
  • FIG. 9 is a graph showing the thin film formation rate according to the flow rate of oxidizing gas. As shown in FIG. 9, when the flow rate of the oxidizing gas is less than 6000 SCCM, since the thin film formation rate is insignificant, the flow rate of the oxidizing gas is preferably 6000 SCCM or more.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명의 일 실시예에 의하면, 챔버 내에 피처리체를 반입하고 상기 피처리체의 온도를 400도 이하로 하여, Si 소스 가스와 산화가스를 상기 챔버 내에 공급하여 상기 피처리체의 표면에 산화 실리콘막을 형성하는 박막 형성 방법은, 상기 산화가스는 상기 챔버 내에 공급되기 이전에 400도를 초과하는 온도로 가열된다.

Description

박막 형성 방법
본 발명은 박막 형성 방법에 관한 것으로, 더욱 상세하게는 저온에서 박막을 형성할 수 있는 방법에 관한 것이다.
최근에는 저온에서 형성된 박막이 요구되고 있으며, 400도 이하라는 지극히 낮은 온도에서 형성된 박막이 검토되고 있다. 특히, 이와 같은 공정을 통해 박막의 평균거칠기를 종래보다 개선할 수 있는 박막 형성 공정을 제공하고자 한다.
본 발명의 목적은 저온에서 박막을 형성할 수 있는 방법을 제공하는 데 있다.
본 발명의 다른 목적은 박막의 표면거칠기를 개선할 수 있는 박막 형성 방법을 제공하는 데 있다.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부한 도면으로부터 보다 명확해질 것이다.
본 발명의 일 실시예에 의하면, 챔버 내에 피처리체를 반입하고 상기 피처리체의 온도를 400도 이하로 하여, Si 소스 가스와 산화가스를 상기 챔버 내에 공급하여 상기 피처리체의 표면에 산화 실리콘막을 형성하는 박막 형성 방법은, 상기 산화가스는 상기 챔버 내에 공급되기 이전에 400도를 초과하는 온도로 가열된다.
상기 산화가스는 열분해된 상태에서 상기 피처리체의 온도 보다 낮은 온도로 상기 챔버 내에 공급될 수 있다.
상기 산화가스는 700 내지 900도로 가열될 수 있다.
상기 산화가스는 N2O 또는 O2이고, 상기 챔버 내에 공급되는 유량이 3000 내지 7000 SCCM일 수 있다.
상기 Si 소스 가스는 실란 또는 디실란이고, 상기 챔버 내에 공급되는 유량이 50 내지 100 SCCM일 수 있다.
상기 챔버 내부의 압력은 25 내지 150 Torr일 수 있다.
상기 방법은, 상기 산화 실리콘막의 상부에 상부 박막을 형성하는 단계를 더 포함하되, 상기 상부 박막은 보론(B) 도핑된 비정질 실리콘 박막이나 언도핑된 비정질 실리콘 박막, 인(P)이 도핑된 비정질 실리콘 박막 중 어느 하나일 수 있다.
상기 산화 실리콘막은 3Å일 수 있다.
상기 방법은, 상기 산화 실리콘막을 형성하기 이전에, 하지막을 형성하고 상기 하지막의 상부에 상기 산화 실리콘막을 형성하는 단계를 더 포함하되, 상기 하지막은 열산화막, 질화 실리콘막, 비정질 카본막 중 어느 하나일 수 있다.
본 발명의 일 실시예에 의하면, 박막 형성 장치는, 외부로부터 차단된 내부공간을 가지며, 상기 내부공간 내에서 공정이 이루어지는 챔버; 상기 챔버 내에 설치되어 피처리체가 놓여지며, 내장된 히터를 구비하는 서셉터; 실리콘 소스 가스가 저장된 실리콘 소스 가스 공급원; 산화가스가 저장된 산화가스 소스 공급원; 캐리어 가스가 저장된 캐리어 가스 공급원; 상기 실리콘 소스 가스 공급원에 연결되어 상기 챔버 내에 상기 실리콘 소스 가스를 공급하는 실리콘 소스 공급라인; 상기 캐리어 가스 공급원에 연결되어 상기 챔버 내에 상기 캐리어 가스를 공급하는 캐리어 가스 공급라인; 상기 챔버에 연결된 상태에서 상기 실리콘 소스 공급라인 및 상기 캐리어 가스 공급라인에 연결되는 메인 공급라인; 상기 메인 공급라인에 연결되어 상기 산화가스 소스 공급원에 연결되며, 상기 챔버 내에 상기 산화가스를 공급하는 산화가스 공급라인; 그리고 상기 산화가스 공급라인에 설치되어 상기 산화가스를 400도를 초과하는 온도로 가열하는 산화가스 히터를 포함한다.
본 발명의 일 실시예에 의하면 400도 이하에서 박막을 형성할 수 있다. 또한, 박막의 표면 거칠기를 1.0 미만으로 낮출 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 형성 장치를 개략적으로 나타내는 도면이다.
도 2 및 도 3은 산화가스를 가열하여 공급한 경우와 가열하지 않고 공급한 경우 피처리체의 온도에 따른 박막형성률을 나타내는 그래프이다.
도 4는 동일한 하지막에 대하여 박막의 평균거칠기를 나타내는 그래프이다.
도 5는 다양한 하지막에 대하여 박막의 평균거칠기를 나타내는 그래프이다.
도 6은 산화실리콘막의 두께에 따른 박막의 평균거칠기를 나타내는 그래프이다.
도 7은 피처리체의 온도에 따른 박막의 평균거칠기를 나타내는 그래프이다.
도 8은 다양한 피처리체의 온도에 대하여 산화가스의 가열온도에 따른 박막형성률을 나타내는 그래프이다.
도 9는 산화가스의 유량에 따른 박막형성률을 나타내는 그래프이다.
도 10은 공정압력에 따른 박막형성률을 나타내는 그래프이다.
도 11은 Si 소스 가스의 유량에 따른 박막형성률을 나타내는 그래프이다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도 1 내지 도 11을 참고하여 더욱 상세히 설명한다. 본 발명의 실시예들은 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 설명하는 실시예들에 한정되는 것으로 해석되어서는 안 된다. 본 실시예들은 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 상세하게 설명하기 위해서 제공되는 것이다. 따라서 도면에 나타난 각 요소의 형상은 보다 분명한 설명을 강조하기 위하여 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 박막 형성 장치를 개략적으로 나타내는 도면이다. 박막 형성 장치는 외부로부터 차단된 챔버를 가지며, 챔버 내에 피처리체(또는 기판)가 놓여지는 서셉터가 설치된다. 피처리체는 서셉터에 놓여진 상태에서 표면에 박막이 형성되며, 서셉터는 내장된 히터를 통해 피처리체를 필요한 공정온도로 가열할 수 있다.
실리콘 소스 가스(Si Source)는 실란 또는 디실란이 필요에 따라 선택되어 사용될 수 있으며(또는 다른 실리콘 소스 가스도 가능), 캐리어 가스(Carrier Gas)로 질소(N2)가 사용될 수 있다. 실리콘 소스 가스 공급원과 캐리어 가스 공급원은 챔버에 연결된 하나의 메인 공급라인에 연결되어 챔버로 함께 공급될 수 있다.
산화가스(Oxidizing Gas)는 산화질소(N2O) 또는 산소(O2), H2O가 사용될 수 있으며, 산화가스 공급원은 챔버에 연결된 공급라인에 연결되어 챔버로 공급될 수 있다. 이때, 라인히터(Line Heater)가 공급라인 상에 설치될 수 있으며, 산화가스는 라인히터를 통해 필요한 공정온도로 가열된 상태에서 챔버로 공급될 수 있다. 라인히터는 공지된 기술이므로 자세한 설명을 생략한다.
도 1을 통해 산화실리콘막을 형성하는 방법을 설명하면, 피처리체가 챔버 내의 서셉터에 놓여진 상태에서 필요한 공정온도/압력으로 조절된다. 공정온도는 서셉터에 설치된 히터를 통해 조절될 수 있으며, 공정압력은 챔버에 연결된 배기라인/펌프(도시안함)를 통해 조절될 수 있다. 공정온도는 400도 이하일 수 있다.
이후, 메인 공급라인을 통해 실리콘 소스 가스와 캐리어 가스가 공급되며, 공급라인을 통해 산화가스가 공급된다. 이때, 실리콘 소스 가스와 캐리어 가스는 상온 상태에서 공급되나, 산화가스는 라인히터를 통해 가열된 상태에서 공급된다.
라인히터는 산화가스를 열분해온도 이상으로 가열하므로, 산화가스는 열분해된 상태에서 챔버 내부에 공급된다. 다만, 산화가스가 챔버 내부에 공급되기 이전에 자연냉각되고 챔버는 콜드월(cold wall) 방식을 채택하고 있으므로, 챔버 내부에 공급되는 산화가스의 온도는 100도 미만일 수 있으나, 산화가스는 열분해된 상태를 유지하므로 산화실리콘막을 형성하는 데 아무런 영향이 없다. 또한, 산화가스가 피처리체(또는 기판)의 온도보다 높을 경우, 피처리체에 형성된 하지막에 영향을 줄 수 있으므로, 산화가스의 온도는 피처리체의 온도(예를 들어, 400도)보다 낮아야 한다. 이와 같은 방식을 통해, 피처리체의 온도가 400도 이하인 경우에도 산화실리콘막이 형성될 수 있다.
도 2 및 도 3은 산화가스를 가열하여 공급한 경우와 가열하지 않고 공급한 경우 피처리체의 온도에 따른 박막형성률을 나타내는 그래프이다. 도 2에 도시한 바와 같이, 챔버 내부의 온도(또는 피처리체의 온도)가 300 내지 400도인 경우, 산화가스를 가열하지 않고 공급하면 산화실리콘막은 전혀 형성되지 않는다. 반면에, 라인히터를 통해 산화가스를 가열하여 공급한 경우, 피처리체의 온도가 400도 이하인 경우에도 산화실리콘막이 형성되며, 300도에서도 박막형성률(D/R)은 1.57을 나타내므로, 산화실리콘막의 공정온도(또는 피처리체의 온도)를 300도까지 낮추어도 산화실리콘막이 형성됨을 알 수 있다. 특히, 박막형성률은 공정온도에 따라 대체로 선형적으로 증가함을 알 수 있다.
또한, 도 3에 도시한 바와 같이, 피처리체의 온도가 300 내지 350도인 경우, 산화가스를 가열하지 않고 공급하면 산화실리콘막은 전혀 형성되지 않는다. 반면에, 라인히터를 통해 산화가스를 가열하여 공급한 경우, 피처리체의 온도가 400도 이하인 경우에도 산화실리콘막이 형성된다. 실란(SiH4)의 경우 300도에서도 박막형성률(D/R)은 0.07을 나타내며, 디실란(Si2H6)의 경우 310도에서도 박막형성률(D/R)은 1.66을 나타내므로, 산화실리콘막의 공정온도(또는 피처리체의 온도)를 350도 미만으로 낮추어도 산화실리콘막이 형성됨을 알 수 있다. 특히, 박막형성률은 공정온도에 따라 대체로 선형적으로 증가함을 알 수 있다.
도 4는 동일한 하지막에 대하여 박막의 평균거칠기를 나타내는 그래프이다. 하지막(Underlayer)으로 열산화막 1000Å을 증착한 후, 앞서 설명한 바와 같이 산화가스를 가열하여 공급하는 방식으로 400도 미만에서 실리콘산화막(LTO)을 3Å 증착하고 그 위에 다양한 상부막을 형성한 경우, 상부막의 평균거칠기가 상당히 개선됨을 알 수 있다.
구체적으로, 저온에서 보론이 도핑된 비정질 실리콘막을 300도에서 하지막의 상부에 증착하는 경우, 실리콘산화막(LTO)을 증착하면 평균거칠기가 1.011에서 0.475로 개선되었다. 또한, 언도핑된 비정질 실리콘막을 500도에서 하지막의 상부에 증착하는 경우, 실리콘산화막(LTO)을 증착하면 평균거칠기가 0.536에서 0.244로 개선되었다. 또한, 인이 도핑된 비정질 실리콘막을 500도에서 하지막의 상부에 증착하는 경우, 실리콘산화막(LTO)을 증착하면 평균거칠기가 0.589에서 0.255로 개선되었다.
도 5는 다양한 하지막에 대하여 박막의 평균거칠기를 나타내는 그래프이다. 다양한 하지막(Underlayer)에 대하여, 앞서 설명한 바와 같이 산화가스를 가열하여 공급하는 방식으로 400도 미만에서 실리콘산화막(LTO)을 3Å 증착하고 그 위에 저온에서 보론이 도핑된 비정질 실리콘막을 300도에서 형성한 경우, 상부막의 평균거칠기가 상당히 개선됨을 알 수 있다.
구체적으로, 저온에서 보론이 도핑된 비정질 실리콘막을 박막이 형성되지 않은(Bare) 피처리체의 상부에 증착하는 경우, 실리콘산화막(LTO)을 증착하면 평균거칠기가 0.978에서 0.442로 개선되었다. 또한, 저온에서 보론이 도핑된 비정질 실리콘막을 하지막인 열산화막 1000Å의 상부에 증착하는 경우, 실리콘산화막(LTO)을 증착하면 평균거칠기가 1.011에서 0.475로 개선되었다. 또한, 저온에서 보론이 도핑된 비정질 실리콘막을 하지막인 질화막 500Å의 상부에 증착하는 경우, 실리콘산화막(LTO)을 증착하면 평균거칠기가 0.809에서 0.733으로 개선되었다. 또한, 저온에서 보론이 도핑된 실리콘막을 하지막인 비정질 카본막(ACL) 200Å의 상부에 증착하는 경우, 실리콘산화막(LTO)을 증착하면 평균거칠기가 0.826에서 0.631로 개선되었다.
도 6은 산화실리콘막의 두께에 따른 박막의 평균거칠기를 나타내는 그래프이다. 도 6에 도시한 바와 같이, 저온에서 보론이 도핑된 비정질 실리콘막을 박막이 형성되지 않은(Bare) 피처리체의 상부에 증착하는 경우, 실리콘산화막(LTO)의 두께가 증가함에 따라 평균거칠기는 개선됨을 알 수 있다.
도 7은 공정온도(또는 피처리체의 온도)에 따른 박막의 평균거칠기를 나타내는 그래프이다. 도 7에 도시한 바와 같이, 저온에서 보론이 도핑된 비정질 실리콘막을 박막이 형성되지 않은(Bare) 피처리체의 상부에 증착하는 경우, 공정온도(또는 피처리체의 온도)에 따라 평균거칠기는 달라진다. 구체적으로, 공정온도(또는 피처리체의 온도)가 300도인 경우, 디실란을 이용하여 실리콘산화막(LTO)을 3Å 형성하면 평균거칠기는 0.978에서 0.442로 개선됨을 알 수 있다. 또한, 공정온도(또는 피처리체의 온도)가 600도인 경우 디실란을 이용하여 실리콘산화막(LTO)을 8Å 형성하면 평균거칠기는 0.534로 개선되며, 공정온도(또는 피처리체의 온도)가 600도인 경우 모노실란을 이용하여 실리콘산화막(LTO)을 8Å 형성하면 평균거칠기는 0.493으로 개선됨을 알 수 있다.
도 8은 다양한 피처리체의 온도에 대하여 산화가스의 가열온도에 따른 박막형성률을 나타내는 그래프이다. 도 8에 도시한 바와 같이, 산화가스를 900도로 가열하여 공급한 경우, 공정온도(또는 피처리체의 온도)에 따른 박막형성률은 증가함을 알 수 있다. 또한, 공정온도를 400도로 한 경우, 산화가스의 가열온도가 감소함에 따라 박막형성률은 감소함을 알 수 있으며, 이는 산화가스의 가열온도가 감소할 경우 산화가스의 열분해 정도가 감소함으로 인한 것으로 생각된다.
도 9는 산화가스의 유량에 따른 박막형성률을 나타내는 그래프이다. 도 9에 도시한 바와 같이, 산화가스의 유량이 6000SCCM 미만인 경우 박막형성률이 미미하게 나타나므로, 산화가스의 유량은 6000SCCM 이상인 것이 바람직하다.
도 10은 공정압력에 따른 박막형성률을 나타내는 그래프이다. 도 10에 도시한 바와 같이, 챔버 내부의 공정압력이 50 내지 100 Torr인 경우 박막형성률이 높게 나타나므로, 공정압력은 50 내지 100 Torr 인 것이 바람직하나, 필요에 따라 25 내지 150 Torr일 수 있다.
도 11은 Si 소스 가스의 유량에 따른 박막형성률을 나타내는 그래프이다. 도 11에 도시한 바와 같이, 디실란의 유량이 70SCCM 미만인 경우 박막형성률이 미미하게 나타나므로, 디실란의 유량은 70 내지 100 SCCM 인 것이 바람직하다.
한편, 본 실시예에서는 산화가스를 가열하여 공급하므로써 산화실리콘막을 형성하나, 마찬가지 방식으로, 질화가스(예를 들어, NH3)를 가열하여 공급하므로써 질화실리콘막을 형성할 수 있다.
본 발명을 바람직한 실시예들을 통하여 상세하게 설명하였으나, 이와 다른 형태의 실시예들도 가능하다. 그러므로, 이하에 기재된 청구항들의 기술적 사상과 범위는 바람직한 실시예들에 한정되지 않는다.
본 발명은 다양한 형태의 반도체 제조설비 및 제조방법에 응용될 수 있다.

Claims (9)

  1. 챔버 내에 피처리체를 반입하고 상기 피처리체의 온도를 400도 이하로 하여, Si 소스 가스와 산화가스를 상기 챔버 내에 공급하여 상기 피처리체의 표면에 산화 실리콘막을 형성하는 박막 형성 방법으로서,
    상기 산화가스는 상기 챔버 내에 공급되기 이전에 400도를 초과하는 온도로 가열되어 열분해되고, 열분해된 상태에서 상기 피처리체의 온도 보다 낮은 온도로 냉각되어 상기 챔버 내에 공급되어 상기 산화실리콘막을 형성가능한, 박막 형성 방법.
  2. 제1항에 있어서,
    상기 산화가스는 700 내지 900도로 가열되는, 박막 형성 방법.
  3. 제1항에 있어서,
    상기 산화가스는 N2O 또는 O2이고,
    상기 챔버 내에 공급되는 유량이 3000 내지 7000 SCCM인, 박막 형성 방법.
  4. 제1항에 있어서,
    상기 Si 소스 가스는 실란 또는 디실란이고,
    상기 챔버 내에 공급되는 유량이 50 내지 100 SCCM인, 박막 형성 방법.
  5. 제1항에 있어서,
    상기 챔버 내부의 압력은 25 내지 150 Torr인, 박막 형성 방법.
  6. 제1항에 있어서,
    상기 방법은,
    상기 산화 실리콘막의 상부에 상부 박막을 형성하는 단계를 더 포함하되,
    상기 상부 박막은 보론(B) 도핑된 비정질 실리콘 박막이나 언도핑된 비정질 실리콘 박막, 인(P)이 도핑된 비정질 실리콘 박막 중 어느 하나인, 박막 형성 방법.
  7. 제6항에 있어서,
    상기 산화 실리콘막은 3Å인, 박막 형성 방법.
  8. 제1항에 있어서,
    상기 방법은,
    상기 산화 실리콘막을 형성하기 이전에, 하지막을 형성하고 상기 하지막의 상부에 상기 산화 실리콘막을 형성하는 단계를 더 포함하되,
    상기 하지막은 열산화막, 질화 실리콘막, 비정질 카본막 중 어느 하나인, 박막 형성 방법.
  9. 산화실리콘막을 형성하는 박막 형성 장치에 있어서,
    외부로부터 차단된 내부공간을 가지며, 상기 내부공간 내에서 공정이 이루어지는 챔버;
    상기 챔버 내에 설치되어 피처리체가 놓여지며, 내장된 히터를 구비하는 서셉터;
    실리콘 소스 가스가 저장된 실리콘 소스 가스 공급원;
    산화가스가 저장된 산화가스 소스 공급원;
    캐리어 가스가 저장된 캐리어 가스 공급원;
    상기 실리콘 소스 가스 공급원에 연결되어 상기 챔버 내에 상기 실리콘 소스 가스를 공급하는 실리콘 소스 공급라인;
    상기 캐리어 가스 공급원에 연결되어 상기 챔버 내에 상기 캐리어 가스를 공급하는 캐리어 가스 공급라인;
    상기 챔버에 연결된 상태에서 상기 실리콘 소스 공급라인 및 상기 캐리어 가스 공급라인에 연결되는 메인 공급라인;
    상기 메인 공급라인에 연결되어 상기 산화가스 소스 공급원에 연결되며, 상기 챔버 내에 상기 산화가스를 공급하는 산화가스 공급라인; 및
    상기 산화가스 공급라인에 설치되며, 상기 산화가스를 400도를 초과하는 온도로 가열하여 열분해하는 산화가스 히터를 포함하되,
    상기 산화가스는 상기 산화가스 공급라인 및 상기 메인 공급라인을 따라 이동하는 과정에서 상기 피처리체의 온도 보다 낮은 온도로 냉각되어 상기 챔버 내에 공급되어 상기 산화실리콘막을 형성가능한, 박막 형성 장치.
PCT/KR2019/011646 2018-09-11 2019-09-09 박막 형성 방법 WO2020055066A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980058805.2A CN112703580A (zh) 2018-09-11 2019-09-09 薄膜形成方法
JP2021513208A JP7289465B2 (ja) 2018-09-11 2019-09-09 薄膜形成方法
US17/275,335 US20220049349A1 (en) 2018-09-11 2019-09-09 Method for forming a thin film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0108446 2018-09-11
KR1020180108446A KR102018318B1 (ko) 2018-09-11 2018-09-11 박막 형성 방법

Publications (1)

Publication Number Publication Date
WO2020055066A1 true WO2020055066A1 (ko) 2020-03-19

Family

ID=67950715

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/011646 WO2020055066A1 (ko) 2018-09-11 2019-09-09 박막 형성 방법

Country Status (6)

Country Link
US (1) US20220049349A1 (ko)
JP (1) JP7289465B2 (ko)
KR (1) KR102018318B1 (ko)
CN (1) CN112703580A (ko)
TW (1) TWI725541B (ko)
WO (1) WO2020055066A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270421A (ja) * 1996-04-01 1997-10-14 Mitsubishi Electric Corp 表面処理装置および表面処理方法
KR100230158B1 (ko) * 1995-06-06 1999-11-15 아르므 엠. 무센 누설 전류가 감소된 앤티퓨즈 구조 및 제조 방법
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
JP2005056971A (ja) * 2003-08-01 2005-03-03 Advanced Display Inc 薄膜トランジスタ及びその製造方法
KR20060113880A (ko) * 2000-05-29 2006-11-03 동경 엘렉트론 주식회사 실리콘산화막을 형성하는 방법 및 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH053258A (ja) * 1990-09-25 1993-01-08 Kawasaki Steel Corp 層間絶縁膜の形成方法
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
JPH06244426A (ja) * 1993-02-04 1994-09-02 Toagosei Chem Ind Co Ltd 薄膜形成用ガラス基板の製造方法
WO1999057330A1 (en) * 1998-05-01 1999-11-11 Desu Seshu B Oxide/organic polymer multilayer thin films deposited by chemical vapor deposition
JP3552037B2 (ja) * 2000-07-25 2004-08-11 東京エレクトロン株式会社 シリコン酸化膜の形成方法及び形成装置
CN100439561C (zh) * 2002-04-19 2008-12-03 马特森技术公司 使用低蒸气压气体前体向基材上沉积膜的系统
DE102005033710B3 (de) 2005-07-19 2007-01-25 Infineon Technologies Ag Halbleiterspeichermodul mit Fehlerkorrektur
US8486792B2 (en) * 2008-05-13 2013-07-16 Tokyo Electron Limited Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semiconductor device
JP2010192755A (ja) * 2009-02-19 2010-09-02 Tokyo Electron Ltd シリコン酸化膜の成膜方法および半導体装置の製造方法
JP2011243620A (ja) * 2010-05-14 2011-12-01 Tokyo Electron Ltd 成膜方法および成膜装置
EP2875166B1 (en) * 2012-07-20 2018-04-11 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Organosilane precursors for ald/cvd silicon-containing film applications
US9777378B2 (en) * 2015-01-07 2017-10-03 Applied Materials, Inc. Advanced process flow for high quality FCVD films
JP6479560B2 (ja) * 2015-05-01 2019-03-06 東京エレクトロン株式会社 成膜装置
US10703915B2 (en) * 2016-09-19 2020-07-07 Versum Materials Us, Llc Compositions and methods for the deposition of silicon oxide films

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230158B1 (ko) * 1995-06-06 1999-11-15 아르므 엠. 무센 누설 전류가 감소된 앤티퓨즈 구조 및 제조 방법
JPH09270421A (ja) * 1996-04-01 1997-10-14 Mitsubishi Electric Corp 表面処理装置および表面処理方法
KR20060113880A (ko) * 2000-05-29 2006-11-03 동경 엘렉트론 주식회사 실리콘산화막을 형성하는 방법 및 장치
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
JP2005056971A (ja) * 2003-08-01 2005-03-03 Advanced Display Inc 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP2021536681A (ja) 2021-12-27
JP7289465B2 (ja) 2023-06-12
CN112703580A (zh) 2021-04-23
US20220049349A1 (en) 2022-02-17
KR102018318B1 (ko) 2019-09-04
TW202020207A (zh) 2020-06-01
TWI725541B (zh) 2021-04-21

Similar Documents

Publication Publication Date Title
WO2012018210A2 (ko) 사이클릭 박막 증착 방법
EP0947604B1 (en) Method for reforming a substrate surface
JP3184000B2 (ja) 薄膜の形成方法およびその装置
WO2013089463A1 (en) Method for deposition of silicon carbide and silicon carbide epitaxial wafer
WO2010032913A1 (en) Method for depositing amorphous silicon thin film by chemical vapor deposition
WO2013180433A1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
WO2019182306A1 (ko) 하이브리드 코팅법을 이용한 그라파이트 모재의 코팅방법
WO2020055066A1 (ko) 박막 형성 방법
WO2013176408A1 (ko) 노즐 유닛 및 그 노즐 유닛을 갖는 기판 처리 설비
KR970072186A (ko) 캐리어 가스로서 헬륨을 사용하여 유전체 막을 형성하기 위한 개선된 방법 및 시스템
WO2014112747A1 (ko) 기판처리장치
WO2013180483A1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
US5180692A (en) Method for the manufacture of boron-containing films by CVD or epitaxial techniques using boron trifluoride
WO2012177099A2 (en) Apparatus and method for deposition
WO2016182296A1 (ko) 비정질 박막의 형성방법
WO2015060541A1 (ko) 어모퍼스 실리콘막의 증착 방법 및 증착 장치
WO2017222350A1 (ko) 원자층 증착 장비 가스 모듈, 원자층 증착 장비 및 그를 이용한 원자층 증착 방법
WO2017135560A1 (ko) 박막 형성 방법
WO2020040549A1 (ko) 박막 형성 장치 및 이를 이용한 박막 형성 방법
WO2013058610A1 (en) Hot plate and method of manufacturing the same
WO2024063588A1 (ko) 반도체 소자의 제조 방법
WO2013180485A1 (ko) 탄화규소 에피 웨이퍼 및 이의 제조 방법
WO2023055164A1 (ko) 탄소피복강재 및 그 제조방법
WO2023121228A1 (ko) 웨이퍼의 박막에 대한 탄소 도핑 방법
WO2021137595A1 (ko) 표면 보호 물질을 이용한 물질막 형성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19860832

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021513208

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19860832

Country of ref document: EP

Kind code of ref document: A1